JPH0529323A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH0529323A JPH0529323A JP20332891A JP20332891A JPH0529323A JP H0529323 A JPH0529323 A JP H0529323A JP 20332891 A JP20332891 A JP 20332891A JP 20332891 A JP20332891 A JP 20332891A JP H0529323 A JPH0529323 A JP H0529323A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor substrate
- protective film
- film
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 乾式又は湿式のサンドブラスト処理によって
ウェーハの裏面に歪層を導入するにあたり、ウェーハの
裏面における機械的損傷が少なく、かつデバイス製造工
程における高温熱処理において、ＥＧ効果の持続性ある
裏面歪層を導入する。 【構成】 Ｓｉ単結晶ウェーハの裏面に無機質の保護膜
を設け、次いでサンドブラスト法により該ウェーハの裏
面に歪層を導入する。
ウェーハの裏面に歪層を導入するにあたり、ウェーハの
裏面における機械的損傷が少なく、かつデバイス製造工
程における高温熱処理において、ＥＧ効果の持続性ある
裏面歪層を導入する。 【構成】 Ｓｉ単結晶ウェーハの裏面に無機質の保護膜
を設け、次いでサンドブラスト法により該ウェーハの裏
面に歪層を導入する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板及びその製
造方法に関し、特にＳｉ単結晶ウェーハの裏面の機械的
損傷（Fracture) が少なく、かつ半導体装置（以下デバ
イスという。）製造時に、エクストリンシックゲッタリ
ング（ＥＧ）効果が持続的である半導体基板及びその製
造方法に関する。
造方法に関し、特にＳｉ単結晶ウェーハの裏面の機械的
損傷（Fracture) が少なく、かつ半導体装置（以下デバ
イスという。）製造時に、エクストリンシックゲッタリ
ング（ＥＧ）効果が持続的である半導体基板及びその製
造方法に関する。
【０００２】
【従来の技術】デバイスの製造工程において、Ｓｉ単結
晶ウェーハ（以下ウェーハという。）は種々の熱処理を
受け、その際結晶中の酸素や炭素、重金属不純物等によ
って様々の結晶欠陥が誘起される。これらの欠陥はウェ
ーハの表面及び表面付近にも発生するため、リーク電流
の増大をまねき、デバイス特性の劣化と歩留りの低下を
もたらす。
晶ウェーハ（以下ウェーハという。）は種々の熱処理を
受け、その際結晶中の酸素や炭素、重金属不純物等によ
って様々の結晶欠陥が誘起される。これらの欠陥はウェ
ーハの表面及び表面付近にも発生するため、リーク電流
の増大をまねき、デバイス特性の劣化と歩留りの低下を
もたらす。
【０００３】しかしながら、ウェーハの鏡面と反対側の
裏面またはウェーハ内部に作った微小結晶欠陥や歪み
は、デバイス特性に有害な影響を与える不純物を捕獲、
固着したり、または欠陥発生に関与している点欠陥など
を除去する作用がある。この作用はゲッタリングと呼ば
れ、前者はエクストリンシックゲッタリング（以下ＥＧ
という。）、後者はイントリンシックゲッタリング（Ｉ
Ｇ）と呼ばれている。
裏面またはウェーハ内部に作った微小結晶欠陥や歪み
は、デバイス特性に有害な影響を与える不純物を捕獲、
固着したり、または欠陥発生に関与している点欠陥など
を除去する作用がある。この作用はゲッタリングと呼ば
れ、前者はエクストリンシックゲッタリング（以下ＥＧ
という。）、後者はイントリンシックゲッタリング（Ｉ
Ｇ）と呼ばれている。
【０００４】このＥＧを付与する一つの手段として、ウ
ェーハの裏面に微粒子を吹きつけて歪層を導入し、デバ
イスの熱処理プロセスでこの裏面歪層に起因する転位や
積層欠陥を発生せしめ、これらをゲッタリング源として
利用する手法がサンドブラスト法として知られている
（特開昭５３−１２８２７２号公報、特開昭５４−１４
８４７４号公報等）。
ェーハの裏面に微粒子を吹きつけて歪層を導入し、デバ
イスの熱処理プロセスでこの裏面歪層に起因する転位や
積層欠陥を発生せしめ、これらをゲッタリング源として
利用する手法がサンドブラスト法として知られている
（特開昭５３−１２８２７２号公報、特開昭５４−１４
８４７４号公報等）。
【０００５】しかし、このサンドブラスト法の場合、ウ
ェーハ裏面に形成された歪層はデバイス製造時の高温熱
処理に際して消滅しやすく、デバイス製造工程の中途で
ＥＧ効果を失いやすい欠点がある。その改善策としてサ
ンドブラスト圧を高め、より深い歪層を形成させる方法
もあるが、この場合には前記導入が望ましい歪層とは異
なる新たな機械的損傷を発生し、この損傷はデバイス製
造プロセスにおいて発塵や、スリップ転位発生の原因と
なって、デバイスの特性やその製造歩留りを悪化させる
原因となる。
ェーハ裏面に形成された歪層はデバイス製造時の高温熱
処理に際して消滅しやすく、デバイス製造工程の中途で
ＥＧ効果を失いやすい欠点がある。その改善策としてサ
ンドブラスト圧を高め、より深い歪層を形成させる方法
もあるが、この場合には前記導入が望ましい歪層とは異
なる新たな機械的損傷を発生し、この損傷はデバイス製
造プロセスにおいて発塵や、スリップ転位発生の原因と
なって、デバイスの特性やその製造歩留りを悪化させる
原因となる。
【０００６】
【発明が解決しようとする課題】本発明は、乾式又は湿
式のサンドブラスト処理によってウェーハの裏面に歪層
を導入するにあたり、ウェーハの裏面における機械的損
傷が少なく、かつデバイス製造工程における高温熱処理
において、ＥＧ効果の持続性ある裏面歪層を導入した半
導体基板及びその製造方法を提供することを目的とす
る。
式のサンドブラスト処理によってウェーハの裏面に歪層
を導入するにあたり、ウェーハの裏面における機械的損
傷が少なく、かつデバイス製造工程における高温熱処理
において、ＥＧ効果の持続性ある裏面歪層を導入した半
導体基板及びその製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体基板及びその製造方法においては、
ウェーハの裏面に保護膜を設け、次いでサンドブラスト
法により該ウェーハの裏面に歪層を導入するようにした
ものである。
に、本発明の半導体基板及びその製造方法においては、
ウェーハの裏面に保護膜を設け、次いでサンドブラスト
法により該ウェーハの裏面に歪層を導入するようにした
ものである。
【０００８】上記保護膜は、ウェーハを直接熱酸化また
は熱窒化反応により形成されるＳｉ酸化物膜またはＳｉ
窒化物膜、あるいはＣＶＤ法により形成されるＳｉ単体
かその酸化物や窒化物の膜、その外Ｓｉとは異なる金属
元素をベースとする酸化物膜等が利用される。
は熱窒化反応により形成されるＳｉ酸化物膜またはＳｉ
窒化物膜、あるいはＣＶＤ法により形成されるＳｉ単体
かその酸化物や窒化物の膜、その外Ｓｉとは異なる金属
元素をベースとする酸化物膜等が利用される。
【０００９】とりわけ上記保護膜としてＳｉ酸化物膜を
用いる場合、サンドブラストの前工程にウェーハのアニ
ール熱処理を置き、この熱処理時の不活性ガス雰囲気
を、酸素を含む酸化性雰囲気にすれば、これにより形成
されるＳｉの熱酸化膜を直接利用できる利点が得られ
る。
用いる場合、サンドブラストの前工程にウェーハのアニ
ール熱処理を置き、この熱処理時の不活性ガス雰囲気
を、酸素を含む酸化性雰囲気にすれば、これにより形成
されるＳｉの熱酸化膜を直接利用できる利点が得られ
る。
【００１０】また上記保護膜がサンドブラスト処理後に
おいて不要の時は、機械的研磨若しくはＳｉベースの膜
の場合は、フッ酸を主体とする通常のエッチング液によ
り容易に除去することができる。
おいて不要の時は、機械的研磨若しくはＳｉベースの膜
の場合は、フッ酸を主体とする通常のエッチング液によ
り容易に除去することができる。
【００１１】
【作用】本発明方法は、ウェーハ裏面に保護膜を介在さ
せてサンドブラスト処理を行うことによって、従来のウ
ェーハ裏面に微粒子（サンド）を直接吹きつけるサンド
ブラスト処理を行う場合に問題とされていたウェーハの
機械的損傷を効果的に防止するものである。
せてサンドブラスト処理を行うことによって、従来のウ
ェーハ裏面に微粒子（サンド）を直接吹きつけるサンド
ブラスト処理を行う場合に問題とされていたウェーハの
機械的損傷を効果的に防止するものである。
【００１２】特に乾式サンドブラスト法の場合、使用す
る微粒子が粉砕された硬質材料である場合、その微粒子
の突端が高速度でウェーハ表面に衝突し、微粒子の運動
エネルギーはウェーハ表面に対する破壊力となって、し
ばしばウェーハ面に局所的な破砕、または表面上に微細
なクラックを伴うことが多かった。この現象を緩和する
ため湿式サンドブラスト法も提案されているが、満足で
きる結果は得られていない。
る微粒子が粉砕された硬質材料である場合、その微粒子
の突端が高速度でウェーハ表面に衝突し、微粒子の運動
エネルギーはウェーハ表面に対する破壊力となって、し
ばしばウェーハ面に局所的な破砕、または表面上に微細
なクラックを伴うことが多かった。この現象を緩和する
ため湿式サンドブラスト法も提案されているが、満足で
きる結果は得られていない。
【００１３】すなわち本発明の保護膜の存在は、その適
宜な膜厚によって前記破壊力を膜内に吸収し、ウェーハ
には及ぼさない利点がある。そのために保護膜に要求さ
れる条件は、ある程度の硬度と膜自身のウェーハに対す
る密着性、破壊力に対する耐久性の他、膜質によっては
膜厚の調整も必要である。そしてこれらの要件を総合す
ればＳｉの熱酸化膜またはＣＶＤによるＳｉ酸化膜は、
本発明において好適な材料であるといえる。
宜な膜厚によって前記破壊力を膜内に吸収し、ウェーハ
には及ぼさない利点がある。そのために保護膜に要求さ
れる条件は、ある程度の硬度と膜自身のウェーハに対す
る密着性、破壊力に対する耐久性の他、膜質によっては
膜厚の調整も必要である。そしてこれらの要件を総合す
ればＳｉの熱酸化膜またはＣＶＤによるＳｉ酸化膜は、
本発明において好適な材料であるといえる。
【００１４】更に、本発明は、上記した主たる作用効果
の他に次のような作用効果を達成する。
の他に次のような作用効果を達成する。
【００１５】（ａ）デバイス製造時において、持続性の
あるＥＧ効果を有する半導体基板を得ることができる。
あるＥＧ効果を有する半導体基板を得ることができる。
【００１６】その理由は前述のように、従来のサンドブ
ラスト処理においては、微粒子によるウェーハ裏面の機
械的損傷の問題を避けるため、所望の歪層を形成させる
に至らないケースが多かったが、ウェーハ裏面に保護膜
を設けることにより、その裏面にサンドブラストによる
強力な機械的エネルギーの付与が可能となり、結果とし
てＥＧ効果が従来法のレベル以上に発揮されるようにな
ったことであり、この効果はサンドブラスト後、保護膜
を除去しても減るものではない。
ラスト処理においては、微粒子によるウェーハ裏面の機
械的損傷の問題を避けるため、所望の歪層を形成させる
に至らないケースが多かったが、ウェーハ裏面に保護膜
を設けることにより、その裏面にサンドブラストによる
強力な機械的エネルギーの付与が可能となり、結果とし
てＥＧ効果が従来法のレベル以上に発揮されるようにな
ったことであり、この効果はサンドブラスト後、保護膜
を除去しても減るものではない。
【００１７】また、サンドブラスト終了後において、ウ
ェーハ裏面に保護膜を残したままの半導体基板を使用し
てデバイスの製造を行う場合、種々の熱処理工程が存在
するにもかかわらず、保護膜とウェーハの界面近傍に形
成された歪層は、保護膜の影響を受けて修復困難な状態
にあり、従って、保護膜とウェーハ間の結合力が強い
程、ＥＧ効果の持続性は保たれるものと推定される。
ェーハ裏面に保護膜を残したままの半導体基板を使用し
てデバイスの製造を行う場合、種々の熱処理工程が存在
するにもかかわらず、保護膜とウェーハの界面近傍に形
成された歪層は、保護膜の影響を受けて修復困難な状態
にあり、従って、保護膜とウェーハ間の結合力が強い
程、ＥＧ効果の持続性は保たれるものと推定される。
【００１８】（ｂ）保護膜をＳｉ酸化膜で形成する場合
には、従来の半導体ウェーハのアニール熱処理工程での
不活性ガスを酸化性雰囲気として、たとえば酸素含有雰
囲気で行うようにするだけでよく、新たな工程の追加は
不要となり、従来と同様の工程での製造が可能である。
には、従来の半導体ウェーハのアニール熱処理工程での
不活性ガスを酸化性雰囲気として、たとえば酸素含有雰
囲気で行うようにするだけでよく、新たな工程の追加は
不要となり、従来と同様の工程での製造が可能である。
【００１９】（ｃ）熱酸化法や熱窒化法以外の方法によ
り保護膜を形成する、たとえばＣＶＤ法を採用する場合
は、保護膜を形成する工程が付加するのみでそれ以上の
工程数の増加はない。
り保護膜を形成する、たとえばＣＶＤ法を採用する場合
は、保護膜を形成する工程が付加するのみでそれ以上の
工程数の増加はない。
【００２０】（ｄ）必要に応じて保護膜は除去される
が、この場合でも保護膜除去工程が増えるだけで、大き
な工程の変更は必要ない。
が、この場合でも保護膜除去工程が増えるだけで、大き
な工程の変更は必要ない。
【００２１】（ｅ）保護膜は必ずしも除去する必要はな
く、除去しない場合には前述の効果の外に次のような利
点がある。
く、除去しない場合には前述の効果の外に次のような利
点がある。
【００２２】半導体基板を、たとえばノーワックス法
で鏡面研磨仕上げする場合に、保護膜の存在により基板
と研磨装置の保持面との固定は容易となる。
で鏡面研磨仕上げする場合に、保護膜の存在により基板
と研磨装置の保持面との固定は容易となる。
【００２３】半導体基板の処理を行う場合に工程間ま
たは貯蔵時におけるカセット等に起因する基板表面の汚
染が防止される。
たは貯蔵時におけるカセット等に起因する基板表面の汚
染が防止される。
【００２４】半導体基板に起因するパーテイクルの発
生が防止される。
生が防止される。
【００２５】
【実施例】以下に本発明の実施例を挙げて説明する。
【００２６】実施例１及び２及び比較例１
（ａ）試験に使用のウェーハ
ＣＺ法による引上軸方向＜１００＞、ｐ型で抵抗率１０
〜２０Ω・ｃｍ、直径１２５ｍｍのＳｉ単結晶棒を円板
状に切断（スライス）した後、面取り、ラッピング、エ
ッチング等の工程により製造したＳｉ単結晶のウェーハ
を１５枚用意した。
〜２０Ω・ｃｍ、直径１２５ｍｍのＳｉ単結晶棒を円板
状に切断（スライス）した後、面取り、ラッピング、エ
ッチング等の工程により製造したＳｉ単結晶のウェーハ
を１５枚用意した。
【００２７】（ｂ）工程の説明
ウェーハの処理条件はアニール時の雰囲気のみを変え、
次の２工程での比較を行った。このアニール熱処理は酸
素ドナー消去を目的として、通常行われている方法であ
る。ウェーハ５枚については従来法（比較例１）、１０
枚については本発明法（実施例１及び２）による処理を
行い、その内の５枚はサンドブラスト処理後に、酸化膜
を希フッ酸でエッチングにより除去した（実施例２）。
次の２工程での比較を行った。このアニール熱処理は酸
素ドナー消去を目的として、通常行われている方法であ
る。ウェーハ５枚については従来法（比較例１）、１０
枚については本発明法（実施例１及び２）による処理を
行い、その内の５枚はサンドブラスト処理後に、酸化膜
を希フッ酸でエッチングにより除去した（実施例２）。
【００２８】比較例１（従来法）の工程：ウェーハ→ア
ニール熱処理（６５０℃、３０分、窒素ガス雰囲気）→
湿式サンドブラスト（サンド噴射圧０．９ｋｇ/ ｃ
ｍ2 ）→検査
ニール熱処理（６５０℃、３０分、窒素ガス雰囲気）→
湿式サンドブラスト（サンド噴射圧０．９ｋｇ/ ｃ
ｍ2 ）→検査
【００２９】実施例１及び２（本発明法）の工程：ウェ
ーハ→アニール熱処理（６５０℃、３０分、酸素ガス雰
囲気）→湿式サンドブラスト（サンド噴射圧０．９ｋｇ
/ ｃｍ2 ）→検査
ーハ→アニール熱処理（６５０℃、３０分、酸素ガス雰
囲気）→湿式サンドブラスト（サンド噴射圧０．９ｋｇ
/ ｃｍ2 ）→検査
【００３０】上記実施例１及び２の工程によるアニール
熱処理の後、ウェーハ表面に形成された酸化膜厚さをエ
リプソメーターで測定したところ、３５〜８０Åの範囲
にあった。
熱処理の後、ウェーハ表面に形成された酸化膜厚さをエ
リプソメーターで測定したところ、３５〜８０Åの範囲
にあった。
【００３１】サンドは平均粒子径が約５μｍである石英
微粉末を使用し、噴射圧以外の諸条件は統一して試験を
行った。
微粉末を使用し、噴射圧以外の諸条件は統一して試験を
行った。
【００３２】（ｃ）検査方法
上記工程によりサンドブラスト終了後の各ウェーハにつ
いて次の検査を行った。
いて次の検査を行った。
【００３３】
ウェーハ裏面のＯＳＦ（酸化誘起積層欠陥）測定
ウェーハを酸素雰囲気中約１１００℃／６０分で熱酸化
後に、酸化膜をセコエッチング液で除去し、ウェーハ裏
面に析出したＯＳＦの数を光学顕微鏡で計測した。
後に、酸化膜をセコエッチング液で除去し、ウェーハ裏
面に析出したＯＳＦの数を光学顕微鏡で計測した。
【００３４】機械的損傷の数
走査形電子顕微鏡による１５００倍倍率で、ウェーハ表
面を一方向長さ１００ｍｍの十字型で走査することによ
り観察される傷の数を計測した。
面を一方向長さ１００ｍｍの十字型で走査することによ
り観察される傷の数を計測した。
【００３５】機械的損傷の深さ
損傷部分について、アングルポリッシュ法によりその深
さを測定した。
さを測定した。
【００３６】（ｄ）試験結果
表１にその結果を示す。
【００３７】
【表１】
【００３８】表１の結果から、ＯＳＦ密度は従来法（比
較例１）と本発明法（実施例１及び２）において実質的
な差は無いが、機械的損傷の数とその深さについては著
しく改善されていることが分かる。
較例１）と本発明法（実施例１及び２）において実質的
な差は無いが、機械的損傷の数とその深さについては著
しく改善されていることが分かる。
【００３９】また実施例１及び２の比較で、サンドブラ
スト後の酸化膜の有無による、ＯＳＦ測定値の差は無
く、従ってＯＳＦ測定時における酸化膜有無の影響は認
められない。
スト後の酸化膜の有無による、ＯＳＦ測定値の差は無
く、従ってＯＳＦ測定時における酸化膜有無の影響は認
められない。
【００４０】また従来法（比較例１）においては、ＯＳ
Ｆ密度で１００万個／ｃｍ2 以上を出そうとすると、機
械的損傷が激しく、この傷部分がデバイス製造時におけ
る発塵源となる恐れがあり、半導体基板としての製品規
格上では不合格の扱いをうけているものである。
Ｆ密度で１００万個／ｃｍ2 以上を出そうとすると、機
械的損傷が激しく、この傷部分がデバイス製造時におけ
る発塵源となる恐れがあり、半導体基板としての製品規
格上では不合格の扱いをうけているものである。
【００４１】この損傷を無くすには、サンドに付与され
る運動エネルギーを低下させるため、サンド噴射圧を
０．２〜０．３ｋｇ／ｃｍ2 位のレベルまで落とさなけ
ればならないが、そうするとＯＳＦ密度は３０〜７０万
個／ｃｍ2 のレベルまで低下し、その分だけ半導体基板
のＥＧ効果は減少する。
る運動エネルギーを低下させるため、サンド噴射圧を
０．２〜０．３ｋｇ／ｃｍ2 位のレベルまで落とさなけ
ればならないが、そうするとＯＳＦ密度は３０〜７０万
個／ｃｍ2 のレベルまで低下し、その分だけ半導体基板
のＥＧ効果は減少する。
【００４２】実施例３及び４及び比較例２
（ａ）工程の説明
実施例１で使用したものと同じウェーハ１５枚のうち５
枚を従来法の試験（比較例２）用、１０枚を本発明法の
試験（実施例３及び４）用としてＣＶＤ法によるＳｉ窒
化物の保護膜を形成させた。この１０枚のウェーハの内
の５枚はサンドブラスト処理後に、窒化膜を希フッ酸で
エッチングにより除去した（実施例４）。
枚を従来法の試験（比較例２）用、１０枚を本発明法の
試験（実施例３及び４）用としてＣＶＤ法によるＳｉ窒
化物の保護膜を形成させた。この１０枚のウェーハの内
の５枚はサンドブラスト処理後に、窒化膜を希フッ酸で
エッチングにより除去した（実施例４）。
【００４３】ＣＶＤ法によるウェーハ裏面上へのＳｉ窒
化膜形成は、原料ガスとしてＳｉＨ 4 とＮＨ3 を使用
し、生成温度を８００℃とする常圧法で行い、膜厚が８
０〜１２０Åの保護膜を形成させた。
化膜形成は、原料ガスとしてＳｉＨ 4 とＮＨ3 を使用
し、生成温度を８００℃とする常圧法で行い、膜厚が８
０〜１２０Åの保護膜を形成させた。
【００４４】比較例２（従来法）の工程：ウェーハ→ア
ニール熱処理（６５０℃、３０分、窒素ガス雰囲気）→
乾式サンドブラスト（サンド噴射圧０．８ｋｇ/ ｃ
ｍ2 ）→検査
ニール熱処理（６５０℃、３０分、窒素ガス雰囲気）→
乾式サンドブラスト（サンド噴射圧０．８ｋｇ/ ｃ
ｍ2 ）→検査
【００４５】実施例３及び４（本発明法）の工程：ウェ
ーハ→アニール熱処理（６５０℃、３０分、窒素ガス雰
囲気）→ＣＶＤ膜形成→乾式サンドブラスト（サンド噴
射圧０．８ｋｇ/ ｃｍ2 ）→検査
ーハ→アニール熱処理（６５０℃、３０分、窒素ガス雰
囲気）→ＣＶＤ膜形成→乾式サンドブラスト（サンド噴
射圧０．８ｋｇ/ ｃｍ2 ）→検査
【００４６】（ｂ）試験結果
表２にその結果を示す。
【００４７】
【表２】
【００４８】なお本実施例の試験条件はサンドブラスト
処理によるウェーハ裏面のＯＳＦ密度は１００万個／ｃ
ｍ2 近傍となるように予め条件設定をしておいたもの
で、実施例１及び２と同様の傾向を示す結果が得られて
いる。すなわち本実施例のＣＶＤ法によるＳｉ窒化物の
膜厚は、実施例１及び２の熱酸化法によるＳｉ酸化膜の
場合に比べて厚くすることによって同様の効果が得られ
ている。
処理によるウェーハ裏面のＯＳＦ密度は１００万個／ｃ
ｍ2 近傍となるように予め条件設定をしておいたもの
で、実施例１及び２と同様の傾向を示す結果が得られて
いる。すなわち本実施例のＣＶＤ法によるＳｉ窒化物の
膜厚は、実施例１及び２の熱酸化法によるＳｉ酸化膜の
場合に比べて厚くすることによって同様の効果が得られ
ている。
【００４９】その理由として、Ｓｉ酸化物やＳｉ窒化物
に固有の物性値が異なることの外、膜を形成する方法の
違いからくる膜厚構造の差や、膜とウェーハとの界面状
態の相違が関与しているものと推定されるが、そのいず
れが主であるかは不明である。
に固有の物性値が異なることの外、膜を形成する方法の
違いからくる膜厚構造の差や、膜とウェーハとの界面状
態の相違が関与しているものと推定されるが、そのいず
れが主であるかは不明である。
【００５０】また保護膜としてＳｉ窒化膜を形成させた
い場合に、熱窒化法を採用することは、従来法の工程に
おける、アニール熱処理の窒素雰囲気をそのまま使用で
きる便利がある。しかしＳｉの窒化反応を行うには、少
なくとも１０００℃以上の高温を要する問題があって、
この場合は比較的低温で膜形成が可能なＣＶＤ法の方が
有利な方法であるといえる。
い場合に、熱窒化法を採用することは、従来法の工程に
おける、アニール熱処理の窒素雰囲気をそのまま使用で
きる便利がある。しかしＳｉの窒化反応を行うには、少
なくとも１０００℃以上の高温を要する問題があって、
この場合は比較的低温で膜形成が可能なＣＶＤ法の方が
有利な方法であるといえる。
【００５１】実験例１
実施例１及び２及び比較例１において、裏面のＯＳＦ密
度が測定された各ウェーハについて、酸素析出試験に採
用されている熱処理を施した後、再びウェーハ裏面のＯ
ＳＦを測定した。
度が測定された各ウェーハについて、酸素析出試験に採
用されている熱処理を施した後、再びウェーハ裏面のＯ
ＳＦを測定した。
【００５２】熱処理の条件は、８００℃／Ｎ2 ／４時間
＋１１００℃／Ｏ2 ／１２時間である。結果は表３に示
した。
＋１１００℃／Ｏ2 ／１２時間である。結果は表３に示
した。
【００５３】
【表３】
【００５４】ＥＧ効果の安定性は、ＯＳＦ減少率の低い
もの程良いことで判断すれば、特に実施例１の酸化膜を
残したものは、従来法に比べて明らかな効果が見られ
る。
もの程良いことで判断すれば、特に実施例１の酸化膜を
残したものは、従来法に比べて明らかな効果が見られ
る。
【００５５】
【発明の効果】以上述べたごとく、本発明によれば、乾
式又は湿式のサンドブラスト処理によってウェーハの裏
面に歪層を導入するにあたり、ウェーハの裏面における
機械的損傷が少なく、かつデバイス製造工程における高
温熱処理において、ＥＧ効果の持続性ある裏面歪層を導
入した半導体基板を製造することができる。
式又は湿式のサンドブラスト処理によってウェーハの裏
面に歪層を導入するにあたり、ウェーハの裏面における
機械的損傷が少なく、かつデバイス製造工程における高
温熱処理において、ＥＧ効果の持続性ある裏面歪層を導
入した半導体基板を製造することができる。
Claims (7)
- 【請求項１】 Ｓｉ単結晶ウェーハの裏面に無機質の保
護膜を設けて後、サンドブラスト法による処理を施した
半導体基板。 - 【請求項２】 上記保護膜はＣＶＤ法により形成された
無機質膜であることを特徴とする請求項１記載の半導体
基板。 - 【請求項３】 Ｓｉ単結晶ウェーハの裏面に無機質の保
護膜を設け、次いでサンドブラスト法により該ウェーハ
の裏面に歪層を導入することを特徴とする半導体基板の
製造方法。 - 【請求項４】 上記保護膜がＳｉ酸化膜あるいはＳｉ窒
化膜であることを特徴とする請求項３記載の半導体基板
の製造方法。 - 【請求項５】 Ｓｉ単結晶ウェーハをアニール処理し、
次いでサンドブラスト法により該ウェーハの裏面に歪層
を導入する工程を含む半導体基板の製造方法において、
前記アニール処理を酸化性雰囲気において行い該ウェー
ハの裏面にＳｉ酸化膜を形成することを特徴とする請求
項４記載の半導体基板の製造方法。 - 【請求項６】 上記保護膜はＣＶＤ法により形成された
無機質膜であることを特徴とする請求項３又は４記載の
半導体基板の製造方法。 - 【請求項７】 半導体ウェーハの裏面に歪層を導入した
後、上記保護膜を除去することを特徴とする請求項３〜
６のいずれか１項に記載の半導体基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203328A JPH07114207B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体基板及びその製造方法 |
| DE1992627158 DE69227158T2 (de) | 1991-07-19 | 1992-07-08 | Extrinsisches Gettering für ein halbleitendes Substrat |
| EP19920111576 EP0525455B1 (en) | 1991-07-19 | 1992-07-08 | Extrinsic gettering for a semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203328A JPH07114207B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529323A true JPH0529323A (ja) | 1993-02-05 |
| JPH07114207B2 JPH07114207B2 (ja) | 1995-12-06 |
Family
ID=16472194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3203328A Expired - Fee Related JPH07114207B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114207B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272402A (ja) * | 2008-05-02 | 2009-11-19 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
| US8294282B2 (en) | 2009-09-24 | 2012-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device and adhesive sheet |
| JP2014522731A (ja) * | 2011-07-21 | 2014-09-08 | 新東工業株式会社 | 半導体素子用基板の処理方法 |
| US9136192B2 (en) | 2012-03-30 | 2015-09-15 | Sintokogio, Ltd. | Warp correction device and warp correction method for semiconductor element substrate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240638A (ja) * | 1985-04-18 | 1986-10-25 | Fujitsu Ltd | 半導体装置の製法 |
-
1991
- 1991-07-19 JP JP3203328A patent/JPH07114207B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240638A (ja) * | 1985-04-18 | 1986-10-25 | Fujitsu Ltd | 半導体装置の製法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272402A (ja) * | 2008-05-02 | 2009-11-19 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
| US8294282B2 (en) | 2009-09-24 | 2012-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device and adhesive sheet |
| JP2014522731A (ja) * | 2011-07-21 | 2014-09-08 | 新東工業株式会社 | 半導体素子用基板の処理方法 |
| US9136192B2 (en) | 2012-03-30 | 2015-09-15 | Sintokogio, Ltd. | Warp correction device and warp correction method for semiconductor element substrate |
| US9230868B2 (en) | 2012-03-30 | 2016-01-05 | Sintokogio, Ltd. | Warp correction device and warp correction method for semiconductor element substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07114207B2 (ja) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011178B2 (ja) | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 | |
| US7763541B2 (en) | Process for regenerating layer transferred wafer | |
| US20040115905A1 (en) | Method for treating substrates for microelectronics and substrates obtained by said method | |
| JP2000272995A (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
| JP3620683B2 (ja) | 半導体ウエーハの製造方法 | |
| JP2008016534A (ja) | 貼り合わせウェーハの製造方法 | |
| JPH0845944A (ja) | シリコンウェーハの製造方法 | |
| US7311775B2 (en) | Method for heat-treating silicon wafer and silicon wafer | |
| JPH0529323A (ja) | 半導体基板及びその製造方法 | |
| JP6589807B2 (ja) | シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ | |
| JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| JP3274810B2 (ja) | サンドブラストを施した半導体ウエーハの洗浄方法およびこの方法で洗浄した半導体ウエーハ | |
| JP4131105B2 (ja) | シリコンボートの製造方法 | |
| JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
| CN115668449A (zh) | 贴合晶圆用支撑基板 | |
| JP4259881B2 (ja) | シリコンウエハの清浄化方法 | |
| EP0525455B1 (en) | Extrinsic gettering for a semiconductor substrate | |
| JP2652344B2 (ja) | シリコンウエーハ | |
| JP2820230B2 (ja) | 半導体基板及びその製造方法 | |
| WO2022091831A1 (ja) | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 | |
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JP2003110390A (ja) | 弾性表面波素子用基板 | |
| JPH0319688B2 (ja) | ||
| JP2000195768A (ja) | エピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |