JP2008016534A - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP2008016534A JP2008016534A JP2006184237A JP2006184237A JP2008016534A JP 2008016534 A JP2008016534 A JP 2008016534A JP 2006184237 A JP2006184237 A JP 2006184237A JP 2006184237 A JP2006184237 A JP 2006184237A JP 2008016534 A JP2008016534 A JP 2008016534A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- active layer
- oxygen ion
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Abstract
【解決手段】活性層用ウェーハと支持層用ウェーハを貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法において、
活性層用ウェーハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成した後、非酸化性雰囲気中にて1100℃以上の温度で熱処理を施すと共に、
酸素イオン注入層の露出面に形成した酸化膜を除去した後、非酸化性雰囲気中にて1100℃以下の温度で熱処理を施す。
【選択図】図1
Description
この原因は、酸素イオン注入時に導入された酸素イオンが完全な酸化膜を形成せず、不連続な状態で存在した場合に、その後の工程(酸素イオン注入層を露出させた時点)で、表面粗さが悪化したり、欠陥が発生するものと考えられる。
上記した表面粗さの悪化や欠陥の発生に関しては、次工程での酸化処理や酸化膜除去工程で改善される場合もあるが、特に欠陥に関しては、熱処理行程により、さらに拡大することが懸念される。
(1) 貼り合わせウェーハを研削研磨法で作製する場合、酸素イオン注入後に、活性層用ウェーハを水素やアルゴンまたはそれらの混合ガス雰囲気中にて、1100℃以上の熱処理を1時間以上施すことにより、酸素イオン注入層の形成が比較的連続な状態となり、その後に酸素イオン注入層を露出させた時点で、貼り合わせ前に熱処理を施さないものと比較して、表面粗さが改善され、また欠陥の発生も抑制される。
また、スマートカット法で貼り合わせウェーハを作製する場合も、同様に、酸素イオン注入後に、水素やアルゴンまたはそれらの混合ガス雰囲気中にて、1100℃以上の熱処理を1時間以上施すことによって、研削研磨法の場合と同様な効果が得られる。
この効果は、特に絶縁膜を有しないシリコンウェーハ同士を直接貼り合わせる場合に極めて有効である。
本発明は、上記の知見に立脚するものである。
1.表面に絶縁膜を有しまたは有しない活性層用ウェーハを、直接、支持層用ウェーハと貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法であって、
活性層用ウェーハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成する工程、
活性層用ウェーハに対し、非酸化性雰囲気中にて1100℃以上の温度で熱処理を施す工程、
活性層用ウェーハと支持層用ウェーハとを貼り合わせる工程、
貼り合わせ強度を向上させるための熱処理工程、
貼り合わせウェーハの活性層用ウェーハ部分を、酸素イオン注入層の手前まで研削する工程、
活性層用ウェーハをさらに研磨またはエッチングして、酸素イオン注入層を露出させる工程、
貼り合わせウェーハを酸化処理して酸素イオン注入層の露出面に酸化膜を形成する工程、
この酸化膜を除去する工程、および
非酸化性雰囲気中にて1100℃以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせウェーハの製造方法。
剥離後の貼り合わせウェーハに、貼り合わせ強度を向上させかつ剥離によるダメージ層を除去するための熱処理を施す工程、
活性層用ウェーハの表面から酸素イオンを注入して、活性層内に酸素イオン注入層を形成する工程、
貼り合わせウェーハに対し、非酸化性雰囲気中にて1100℃以上の温度で熱処理を施す工程、
剥離面から酸素イオン注入層までの活性層用ウェーハを研磨またはエッチングして、酸素イオン注入層を露出させる工程、
貼り合わせウェーハを酸化処理して酸素イオン注入層の露出面に酸化膜を形成する工程、
この酸化膜を除去する工程、および
非酸化性雰囲気中にて1100℃以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせウェーハの製造方法。
貼り合わせウェーハを作製するには、活性層用ウェーハと支持層用ウェーハの2枚のシリコンウェーハを貼り合わせるわけであるが、本発明では、活性層用ウェーハとして、表面に絶縁膜(酸化膜)を有するものは勿論、かような絶縁膜を有しないものを、直接、支持層用ウェーハと貼り合わせる場合にも適用することができる。
本発明は、かような貼り合わせウェーハの製造方法において、絶縁膜の厚みが50nm以下と薄い場合、とりわけかような絶縁膜を有しない場合に懸念される表面粗さの劣化と欠陥の発生を効果的に阻止するものである。
この研削研磨法では、まず活性層用ウェーハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成する。将来、この酸素イオン注入層の表面に酸化膜を形成することになる。
活性層用ウェーハに注入される酸素イオンの注入加速電圧、ドーズ量は特に限定されることはなく、活性層の目標膜厚に応じて適宜選択すればよい。好ましくは、注入加速電圧:100〜300 keV、酸素ドーズ量:5.0×1016〜5.0×1017atoms/cm2の範囲である。
また、この熱処理は、バッチタイプの炉だけでなく、枚葉式のランプ加熱、抵抗加熱、フラッシュアニール等、種々の加熱方式が適用でき、特に限定されるものではないが、バッチタイプの炉を使用する場合には1時間以上、また枚葉炉の場合には10秒以上の熱処理を施すことが好ましく、要は、生産性を考慮して、各装置の熱処理時間を最適化すればよい。
なお、この貼り合わせに際しては、その直前に、窒素、酸素、アルゴン、希釈水素および前記混合ガス等を用いてプラズマ処理することによって、貼り合わせ表面の有機物を除去することは、有機物に起因したボイド欠陥を抑制し、歩留りを向上させる上で、極めて有効である。
上記の薄膜化処理として、研磨処理を利用する場合には、砥粒濃度が1質量%以下の研磨剤を供給しながら行うことが好ましい。かような研磨液としては、砥粒(例えばシリカ)濃度が1質量%以下のアルカリ性溶液が挙げられる。なお、アルカリ性溶液としては、無機アルカリ溶液(KOH,NaOH等)、有機アルカリ溶液(例えば、アミンを主成分とするピペラジンやエチレンジアミン等)またはこれらの混合溶液などが好適である。
かような研磨液は、砥粒濃度が1質量%以下であることもあって、砥粒による機械的な研磨作用がほとんどなく、アルカリ性溶液による化学的な研磨作用が優先され、このアルカリ性溶液は、Si/SiO2のエッチングレート比が高いため、Si層を効率よく研磨することができる。
これにより、Si/SiO2のエッチングレート比は300以上となり、酸化膜(SiO2)は溶損され難くなるので、かかるアルカリ性エッチング液を使用してエッチングすると、Si層のみが効果的に除去されることになる。
この酸化処理は、酸化性雰囲気中で行えばよく、処理温度は特に限定されないが、好適には600〜1000℃の酸化性雰囲気である。
ここに、形成する酸化膜の厚さは特に限定されるものではないが、100〜500nm程度とすることが好ましい。
この酸化膜の除去は、HF液による洗浄でもよいし、水素ガスやArガスまたはHFを含むガスを使ったアニールによるエッチングでもよい。
ここに、上記の酸化処理および除去処理は、複数回行ってもよい。これにより、平坦化された表面粗さを維持したまま、活性層の一層の薄膜化が可能となる。すなわち、活性層の取り代を大きくして一層の薄膜化を図る場合は、酸化処理して酸化膜を形成した後、例えばHFエッチングにより酸化膜を除去する工程を繰り返すことにより、活性層がより薄膜化される。
なお、酸化膜を除去した後に、例えば有機酸とフッ酸との混合液に貼り合わせウェーハを浸積して、貼り合わせウェーハの表面に付着するパーティクルおよび金属不純物を除去することは有利である。
この効果は、絶縁膜の厚みが50nm以下と薄い場合や、かような絶縁膜を有しないシリコンウェーハ同士を直接貼り合わせる場合に顕著である。
なお、この熱処理温度が1100℃を超えても平坦化は促進されるが、活性層の膜厚均一性および貼り合わせ界面の残留物除去効果を考慮すると、1100℃以下とすることが重要である。すなわち、1100℃超では、活性層のエッチングが促進され、膜厚の均一性が悪化する可能性があり、また温度が高くなると、貼り合わせ界面に残留した酸化物が容易に活性層側へ拡散して、活性層を局所的にエッチングし、表面にピット状の欠陥を発生させるおそれがある。従って、熱処理温度は1100℃以下に限定した。とはいえ、熱処理温度が1000℃に満たないと、上述した効果が得られないので、熱処理温度は1000℃以上とすることが好ましい。
このスマートカット法では、まず、活性層用ウェーハに、水素または希ガス元素をイオン注入してイオン注入層を形成する。このイオン注入層は、将来、へき開により活性層用ウェーハの一部を剥離するときの境界の役割を果たす。
その後、剥離熱処理を施して、上記したイオン注入層を境界として活性層用ウェーハの一部を剥離する。
この剥離熱処理は、常法に従い、500℃程度の温度で行えばよい。その結果、イオン注入層を境界として貼り合わせウェーハが全面にて完全に剥離する。
この熱処理条件は、酸化性雰囲気中であれば、処理温度、処理時間ならびに酸化方法は限定するものではないが、剥離時に発生したダメージ層の厚みを除去することのできる条件が必要である。例えば、ダメージ層が100nmであれば、酸化膜を形成する厚みは200nm以上とする必要がある。
この酸素イオン注入層の形成は、前述した研削研磨法の場合と同様にして行えばよい。但し、注入条件としては、最終の活性層の厚みを考慮し、加速電圧を例えば30〜50 keVで行う等、酸素注入層を形成する深さを事前に決める必要がある。
この処理によって、酸素イオン注入層の形態が比較的連続な状態となり、その後に酸素イオン注入層を露出させた時点で、表面粗さが大幅に改善され、また欠陥の発生も抑制することができる。
この熱処理条件および使用炉についても、前述した研削研磨法の場合と同様にして行えばよい。
この熱処理により、一層の平坦化と共に、貼り合わせ界面における残留酸化物の除去が達成できることは前述したとおりである。
そして、この効果は、絶縁膜の厚みが50nm以下と薄い場合や、かような絶縁膜を有しないシリコンウェーハ同士を直接貼り合わせる場合により顕著である。
CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした直径:300mmのシリコンウェーハを2枚準備し、活性層用シリコンウェーハの表面から、加速電圧:150 keV、ドーズ量:5.0×1016atoms/cm2の条件で酸素イオンを注入した。その結果、活性層用ウェーハの表面から約300 nmの深さ位置に酸素イオン注入層が形成された。
ついで、アルゴンガス雰囲気中にて、1200℃、1時間の熱処理を施した後、酸素イオンが注入された面を貼り合わせ面として、支持層用ウェーハに、直接貼り合わせた。
その後、貼り合わせ界面を強固に結合するため、酸化性ガス雰囲気中で1100℃、2時間の熱処理を行った。
次に、研削装置を用いて貼り合わせウェーハの活性層用ウェーハをその表面から所定の厚さ分だけ研削した。そして、酸素イオン注入層の表面側に活性層用ウェーハの一部(膜厚:約5μm)を残した。
ついで、砥粒(シリカ)濃度が1質量%以下の砥粒を含む研磨剤を供給しながら、研削後の貼り合わせウェーハの表面を研磨し、酸素イオン注入層を露出させた。研磨剤としては、砥粒濃度が1質量%以下であるアルカリ性溶液を使用した。なお、得られた酸素イオン注入層は、貼り合わせウェーハの面内に均一に形成されていることが確認された。
その後、貼り合わせウェーハに対し、酸化性雰囲気中にて、温度:950℃、0.5時間のウェット酸化処理を施した。その結果、酸素イオン注入層の露出面に150nm厚さの酸化膜が形成された。次に、この酸化膜をHF洗浄により除去した。
ついで、アルゴンガス雰囲気中にて1100℃、1時間の熱処理を施し、貼り合わせウェーハを完成させた。
得られた結果を図1および表1にまとめて示す。
CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした直径:300mmのシリコンウェーハを2枚準備し、活性層用ウェーハとなるシリコンウェーハの表面に加速電圧:50 keV、ドーズ量:1.0×1017atoms/cm2の条件で水素イオンを注入した。その結果、活性層用ウェーハの表面から約450nmの深さ位置に水素イオン注入層が形成された。
次に、支持層用ウェーハと直接、貼り合わせた後、剥離熱処理を施した。この時の剥離熱処理条件は、500℃の窒素ガス雰囲気中に30分保持とした。その結果、水素イオン注入層に水素ガスのバブルが形成され、このバブルが形成された水素イオン注入層を境界として、貼り合わせウェーハの一部(活性層用ウェーハの一部)が剥離した。これにより貼り合わせウェーハが形成された。
その後、剥離時のダメージを除去し、かつ貼り合わせ界面を強固に結合するために、酸素雰囲気中で950℃、0.5時間(ウェット)の熱処理を行った。
次に、酸化膜をHF洗浄により除去した後、貼り合わせウェーハの剥離面から酸素イオンを注入した。この時の注入の条件は、加速電圧:40 keV、ドーズ量:5.0×1016atoms/cm2とした。これにより、貼り合わせウェーハの剥離面から約50nmの深さ位置に酸素イオン注入層が形成された。
さらに、酸素イオン注入層の形成をより連続なものとするため、アルゴンガス雰囲気中にて、1200℃、1時間の熱処理を施した。
ついで、貼り合わせウェーハの表面を、砥粒濃度が1質量%以下の研磨剤を供給しながら研磨し、酸素イオン注入層の表面を露出させた。この研磨方法は、上記した実施例1の場合と同じである。
その後、酸化性雰囲気中にて、温度:950℃、0.5時間のウェット酸化処理を施し、酸素イオン注入層の露出面に150nm厚さの酸化膜を形成した。ついで、この酸化膜をHF洗浄により除去した。
その後、アルゴンガス雰囲気中にて1100℃、1時間の熱処理を施し、貼り合わせウェーハを完成させた。
得られた結果を図1および表1にまとめて示す。
CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした直径:300mmのシリコンウェーハを2枚準備し、活性層用シリコンウェーハの表面から、加速電圧:150 keV、ドーズ量:5.0×1016atoms/cm2の条件で酸素イオンを注入した。
ついで、熱処理を施すことなく、酸素イオンが注入された面を貼り合わせ面として、支持層用ウェーハに、直接貼り合わせた。
その後、貼り合わせ界面を強固に結合するため、酸化性ガス雰囲気中で1100℃、2時間の熱処理を行った。
ついで、実施例1と同様にして研削・研磨し、酸素イオン注入層の表面を露出させた。
その後、実施例1と同様のフローにて、酸化膜を形成し、その後除去して、貼り合わせウェーハを作製した。
かくして得られた貼り合わせウェーハについて、原子間力顕微鏡を用いて表面の粗さを測定すると共に、断面TEMにて、表面近傍の欠陥の有無を調査した。
得られた結果を図1および表1にまとめて示す。
実施例2と同様のフローで、剥離面に酸素イオン注入を行い、活性層に酸素イオン注入層を形成させた。
ついで、熱処理を施すことなく、貼り合わせウェーハの表面を、実施例2と同様にして研磨し、酸素イオン注入層の表面を露出させた。
その後、実施例2と同様のフローにて、酸化膜を形成し、その後除去して、貼り合わせウェーハを作製した。
かくして得られた貼り合わせウェーハについて、原子間力顕微鏡を用いて表面の粗さを測定すると共に、断面TEMにて、表面近傍の欠陥の有無を調査した。
得られた結果を図1および表1にまとめて示す。
酸素注入を行った活性層用ウェーハに酸化膜を5nm形成するところ以外は、実施例1と同様のフローにて、貼り合わせウェーハを作製した。
その結果、得られた貼り合わせウェーハは、実施例1と同様、欠陥はなく、表面粗さも5〜6nmであった。
水素注入前に、活性層用ウェーハに酸化膜を5nm形成するところ以外は、実施例2と同様のフローにて、貼り合わせウェーハを作製した。
その結果、得られた貼り合わせウェーハは、実施例2と同様、欠陥はなく、表面粗さも5〜6nmであった。
Claims (4)
- 表面に絶縁膜を有しまたは有しない活性層用ウェーハを、直接、支持層用ウェーハと貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法であって、
活性層用ウェーハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成する工程、
活性層用ウェーハに対し、非酸化性雰囲気中にて1100℃以上の温度で熱処理を施す工程、
活性層用ウェーハと支持層用ウェーハとを貼り合わせる工程、
貼り合わせ強度を向上させるための熱処理工程、
貼り合わせウェーハの活性層用ウェーハ部分を、酸素イオン注入層の手前まで研削する工程、
活性層用ウェーハをさらに研磨またはエッチングして、酸素イオン注入層を露出させる工程、
貼り合わせウェーハを酸化処理して酸素イオン注入層の露出面に酸化膜を形成する工程、
この酸化膜を除去する工程、および
非酸化性雰囲気中にて1100℃以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせウェーハの製造方法。 - 表面に絶縁膜を有しまたは有しない活性層用ウェーハに、水素または希ガス元素をイオン注入してイオン注入層を形成したのち、この活性層用ウェーハを、直接、支持層用ウェーハと貼り合わせ、ついで剥離熱処理により、該イオン注入層を境界として活性層用ウェーハの一部を剥離することからなる貼り合わせウェーハの製造方法であって、
剥離後の貼り合わせウェーハに、貼り合わせ強度を向上させかつ剥離によるダメージ層を除去するための熱処理を施す工程、
活性層用ウェーハの表面から酸素イオンを注入して、活性層内に酸素イオン注入層を形成する工程、
貼り合わせウェーハに対し、非酸化性雰囲気中にて1100℃以上の温度で熱処理を施す工程、
剥離面から酸素イオン注入層までの活性層用ウェーハを研磨またはエッチングして、酸素イオン注入層を露出させる工程、
貼り合わせウェーハを酸化処理して酸素イオン注入層の露出面に酸化膜を形成する工程、
この酸化膜を除去する工程、および
非酸化性雰囲気中にて1100℃以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせウェーハの製造方法。 - 請求項1または2において、前記活性層用ウェーハの表面の絶縁膜の厚さが50nm以下であることを特徴とする、貼り合わせウェーハの製造方法。
- 請求項1〜3のいずれかにおいて、前記酸素イオン注入層の形成工程における酸素ドーズ量が5.0×1016〜5.0×1017atoms/cm2であることを特徴とする、貼り合わせウェーハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006184237A JP2008016534A (ja) | 2006-07-04 | 2006-07-04 | 貼り合わせウェーハの製造方法 |
PCT/JP2007/063387 WO2008004591A1 (fr) | 2006-07-04 | 2007-07-04 | Procédé de production d'une tranche liée |
TW096124368A TWI355711B (en) | 2006-07-04 | 2007-07-04 | Method of producing simox wafer |
CNA2007800012350A CN101356622A (zh) | 2006-07-04 | 2007-07-04 | 贴合晶片的制造方法 |
EP07768139A EP1936664A4 (en) | 2006-07-04 | 2007-07-04 | PROCESS FOR PRODUCING BOUNDED WAFER |
US12/064,605 US8048769B2 (en) | 2006-07-04 | 2007-07-04 | Method for producing bonded wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006184237A JP2008016534A (ja) | 2006-07-04 | 2006-07-04 | 貼り合わせウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008016534A true JP2008016534A (ja) | 2008-01-24 |
Family
ID=38894558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006184237A Pending JP2008016534A (ja) | 2006-07-04 | 2006-07-04 | 貼り合わせウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8048769B2 (ja) |
EP (1) | EP1936664A4 (ja) |
JP (1) | JP2008016534A (ja) |
CN (1) | CN101356622A (ja) |
TW (1) | TWI355711B (ja) |
WO (1) | WO2008004591A1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2075830A2 (en) | 2007-10-11 | 2009-07-01 | Sumco Corporation | Method for producing bonded wafer |
JP2009289948A (ja) * | 2008-05-29 | 2009-12-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP2010045148A (ja) * | 2008-08-12 | 2010-02-25 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP2010129839A (ja) * | 2008-11-28 | 2010-06-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
KR101032564B1 (ko) | 2008-04-11 | 2011-05-06 | 가부시키가이샤 사무코 | 접합 웨이퍼의 제조 방법 |
US8003494B2 (en) | 2007-09-07 | 2011-08-23 | Sumco Corporation | Method for producing a bonded wafer |
KR101066315B1 (ko) * | 2008-05-08 | 2011-09-20 | 가부시키가이샤 사무코 | 접합 웨이퍼의 제조 방법 |
WO2019187844A1 (ja) * | 2018-03-28 | 2019-10-03 | 住友精密工業株式会社 | Memsデバイスの製造方法、memsデバイス及びそれを用いたシャッタ装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5261960B2 (ja) | 2007-04-03 | 2013-08-14 | 株式会社Sumco | 半導体基板の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000024059A1 (fr) * | 1998-10-16 | 2000-04-27 | Shin-Etsu Handotai Co., Ltd. | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede |
WO2004010505A1 (ja) * | 2002-07-18 | 2004-01-29 | Shin-Etsu Handotai Co.,Ltd. | Soiウェーハおよびその製造方法 |
WO2004064145A1 (ja) * | 2003-01-10 | 2004-07-29 | Shin-Etsu Handotai Co., Ltd. | Soiウエーハの製造方法及びsoiウエーハ |
WO2005067053A1 (ja) * | 2004-01-08 | 2005-07-21 | Sumco Corporation | Soiウェーハの作製方法 |
WO2005074033A1 (ja) * | 2004-01-30 | 2005-08-11 | Sumco Corporation | Soiウェーハの製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003046993A1 (fr) | 2001-11-29 | 2003-06-05 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes soi |
JP4147577B2 (ja) | 2002-07-18 | 2008-09-10 | 信越半導体株式会社 | Soiウェーハの製造方法 |
TW200428637A (en) * | 2003-01-23 | 2004-12-16 | Shinetsu Handotai Kk | SOI wafer and production method thereof |
JP2005340348A (ja) * | 2004-05-25 | 2005-12-08 | Sumco Corp | Simox基板の製造方法及び該方法により得られるsimox基板 |
JP5168788B2 (ja) * | 2006-01-23 | 2013-03-27 | 信越半導体株式会社 | Soiウエーハの製造方法 |
US7977221B2 (en) * | 2007-10-05 | 2011-07-12 | Sumco Corporation | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same |
-
2006
- 2006-07-04 JP JP2006184237A patent/JP2008016534A/ja active Pending
-
2007
- 2007-07-04 WO PCT/JP2007/063387 patent/WO2008004591A1/ja active Application Filing
- 2007-07-04 CN CNA2007800012350A patent/CN101356622A/zh active Pending
- 2007-07-04 TW TW096124368A patent/TWI355711B/zh active
- 2007-07-04 EP EP07768139A patent/EP1936664A4/en not_active Withdrawn
- 2007-07-04 US US12/064,605 patent/US8048769B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000024059A1 (fr) * | 1998-10-16 | 2000-04-27 | Shin-Etsu Handotai Co., Ltd. | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede |
WO2004010505A1 (ja) * | 2002-07-18 | 2004-01-29 | Shin-Etsu Handotai Co.,Ltd. | Soiウェーハおよびその製造方法 |
WO2004064145A1 (ja) * | 2003-01-10 | 2004-07-29 | Shin-Etsu Handotai Co., Ltd. | Soiウエーハの製造方法及びsoiウエーハ |
WO2005067053A1 (ja) * | 2004-01-08 | 2005-07-21 | Sumco Corporation | Soiウェーハの作製方法 |
WO2005074033A1 (ja) * | 2004-01-30 | 2005-08-11 | Sumco Corporation | Soiウェーハの製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8003494B2 (en) | 2007-09-07 | 2011-08-23 | Sumco Corporation | Method for producing a bonded wafer |
EP2075830A2 (en) | 2007-10-11 | 2009-07-01 | Sumco Corporation | Method for producing bonded wafer |
KR101032564B1 (ko) | 2008-04-11 | 2011-05-06 | 가부시키가이샤 사무코 | 접합 웨이퍼의 제조 방법 |
KR101066315B1 (ko) * | 2008-05-08 | 2011-09-20 | 가부시키가이샤 사무코 | 접합 웨이퍼의 제조 방법 |
JP2009289948A (ja) * | 2008-05-29 | 2009-12-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP2010045148A (ja) * | 2008-08-12 | 2010-02-25 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP2010129839A (ja) * | 2008-11-28 | 2010-06-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
WO2019187844A1 (ja) * | 2018-03-28 | 2019-10-03 | 住友精密工業株式会社 | Memsデバイスの製造方法、memsデバイス及びそれを用いたシャッタ装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200816368A (en) | 2008-04-01 |
US20100015779A1 (en) | 2010-01-21 |
US8048769B2 (en) | 2011-11-01 |
TWI355711B (en) | 2012-01-01 |
CN101356622A (zh) | 2009-01-28 |
EP1936664A4 (en) | 2011-02-23 |
WO2008004591A1 (fr) | 2008-01-10 |
EP1936664A1 (en) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4828230B2 (ja) | Soiウェーハの製造方法 | |
JP4715470B2 (ja) | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ | |
JP4526818B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP2006216826A (ja) | Soiウェーハの製造方法 | |
JP2008016534A (ja) | 貼り合わせウェーハの製造方法 | |
US7582540B2 (en) | Method for manufacturing SOI wafer | |
JP2009176860A (ja) | 貼り合わせウェーハの製造方法 | |
JP5365057B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5499428B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2009272471A (ja) | 貼り合わせウェーハの製造方法 | |
JP6380245B2 (ja) | Soiウェーハの製造方法 | |
JP2006202989A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP5703920B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5766901B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
JP5597915B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP5364345B2 (ja) | Soi基板の作製方法 | |
JP2009111347A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090616 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090616 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130115 |