WO2008004591A1 - Procédé de production d'une tranche liée - Google Patents

Procédé de production d'une tranche liée Download PDF

Info

Publication number
WO2008004591A1
WO2008004591A1 PCT/JP2007/063387 JP2007063387W WO2008004591A1 WO 2008004591 A1 WO2008004591 A1 WO 2008004591A1 JP 2007063387 W JP2007063387 W JP 2007063387W WO 2008004591 A1 WO2008004591 A1 WO 2008004591A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
layer
active layer
oxygen ion
bonded
Prior art date
Application number
PCT/JP2007/063387
Other languages
English (en)
French (fr)
Inventor
Nobuyuki Morimoto
Akihiko Endo
Etsurou Morita
Original Assignee
Sumco Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corporation filed Critical Sumco Corporation
Priority to EP07768139A priority Critical patent/EP1936664A4/en
Priority to US12/064,605 priority patent/US8048769B2/en
Publication of WO2008004591A1 publication Critical patent/WO2008004591A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Definitions

  • the present invention is intended to effectively prevent the generation of defects, particularly poor surface roughness, caused by an oxygen ion implanted layer in the production of a bonded wafer.
  • polishing silicon wafers 1 Polishing method to form SOI layer by grinding (grinding polishing method) or implanting hydrogen ions etc. into the surface layer of silicon wafer (active layer wafer) on the SOI layer side
  • a method of forming an SOI layer (smart cut method) by forming a layer and then bonding it to a silicon wafer for a supporting substrate, followed by peeling with the above-mentioned ion implantation layer by heat treatment is known.
  • Patent Document 1 International Publication Number “WO 2005/074033 A1J
  • Patent Document 1 Although the technique disclosed in Patent Document 1 described above has good film thickness uniformity after thin film formation, the surface roughness is deteriorated or defects occur after thinning. This was because the oxygen ions introduced during oxygen ion implantation did not form a complete oxide film and existed in a discontinuous state, and the subsequent process (when the oxygen ion implanted layer was exposed) ), It is considered that the surface roughness is poor or defects are generated.
  • the occurrence of defects with poor surface roughness as described above may be improved by the oxidation process or the oxide film removal process in the next step. There is concern over further expansion.
  • the bonding wafer after thinning is performed at 1100 ° C in a non-acidic atmosphere such as hydrogen or argon gas.
  • a non-acidic atmosphere such as hydrogen or argon gas.
  • This effect is extremely effective especially when silicon wafers having no insulating film are directly bonded to each other.
  • the present invention is based on the above findings.
  • the gist of the present invention is as follows.
  • a bonded wafer consisting of an active layer wafer with or without an insulating film on the surface directly bonded to a support layer wafer and then thinning the active layer wafer.
  • a method for producing a bonded wafer characterized in that the time-series coupling is as follows.
  • a method of manufacturing a bonded wafer comprising: peeling off a part of the wafer for active layer with the ion-implanted layer as a boundary by peeling heat treatment,
  • a method for producing a bonded wafer characterized in that the time-series coupling is as follows. [0009] 3. An active layer wafer with or without an insulating film on the surface is directly bonded to the support layer mask, and then the active layer wafer is thinned.
  • a method for manufacturing a wafer comprising:
  • a method for producing a bonded wafer characterized in that the time-series coupling is as follows.
  • the bonding layer is formed by directly bonding the active layer wafer with or without an insulating film on the surface to the support layer mask, and then thinning the active layer wafer.
  • a method for manufacturing a wafer comprising:
  • a method for producing a bonded wafer characterized in that the time-series coupling is as follows.
  • the oxygen dose in the step of forming the oxygen ion implanted layer is 5.0 ⁇ 10 16 to 5.0 ⁇ 10 17 atoms / cm 2.
  • FIG. 1 is a diagram comparing surface roughness of Examples 1 and 2 and Comparative Examples 1 and 2.
  • FIG. 1 is a diagram comparing surface roughness of Examples 1 and 2 and Comparative Examples 1 and 2.
  • a force that bonds two active wafers and a supporting wafer is used.
  • the present invention can also be applied to a case where a substrate having no insulating film as well as a layer having no insulating film is directly bonded to a support layer wafer.
  • the thickness of the insulating film is as thin as 50 ⁇ m or less, particularly when there is no strong insulating film, deterioration of the surface roughness and generation of defects are concerned. Is effectively prevented.
  • oxygen ions are implanted into the active layer wafer to form an oxygen ion implanted layer in the active layer.
  • an oxide film will be formed on the surface of this oxygen ion implanted layer.
  • the implantation acceleration voltage and dose amount of oxygen ions implanted into the active layer wafer are not particularly limited, and may be appropriately selected according to the target film thickness of the active layer.
  • the input voltage is 100 to 300 keV and the oxygen dose is in the range of 5.0 ⁇ 10 16 to 5.0 ⁇ 10 17 atoms / cm 2 .
  • the active layer wafer in which the oxygen ion implanted layer is formed in the active layer in this way is 1100 ° C. in a non-acidic atmosphere such as hydrogen or argon. Apply heat treatment at the above temperature. As a result, the form of the oxygen ion implanted layer becomes relatively continuous, and when the oxygen ion implanted layer is subsequently exposed, the surface roughness is greatly improved and the occurrence of defects can be suppressed. is there.
  • the heat treatment temperature needs to be 1100 ° C or higher as described above. This is because if the heat treatment temperature is less than 1100 ° C., an oxygen ion implanted layer having sufficient continuity is not formed, and only the same result as in the case where heat treatment is not performed can be obtained. Nonetheless, if this heat treatment temperature exceeds 1250 ° C, slip transition may occur, so the heat treatment temperature range is preferably 1100-1250 ° C.
  • various heating methods such as single-wafer type lamp heating, resistance heating, flash annealing, etc. that can be applied only with a batch type furnace can be applied, and a power notch type furnace is used.
  • a single-wafer furnace it is preferable to perform a heat treatment of 10 seconds or longer in order to optimize the heat treatment time of each device in consideration of productivity.
  • the active layer wafer and the support layer wafer are bonded together.
  • the organic material on the bonding surface is removed by plasma treatment using nitrogen, oxygen, argon, diluted hydrogen, the mixed gas, or the like. This is extremely effective in suppressing void defects and improving yield. [0020] Thereafter, heat treatment for improving the bonding strength is performed.
  • the atmosphere in this heat treatment is not particularly limited, but the treatment temperature and time are preferably about 1200 ° C. and about 60 minutes.
  • the woofer portion for the active layer of the bonded woofer is ground up to the front of the oxygen ion implanted layer. Usually, this grinding is performed by mechanical processing.
  • the active layer wafer is further polished or etched to expose the oxygen ion implanted layer.
  • a polishing process When a polishing process is used as the above-described thin film treatment, it is preferably performed while supplying an abrasive having an abrasive grain concentration of 1% by mass or less.
  • An example of a powerful polishing liquid is an alkaline solution having a particle size (eg, silica) of 1% by mass or less.
  • an alkaline solution an inorganic alkaline solution (KOH, NaOH, etc.), an organic alkaline solution (for example, piperazine, ethylenediamine, etc. containing an amine as a main component) or a mixed solution thereof is suitable.
  • Powerful polishing liquids may have a particle concentration of 1% by mass or less, and chemical polishing action with an alkaline solution that has almost no mechanical polishing action due to the injection of particles is given priority. Efficient polishing of Si layer due to high etching rate ratio of SiZSiO
  • the etching solution is preferably an etching solution in which an alkaline etching solution (solution temperature: 85 ° C) in which KOH is dissolved in pure water (DIW) is preferred. Subsequent bonding wafer is immersed.
  • the KOH concentration in the alkaline etching solution is preferably about 10% by mass, and about 0.1% by mass of hydrogen peroxide (H 0
  • the etching rate ratio of Si / SiO becomes 300 or more, and the oxide film (SiO 2) is damaged.
  • the Si layer partially remaining by grinding is polished to expose the oxygen ion-implanted layer, and this oxygen ion-implanted layer is chemically polished with an alkaline solution. Does not work. For this reason, the oxygen ion implanted layer is hardly polished. as a result, The oxygen ion implanted layer can be exposed uniformly.
  • the bonded wafer is subjected to an acid treatment to form an oxide film having a predetermined thickness on the exposed surface of the oxygen ion implanted layer.
  • the treatment temperature for the oxidation treatment in an oxidizing atmosphere is not particularly limited, but is preferably an oxidizing atmosphere at 600 to 1000 ° C.
  • the thickness of the oxide film to be formed is not particularly limited, but is preferably about 100 to 500 nm.
  • the removal of the oxide film may be performed by cleaning with HF liquid or by etching using hydrogen gas, Ar gas or a gas containing HF.
  • the above oxidation treatment and removal treatment may be performed a plurality of times. As a result, it is possible to form a thin film of the active layer while maintaining the flattened surface roughness.
  • an acid film is formed by an acid treatment, and then the step of removing the oxide film by, for example, HF etching is performed. By repeating, the active layer is made thinner.
  • the bonded wafer After removing the oxide film, for example, the bonded wafer is immersed in a mixed solution of organic acid and hydrofluoric acid to remove particles and metal impurities adhering to the surface of the bonded wafer. It is advantageous to do.
  • the thin film bonded wafer is subjected to a heat treatment at a temperature of 1100 ° C. or less in a non-acidic atmosphere such as hydrogen or argon gas.
  • a heat treatment at a temperature of 1100 ° C. or less in a non-acidic atmosphere such as hydrogen or argon gas.
  • This effect is remarkable when the thickness of the insulating film is as thin as 50 mm or less, or when silicon wafers that do not have a strong insulating film are directly bonded together.
  • this heat treatment temperature exceeds 1100 ° C, the flatness is promoted. Considering the uniformity of the active layer thickness and the effect of removing the residue at the bonding interface, it may be 1100 ° C or less. is important. That is, when the temperature exceeds 1100 ° C, the etching of the active layer is accelerated, and the uniformity of the film thickness may be deteriorated. When the temperature is increased, it remains at the bonding interface. There is a possibility that the oxide easily diffuses to the active layer side, locally etches the active layer, and generates pit-like defects on the surface. Therefore, the heat treatment temperature was limited to 1100 ° C or less. However, if the heat treatment temperature is less than 1000 ° C, the above-described effects cannot be obtained, so the heat treatment temperature is preferably 1000 ° C or higher.
  • an ion-implanted layer is formed by ion implantation of hydrogen or a rare gas element into an active layer wafer. This ion-implanted layer will act as a boundary when a part of the active layer wafer is peeled off by cleavage in the future.
  • the active layer wafer and the support layer wafer are bonded together.
  • This exfoliation heat treatment may be performed at a temperature of about 500 ° C. according to a conventional method. As a result, the bonded wafer is completely peeled off on the entire surface with the ion injection layer as a boundary.
  • the bonded wafer after peeling is subjected to heat treatment for improving the bonding strength and removing the damage layer due to peeling.
  • the treatment temperature, the treatment time, and the oxidation method are not limited.
  • a condition capable of removing the thickness of the damaged layer generated during peeling is necessary.
  • the thickness for forming the oxide film needs to be 200 nm or more.
  • the surface force of the active layer wafer is implanted with oxygen ions to form an oxygen ion implanted layer in the active layer.
  • the oxygen ion implanted layer may be formed in the same manner as in the above-described grinding / polishing method. However, as the implantation conditions, it is necessary to determine the depth for forming the oxygen implantation layer in advance, for example, by performing the acceleration voltage at 30 to 50 keV in consideration of the thickness of the final active layer.
  • the bonded wafer is heated to a temperature of 1100 ° C or higher in a non-acidic atmosphere. Apply heat treatment.
  • the oxygen ion implanted layer is in a relatively continuous state, and when the oxygen ion implanted layer is subsequently exposed, the surface roughness is greatly improved and the occurrence of defects can be suppressed. I'll do it.
  • the heat treatment conditions and the furnace used may be the same as in the case of the grinding and polishing method described above.
  • the active layer wafer up to the peel surface force oxygen ion implanted layer is polished or etched to expose the oxygen ion implanted layer, and then the bonded wafer is oxidized to expose the oxygen ion implanted layer.
  • An oxide film having a predetermined thickness is formed on the surface, and then the oxide film is removed.
  • the polishing etching process, the oxide film forming process, and the oxide film removing process are also described above. What is necessary is just to carry out similarly to the case of the grinding-polishing method.
  • heat treatment is further performed at a temperature of 1100 ° C or lower in a non-acidic atmosphere such as hydrogen or argon gas.
  • this heat treatment can achieve further flattening and removal of residual oxides at the bonding interface.
  • This effect is more remarkable when the thickness of the insulating film is as thin as 50 ° or less, or when silicon wafers that do not have a strong insulating film are directly bonded together.
  • the bonded wafer having excellent film thickness uniformity, flattened surface roughness and few defects can be stably obtained. It is obtained.
  • silicon wafers having different crystal orientations are directly bonded (for example, bonding of 110 crystals and 100 crystals, bonding of 111 crystals and 100 crystals, etc.) to produce a bonded wafer Is also possible.
  • Two silicon wafers with a diameter of 300 mm were prepared by slicing from a silicon ingot grown with the CZ method and boron as a dopant. From the surface of the silicon wafer for the active layer, acceleration voltage: 150 keV, dose: 5.0 Oxygen ions were implanted under conditions of X 10 16 atoms / cm 2 . As a result, an oxygen ion implanted layer was formed at a depth of about 300 ° for the surface force of the active layer wafer.
  • the wafer for active layer of the bonded wafer was ground from the surface by a predetermined thickness using a grinding apparatus. Then, a part of the active layer wafer (film thickness: about 5 m) was left on the surface side of the oxygen ion implanted layer.
  • the surface of the bonded wafer after polishing was polished while supplying an abrasive containing abrasive grains having an abrasive grain (silica) concentration of 1% by mass or less to expose the oxygen ion implanted layer.
  • an abrasive an alkaline solution having an abrasive concentration of 1% by mass or less was used. It was confirmed that the obtained oxygen ion implanted layer was uniformly formed in the surface of the bonded wafer.
  • the bonded wafer was subjected to a wet oxidation treatment at a temperature of 950 ° C. for 0.5 hours in an oxidizing atmosphere.
  • a wet oxidation treatment at a temperature of 950 ° C. for 0.5 hours in an oxidizing atmosphere.
  • an oxide film having a thickness of 150 nm was formed on the exposed surface of the oxygen ion implanted layer.
  • the oxide film was removed by HF cleaning.
  • Two silicon wafers with a diameter of 300 mm were prepared by slicing from a silicon ingot grown using the CZ method and boron as a dopant, and an acceleration voltage of 50 keV and a dose amount were applied to the surface of the silicon wafer to be the active layer wafer.
  • Hydrogen ions were implanted under the condition of 1.0 X 10 17 atoms / cm 2 . As a result, the surface area of the active layer wafer is approximately 450 nm deep. An on-injection layer was formed.
  • peeling heat treatment was performed.
  • the peeling heat treatment conditions at this time were maintained for 30 minutes in a nitrogen gas atmosphere at 500 ° C.
  • hydrogen gas bubbles were formed in the hydrogen ion implanted layer, and a part of the bonded wafer (a part of the active layer wafer) was peeled off at the boundary of the hydrogen ion implanted layer where the bubbles were formed.
  • a bonded wafer was formed.
  • oxygen ions were also injected as the peel force of the bonded wafer.
  • the implantation conditions at this time were an acceleration voltage: 40 keV and a dose amount: 5.0 ⁇ 10 16 atoms / cm 2 .
  • an oxygen ion implantation layer was formed at a depth of about 50 nm on the peeling surface of the bonded wafer.
  • heat treatment was performed at 1200 ° C. for 1 hour in an argon gas atmosphere.
  • the surface of the bonded wafer was polished while supplying an abrasive having an abrasive concentration of 1% by mass or less to expose the surface of the oxygen ion implanted layer.
  • This polishing method is the same as in Example 1 described above.
  • wet oxidation treatment was performed at 950 ° C. for 0.5 hour in an oxidizing atmosphere to form a 150-nm thick oxide film on the exposed surface of the oxygen ion implantation layer. Subsequently, the acid film was removed by HF washing.
  • the surface roughness was measured using an atomic force microscope, and the presence or absence of defects near the surface was examined using a cross-sectional TEM.
  • Two silicon wafers with a diameter of 300 mm were prepared by slicing from a silicon ingot grown with the CZ method and boron as a dopant. From the surface of the silicon wafer for the active layer , Accelerating voltage: 150 keV, dose amount: 5.0 X 10 16 atoms / cm 2 , oxygen ions were implanted, and then the surface into which oxygen ions were implanted without heat treatment was used as the bonding surface. And pasted directly.
  • polishing 1 and polishing were performed in the same manner as in Example 1 to expose the surface of the oxygen ion implanted layer.
  • the surface roughness was measured using an atomic force microscope, and the presence or absence of defects near the surface was investigated using a cross-sectional TEM.
  • Example 2 the surface of the bonded wafer without heat treatment was polished in the same manner as in Example 2 to expose the surface of the oxygen ion implanted layer.
  • the surface roughness was measured using an atomic force microscope, and the presence or absence of defects near the surface was investigated using a cross-sectional TEM.
  • a bonded wafer was produced in the same flow as in Example 1 except that an oxygen film was formed on the active layer wafer into which oxygen was implanted.
  • the bonded wafer obtained had a surface roughness that was free from defects, as in Example 1, with a thickness of 5 to 6 nm.
  • a bonded wafer was produced in the same flow as in Example 2 except that five oxide films were formed on the active layer wafer before hydrogen injection.
  • the bonded wafer obtained had a surface roughness of 5 to 6 nm with no defects as in Example 2.

Description

明 細 書
貼り合わせゥ ーハの製造方法
技術分野
[0001] 本発明は、貼り合わせゥヱーハの製造に際し、特に酸素イオン注入層に起因した 表面粗さの悪ィ匕ゃ欠陥の発生を効果的に防止しょうとするものである。
背景技術
[0002] 一般的な貼り合わせゥエーハの製造方法としては、酸ィ匕膜 (絶縁膜)が形成された 一枚のシリコンゥエーハに、もう一枚のシリコンゥエーハを貼り合わせ、この貼り合わせ たシリコンゥ ーハを研肖 1 研磨して SOI層を形成する方法 (研削研磨法)や、 SOI層 側となるシリコンゥヱーハ (活'性層用ゥヱーハ）の表層部に、水素イオン等を打ち込ん でイオン注入層を形成したのち、支持基板用のシリコンゥエーハと貼り合わせ、つい で熱処理により上記のイオン注入層で剥離することによって、 SOI層を形成する方法 ( スマートカット法）が知られている。
[0003] 力ようなシリコンゥエーハでは、 SOI層の厚さを薄くすると共に、その均一化を図るこ とが重要とされ、発明者らも、力 うな要件を満足する SOIゥ ーハ製造技術を、特許 文献 1において開示した。
特許文献 1 :国際公開番号「WO 2005/074033 A1J
発明の開示
発明が解決しょうとする課題
[0004] しかしながら、上記した特許文献 1に開示の技術は、薄膜ィ匕後の膜厚均一性は良 好であるものの、薄膜化後に、表面粗さが悪ィ匕したり、欠陥が発生する場合があった この原因は、酸素イオン注入時に導入された酸素イオンが完全な酸化膜を形成せ ず、不連続な状態で存在した場合に、その後の工程 (酸素イオン注入層を露出させ た時点)で、表面粗さが悪ィ匕したり、欠陥が発生するものと考えられる。
上記した表面粗さの悪ィ匕ゃ欠陥の発生に関しては、次工程での酸化処理や酸ィ匕 膜除去工程で改善される場合もあるが、特に欠陥に関しては、熱処理行程により、さ らに拡大することが懸念される。
課題を解決するための手段
[0005] さて、発明者らは、上記の目的を達成すべく鋭意検討を重ねた結果、以下に述べ る知見を得た。
(1)貼り合わせゥ ーハを研削研磨法で作製する場合、酸素イオン注入後に、活性 層用ゥエーハを水素やアルゴンまたはそれらの混合ガス雰囲気中にて、 1100°C以上 の熱処理を 1時間以上施すことにより、酸素イオン注入層の形成が比較的連続な状 態となり、その後に酸素イオン注入層を露出させた時点で、貼り合わせ前に熱処理を 施さないものと比較して、表面粗さが改善され、また欠陥の発生も抑制される。
また、スマートカット法で貼り合わせゥエーハを作製する場合も、同様に、酸素ィォ ン注入後に、水素やアルゴンまたはそれらの混合ガス雰囲気中にて、 1100°C以上の 熱処理を 1時間以上施すことによって、研削研磨法の場合と同様な効果が得られる。
[0006] (2)さらに、研削研磨法およびスマートカット法いずれの場合にも、薄膜化後の貼り合 わせゥヱーハを、水素やアルゴンガス等の非酸ィ匕性雰囲気中にて、 1100°C以下の温 度で熱処理することにより、さらなる平坦ィ匕が可能であり、しかもこの熱処理により貼り 合わせ界面に残留した酸ィ匕物を除去することもできる。
この効果は、特に絶縁膜を有しないシリコンゥエーハ同士を直接貼り合わせる場合 に極めて有効である。
本発明は、上記の知見に立脚するものである。
[0007] すなわち、本発明の要旨構成は次のとおりである。
1.表面に絶縁膜を有しまたは有しない活性層用ゥエーハを、直接、支持層用ゥエー ノ、と貼り合わせたのち、活性層用ゥエーハを薄膜ィ匕することからなる貼り合わせゥェ ーハの製造方法であって、
活性層用ゥエーハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成 する工程、
活性層用ゥエーハに対し、非酸ィ匕性雰囲気中にて 1100°C以上の温度で熱処理を 施す工程、
活性層用ゥエーハと支持層用ゥエーハとを貼り合わせる工程、 貼り合わせ強度を向上させるための熱処理工程、
貼り合わせゥエーハの活性層用ゥエーハ部分を、酸素イオン注入層の手前まで研 削する工程、
活性層用ゥエーハをさらに研磨またはエッチングして、酸素イオン注入層を露出さ せる工程、
貼り合わせゥエーハを酸ィ匕処理して酸素イオン注入層の露出面に酸ィ匕膜を形成す る工程、
この酸ィ匕膜を除去する工程、および
非酸化性雰囲気中にて 1100°C以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせゥエーハの製造方法。
2.表面に絶縁膜を有しまたは有しない活性層用ゥエーハに、水素または希ガス元素 をイオン注入してイオン注入層を形成したのち、この活性層用ゥヱーハを、直接、支 持層用ゥエーハと貼り合わせ、ついで剥離熱処理により、該イオン注入層を境界とし て活性層用ゥエーハの一部を剥離することからなる貼り合わせゥエーハの製造方法 であって、
剥離後の貼り合わせゥエーハに、貼り合わせ強度を向上させかつ剥離によるダメー ジ層を除去するための熱処理を施す工程、
活性層用ゥエーハの表面カゝら酸素イオンを注入して、活性層内に酸素イオン注入 層を形成する工程、
貼り合わせゥ ーハに対し、非酸ィ匕性雰囲気中にて 1100°C以上の温度で熱処理を 施す工程、
剥離面力 酸素イオン注入層までの活性層用ゥエーハを研磨またはエッチングして 、酸素イオン注入層を露出させる工程、
貼り合わせゥエーハを酸ィ匕処理して酸素イオン注入層の露出面に酸ィ匕膜を形成す る工程、
この酸ィ匕膜を除去する工程、および
非酸化性雰囲気中にて 1100°C以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせゥエーハの製造方法。 [0009] 3.表面に絶縁膜を有しまたは有しない活性層用ゥ ハを、直接、支持層用ゥ と貼り合わせたのち、活性層用ゥ ハを薄膜ィ匕することからなる貼り合わせゥェ ーハの製造方法であって、
活性層用ゥ ハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成 する工程、
活性層用ゥ ハに対し、非酸ィ匕性雰囲気中にて 1100°C以上の温度で熱処理を 施す工程、
活性層用ゥ ハと支持層用ゥ ハとを貼り合わせる工程、
貼り合わせ強度を向上させるための熱処理工程、
貼り合わせゥエーハの活性層用ゥ ハ部分を、酸素イオン注入層の手前まで研 削する工程、
活性層用ゥ ハをさらに研磨またはエッチングして、酸素イオン注入層を露出さ せる工程、
貼り合わせゥ ハを酸化処理することで、酸素イオン注入層を酸ィ匕する工程、 この酸ィ匕層を除去する工程、および
非酸化性雰囲気中にて 1100°C以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせゥ ハの製造方法。
[0010] 4.表面に絶縁膜を有しまたは有しない活性層用ゥ ハを、直接、支持層用ゥ と貼り合わせたのち、活性層用ゥ ハを薄膜ィ匕することからなる貼り合わせゥェ ーハの製造方法であって、
活性層用ゥ ハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成 する工程、
活性層用ゥ ハに対し、非酸ィ匕性雰囲気中にて 1100°C以上の温度で熱処理を 施す工程、
活性層用ゥ ハと支持層用ゥ ハとを貼り合わせる工程、
貼り合わせ強度を向上させるための熱処理工程、
貼り合わせゥ ハの活性層用ゥ ハ部分を、酸素イオン注入層の手前まで研 削する工程、 活性層用ゥエーハをさらに研磨またはエッチングして、酸素イオン注入層を露出さ せる工程、
貼り合わせゥエーハを酸化処理することで、酸素イオン注入層を酸ィ匕する工程、 この酸ィ匕層を除去する工程、
再度、貼り合わせゥエーハに酸化処理を施す工程、
上記ゥヱーハの酸化部分を除去する工程、および
非酸化性雰囲気中にて 1100°C以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせゥエーハの製造方法。
[0011] 5.上記 1〜4のいずれかにおいて、前記活性層用ゥエーハの表面の絶縁膜の厚さが 50應以下であることを特徴とする、貼り合わせゥエーハの製造方法。
[0012] 6.上記 1〜5のいずれかにおいて、前記酸素イオン注入層の形成工程における酸 素ドーズ量が 5.0 X 1016〜5.0 X 1017atoms/cm2であることを特徴とする、貼り合わせゥ エーハの製造方法。
発明の効果
[0013] 本発明によれば、薄膜ィ匕後の膜厚均一性に優れるのは言うまでもなぐ表面粗さが 良好で、かつ欠陥の少ない貼り合わせゥエーハを、安定して得ることができる。
図面の簡単な説明
[0014] [図 1]実施例 1, 2および比較例 1, 2の表面ラフネスを比較して示した図である。
発明を実施するための最良の形態
[0015] 以下、本発明を具体的に説明する。
貼り合わせゥエーハを作製するには、活性層用ゥエーハと支持層用ゥエーハの 2枚 のシリコンゥエーハを貼り合わせるわけである力 本発明では、活性層用ゥエーハとし て、表面に絶縁膜 (酸ィ匕膜)を有するものは勿論、力ような絶縁膜を有しないものを、 直接、支持層用ゥエーハと貼り合わせる場合にも適用することができる。
本発明は、力ような貼り合わせゥエーハの製造方法において、絶縁膜の厚みが 50η m以下と薄い場合、とりわけ力ような絶縁膜を有しない場合に懸念される表面粗さの 劣化と欠陥の発生を効果的に阻止するものである。
[0016] 最初に、 V、わゆる研削研磨法によって貼り合わせゥエーハを作製する場合につ!ヽ て説明する。
この研削研磨法では、まず活性層用ゥエーハに酸素イオンを注入して、活性層内 に酸素イオン注入層を形成する。将来、この酸素イオン注入層の表面に酸ィ匕膜を形 成すること〖こなる。
活性層用ゥエーハに注入される酸素イオンの注入加速電圧、ドーズ量は特に限定 されることはなく、活性層の目標膜厚に応じて適宜選択すればよい。好ましくは、注 入力卩速電圧： 100〜300 keV、酸素ドーズ量： 5.0 X 1016〜5.0 X 1017atoms/cm2の範囲 である。
[0017] 本発明では、このようにして活性層内に酸素イオン注入層を形成した活性層用ゥェ ーハに対して、水素やアルゴン等の非酸ィヒ性雰囲気中にて 1100°C以上の温度で熱 処理を施す。これにより、酸素イオン注入層の形態が比較的連続な状態となり、その 後に酸素イオン注入層を露出させた時点で、表面粗さが大幅に改善され、また欠陥 の発生も抑制することができるのである。
[0018] この熱処理温度は、上述したとおり 1100°C以上とする必要がある。というのは、熱処 理温度が 1100°Cに満たないと、十分な連続性をもった酸素イオン注入層が形成され ず、熱処理を行わない場合と同様の結果しか得られないからである。とはいえ、この 熱処理温度が 1250°Cを超えると、スリップ転移発生のおそれがあるため、熱処理温 度範囲としては 1100〜1250°Cとするのが好適である。
また、この熱処理は、バッチタイプの炉だけでなぐ枚葉式のランプ加熱、抵抗加熱 、フラッシュァニール等、種々の加熱方式が適用でき、特に限定されるものではない 力 ノ ツチタイプの炉を使用する場合には 1時間以上、また枚葉炉の場合には 10秒 以上の熱処理を施すことが好ましぐ要は、生産性を考慮して、各装置の熱処理時間 を最適化すればよい。
[0019] ついで、活性層用ゥエーハと支持層用ゥエーハとを貼り合わせる。
なお、この貼り合わせに際しては、その直前に、窒素、酸素、アルゴン、希釈水素お よび前記混合ガス等を用いてプラズマ処理することによって、貼り合わせ表面の有機 物を除去することは、有機物に起因したボイド欠陥を抑制し、歩留りを向上させる上 で、極めて有効である。 [0020] その後、貼り合わせ強度を向上させるための熱処理を施す。この熱処理において 雰囲気は特に限定することはないが、処理温度および時間に関しては 1200°C、 60分 程度とすることが好ましい。
[0021] ついで、貼り合わせゥヱーハの活性層用ゥヱーハ部分を、酸素イオン注入層の手 前まで研削する。通常、この研削は、機械式の加工で実施される。
[0022] 引き続き、活性層用ゥエーハをさらに研磨またはエッチングして、酸素イオン注入層 を露出させる。
上記の薄膜ィ匕処理として、研磨処理を利用する場合には、砥粒濃度が 1質量％以 下の研磨剤を供給しながら行うことが好ましい。力 うな研磨液としては、砲粒 (例え ばシリカ）濃度が 1質量％以下のアルカリ性溶液が挙げられる。なお、アルカリ性溶液 としては、無機アルカリ溶液 (KOH, NaOH等）、有機アルカリ溶液 (例えば、アミンを 主成分とするピぺラジンやエチレンジァミン等)またはこれらの混合溶液などが好適 である。
力 うな研磨液は、砲粒濃度が 1質量％以下であることもあって、砲粒による機械的 な研磨作用がほとんどなぐアルカリ性溶液による化学的な研磨作用が優先され、こ のアルカリ性溶液は、 SiZSiOのエッチングレート比が高いため、 Si層を効率よく研磨
2
することができる。
[0023] また、エッチング処理を利用する場合、エッチング液としては、 KOHを純水 (DIW)に 溶力したアルカリ性エッチング液 (液温: 85°C)が好ましぐかかるエッチング液に、研 削後の貼り合わせゥエーハを浸積する。なお、このアルカリ性エッチング液中の KOH 濃度は 10質量％程度とすることが好ましぐまた 0.1質量％程度の過酸化水素（H 0
2 2
)を添加することは有利である。
これにより、 Si/SiOのエッチングレート比は 300以上となり、酸ィ匕膜 (SiO )は溶損さ
2 2 れ難くなるので、力かるアルカリ性エッチング液を使用してエッチングすると、 Si層の みが効果的に除去されることになる。
[0024] 上述したようにして、研削により一部残存していた Si層が研磨されて、酸素イオン注 入層が露出するが、この酸素イオン注入層には、アルカリ性溶液による化学的な研 磨が作用しない。このため、酸素イオン注入層は、ほとんど研磨されない。その結果、 酸素イオン注入層を均一に露出させることができる。
[0025] っ 、で、貼り合わせゥエーハを酸ィ匕処理して、酸素イオン注入層の露出面に所定 厚さの酸化膜を形成する。
この酸化処理は、酸化性雰囲気中で行えばよぐ処理温度は特に限定されないが 、好適には 600〜1000°Cの酸化性雰囲気である。
ここに、形成する酸化膜の厚さは特に限定されるものではないが、 100〜500nm程 度とすることが好ましい。
[0026] ついで、この酸ィ匕膜を削除する。
この酸ィ匕膜の除去は、 HF液による洗浄でもよいし、水素ガスや Arガスまたは HFを 含むガスを使ったァニールによるエッチングでもよい。
ここに、上記の酸化処理および除去処理は、複数回行ってもよい。これにより、平坦 ィ匕された表面粗さを維持したまま、活性層の一層の薄膜ィ匕が可能となる。すなわち、 活性層の取り代を大きくして一層の薄膜ィ匕を図る場合は、酸ィ匕処理して酸ィ匕膜を形 成した後、例えば HFエッチングにより酸ィ匕膜を除去する工程を繰り返すことにより、活 性層がより薄膜化される。
なお、酸ィ匕膜を除去した後に、例えば有機酸とフッ酸との混合液に貼り合わせゥェ 一ハを浸積して、貼り合わせゥエーハの表面に付着するパーティクルおよび金属不 純物を除去することは有利である。
[0027] ついで、本発明では、薄膜ィ匕した貼り合わせゥエーハに対し、水素、アルゴンガス 等の非酸ィヒ性雰囲気中にて 1100°C以下の温度で熱処理を施す。この熱処理により、 一層の平坦ィ匕が達成され、併せて貼り合わせ界面に残留した酸ィ匕物を除去すること ができる。
この効果は、絶縁膜の厚みが 50應以下と薄い場合や、力ような絶縁膜を有しない シリコンゥエーハ同士を直接貼り合わせる場合に顕著である。
なお、この熱処理温度が 1100°Cを超えても平坦ィヒは促進される力 活性層の膜厚 均一性および貼り合わせ界面の残留物除去効果を考慮すると、 1100°C以下とするこ とが重要である。すなわち、 1100°C超では、活性層のエッチングが促進され、膜厚の 均一性が悪ィヒする可能性があり、また温度が高くなると、貼り合わせ界面に残留した 酸ィ匕物が容易に活性層側へ拡散して、活性層を局所的にエッチングし、表面にピッ ト状の欠陥を発生させるおそれがある。従って、熱処理温度は 1100°C以下に限定し た。とはいえ、熱処理温度が 1000°Cに満たないと、上述した効果が得られないので、 熱処理温度は 1000°C以上とすることが好ましい。
[0028] 力べして、膜厚均一性に優れ、し力も平坦化された表面粗さを有し、さらには欠陥も 少な 、貼り合わせゥエーハを得ることができる。
[0029] 次に、 V、わゆるスマートカット法によって貼り合わせゥエーハを作製する場合にっ ヽ て説明する。
このスマートカット法では、まず、活性層用ゥエーハに、水素または希ガス元素をィ オン注入してイオン注入層を形成する。このイオン注入層は、将来、へき開により活 性層用ゥヱーハの一部を剥離するときの境界の役割を果たす。
[0030] ついで、活性層用ゥエーハと支持層用ゥエーハとを貼り合わせる。
その後、剥離熱処理を施して、上記したイオン注入層を境界として活性層用ゥエー ハの一部を剥離する。
この剥離熱処理は、常法に従い、 500°C程度の温度で行えばよい。その結果、ィォ ン注入層を境界として貼り合わせゥ ーハが全面にて完全に剥離する。
[0031] ついで、剥離後の貼り合わせゥエーハに、貼り合わせ強度を向上させかつ剥離によ るダメージ層を除去するための熱処理を施す。
この熱処理条件は、酸化性雰囲気中であれば、処理温度、処理時間ならびに酸化 方法は限定するものではないが、剥離時に発生したダメージ層の厚みを除去するこ とのできる条件が必要である。例えば、ダメージ層が lOOnmであれば、酸化膜を形成 する厚みは 200nm以上とする必要がある。
[0032] ついで、活性層用ゥヱーハの表面力 酸素イオンを注入して、活性層内に酸素ィォ ン注入層を形成する。
この酸素イオン注入層の形成は、前述した研削研磨法の場合と同様にして行えば よい。但し、注入条件としては、最終の活性層の厚みを考慮し、加速電圧を例えば 30 〜50 keVで行う等、酸素注入層を形成する深さを事前に決める必要がある。
[0033] さらに、貼り合わせゥ ーハに対し、非酸ィ匕性雰囲気中にて 1100°C以上の温度で 熱処理を施す。
この処理によって、酸素イオン注入層の形態が比較的連続な状態となり、その後に 酸素イオン注入層を露出させた時点で、表面粗さが大幅に改善され、また欠陥の発 生ち抑制することがでさる。
この熱処理条件および使用炉についても、前述した研削研磨法の場合と同様にし て行えばよい。
[0034] ついで、剥離面力 酸素イオン注入層までの活性層用ゥエーハを研磨またはエツ チングして、酸素イオン注入層を露出させたのち、貼り合わせゥエーハを酸化処理し て酸素イオン注入層の露出面に所定厚さの酸ィ匕膜を形成し、その後この酸ィ匕膜を除 去するわけであるが、これらの研磨'エッチング処理、酸化膜形成処理および酸化膜 除去処理についても、前述した研削研磨法の場合と同様にして行えばよい。
[0035] その後、さらに水素、アルゴンガス等の非酸ィ匕性雰囲気中にて 1100°C以下の温度 で熱処理を施す。
この熱処理により、一層の平坦化と共に、貼り合わせ界面における残留酸ィ匕物の除 去が達成できることは前述したとおりである。
そして、この効果は、絶縁膜の厚みが 50應以下と薄い場合や、力ような絶縁膜を有 しないシリコンゥエーハ同士を直接貼り合わせる場合により顕著である。
[0036] 力べして、スマートカット法を利用した場合においても、膜厚均一性に優れ、しかも 平坦化された表面粗さを有し、さらには欠陥も少ない貼り合わせゥ ーハが安定して 得られるのである。
[0037] さらに、本発明によれば、結晶方位の異なるシリコンゥヱーハを直接貼り合わせた（ 例えば、 110結晶と 100結晶の貼り合わせや 111結晶と 100結晶の貼り合わせ等） 貼り合わせゥエーハを作製することも可能である。
実施例
[0038] 実施例 1
CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした 直径： 300mmのシリコンゥエーハを 2枚準備し、活性層用シリコンゥエーハの表面から 、加速電圧： 150 keV、ドーズ量： 5.0 X 1016atoms/cm2の条件で酸素イオンを注入した 。その結果、活性層用ゥエーハの表面力も約 300應の深さ位置に酸素イオン注入層 が形成された。
ついで、アルゴンガス雰囲気中にて、 1200°C、 1時間の熱処理を施した後、酸素ィ オンが注入された面を貼り合わせ面として、支持層用ゥエーハに、直接貼り合わせた その後、貼り合わせ界面を強固に結合するため、酸ィ匕性ガス雰囲気中で 1100°C、 2 時間の熱処理を行った。
次に、研削装置を用いて貼り合わせゥエーハの活性層用ゥエーハをその表面から 所定の厚さ分だけ研削した。そして、酸素イオン注入層の表面側に活性層用ゥエー ハの一部 (膜厚：約 5 m)を残した。
ついで、砥粒 (シリカ)濃度が 1質量％以下の砥粒を含む研磨剤を供給しながら、研 削後の貼り合わせゥ ーハの表面を研磨し、酸素イオン注入層を露出させた。研磨 剤としては、砥粒濃度が 1質量％以下であるアルカリ性溶液を使用した。なお、得ら れた酸素イオン注入層は、貼り合わせゥエーハの面内に均一に形成されていることが 確認された。
その後、貼り合わせゥエーハに対し、酸化性雰囲気中にて、温度: 950°C、 0.5時間 のウエット酸化処理を施した。その結果、酸素イオン注入層の露出面に 150nm厚さの 酸化膜が形成された。次に、この酸化膜を HF洗浄により除去した。
ついで、アルゴンガス雰囲気中にて 1100°C、 1時間の熱処理を施し、貼り合わせゥ エーハを完成させた。
[0039] 力べして得られた貼り合わせゥヱーハについて、原子間力顕微鏡を用いて表面の粗 さ（RMS値)を測定すると共に、断面 TEMにて、表面近傍の欠陥の有無を調査した。 得られた結果を図 1および表 1にまとめて示す。
[0040] 実施例 2
CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした 直径： 300mmのシリコンゥエーハを 2枚準備し、活性層用ゥエーハとなるシリコンゥェ ーハの表面に加速電圧： 50 keV、ドーズ量： 1.0 X 1017atoms/cm2の条件で水素イオン を注入した。その結果、活性層用ゥヱーハの表面力ゝら約 450nmの深さ位置に水素ィ オン注入層が形成された。
次に、支持層用ゥエーハと直接、貼り合わせた後、剥離熱処理を施した。この時の 剥離熱処理条件は、 500°Cの窒素ガス雰囲気中に 30分保持とした。その結果、水素 イオン注入層に水素ガスのバブルが形成され、このバブルが形成された水素イオン 注入層を境界として、貼り合わせゥヱーハの一部 (活性層用ゥヱーハの一部）が剥離 した。これにより貼り合わせゥヱーハが形成された。
その後、剥離時のダメージを除去し、かつ貼り合わせ界面を強固に結合するために 、酸素雰囲気中で 950°C、 0.5時間（ゥ ット）の熱処理を行った。
次に、酸ィ匕膜を HF洗浄により除去した後、貼り合わせゥエーハの剥離面力も酸素ィ オンを注入した。この時の注入の条件は、加速電圧： 40 keV、ドーズ量： 5.0 X 1016ato ms/cm2とした。これにより、貼り合わせゥ ーハの剥離面力 約 50nmの深さ位置に酸 素イオン注入層が形成された。
さらに、酸素イオン注入層の形成をより連続なものとするため、アルゴンガス雰囲気 中にて、 1200°C、 1時間の熱処理を施した。
ついで、貼り合わせゥエーハの表面を、砲粒濃度が 1質量％以下の研磨剤を供給 しながら研磨し、酸素イオン注入層の表面を露出させた。この研磨方法は、上記した 実施例 1の場合と同じである。
その後、酸化性雰囲気中にて、温度: 950°C、 0.5時間のウエット酸ィ匕処理を施し、酸 素イオン注入層の露出面に 150應厚さの酸ィ匕膜を形成した。ついで、この酸ィ匕膜を H F洗浄により除去した。
その後、アルゴンガス雰囲気中にて 1100°C、 1時間の熱処理を施し、貼り合わせゥ エーハを完成させた。
[0041] 力べして得られた貼り合わせゥヱーハについて、原子間力顕微鏡を用いて表面の粗 さを測定すると共に、断面 TEMにて、表面近傍の欠陥の有無を調査した。
得られた結果を図 1および表 1にまとめて示す。
[0042] 比較例 1
CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした 直径： 300mmのシリコンゥエーハを 2枚準備し、活性層用シリコンゥエーハの表面から 、加速電圧： 150 keV、ドーズ量： 5.0 X 1016atoms/cm2の条件で酸素イオンを注入した ついで、熱処理を施すことなぐ酸素イオンが注入された面を貼り合わせ面として、 支持層用ゥエーハに、直接貼り合わせた。
その後、貼り合わせ界面を強固に結合するため、酸ィ匕性ガス雰囲気中で 1100°C、 2 時間の熱処理を行った。
ついで、実施例 1と同様にして研肖 1』·研磨し、酸素イオン注入層の表面を露出させ た。
その後、実施例 1と同様のフローにて、酸化膜を形成し、その後除去して、貼り合わ せゥエーハを作製した。
力べして得られた貼り合わせゥヱーハについて、原子間力顕微鏡を用いて表面の粗 さを測定すると共に、断面 TEMにて、表面近傍の欠陥の有無を調査した。
得られた結果を図 1および表 1にまとめて示す。
[0043] 比較例 2
実施例 2と同様のフローで、剥離面に酸素イオン注入を行い、活性層に酸素イオン 注入層を形成させた。
ついで、熱処理を施すことなぐ貼り合わせゥ ーハの表面を、実施例 2と同様にし て研磨し、酸素イオン注入層の表面を露出させた。
その後、実施例 2と同様のフローにて、酸化膜を形成し、その後除去して、貼り合わ せゥエーハを作製した。
力べして得られた貼り合わせゥヱーハについて、原子間力顕微鏡を用いて表面の粗 さを測定すると共に、断面 TEMにて、表面近傍の欠陥の有無を調査した。
得られた結果を図 1および表 1にまとめて示す。
[0044] [表 1] 欠陥の有無
実施 なし
実施例 2 なし
比較例 1 有り
比較例 2 有り
[0045] 図 1および表 1から明らかなように、実施例 1, 2はいずれも、比較例 1, 2に比べると 表面ラフネスが大幅に改善され、また欠陥の発生も皆無であった。
[0046] 実施例 3
酸素注入を行った活性層用ゥヱーハに酸ィ匕膜を 5應形成するところ以外は、実施 例 1と同様のフローにて、貼り合わせゥヱーハを作製した。
その結果、得られた貼り合わせゥ ーハは、実施例 1と同様、欠陥はなぐ表面粗さ も 5〜6nmで fcつた。
[0047] 実施例 4
水素注入前に、活性層用ゥエーハに酸ィ匕膜を 5應形成するところ以外は、実施例 2 と同様のフローにて、貼り合わせゥヱーハを作製した。
その結果、得られた貼り合わせゥ ーハは、実施例 2と同様、欠陥はなぐ表面粗さ も 5〜6nmで fcつた。

Claims

請求の範囲
[1] 表面に絶縁膜を有しまたは有しない活性層用ゥエーハを、直接、支持層用ゥエーハ と貼り合わせたのち、活性層用ゥエーハを薄膜ィ匕することからなる貼り合わせゥエー ハの製造方法であって、
活性層用ゥエーハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成 する工程、
活性層用ゥエーハに対し、非酸ィ匕性雰囲気中にて 1100°C以上の温度で熱処理を 施す工程、
活性層用ゥエーハと支持層用ゥエーハとを貼り合わせる工程、
貼り合わせ強度を向上させるための熱処理工程、
貼り合わせゥエーハの活性層用ゥエーハ部分を、酸素イオン注入層の手前まで研 削する工程、
活性層用ゥエーハをさらに研磨またはエッチングして、酸素イオン注入層を露出さ せる工程、
貼り合わせゥエーハを酸ィ匕処理して酸素イオン注入層の露出面に酸ィ匕膜を形成す る工程、
この酸ィ匕膜を除去する工程、および
非酸化性雰囲気中にて 1100°C以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせゥエーハの製造方法。
[2] 表面に絶縁膜を有しまたは有しない活性層用ゥエーハに、水素または希ガス元素 をイオン注入してイオン注入層を形成したのち、この活性層用ゥヱーハを、直接、支 持層用ゥエーハと貼り合わせ、ついで剥離熱処理により、該イオン注入層を境界とし て活性層用ゥエーハの一部を剥離することからなる貼り合わせゥエーハの製造方法 であって、
剥離後の貼り合わせゥエーハに、貼り合わせ強度を向上させかつ剥離によるダメー ジ層を除去するための熱処理を施す工程、
活性層用ゥエーハの表面カゝら酸素イオンを注入して、活性層内に酸素イオン注入 層を形成する工程、 貼り合わせゥ ーハに対し、非酸ィ匕性雰囲気中にて 1100°C以上の温度で熱処理を 施す工程、
剥離面力 酸素イオン注入層までの活性層用ゥエーハを研磨またはエッチングして 、酸素イオン注入層を露出させる工程、
貼り合わせゥエーハを酸ィ匕処理して酸素イオン注入層の露出面に酸ィ匕膜を形成す る工程、
この酸ィ匕膜を除去する工程、および
非酸化性雰囲気中にて 1100°C以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせゥエーハの製造方法。
[3] 表面に絶縁膜を有しまたは有しない活性層用ゥエーハを、直接、支持層用ゥエーハ と貼り合わせたのち、活性層用ゥエーハを薄膜ィ匕することからなる貼り合わせゥエー ハの製造方法であって、
活性層用ゥエーハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成 する工程、
活性層用ゥエーハに対し、非酸ィ匕性雰囲気中にて 1100°C以上の温度で熱処理を 施す工程、
活性層用ゥエーハと支持層用ゥエーハとを貼り合わせる工程、
貼り合わせ強度を向上させるための熱処理工程、
貼り合わせゥエーハの活性層用ゥエーハ部分を、酸素イオン注入層の手前まで研 削する工程、
活性層用ゥエーハをさらに研磨またはエッチングして、酸素イオン注入層を露出さ せる工程、
貼り合わせゥエーハを酸化処理することで、酸素イオン注入層を酸ィ匕する工程、 この酸ィ匕層を除去する工程、および
非酸化性雰囲気中にて 1100°C以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせゥエーハの製造方法。
[4] 表面に絶縁膜を有しまたは有しない活性層用ゥエーハを、直接、支持層用ゥエーハ と貼り合わせたのち、活性層用ゥエーハを薄膜ィ匕することからなる貼り合わせゥエー ハの製造方法であって、
活性層用ゥエーハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成 する工程、
活性層用ゥエーハに対し、非酸ィ匕性雰囲気中にて 1100°C以上の温度で熱処理を 施す工程、
活性層用ゥエーハと支持層用ゥエーハとを貼り合わせる工程、
貼り合わせ強度を向上させるための熱処理工程、
貼り合わせゥエーハの活性層用ゥエーハ部分を、酸素イオン注入層の手前まで研 削する工程、
活性層用ゥエーハをさらに研磨またはエッチングして、酸素イオン注入層を露出さ せる工程、
貼り合わせゥエーハを酸化処理することで、酸素イオン注入層を酸ィ匕する工程、 この酸ィ匕層を除去する工程、
再度、貼り合わせゥエーハに酸化処理を施す工程、
上記ゥヱーハの酸化部分を除去する工程、および
非酸化性雰囲気中にて 1100°C以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせゥエーハの製造方法。
[5] 請求項 1〜4のいずれかにおいて、前記活性層用ゥエーハの表面の絶縁膜の厚さ が 50應以下であることを特徴とする、貼り合わせゥエーハの製造方法。
[6] 請求項 1〜5のいずれかにおいて、前記酸素イオン注入層の形成工程における酸 素ドーズ量が 5.0 X 1016〜5.0 X 1017atoms/cm2であることを特徴とする、貼り合わせゥ エーハの製造方法。
PCT/JP2007/063387 2006-07-04 2007-07-04 Procédé de production d'une tranche liée WO2008004591A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP07768139A EP1936664A4 (en) 2006-07-04 2007-07-04 PROCESS FOR PRODUCING BOUNDED WAFER
US12/064,605 US8048769B2 (en) 2006-07-04 2007-07-04 Method for producing bonded wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-184237 2006-07-04
JP2006184237A JP2008016534A (ja) 2006-07-04 2006-07-04 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2008004591A1 true WO2008004591A1 (fr) 2008-01-10

Family

ID=38894558

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/063387 WO2008004591A1 (fr) 2006-07-04 2007-07-04 Procédé de production d'une tranche liée

Country Status (6)

Country Link
US (1) US8048769B2 (ja)
EP (1) EP1936664A4 (ja)
JP (1) JP2008016534A (ja)
CN (1) CN101356622A (ja)
TW (1) TWI355711B (ja)
WO (1) WO2008004591A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855132B2 (en) 2007-04-03 2010-12-21 Sumco Corporation Method of manufacturing bonded wafer

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499428B2 (ja) 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
EP2075830A3 (en) 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
KR101032564B1 (ko) 2008-04-11 2011-05-06 가부시키가이샤 사무코 접합 웨이퍼의 제조 방법
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
JP2009289948A (ja) * 2008-05-29 2009-12-10 Sumco Corp 貼り合わせウェーハの製造方法
JP5597915B2 (ja) * 2008-08-12 2014-10-01 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5766901B2 (ja) * 2008-11-28 2015-08-19 株式会社Sumco 貼り合わせウェーハの製造方法
JP7263319B2 (ja) * 2018-03-28 2023-04-24 住友精密工業株式会社 Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス及びそれを用いたシャッタ装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000024059A1 (fr) * 1998-10-16 2000-04-27 Shin-Etsu Handotai Co., Ltd. Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
WO2004010505A1 (ja) * 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハおよびその製造方法
WO2004064145A1 (ja) * 2003-01-10 2004-07-29 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
WO2005067053A1 (ja) * 2004-01-08 2005-07-21 Sumco Corporation Soiウェーハの作製方法
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Ｓｏｉウェーハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2003046993A1 (ja) 2001-11-29 2005-04-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4147577B2 (ja) 2002-07-18 2008-09-10 信越半導体株式会社 Ｓｏｉウェーハの製造方法
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP5168788B2 (ja) * 2006-01-23 2013-03-27 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US7977221B2 (en) * 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000024059A1 (fr) * 1998-10-16 2000-04-27 Shin-Etsu Handotai Co., Ltd. Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
WO2004010505A1 (ja) * 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハおよびその製造方法
WO2004064145A1 (ja) * 2003-01-10 2004-07-29 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
WO2005067053A1 (ja) * 2004-01-08 2005-07-21 Sumco Corporation Soiウェーハの作製方法
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Ｓｏｉウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1936664A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855132B2 (en) 2007-04-03 2010-12-21 Sumco Corporation Method of manufacturing bonded wafer

Also Published As

Publication number Publication date
CN101356622A (zh) 2009-01-28
US20100015779A1 (en) 2010-01-21
TWI355711B (en) 2012-01-01
EP1936664A1 (en) 2008-06-25
EP1936664A4 (en) 2011-02-23
TW200816368A (en) 2008-04-01
US8048769B2 (en) 2011-11-01
JP2008016534A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
JP5363974B2 (ja) 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体
WO2008004591A1 (fr) Procédé de production d'une tranche liée
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
WO2003009386A1 (fr) Procede de production de plaquettes de liaison
WO2000024059A1 (fr) Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
US8461018B2 (en) Treatment for bonding interface stabilization
US20090170285A1 (en) Method for manufacturing bonded wafer
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
JP5365057B2 (ja) 貼り合わせウェーハの製造方法
KR101901872B1 (ko) Soi웨이퍼의 제조방법
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
JP5499428B2 (ja) 貼り合わせウェーハの製造方法
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
EP2474995B1 (en) Method for manufacturing soi wafer
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780001235.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2007768139

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07768139

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWE Wipo information: entry into national phase

Ref document number: 12064605

Country of ref document: US