KR20090081335A - 접합 웨이퍼의 제조 방법 - Google Patents

접합 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20090081335A
KR20090081335A KR1020090005116A KR20090005116A KR20090081335A KR 20090081335 A KR20090081335 A KR 20090081335A KR 1020090005116 A KR1020090005116 A KR 1020090005116A KR 20090005116 A KR20090005116 A KR 20090005116A KR 20090081335 A KR20090081335 A KR 20090081335A
Authority
KR
South Korea
Prior art keywords
wafer
layer
oxygen ion
ion implantation
active layer
Prior art date
Application number
KR1020090005116A
Other languages
English (en)
Inventor
노부유키 모리모토
히데키 니시하타
히데히코 오쿠다
아키히코 엔도
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20090081335A publication Critical patent/KR20090081335A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Abstract

본 발명은 박막화 후에 막두께 균일성이 뛰어난 것은 물론, 표면 거칠기가 양호하고, 결함이 적은 접합 웨이퍼를 제공하기 위한 것이다.
본 발명에 따르면, 활성층용 웨이퍼와 지지층용 웨이퍼를 접합시킨 후, 활성층용 웨이퍼를 박막화하는 것으로 이루어지는 접합 웨이퍼의 제조 방법에 있어서, 활성층용 웨이퍼에 산소 이온을 주입시, 그 주입 공정을 2 회로 나누고, 1 회째의 주입을 기판 온도: 200 ∼ 600℃, 도즈량: 2×1016 ∼ 5×1017atoms/㎠ 의 조건에서, 또한 2 회째의 주입을 기판 온도: 200℃ 미만, 도즈량: 1×1015 ∼ 2×1016atoms/㎠의 조건으로 행한다.

Description

접합 웨이퍼의 제조 방법{METHOD FOR PRODUCING BONDED WAFER}
본 발명은 접합 웨이퍼의 제조에 있어서, 특히 산소 이온 주입층에 기인한 표면 거칠기의 악화나 결함의 발생을 효과적으로 방지하기 위한 것이다.
일반적인 접합 웨이퍼의 제조 방법으로는, 산화막 (절연막) 이 형성된 한장의 실리콘 웨이퍼에, 다른 한장의 실리콘 웨이퍼를 접합시키고, 이 접합시킨 실리콘 웨이퍼의 한쪽을 연삭·연마하여 SOI 층을 형성하는 방법 (연삭 연마법), 실리콘 웨이퍼의 내부에 산소 이온을 주입한 뒤 고온 어닐링을 행함으로써, 실리콘 웨이퍼의 내부에 매립 산화막을 형성하고, 그 산화막의 상부를 SOI 층으로 하는 방법 (SIMOX), SOI 층 측이 되는 실리콘 웨이퍼 (활성층용 웨이퍼) 의 표층부에, 수소 이온 등을 주입하여 이온 주입층을 형성한 뒤, 지지 기판용의 실리콘 웨이퍼와 접합시키고, 열처리로 상기의 이온 주입층에서 박리함으로써, SOI 층을 형성하는 방법 (스마트컷 법) 등이 알려져 있다.
그러나, 상술한 방법 중 연삭 연마법은 활성층의 막두께 균일성이 떨어지는 (±30% 이상) 문제가 있었다.
또한, 산소 이온 주입을 사용한 방법 (SIMOX) 의 경우에는, 절연층을 사이에 두고 결정 방위가 다른 SOI 구조를 제조할 수 없다는 문제가 있었다.
상기의 문제를 해결하기 위한 것으로서, 발명자들은 앞서서 산소 이온 주입법과 연삭 연마법을 조합시킨 프로세스, 즉
「표면에 절연막을 갖거나 갖지 않는 활성층용 웨이퍼를 직접 지지층용 웨이퍼와 접합시킨 후, 활성층용 웨이퍼를 박막화하는 것으로 이루어지는 접합 웨이퍼 제조 방법으로서,
활성층용 웨이퍼에 산소 이온을 주입하고, 활성층 내에 산소 이온 주입층을 형성하는 공정,
활성층용 웨이퍼에 대하여, 비산화성 분위기 내에서 1100℃ 이상의 온도로 열처리를 실시하는 공정,
활성층용 웨이퍼와 지지층용 웨이퍼를 접합시키는 공정,
접합 강도를 향상시키기 위한 열처리 공정,
접합 웨이퍼의 활성층용 웨이퍼 부분을 산소 이온 주입층의 바로 앞까지 연삭하는 공정,
활성층용 웨이퍼를 더욱 연마 또는 에칭하고, 산소 이온 주입층을 노출시키는 공정,
접합 웨이퍼를 산화 처리하여 산소 이온 주입층의 노출면에 산화막을 형성하는 공정,
이 산화막을 제거하는 공정, 및
비산화성 분위기 내에서 1100℃ 이하의 온도로 열처리를 실시하는 공정
의 시계열적 결합으로 이루어지는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.」
을 개발하고, 특허문헌 1 에 개시하였다.
이 특허문헌 1 에 개시된 방법으로 활성층의 막두께 균일성이 뛰어나고, 투과 전자 현미경 (TEM) 에 의한 평가에서 결함이 비교적 적은, 직접 접합 웨이퍼의 제공이 가능하게 되었다.
특허문헌 1: 일본 특허출원 제 2006-184237 호
본 발명은 상술한 특허문헌 1 에 기재된 접합 웨이퍼의 제조 기술의 개량에 관한 것으로, 결함의 발생을 더욱 저감한 접합 웨이퍼의 제조 방법을 제안하는 것을 목적으로 한다.
발명자들은 특허문헌 1 에 기재된 접합 웨이퍼 제조 방법에 있어서, 웨이퍼 결함을 한층 더 저감시키기 위해 예의 검토를 거듭한 결과, 종래 1 회의 처리로 행해졌던 산소 이온 주입을 2 회로 나누고, 각각의 이온 주입 조건 특히 주입시의 기판 온도를 최적화함으로써, 소기의 목적이 유리하게 달성된다는 지견을 얻었다.
본 발명은 상기의 지견에 입각한 것이다.
즉, 본 발명의 요지 구성은 다음과 같다.
1. 활성층용 웨이퍼와 지지층용 웨이퍼를 절연막을 사이에 두고, 또는 사이에 두지 않고 직접 접합시킨 뒤, 활성층용 웨이퍼를 감후화 (感厚化) 하는 것으로 이루어지는 접합 웨이퍼의 제조 방법으로서,
(1) 200℃ 이상의 상태의 활성층용 웨이퍼에 산소 이온을 도즈량: 2×1016 ∼ 5×1017atoms/㎠ 으로 주입하는 제 1 주입 공정과, 이 제 1 주입 공정에 이어, 상기 활성층용 웨이퍼를 200℃ 미만으로 한 상태에서 산소 이온을 도즈량: 1×1015 ∼ 2×1016atoms/㎠ 으로 주입하는 제 2 주입 공정의 적어도 2 공정에 의해, 상기 활성층용 웨이퍼 내에 산소 이온 주입층을 형성하는 공정,
(2) 상기 활성층용 웨이퍼에 대해, 비산화성 분위기 내에서 1000℃ 이상의 온도로 열처리를 실시하는 제 1 열처리 공정,
(3) 상기 활성층용 웨이퍼와 상기 지지층용 웨이퍼를, 직접 또는 절연막을 사이에 두고 접합시키는 접합 공정,
(4) 접합 강도를 향상시키기 위한 제 2 열처리 공정,
(5) 접합 웨이퍼의 활성층용 웨이퍼 부분을 감후화하고, 산소 이온 주입층을 노출시키는 노출 공정,
(6) 상기 접합 웨이퍼의 활성층용 웨이퍼 부분의 산소 이온 주입층을 제거하는 공정, 및
(7) 상기 접합 웨이퍼의 활성층용 웨이퍼 부분의 표면을 평탄화 및/또는 박막화하는 공정
의 시계열적 결합으로 이루어지는 것을 특징으로 하는, 접합 웨이퍼의 제조 방법.
2. 상기 접합 웨이퍼의 각 웨이퍼면의 결정 방위가 (100), (110) 또는 (111) 중 어느 하나의 조합인 것을 특징으로 하는 청구항 1 기재의 접합 웨이퍼의 제조 방법.
본 발명에 따르면, 박막화 후의 막두께 균일성이 우수할뿐만 아니라, 표면 거칠기가 양호하고, 나아가 결함의 발생이 극히 적은 접합 웨이퍼를 안정적으로 얻을 수 있다.
이하, 본 발명을 구체적으로 설명한다.
우선, 본 발명의 해명 경위에 대하여 설명한다.
상술한 바와 같이, 종래에는 산소 이온 주입을 가속 전압: 150keV, 도즈량: 5.0×1016atoms/㎠ 정도로 1 회의 처리로 행하였다. 발명자들은 이러한 주입 조건으로 산소 이온을 주입한 경우의 활성층측 실리콘 내의 결함 밀도를 조사한 바, 매크로적인 결함 평가법 (광학 현미경 관찰 또는 HF 결함) 에 의해 평가한 결과에서, 1 개/㎠ 이상의 결함이 존재하는 것이 밝혀졌다.
그 원인으로는, 이온 주입 공정에서의 손상이 크고, 이것을 기점으로 하여, 접합 전의 환원 분위기 열처리나, 접합 후의 접합 강화 열처리에서 주입 산소가 산소 석출물 (SiO2) 이 될 때 결함이 발생하고, 이것이 활성층측으로 뚫고 나가, 그 결과 최종 제품에서의 결함 밀도가 높아지는 것으로 생각된다.
거기서, 다음으로 발명자들은 이 문제의 해결책에 대해서 검토했다. 그 결과, 후술하는 지견을 얻었다.
산소 이온 주입을 2 회로 나누고, 제 1 주입으로 연마 정지 (stop) 층 또는 에칭 정지층으로서 기능하는 SiO2 층을 형성하기 위한 산소 이온 주입을 실시한다. 단, 이 이온 주입은 도즈량을 많이 필요로 하는 (2×1016 ∼ 5×1017atoms/㎠) 것이므로, 주입시의 결함 데미지를 가능한 작게 하기 위해, 기판 온도를 200℃ 이상으로 올릴 필요가 있다.
계속하여, 제 2 산소 이온 주입을 기판 온도를 200℃ 미만으로 한 상태에서, 비교적 적은 도즈량 (1×1015 ∼ 2×1016atoms/㎠) 을 주입한다.
이 2 회째의 도즈량은 작지만, 저온으로 주입하기 때문에 기판 표층 부근에 비정질층이 형성된다.
이 때문에, 제 1 주입 산소가 후공정에서의 열처리에 의해 산소 석출물 (SiO2) 이 될 때 발생하는 결정 결함의 진전을, 제 2 주입으로 형성된 비정질층으로 막을 수 있다.
이상의 메커니즘에 의해, 접합 웨이퍼의 표면층에서의 결정 결함을 저감하는 것이 가능해진다.
이하, 본 발명에서 대상으로 하는 접합 웨이퍼 기판 및 도 1 에 나타낸 프로세스 플로우에 따라 본 발명의 각 제조 공정에 대하여 구체적으로 설명한다.
접합 웨이퍼를 제작하기 위해서는, 활성층용 웨이퍼와 지지층용 웨이퍼의 2장의 실리콘 웨이퍼를 접합시키게 되는데, 본 발명은 양쪽 웨이퍼의 접합시 절연막 (산화막) 을 사이에 두는 경우는 물론이고, 이러한 절연막을 사이에 두지 않고 직접 접합시키는 경우에도 적용할 수 있다.
한편, 접합 웨이퍼로서는 접합에 적합한 표면 거칠기 (roughness) 가 양호한 것이면, 도펀트 (dopant) 의 종류, 농도 및 산소 농도 등은 한정되지 않는다. 다만, 결함을 보다 저감하기 위해서는, COP 가 없는 또는 적은 웨이퍼가 바람직하다. 여기서, COP 의 저감에는, CZ 인상 조건을 최적화하여 COP 를 적게 하는 방법, 웨이퍼 경면 (鏡面) 가공 후 환원 분위기 내에서 1000℃ 이상의 고온 열처리를 실시하는 방법, 웨이퍼 위에 CVD 등으로 Si 를 에피택셜 성장시키는 방법 등을 적용할 수 있다.
그리고, 본 발명은 이러한 접합 웨이퍼의 제조 방법에 있어서, 절연막의 두께가 50㎚ 이하로 얇은 경우, 특히 이러한 절연막을 갖지 않는 경우에 염려되는 표면 거칠기의 열화와 결함의 발생을 효과적으로 저지할 수 있다.
(1) 활성층용 웨이퍼에 산소 이온을 주입하는 공정
본 발명에 있어서, 산소 이온 주입시의 가속 전압은 최종 제품의 활성층 두께에 따라서 적절히 선택할 수 있고, 특히 한정되는 것은 아니다. 따라서, 통상의 산소 이온 주입기의 가속 전압: 100 ∼ 300keV 정도로 행하면 좋다.
제 1 산소 이온 주입시의 도즈량은 2×1016 ∼ 5×1017atoms/㎠ 의 범위로 할 필요가 있다. 이는, 제 1 산소 이온 주입시의 도즈량이 2×1016atoms/㎠ 에 미치지 않으면 SiO2 층의 형성이 충분하지 않고 적절한 연마 Stop 을 할 수 없고, 한편 5×1017atoms/㎠ 을 초과하면 기판을 고온으로 하여 주입을 행하여도 주입 손상이 크고, 결함이 증가하기 때문이다. 연마 정지를 행하는 경우의 바람직한 조 건은 2×1016 ∼ 2×1017atoms/㎠, 한편 알칼리 에칭 정지를 행할 경우에는, 정지층으로 되는 SiO2 층이 완전히 연속일 필요가 있기 때문에, 1×1017 ∼ 5×1017atoms/㎠ 정도로 하는 것이 바람직하다.
그리고, 본 발명에서는 이 제 1 산소 이온 주입시의 기판 온도를 200℃ 이상으로 하는 것이 긴요하다. 보다 바람직하게는 400℃ 이상 600℃ 이하이다. 한편, 600℃ 를 초과하면, 이온 주입시의 기판 가열이 곤란하게 된다.
또한, 제 2 산소 이온 주입시의 도즈량은 1×1015 ∼ 2×1016atoms/㎠ 의 범위로 할 필요가 있다. 이는, 제 2 산소 이온 주입시의 도즈량이 1×1015atoms/㎠ 에 미치지 않으면 비정질층이 충분히 형성되지 않고, 결정 결함의 진전을 멈추는 효과가 작고, 한편 2×1016atoms/㎠ 을 초과하면 표면층이 모두 비정질이 되고, 활성층이 단결정이 되지 않기 때문이다.
그리고, 이 제 2 이온 주입시의 기판 온도는 200℃ 미만으로 할 필요가 있다. 200℃ 이상에서는 비정질층이 충분히 형성되지 않고 결정 결함의 진전을 멈추는 효과가 작다. 바람직하게는 실온 (약 20℃) 이상 100℃ 이하이다. 한편, 실온 이하로 하기 위해서는, 웨이퍼를 강제적으로 냉각하는 기능을 주입기에 부가할 필요가 있다.
나아가, 제 1 이온 주입과 제 2 이온 주입 사이에 세정을 행하는 것은 유리하다. 이는 제 1 이온 주입 공정으로 발생하는 파티클이, 제 2 이온 주입 공정 시의 마스크로 되어, 파티클의 그림자 부분에 이온이 주입되지 않는 경우가 있고, 그 결과 이 부분의 비정질화가 충분히 이루어지지 않고, 결함이 뚫고 나가는 것이 발생하여, 결함의 원인이 되는 위험성이 남기 때문이다.
마찬가지로, 제 1 이온 주입을 복수회의 분할 주입으로 하고, 그 사이에 세정을 행하여도 좋다.
세정 방법으로는 파티클 제거 능력이 뛰어난 SC1, HF, O3 및 유기산 등이 적합하다. 또한, 물리적으로 파티클을 제거하는 스크럽 세정 등도 적용할 수 있다.
(2) 활성층용 웨이퍼에 대한 제 1 열처리 공정
상술한 바와 같이 하여, 활성층 내에 산소 이온 주입층을 형성한 활성층용 웨이퍼에 대하여, 수소나 아르곤 등의 비산화성 분위기 내에서 1000℃ 이상의 온도로 열처리를 한다. 이로써, 산소 이온 주입층의 형태가 비교적 연속된 상태가 되고, 그 후에 산소 이온 주입층을 노출시키는 시점에서, 표면 거칠기가 대폭 개선되고, 또한 결함의 발생도 억제할 수 있는 것이다.
이 열처리 온도는 상술한 바와 같이 1000℃ 이상으로 할 필요가 있다. 이는, 열처리 온도가 1000℃ 에 이르지 않으면, 충분한 연속성을 가진 산소 이온 주입층이 형성되지 않고, 열처리를 행하지 않는 경우와 같은 결과 밖에 얻을 수 없기 때문이다. 이는, 이 열처리 온도가 1250℃ 를 넘으면, 슬립 전위 발생의 우려가 있기 때문에, 열처리 온도 범위로는 1000 ∼ 1250℃ 로 하는 것이 적합하다.
특히 연마 정지를 행할 경우의 바람직한 조건은, 1000 ∼ 1200℃, 1hr 이상의 유지이다. 한편, 알칼리 에칭 정지를 행하는 경우에는, 정지층으로 되는 SiO2 층이 완전히 연속일 필요가 있기 때문에, 1200 ∼ 1350℃, 5hr 이상으로 하는 것이 바람직하다.
또, 이 열처리는 배치 (batch) 타입의 퍼니스 (furnace) 뿐만 아니라, 매엽식 (枚葉式) 의 램프 가열, 저항 가열, 플래쉬 (flash) 어닐링 등, 여러가지의 가열 방식을 적용할 수 있고, 특히 한정되는 것이 아니지만, 배치 타입의 퍼니스를 사용한 경우에는 1 시간 이상, 또는 매엽 퍼니스의 경우에는 10 초 이상의 열처리를 실시하는 것이 바람직하며, 요컨대, 생산성을 고려하여 각 장치의 열처리 시간을 최적화하면 좋다.
(3) 활성층용 웨이퍼와 지지층용 웨이퍼를 접합시키는 공정
이어서, 활성층용 웨이퍼와 지지층용 웨이퍼를 접합시키는데, 이 접합에 있어서는, 절연막을 사이에 두어도 좋고, 절연막을 사이에 두지 않고 직접 접합시키는 것도 가능하다.
절연막을 사이에 두고 접합을 행하는 경우, 절연막으로서는 산화막 (SiO2), 질화막 (Si3N4) 등이 적합하다. 또한, 성막 방법으로는 산화 분위기나 질소 분위기 내에서의 열처리 (열산화, 열질화), CVD 등이 적합하다. 열산화로는, 산소 가스 외에, 수증기를 사용한 웨트 (Wet) 산화 등도 사용할 수 있다.
절연막은 산소 이온 주입 전에 표면측 기판에 성막해도 좋고, 주입 후에 해 도 좋다. 또한, 절연막의 성막은 활성층용 웨이퍼 또는 지지층용 웨이퍼, 혹은 활성층용 및 지지층용 웨이퍼 양쪽에 대해서도 행할 수 있다.
또한, 접합하기 전에는 파티클에 의한 보이드의 발생을 억제하기 위하여, 세정 처리를 실시할 필요가 있다.
세정 방법으로서, 일반적인 실리콘 웨이퍼 세정 방법인, SC1+SC2, HF+O3, 유기산 또는 그 조합 등이 유효하다.
나아가, 접합 강도를 높이기 위하여, 접합 전의 실리콘 표면을 산소·질소·He·H2·Ar 또는 그 혼합 분위기를 사용한 플라즈마에 의한 활성화 처리를 실시하는 것이 유리하다.
또한, 직접 접합의 경우, 접합면에 흡착한 H2O 가 그 후의 열처리에서 SiO2 로 변화하고, 접합 계면에 존재하기 때문에, 접합면의 HF 세정을 행하고, 소수면 접합을 행하여, SiO2 를 억제하는 방법을 행해도 좋다. 이로써, 계면에서의 산화물을 저감할 수 있고, 디바이스 특성의 개선으로 연결된다.
(4) 접합 강도 향상을 위한 제 2 열처리 공정
접합 강도를 높이기 위해 행하는 이 열처리는, 결합 강도를 충분히 높이기 위하여, 1100℃ 이상의 온도에서 1h 이상 유지하는 것이 바람직하다. 분위기에 대해서는 특히 제한되지 않지만, 다음 공정의 활성층 웨이퍼 부분의 감후 (減厚) 공정이나, 산소 이온 주입층의 노출 공정에 있어서 사용하는 연삭·연마·에칭 공정에서의 웨이퍼 이면 보호를 위해, 산화 분위기로 하고 150㎚ 이상의 산화막을 붙 이는 것이 바람직하다.
(5) 활성층용 웨이퍼 부분을 감후화하여 산소 이온 주입층을 노출시키는 공정
산소 이온 주입층을 노출시키는 방법으로서, 연삭·연마·에칭이나, 이들을 조합시킨 방법을 사용할 수 있다. 감후 (減厚) 를 위한 코스트 (가공 속도·가공 장치 비용) 를 감안하여 적절한 방법을 선택하면 좋다. 일반적으로는 연삭이 비용면에서 유리하다.
접합 웨이퍼의 활성층용 웨이퍼의 연삭은 기계식의 가공으로 실시된다. 이 연삭에서는 산소 이온 주입층의 표면측에 활성층용 웨이퍼의 일부를 남긴다. 남겨지는 활성층용 웨이퍼의 일부의 막두께는 한정되지 않는다.
다음 공정의 알칼리 에칭 또는 연마 공정 시간을 단축하기 위하여, 산소 이온 주입층의 직전까지 연삭하는 것이 바람직하지만, 연삭 장치의 정밀도, 연삭에 의한 데미지 깊이 (약 2㎛) 를 고려하면, 잔막 Si 두께는 3 ∼ 10㎛ 정도로 하는 것이 바람직하다.
또한, 연삭 대신에 알칼리 용액으로 에칭해도 좋지만, 그 경우에는 지지측 웨이퍼 이면의 에칭을 피하기 위하여, 이면에 산화막 등의 보호막을 붙이는 것이 바람직하다.
계속하여, 산소 이온 주입층을 노출시킨다. 여기서는, 연마 또는 에칭을 사용하여 노출시키는 방법에 대하여 설명한다.
Figure 112009004015654-PAT00001
연마법 (연마 정지)
상기의 박막화 처리로서, 연마 처리를 이용하는 경우에는, 지립 (砥粒) 농도가 1 질량% 이하의 연마제를 공급하면서 실시하는 것이 바람직하다. 이러한 연마액으로서, 지립 (예를 들면, 실리카) 농도가 1 질량% 이하의 알카리성 용액을 들 수 있다. 알카리성 용액으로는 무기 알칼리 용액 (KOH, NaOH 등), 유기 알칼리 용액 (예를 들면, 아민을 주성분으로 하는 피페라진이나 에틸렌디아민 등) 또는 이들의 혼합 용액 등이 적합하다.
이 연마법은, 지립 농도가 1 질량% 이하인 것도 있어서, 지립에 의한 기계적인 연마 작용은 거의 없고, 화학적인 연마 작용이 우선된다. 그리고, 이 알카리성 용액에 의한 화학적인 연마 작용에 의해, 활성층용 웨이퍼의 일부 (Si층) 가 연마된다. 알카리성 용액은, Si/SiO2 의 에칭 레이트비가 높기 때문에, 활성층용 웨이퍼의 일부인 Si 층은 효율적으로 연마할 수 있지만, SiO2 층은 대부분 연마되지 않는다. 따라서, 연마 장치 기계적 정밀도가 충분하지 않아도, 산소 이온 주입층 대부분은 연마되지 않고, Si 층만이 연마되는 결과, 산소 이온 주입층을 균일하게 노출시킬 수 있는 것이다.
또한, 이하에서 설명하는 에칭법과 비교하여, 이 연마법이 뛰어난 점은 산소 이온 주입층이 완전하게 연속한 SiO2 층이 되지 않더라도, 산소 이온 주입층에서 분리된 표면측 실리콘 웨이퍼의 일부인 Si 활성층에 손상을 주지 않으면서, 면내 두께 균일성이 뛰어난 박막층을 제조할 수 있다는 것에 있다.
Figure 112009004015654-PAT00002
에칭법 (에칭 정지)
상기의 박막화 처리에 있어서, 알카리성 에칭액을 사용하여, 산소 이온 주입층의 연삭측의 표면측 실리콘 웨이퍼를 제거할 수도 있다.
알카리성 에칭액으로는, 예를 들면 KOH 나 NaOH 등이 사용된다.
실리콘과 SiO2 의 에칭 속도비 (선택비) 가 큰 TMAH;Tetra-methyl-ammonium Hydroxide (수산화테트라메틸암모늄 수용액) 을 사용할 수 있다. TMAH 는 K 이나 Na 등의 금속 이온이 포함되어 있지 않기 때문에 디바이스에 미치는 영향이 작고, 보다 바람직하다.
산소 이온 주입층에 형성된 SiO2 층이 연속되어 있지 않은 경우, SiO2 입자간에서 알칼리 용액이 스며들고, 활성층의 일부까지 에칭하는 것이 있다. 이것을 막기 위해서는, 접합전 열처리 및/또는 접합 강화 열처리를 1200℃ 이상이 고온에서 5h 이상의 충분한 시간을 행하는 것이 바람직하다.
Figure 112009004015654-PAT00003
에칭법과 연마법의 조합
에칭법과 연마법을 조합시켜서 산소 이온 주입층을 노출시켜도 좋다.
특히, 연마 전에 Si 를 에칭하는 것으로, 테라스 (2 장의 웨이퍼가 접합되지 않는 최외주 1 ∼ 3㎜ 의 영역) 와 접합 영역의 경계가 매끄럽게 되어, 파트클의 발생이 억제된다. 또한, 연마 전에 테라스부만을 연마해도 좋다.
(6) 산소 이온 주입층의 제거 공정
노출된 산소 이온 주입층은 SiO2 생성 또는 이온 주입에 기인한 결정 결함이 다수 존재하기 때문에, 제거할 필요가 있다. 제거 방법으로는 에칭법 산화법, 연마법 등이 있다.
Figure 112009004015654-PAT00004
에칭법
이 에칭법은 HF 용액에 침지하여 SiO2 를 제거하는 방법이며, 웨이퍼를 3 ∼ 50% HF 용액에 1 ∼ 30 분 정도 침지한다. 산화막을 사이에 둔 접합 기판의 경우, 웨이퍼 주변 (테라스) 은 산화막이 노출되어 있기 때문에, 고농도·장시간 HF 침지에 의해 산화막이 에칭된다. 에칭량이 많을 경우, 웨이퍼 주변의 활성층의 벗겨지게 되어, 파티클 발생의 원인으로 된다. 따라서, SiO2 제거의 목표가 되는, 웨이퍼 표면 전체가 발수면 (撥水面) 이 되는 조건이 바람직하다.
또한, 산소 도즈량 및 열처리 조건에 따라서는 산소 이온 주입층이 SiO2 와 Si 의 혼합층으로 되고, HF 침지로는 완전히 제거할 수 없는 경우도 있다.
결국, 접합전 열처리 또는 접합 강화 열처리가 완전한 SiO2 층이 형성되지 않는 저온·단시간 처리의 경우에는, 산소 이온 주입층 부근에 존재하는 결정 결함을 완전히 제거할 수는 없기 때문에, 결함 영역의 제거 공정이 더 필요하게 된다.
Figure 112009004015654-PAT00005
산화법
이 방법은 산소 이온 주입층의 노출면에 소정 두께의 산화막을 형성하는 공정과, 이 산화막을 제거하는 공정으로 이루어진다.
이 산화 처리는, 산화성 분위기 속에서 행하면 좋고, 처리 온도는 특히 한정되지 않지만, 600 ∼ 1100℃ 의 산화성 분위기가 바람직하다.
다만, 산소 이온 주입층에 다수의 결정 결함을 포함하는 경우, 열처리 중에 결정 결함의 활성층으로 신장하는 것을 억제하기 위해서는, 저온 처리로 하는 것이 바람직하고, 600 ∼ 900℃ 정도가 보다 적합하다. 저온에서 산화 처리를 행하는 경우, 산화막 성장 속도를 크게 하기 위해서, H2O 증기를 사용한 Wet 산화나 HCl 가스를 포함한 산화성 가스 처리의 염산 산화를 적용할 수 있고, 높은 스루풋을 얻기 위해서 보다 바람직하다.
산화막의 두께는 특히 한정되는 것은 아니나, 산소 이온 주입층에 결정 결함층이 존재하는 경우에는, 그 두께 이상으로 하는 것이 바람직하고, 본 발명의 산소 이온 주입 조건에 있어서는, 100 ∼ 500㎚ 정도로 하는 것이 바람직하다. 산화막의 두께가 100㎚ 미만에서는 결정 결함 영역을 충분히 제거할 수 없고, 한편 500㎚ 를 넘어서는, 산화막의 면내 균일성의 붕괴에 의해, 활성층 막두께 균일성이 열화된다.
이 산화막을 제거하기 위해서는, HF 액에 의한 세정으로도 좋고, 수소 가스나 Ar 가스 또는 HF 를 포함하는 가스를 사용한 어닐링에 의한 에칭이라도 좋다. 여기에, 상기의 산화 처리 및 제거 처리는, 복수회 행하여도 좋다. 이로써, 평탄화된 표면 거칠을 유지한 채로, 활성층을 한층 더 박막화할 수 있다.
산화막을 제거한 후에, 예를 들면 유기산과 불산의 혼합액에 접합 웨이퍼를 침지하여, 접합 웨이퍼의 표면에 부착하는 파티클 및 금속 불순물을 제거하는 것은 유리하다.
한편, HF 용액에 침지하여 산소 이온 주입층 내의 SiO2 를 제거한 뒤, 상기 산화를 행하여도 좋다.
(7) 활성층용 웨이퍼 표면의 평탄화·박막화 공정
산소 이온 주입층 제거 후의 접합 웨이퍼 표면은 경면 연마와 비교하면 거칠어져 있기 때문에 평탄하게 할 필요가 있다.
평탄화 방법으로는 환원 분위기 속에서의 열처리, 연마 및 Si 에칭이 가능한 가스·이온·래디컬 등으로 이루어지는 가스 에칭 등이 적용될 수 있다.
Figure 112009004015654-PAT00006
연마법
접합 표면을 매우 조금 연마하여 거칠기를 개선한다. 연마대 (代) 는 10 ∼ 500㎚ 정도로 하는 것이 바람직하다. 10㎚ 미만에서는 거칠기를 충분히 개선할 수 없고, 한편 500㎚ 넘어서는 활성층의 막두께 균일성이 열화된다. 이 처리에 의해, 표면 거칠기 (RMS) 를 0.5㎚ 이하로 하는 것이 가능하다.
Figure 112009004015654-PAT00007
환원 분위기 열처리
Ar, H2 또는 그 혼합 분위기 속에서 열처리함으로써, 접합 웨이퍼 표면의 거칠기를 개선한다. 처리 온도는 1000℃ 이상 1300℃ 이하 정도로 하는 것이 바람직하다. 처리 시간에 대해서는 저온만큼 장시간으로 할 필요가 있고, 1000 ∼ 1200℃ 에서는 1 ∼ 2h 정도, 1200 ∼ 1250℃ 에서는 10 ∼ 30 분 정도, 1250℃ 이상에서는 1 ∼ 5 분 정도로 하는 것이 바람직하다. 상기의 온도 및 시간을 넘어서 고온·장시간으로 열처리를 하면, 환원 분위기의 에칭 작용에 의해 활성층의 면내 균일성이 열화될 우려가 있다.
열처리 퍼니스로는, 복수장을 동시에 처리할 수 있는 저항 가열형의 세로형 퍼니스 또는 한장마다 처리하는 램프 가열식의 RTA (고속 온도 승강 퍼니스) 등이 적합하다. 특히 1200℃ 이상의 처리에서는 RTA 가 유효하다.
그리고, 상기의 열처리에 의해, 연마법의 경우와 같이, 표면 거칠기 (RMS) 를 0.5㎚ 이하로 하는 것이 가능하다.
이 열처리에 의해 생긴 표면 산화막의 제거는 HF 액에 의한 세정으로도 좋고, 수소 가스나 Ar 가스 또는 HF 를 포함한 가스를 사용한 어닐링에 의한 에칭을 이용해도 좋다.
이렇게 하여, 막두께 균일성이 뛰어나고, 게다가 평탄화된 표면 거칠기를 갖고, 나아가 결함도 적은 접합 웨이퍼를 얻을 수 있다.
나아가, 본 발명에 의하면, 결정 방위가 다른 실리콘 웨이퍼를 직접 접합시킨 (예를 들면, 110 결정과 100 결정의 접합이나 111 결정과 100 결정의 접합 등) 접합 웨이퍼를 제작하는 것도 가능하다.
[실시예]
실시예 1
CZ 법에 의해 육성되어, 붕소가 도펀트로 된 실리콘 잉곳 (ingot) 으로부터 슬라이스한 직경: 300㎜ 의 실리콘 웨이퍼를 2 장 준비했다. 2 장 중 하나의 실리콘 웨이퍼의 결정 방위는 (110) 이고, 이것을 활성층용 웨이퍼로 했다. 또한, 다른 하나의 실리콘 웨이퍼의 결정 방위를 (100) 으로 하고, 이것을 지지층용 웨이퍼로 하였다. 양쪽 모두 붕소 도핑한 p 형 실리콘이며, 비저항은 1 ∼ 20 Ωm 의 것을 사용했다.
(100) 웨이퍼에 대하여, 산화 분위기 속에서 1000℃, 5h 의 처리를 실시하고, 두께: 150㎚ 의 산화막을 성막했다.
그 다음에, 활성층용 웨이퍼인 (110) 웨이퍼의 표면으로부터, 산소 이온 주입을 가속 전압: 180 keV 로 실시했다. 이 산소 이온 주입은 2 단계로 나누어서 행하고, 1 회째의 이온 주입은, 기판 온도를 200 ∼ 600℃ 로 하고, 도즈량을 1×1016 ∼ 1×1018atoms/㎠ 의 범위에서 변화시켜 갔다. 또한, 2 회째의 이온 주입은 기판 온도를 실온으로부터 200℃ 미만으로 하고, 도즈량을 1×1014 ∼ 5×1016atoms/㎠ 의 범위에서 변화시켜 갔다.
그 결과, 활성층용 웨이퍼의 표면에서 약 400nm 의 깊이 위치에 산소 이온 주입층이 형성되었다.
뒤이어, 활성층용 웨이퍼에 대하여, 아르곤 가스 분위기 내에서 1200℃, 1 시간의 열처리를 실시하고, 산소 이온 주입층의 형태를 비교적 연속한 상태로 했다.
이어서, 양쪽 웨이퍼에 SC1, HF, O3 세정을 실시하고, 접합 면상의 파티클을 제거한 후, 양 웨이퍼를 접합시켰다.
그 후, 접합 계면을 강고히 결합하기 위해서, 산화성 가스 분위기 속에서 1100℃, 2 시간의 열처리를 하였다.
그 다음에, 연삭 장치를 이용하고, 접합 웨이퍼의 활성층용 웨이퍼를 그 표면으로부터 소정의 두께만큼 연삭했다. 즉, 산소 이온 주입층의 표면측에 활성층용 웨이퍼의 일부 (막두께 약 5㎛) 만을 남기는 연삭 처리를 실시했다.
다음으로, 지립 (실리카) 농도가 1 질량% 이하의 지립을 포함하는 연마제를 공급하면서, 연삭 후의 접합 웨이퍼의 표면을 연마하고, 산소 이온 주입층을 노출시켰다. 연마제로는, 지립 농도가 1 질량% 이하인 알카리성 용액을 사용했다. 이 알카리성 용액은, 유기 알칼리 용액이며, 아민을 주성분으로 한 것 (예를 들면, 피페라진, 에틸렌디아민 등) 이다.
얻어진 산소 이온 주입층은 접합 웨이퍼의 면내에 균일하게 형성되어 있어, 그 결과 면내에 균일하게 형성된 산소 이온 주입층이 노출되는 것이 확인되었다.
그 후, 접합 웨이퍼에 대하여, 산화성 분위기 속에서, 온도: 950℃, 0.5 시간의 웨트 산화 처리를 실시했다. 그 결과, 산소 이온 주입층의 노출면에 150㎚ 두께의 산화막이 형성되었다. 그 다음에, 이 산화막을 HF 에칭 (HF 액조성: 10%, 온도: 20℃) 에 의해 제거했다. 이로써, 산화막 제거 후, 노출된 활성층의 두께가 면내에 균일화되고, 또한 박막화되었다.
다음으로, 접합 웨이퍼를 이하의 처리에 의해 세정했다. 우선, 오존 농도가 5ppm 의 용존 오존 수용액에, 다음으로 순수 (純水) 에 대하여 유기산으로서 구연산을 0.06 질량% 혼합한 수용액에, 그리고 불산을 0.05 질량% 첨가한 수용액에, 그 후 순수에 대하여 유기산인 구연산을 0.6 질량% 첨가한 수용액에, 최후로 오존 농도가 5ppm 의 실온의 용존 오존 수용액에 각각 침지하였다. 처리 시간 은 각각 5분, 온도는 실온으로 했다. 이 세정 처리에 의해, 접합 웨이퍼의 표면에서 금속 불순물 및 파티클을 제거했다.
상기의 세정 후, 아르곤 가스 분위기 내에서 1200℃, 1 시간의 열처리를 실시하고, 접합 웨이퍼를 완성시켰다.
이렇게 하여 얻어진 활성층의 막두께는 100 ∼ 200㎚ 이며, 면내에서의 막두께 분포의 흩어짐은 10 ∼ 20% 이내였다.
실시예 2
절연막 (산화막) 을 사이에 두지 않고, (110) 활성층용 웨이퍼와 (100) 지지층용 웨이퍼를 접합하는 것 이외에는, 실시예 1 과 같은 조건으로 접합 웨이퍼를 제작했다.
이렇게 하여 얻어진 활성층의 막두께는 100 ∼ 200㎚ 이며, 면내에서의 막두께 분포의 흩어짐은 10 ∼ 20% 이내였다.
다음으로, 실시예 1 및 실시예 2 에서 얻어진 접합 웨이퍼의 결함 밀도에 대하여 조사했다.
실시예 1 의 절연막을 사이에 둔 경우와, 실시예 2 의 절연막이 없는 경우에서는, 생성되는 결함의 형태가 다르다.
도 2(a), (b) 는 각각 실시예 1 및 실시예 2 에서 얻은 웨이퍼 표면에 발생한 결정 결함의 광학 현미경 사진을 나타낸 것이다. 산화막을 사이에 둔 접합(실시예 1) 의 경우, 결함은 타원상 (직경: 100 ∼500㎛) 으로 관찰되고, 타원상 결함 안에는 산화막이 관찰되었다. 한편, 산화막을 사이에 두지 않는 접합 (실 시예 2) 의 경우에는, 라인상 (길이: 10 ∼ 100㎛)으로 결함이 관찰되었다. 이 결함들은 모두 집광등 하에서 목시 (目視) 외관에 의해 휘점 (輝点) 으로 관찰하는 것이 가능하다.
라인상 결함의 단면을 TEM 으로 관찰한 결과, 도 3 에 나타낸 바와 같이, 상부 (Top) 층이 상실된 것이 확인되었다. 또한, 실시예 1 및 실시예 2 의 결함 밀도는 산화막의 유무에 따르지 않고, 산소 이온 주입 조건에 마찬가지의 경향으로 의존하고 있어, 양 실시예에서 주된 결함 발생 기구 (機構) 는 같고, 산소 이온 주입이 그 결함의 원인으로 생각된다.
타원상과 라인상의 결함 형태의 차이는 산화막의 유무에 기인하는 것으로, 접합 프로세스에 있어서 활성층에 도입된 결함이, 최종 공정의 Ar 어닐링에서 선택적으로 에칭되어, 산화막이 없는 경우에는, 결함의 형상 그대로 에칭되고, 한편 산화막 붙임의 경우에는, 산화막 내의 SiO2 와 Si 가 반응하여, 증기압이 낮은 SiOx 로 되어 에칭이 진행되기 때문에, 사이즈가 큰 타원상으로 변화된 것으로 추정된다.
각 조건에서 얻어진 300㎚ 웨이퍼의 1/4 의 영역을, 집광등 하에서 목시 외관에 의해 휘점의 수를 계측하고, 결함 밀도를 평가했다.
얻어진 결과를 도 4 에 나타낸다.
도 4 에서 나타낸 바와 같이, 본 발명에 따라서 산소 이온 주입을 2 회로 나누고, 제 1 산소 이온 주입을 기판 온도: 200 ∼ 600℃, 도즈량: 2×1016 ∼ 5× 1017atoms/㎠ 의 조건에서, 또한 제 2 산소 이온 주입을 기판 온도: 200℃ 미만, 도즈량: 1×1015 ∼ 2×1016atoms/㎠ 의 조건에서 행한 경우에는, 절연막의 유무에 관계 없이, 결함 밀도는 1 개/㎠ 미만의 지극히 낮은 값이었다.
도 1 은 본 발명의 프로세스 플로우를 도시한 것이다.
도 2(a) 는 실시예 1 에서 얻은 웨이퍼 표면에 발생한 타원상의 액정 결함, 도 2(b) 는 실시예 2 에서 얻은 웨이퍼의 표면에 발생한 라인상의 액정 결함의 광학 현미경 사진이다.
도 3 은 라인상 결함의 단면 TEM 관찰 사진이다.
도 4 는 제 1 산소 이온 주입시의 도즈량 및 제 2 산소 이온 주입시의 도즈량이 웨이퍼의 흠결 밀도에 미치는 영향을 나타낸 것이다.

Claims (2)

  1. 활성층용 웨이퍼와 지지층용 웨이퍼를 절연막을 사이에 두고, 또는 사이에 두지 않고 직접 접합시킨 뒤, 활성층용 웨이퍼를 감후화 (感厚化) 하는 것으로 이루어지는 접합 웨이퍼의 제조 방법으로서,
    (1) 200℃ 이상의 상태의 활성층용 웨이퍼에 산소 이온을 도즈량: 2×1016 ∼ 5×1017atoms/㎠ 으로 주입하는 제 1 주입 공정과, 이 제 1 주입 공정에 이어, 상기 활성층용 웨이퍼를 200℃ 미만으로 한 상태에서 산소 이온을 도즈량: 1×1015 ∼ 2×1016atoms/㎠ 으로 주입하는 제 2 주입 공정의 적어도 2 공정에 의해, 상기 활성층용 웨이퍼 내에 산소 이온 주입층을 형성하는 공정,
    (2) 상기 활성층용 웨이퍼에 대해, 비산화성 분위기 내에서 1000℃ 이상의 온도로 열처리를 실시하는 제 1 열처리 공정,
    (3) 상기 활성층용 웨이퍼와 상기 지지층용 웨이퍼를, 직접 또는 절연막을 사이에 두고 접합시키는 접합 공정,
    (4) 접합 강도를 향상시키기 위한 제 2 열처리 공정,
    (5) 접합 웨이퍼의 활성층용 웨이퍼 부분을 감후화하고, 산소 이온 주입층을 노출시키는 노출 공정,
    (6) 상기 접합 웨이퍼의 활성층용 웨이퍼 부분의 산소 이온 주입층을 제거하 는 공정, 및
    (7) 상기 접합 웨이퍼의 활성층용 웨이퍼 부분의 표면을 평탄화 및/또는 박막화하는 공정
    의 시계열적 결합으로 이루어지는 것을 특징으로 하는, 접합 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서,
    상기 접합 웨이퍼의 각 웨이퍼면의 결정 방위가 (100), (110) 또는 (111) 중 어느 하나의 조합인 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
KR1020090005116A 2008-01-23 2009-01-21 접합 웨이퍼의 제조 방법 KR20090081335A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-012459 2008-01-23
JP2008012459A JP2009176860A (ja) 2008-01-23 2008-01-23 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
KR20090081335A true KR20090081335A (ko) 2009-07-28

Family

ID=40863216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005116A KR20090081335A (ko) 2008-01-23 2009-01-21 접합 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US20090186464A1 (ko)
JP (1) JP2009176860A (ko)
KR (1) KR20090081335A (ko)
CN (1) CN101494177A (ko)
FR (1) FR2926670A1 (ko)
TW (1) TW200947530A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US8674468B2 (en) * 2009-05-29 2014-03-18 Carestream Health, Inc. Imaging array with dual height semiconductor and method of making same
US7968358B2 (en) * 2009-07-29 2011-06-28 Carestream Health, Inc. Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
US8405036B2 (en) 2010-08-24 2013-03-26 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
JP5477277B2 (ja) * 2010-12-20 2014-04-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9293330B2 (en) * 2013-08-28 2016-03-22 Infineon Technologies Ag Method for producing a semiconductor
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
CN109346433B (zh) 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底
CN110767541A (zh) * 2019-10-28 2020-02-07 苏师大半导体材料与设备研究院(邳州)有限公司 一种晶圆键合方法
CN116053191B (zh) * 2022-12-21 2024-02-09 中环领先半导体科技股份有限公司 一种绝缘体上硅衬底及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055750A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Ｓｏｉウェーハの製造方法
JP4830290B2 (ja) * 2004-11-30 2011-12-07 信越半導体株式会社 直接接合ウェーハの製造方法
JP4720163B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
US7276430B2 (en) * 2004-12-14 2007-10-02 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer
JP4655797B2 (ja) * 2005-07-19 2011-03-23 信越半導体株式会社 直接接合ウエーハの製造方法
JP2007208023A (ja) * 2006-02-02 2007-08-16 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate

Also Published As

Publication number Publication date
CN101494177A (zh) 2009-07-29
FR2926670A1 (fr) 2009-07-24
US20090186464A1 (en) 2009-07-23
TW200947530A (en) 2009-11-16
JP2009176860A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
US7713842B2 (en) Method for producing bonded wafer
KR100358638B1 (ko) 반도체기판 및 그 제조방법
US20130089968A1 (en) Method for finishing silicon on insulator substrates
US7582540B2 (en) Method for manufacturing SOI wafer
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
US8048769B2 (en) Method for producing bonded wafer
JP5365057B2 (ja) 貼り合わせウェーハの製造方法
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP2013128047A (ja) 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2009111347A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110826

Effective date: 20121120

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
NORF Unpaid initial registration fee