CN109346433B - 半导体衬底的键合方法以及键合后的半导体衬底 - Google Patents

半导体衬底的键合方法以及键合后的半导体衬底 Download PDF

Info

Publication number
CN109346433B
CN109346433B CN201811124962.2A CN201811124962A CN109346433B CN 109346433 B CN109346433 B CN 109346433B CN 201811124962 A CN201811124962 A CN 201811124962A CN 109346433 B CN109346433 B CN 109346433B
Authority
CN
China
Prior art keywords
temperature
semiconductor substrate
bonding
substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811124962.2A
Other languages
English (en)
Other versions
CN109346433A (zh
Inventor
魏星
苏鑫
徐洪涛
陈猛
高楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201811124962.2A priority Critical patent/CN109346433B/zh
Publication of CN109346433A publication Critical patent/CN109346433A/zh
Priority to US16/584,215 priority patent/US11393772B2/en
Application granted granted Critical
Publication of CN109346433B publication Critical patent/CN109346433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Abstract

本发明提供一种半导体衬底的键合方法以及键合后的半导体衬底，能够提高键合后衬底的平整度。本发明还提供了一种键合后的半导体衬底，所述半导体衬底在键合前是被进行热处理的，所述半导体衬底中的氧沉淀在上述热处理的步骤中部分或全部地转化成间隙氧原子。

Description

半导体衬底的键合方法以及键合后的半导体衬底
技术领域
本发明涉及半导体材料领域，尤其涉及一种半导体衬底的键合方法以及键合后的半导体衬底。
背景技术
在SOI衬底制造过程中，键合并进行高温加固是一个必不可少的步骤。测试发现，经过键合并加固后的衬底，在后续的CMOS工艺过程中，经过多道氧化或者外延等热处理后，翘曲度会有明显增加，导致集成电路制造工艺的良率下降。并且，在其它需要采用键合工艺的衬底上，也发现有类似问题。因此，如何降低键合后半导体衬底的翘曲度，是现有技术亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种半导体衬底的键合方法以及键合后的半导体衬底，能够提高键合后衬底的平整度。
为了解决上述问题，本发明提供了一种半导体衬底的键合方法，包括在键合前对键合用半导体衬底采用第一温度进行热处理的步骤，所述第一温度小于键合后对键合界面进行热加固所采用的第二温度，所述半导体衬底中的氧沉淀在上述热处理的步骤中部分或全部地转化成间隙氧原子。
可选的，在第一热处理的步骤后，采用氧化处理在半导体衬底表面形成绝缘层，氧化温度大于所述第一温度且小于所述第二温度，所述键合用半导体衬底为两个，选择其拟用作器件层的半导体衬底进行氧化处理，并彼此键合。
可选的，所述第一温度的范围是850℃至1050℃，所述第二温度的范围是1050℃至1250℃。
可选的，所述热处理的步骤中，处于第一温度的时间不小于1.5小时，处于第二温度的时间不小于2小时。
可选的，所述热处理在含氧气氛中进行。
本发明还提供了一种键合后的半导体衬底，所述半导体衬底在键合前是采用第一温度进行热处理的，所述第一温度大于键合后对键合界面进行热加固所采用的第二温度，所述半导体衬底中的氧沉淀在上述热处理的步骤中部分或全部地转化成间隙氧原子。
由于在键合前对键合用半导体衬底进行热处理的步骤，所述半导体衬底中的氧沉淀在上述热处理的步骤中部分或全部地转化成间隙氧原子。在键合后的在退火加固的过程中，间隙氧原子会合并形成氧沉淀。而由于键合前热处理步骤改善了原生氧沉淀及间隙氧原子分布的均匀性，因此本步骤形成的氧沉淀的分布更均匀，降低了键合后衬底内部由于氧沉淀的存在而导致的内部应力。
附图说明
附图1所示是本发明所述半导体衬底的键合方法的一具体实施方式的实施步骤示意图。
附图2A至附图2D所示是本发明所述半导体衬底的键合方法的一具体实施方式的工艺示意图。
附图3所示是本发明所述半导体衬底的键合方法的另一具体实施方式的实施步骤示意图。
具体实施方式
下面结合附图对本发明提供的半导体衬底的键合方法以及键合后的半导体衬底的具体实施方式做详细说明。
附图1所示是本发明所述半导体衬底的键合方法的一具体实施方式的实施步骤示意图，包括：步骤S100，提供键合用的第一衬底，所述第一衬底为半导体衬底；步骤S110，对所述第一衬底采用第一温度进行热处理；步骤S120，提供一、第二衬底；以及步骤S130，将所述第一衬底同所述第二衬底进行键合并采用第二温度进行退火加固。
附图2A至附图2D所示是本发明所述半导体衬底的键合方法的具体实施方式的工艺示意图。
附图2A所示，参考步骤S100，提供键合用的第一衬底21，所述第一衬底21为半导体衬底，且具有氧沉淀211和间隙氧原子212。所示第一衬底21的材料例如可以是单晶硅、单晶锗、锗硅、多晶硅、蓝宝石、SiC、GaAs、以及GaN等任意一种，或者由上述材料构成的多层复合衬底。由于制造工艺问题，第一衬底21中的氧沉淀211天然的分布不均匀，尤其是在单晶硅衬底中表现尤为明显。这些在半导体衬底内部分布不均匀的氧沉淀211在后续的热处理过程中会不断的合并间隙氧原子212而继续长大，并且半导体衬底21内也会有新的间隙氧原子212聚合形成新的氧沉淀211。经仔细研究发现，这些氧沉淀在键合后的热加固环节会带来内部应力的不均匀分布，使键合后的衬底产生严重的翘曲问题，从而影响后续的集成电路制造，比如造成光刻无法对准等问题。
附图2B所示，参考步骤S110，对所述第一衬底21采用第一温度进行热处理。热处理的步骤能够使得氧沉淀211部分或全部地转化成间隙氧原子212。并使得间隙氧原子212在热处理过程中均匀分布。从而在后续的热处理过程中在半导体衬底21整体范围内更加均匀的成核、长大，最终达到抑制衬底翘曲，提升集成电路制造良率的目的。所述键合用半导体衬底为两个，均进行热处理，并彼此键合
上述步骤S110中，为了提高热处理效率，优选的第一温度的温度范围是850℃至1050℃，优选处于第一温度的时间不小于1.5小时，并进一步优选为3小时，优选在含氧气氛中进行。在含氧气氛中进行的热处理，应当在热处理之后去除表面生成的氧化层。
附图2C所示，参考步骤S120，提供一第二衬底22。所述第二衬底22可以是玻璃衬底、半导体衬底或金属衬底。若所述第二衬底22为半导体衬底，优选对其实施类似于步骤S110的热处理工艺。
根据需要，本具体实施方式中，衬底22的表面具有绝缘层221，用于在键合后形成业界常见的SOI衬底。在其它的具体实施方式中，绝缘层也可以设置在第一衬底21的表面，或在第一衬底21和第二衬底22的表面同时设置绝缘层；也可以不具有绝缘层，而直接键合。若采用氧化法形成绝缘层，干氧或湿氧均可，氧化温度范围是950℃至1150℃中的大于第一温度且小于第二温度的温度值，并优选其拟用作器件层的半导体衬底进行氧化处理。氧化的过程中，间隙氧小部分变成氧沉淀，间隙氧含量有微量降低，处理温度优选为1000℃-1100℃。
附图2D所示，参考步骤S130，将所述第一衬底21同所述第二衬底22进行键合并采用第二温度进行退火加固。优选的第二温度的温度范围是1050℃至1250℃，时间不小于2小时。在退火加固的过程中，间隙氧原子212会合并形成氧沉淀211。而由于步骤S110的热处理步骤改善了间隙氧原子212分布的均匀性，因此本步骤形成的氧沉淀211的分布更均匀，降低了键合后衬底内部由于氧沉淀211的存在而导致的内部应力不均匀。加固后的键合衬底，可以根据需要减薄第一衬底或第二衬底，以获得最终产品。对于上述具体实施方式，应当将经过氧化处理具有绝缘层221的第二衬底22减薄作为最终产品的器件层，而经过多道热处理的第一衬底21作为支撑衬底。
附图3所示是本发明所述半导体衬底的键合方法的又一具体实施方式的实施步骤示意图，包括：步骤S300，提供键合用的第一衬底，所述第一衬底为半导体衬底；步骤S310，对所述第一衬底进行热处理；步骤S320，提供一第二衬底；步骤S321，对所述第二衬底进行热处理，所述第二衬底为半导体衬底；以及步骤S330，将所述第一衬底同所述第二衬底进行键合并退火加固。
与前一具体实施方式不同的是，本具体实施方式的第二衬底为半导体衬底，并对其进行热处理，以改善其内部的间隙氧原子的分布状态，使加固后的氧沉淀分布更加均匀，提高键合后衬底的平整度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种半导体衬底的键合方法，其特征在于，包括在键合前对键合用半导体衬底采用第一温度进行热处理的步骤，所述第一温度小于键合后对键合界面进行热加固所采用的第二温度，所述半导体衬底中的氧沉淀在上述热处理的步骤中部分或全部地转化成间隙氧原子。
2.根据权利要求1所述的方法，其特征在于，所述第一温度的范围是850℃至1050℃，所述第二温度的范围是1050℃至1250℃。
3.根据权利要求1所述的方法，其特征在于，所述热处理的步骤中，处于第一温度的时间不小于1.5小时，处于第二温度的时间不小于2小时。
4.根据权利要求1所述的方法，其特征在于，所述热处理在含氧气氛中进行。
5.根据权利要求1所述的方法，其特征在于，在第一热处理的步骤后，采用氧化处理在半导体衬底表面形成绝缘层，氧化温度大于所述第一温度且小于所述第二温度。
6.根据权利要求5所述的方法，其特征在于，所述键合用半导体衬底为两个，选择其拟用作器件层的半导体衬底进行氧化处理，并彼此键合。
7.一种键合后的半导体衬底，其特征在于，所述半导体衬底在键合前是采用第一温度进行热处理的，所述第一温度不大于键合后对键合界面进行热加固所采用的第二温度，所述半导体衬底中的氧沉淀在采用第一温度进行热处理的的步骤中部分或全部地转化成间隙氧原子，并在采用第二温度进行热加固的过程中间隙氧原子重新聚集、生长成为新的氧沉淀，从而实现晶圆内部氧沉淀的均匀分布。
8.根据权利要求7所述的衬底，其特征在于，所述采用第一温度进行热处理的温度范围是850℃至1050℃，所述第二温度的范围是1050℃至1250℃。
9.根据权利要求7所述的衬底，其特征在于，所述热处理的步骤中，处于第一温度的时间不小于1.5小时，处于第二温度的时间不小于2小时。
10.根据权利要求7所述的衬底，其特征在于，所述热处理在含氧气氛中进行。
CN201811124962.2A 2018-09-26 2018-09-26 半导体衬底的键合方法以及键合后的半导体衬底 Active CN109346433B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811124962.2A CN109346433B (zh) 2018-09-26 2018-09-26 半导体衬底的键合方法以及键合后的半导体衬底
US16/584,215 US11393772B2 (en) 2018-09-26 2019-09-26 Bonding method for semiconductor substrate, and bonded semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811124962.2A CN109346433B (zh) 2018-09-26 2018-09-26 半导体衬底的键合方法以及键合后的半导体衬底

Publications (2)

Publication Number Publication Date
CN109346433A CN109346433A (zh) 2019-02-15
CN109346433B true CN109346433B (zh) 2020-10-23

Family

ID=65306999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811124962.2A Active CN109346433B (zh) 2018-09-26 2018-09-26 半导体衬底的键合方法以及键合后的半导体衬底

Country Status (2)

Country Link
US (1) US11393772B2 (zh)
CN (1) CN109346433B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094536B2 (en) * 2019-02-28 2021-08-17 Nichia Corporation Method of manufacturing semiconductor elements
CN112466744A (zh) * 2020-11-17 2021-03-09 深圳宝铭微电子有限公司 一种新型晶元体及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1256723A (zh) * 1997-04-09 2000-06-14 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
JP2004119446A (ja) * 2002-09-24 2004-04-15 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
CN1769549A (zh) * 2004-11-05 2006-05-10 北京有色金属研究总院 一种单晶硅抛光片热处理工艺
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
CN103144024A (zh) * 2011-12-06 2013-06-12 有研半导体材料股份有限公司 使用高温热处理的300mm硅抛光片制造工艺
CN104762656A (zh) * 2014-01-02 2015-07-08 浙江大学 大直径直拉硅片的一种内吸杂工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
SG165151A1 (en) * 1997-04-09 2010-10-28 Memc Electronic Materials Low defect density silicon
JP2000031439A (ja) * 1998-07-13 2000-01-28 Fuji Electric Co Ltd Ｓｏｉ基板およびその製造方法
WO2001056071A1 (fr) * 2000-01-26 2001-08-02 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche epitaxiale de silicium
JP2002270800A (ja) * 2001-03-12 2002-09-20 Toyota Motor Corp 貼り合わせ基板を用いた半導体装置とその製造方法
WO2006030699A1 (ja) * 2004-09-13 2006-03-23 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
CN102130037B (zh) * 2010-12-27 2013-03-13 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN104766788A (zh) * 2014-01-06 2015-07-08 无锡华润上华半导体有限公司 绝缘体上硅及其制备方法
CN105845548A (zh) * 2015-01-16 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种硅衬底及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1256723A (zh) * 1997-04-09 2000-06-14 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
JP2004119446A (ja) * 2002-09-24 2004-04-15 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
CN1769549A (zh) * 2004-11-05 2006-05-10 北京有色金属研究总院 一种单晶硅抛光片热处理工艺
CN103144024A (zh) * 2011-12-06 2013-06-12 有研半导体材料股份有限公司 使用高温热处理的300mm硅抛光片制造工艺
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
CN104762656A (zh) * 2014-01-02 2015-07-08 浙江大学 大直径直拉硅片的一种内吸杂工艺

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Oxygen Precipitation Related Stress-Modified Crack Propagation in High Growth Rate Czochralski SiliconWafers;P. K. Kulshreshtha 等;《Journal of The Electrochemical Society》;20111219;第159卷(第2期);第H125-H129页 *
硅中氧沉淀的研究;杨德仁;《材料科学与工程》;19900702;第2卷(第2期);第13-19页 *

Also Published As

Publication number Publication date
US20200098703A1 (en) 2020-03-26
CN109346433A (zh) 2019-02-15
US11393772B2 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
KR100886620B1 (ko) 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
US20240022229A1 (en) Composite substrate
JPH11307747A (ja) Ｓｏｉ基板およびその製造方法
KR101488667B1 (ko) Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법
JP7470233B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
WO2021024654A1 (ja) 電子デバイス用基板およびその製造方法
EP0843346A2 (en) Method of manufacturing a semiconductor article
CN109346433B (zh) 半导体衬底的键合方法以及键合后的半导体衬底
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
US10600640B2 (en) Reduction of surface roughness in epitaxially grown germanium by controlled thermal oxidation
CN113994032A (zh) 电子器件用基板及其制造方法
JP6288323B2 (ja) 熱酸化異種複合基板の製造方法
JPH09260619A (ja) Ｓｏｉ基板及びその製造方法
JPH0787187B2 (ja) ＧａＡｓ化合物半導体基板の製造方法
TWI705480B (zh) 於載體基板上製造裝置的方法及載體基板上的裝置
EP4050132A1 (en) Semiconductor substrate manufacturing method and semiconductor substrate
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
JP5031190B2 (ja) 歪みＳｉ層を有する半導体ウェーハの製造方法
JPH08255882A (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
CN109119333B (zh) 氮化镓外延层的制备方法及氮化镓外延层
JPS60176241A (ja) 半導体基板の製造方法
JP3272908B2 (ja) 半導体多層材料の製造方法
JP2023526902A (ja) 高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法
JPS62177930A (ja) 半導体基板の高速酸化法
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant