CN104766788A - 绝缘体上硅及其制备方法 - Google Patents
绝缘体上硅及其制备方法 Download PDFInfo
- Publication number
- CN104766788A CN104766788A CN201410004373.6A CN201410004373A CN104766788A CN 104766788 A CN104766788 A CN 104766788A CN 201410004373 A CN201410004373 A CN 201410004373A CN 104766788 A CN104766788 A CN 104766788A
- Authority
- CN
- China
- Prior art keywords
- silicon
- oxide layer
- silicon chip
- insulator
- polished surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明公开一种绝缘体上硅及其制备方法。所述方法包括：提供第一硅片和第二硅片，其中所述第一硅片具有第一抛光表面，且所述第二硅片具有第二抛光表面；在所述第一抛光表面上形成氧化层；对所述氧化层的表面和所述第二抛光表面进行亲水处理；以及将所述氧化层的表面与所述第二抛光表面相对并执行键合工艺，以形成绝缘体上硅，其中所述氧化层和所述第二抛光表面之间形成有Si-O-Si键合层。本发明通过键合的方法制备绝缘体上硅，操作简单，生产成本低。在键合之前通过对待键合的表面进行亲水处理，可以提高键合强度。
Description
技术领域
本发明涉及半导体技术领域，具体地，涉及一种绝缘体上硅及其制备方法。
背景技术
绝缘体上硅（Silicon-on-insulator,SOI）目前广泛应用在半导体器件上，例如用于制备MEMS（微机电系统）器件及用于MEMS器件的产品研发。绝缘体上硅包括顶层硅片、绝缘的二氧化硅中间层以及硅衬底层。顶层硅片上用于形成电子器件和电路，中间层用作后续SOI片中的中间掩埋层，而硅衬底层用于支撑顶层硅片和二氧化硅中间层。目前制备绝缘体上硅的常用技术为注氧隔离技术（Separation by implanted oxygen，SIMOX）。采用注氧隔离技术制备绝缘体上硅时，由于受到注入能量和离子剂量的限制，绝缘二氧化硅中间层的厚度十分有限。
因此，有必要提出一种绝缘体上硅及其制备方法，以解决现有技术中存在的问题。
发明内容
为了解决现有技术中存在的问题，本发明提供一种制备绝缘体上硅的方法。所述方法包括：提供第一硅片和第二硅片，其中所述第一硅片具有第一抛光表面，且所述第二硅片具有第二抛光表面；在所述第一抛光表面上形成氧化层；对所述氧化层的表面和所述第二抛光表面进行亲水处理；以及将所述氧化层的表面与所述第二抛光表面相对并执行键合工艺，以形成绝缘体上硅，其中所述氧化层和所述第二抛光表面之间形成有Si-O-Si键合层。
优选地，所述方法在所述亲水处理之前还包括：对所述氧化层的表面和所述第二抛光表面进行清洗。
优选地，所述亲水处理包括：对所述氧化层的表面和所述第二抛光表面进行O2离子激活工艺。
优选地，在所述O2离子激活工艺中，电源功率为700W～800W，反应腔室内的温度为20℃～30℃，O2的流量为3500sccm～6000sccm。
优选地，所述键合包括：对所述第一硅片和所述第二硅片在预定温度和预定压力下进行预制键合；以及对预制键合后的所述第一硅片和所述第二硅片在保护气体的环境中进行退火，其中所述退火的温度大于所述预制键合的温度。
优选地，所述预定温度为30℃～50℃，且所述预定压力大于或等于5000N。
优选地，所述退火的温度为950℃～1150℃，所述退火的时间大于或等于1.5小时。
优选地，形成所述氧化层的方法为热氧生长法。
优选地，所述方法在所述键合之后还包括：对所述绝缘体上硅进行湿法腐蚀，以去除所述第一硅片的与所述第一抛光表面相对的表面上的氧化层；以及对所述绝缘体上硅进行双面减薄。
根据本发明的另一个方面，本发明还提供一种绝缘体上硅。所述绝缘体上硅是采用上述任一种方法制备的。
本发明通过键合的方法制备绝缘体上硅，操作简单，生产成本低。在键合之前通过对待键合的表面进行亲水处理，可以提高键合强度。
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1是根据本发明的一个实施例的制备绝缘体上硅的方法的流程图；以及
图2A-2D是根据图1中示出的流程图制备绝缘体上硅的过程中所获得的半导体器件的剖视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
根据本发明的一个方面，提供一种绝缘体上硅的制备方法。图1示出了根据本发明提供的方法制备绝缘体上硅的流程图，图2A-2D示出了根据本发明的方法制备绝缘体上硅的过程中所获得的半导体器件的剖视图。下面将结合图1所示的流程图以及图2A-2D所示的半导体器件的剖视图详细描述本发明的制备绝缘体上硅的方法。
步骤S110：提供第一硅片和第二硅片，其中第一硅片具有第一抛光表面，且第二硅片具有第二抛光表面。
如图2A所示，提供第一硅片210和第二硅片220，其分别可以作为最后形成的绝缘体上硅的硅衬底层和顶层硅片。第一硅片210和第二硅片220可以为仅一面抛光的硅片。第一硅片210具有第一抛光表面211，第二硅片220具有第二抛光表面221。当然，第一硅片210和第二硅片220还可以为双面抛光的硅片。
步骤S120：在第一抛光表面上形成氧化层。
如图2B所示，在第一硅片210的第一抛光表面211上形成氧化层230。该氧化层230即为最终形成的绝缘体上硅中的中间绝缘层。一般来说，该氧化层可以为SiO2。根据待制作的器件，本领域的技术人员可以对氧化层230的厚度进行设计。在本发明的一个实施例中，氧化层230的厚度可以为15000埃～25000埃，例如20000埃。
氧化层230可以通过例如化学气相沉积（CVD）、物理气相沉积（PVD）等方法形成。在根据本发明的一个优选实施例中，氧化层230通过热氧生长法形成。在900～1200℃（例如1000℃）的高温下，利用硅与氧化剂之间的氧化反应，在第一硅片210的第一抛光表面211上形成SiO2氧化层。氧化剂可以是O2、水蒸汽或二者的混合物。其中，当氧化剂选择O2时，形成的SiO2氧化层的致密性最好。应当注意，利用热氧生长法在第一抛光表面211上形成氧化层230的同时，在第一硅片210的与第一抛光表面211相对的表面上也会形成一层氧化层（未示出），而这是不期望的。因此，对于氧化层230是通过热氧生长形成的情况，在键合之后还需要去除与第一抛光表面211相对的表面上的氧化层，这将在下文中详细描述。
步骤S130：对氧化层的表面和第二抛光表面进行亲水处理。
本发明通过采用亲水性键合将形成有氧化层230的第一硅片210和第二硅片220键合到一起，最终形成如图2C所示的绝缘体上硅200或如图2D所示的绝缘体上硅200’。为了提高键合能力，需要在键合之前对氧化层230的表面以及第二硅片220的第二抛光表面221进行亲水处理。
亲水处理可以有多种方式，例如等离子体激活或离子激活。在根据本发明的一个优选实施例中，亲水处理包括对氧化层230的表面和第二抛光表面221进行O2离子激活工艺。O2离子激活工艺可以使表面再构，形成大量的悬浮键，从而激活表面，提高表面能，使待键合的表面得到改善。
采用O2离子激活工艺进行亲水处理时，电源功率可以为700W～800W，电源功率为700W～800W时，既能保证足够的功率，又能保证功率平稳。反应腔室内的温度可以设置为20℃～30℃，无需额外的加热设备即可实现。O2流量不能太小，太小不足以形成大量的悬浮键，优选地O2的流量为3500sccm～6000sccm。
一般来说，在亲水处理之前，第一硅片210的第一抛光表面211上的氧化层230的表面和第二硅片220的第二抛光表面221上会存在表面杂质微粒。这些微粒会导致键合时，氧化层230的表面和第二抛光表面221无法完全密合，微粒产生的隆起会造成第一硅片210和第二硅片220的局部变形，直接影响键合质量，形成键合缺陷。而且，若需要将键合后的第一硅片210和第二硅片220减薄时，缺陷处有可能在减薄过程中产生破洞。因此，在亲水处理之前，还可以对氧化层230的表面和第二抛光表面221进行清洗，以提高键合前氧化层230的表面和第二抛光表面221的表面清洁度。
对氧化层230的表面和第二抛光表面221进行清洗的方法有多种。在根据本发明的一个实施例中，可以采用去离子水超声清洗氧化层230的表面和第二抛光表面221，以确保氧化层230的表面和第二抛光表面221的表面清洁度。当然，本发明无欲对氧化层230的表面和第二抛光表面221进行清洗的方法进行限定，其还可以采用其他的单片式硅片清洗方法，例如，采用高压水柱清洗等。
步骤S140：将氧化层的表面与第二抛光表面相对并执行键合工艺，以形成绝缘体上硅，其中氧化层和第二抛光表面之间形成有Si-O-Si键合层。
如图2C所示，将第一硅片210的第一抛光表面211上的氧化层230的表面与第二硅片220的第二抛光表面221相对，并执行键合工艺，以形成绝缘体上硅200，其中氧化层230和第二抛光表面221之间形成有Si-O-Si键合层240。第二硅片220上可以形成刻蚀电路或其他器件。第一硅片210上的氧化层230则作为绝缘体上硅200的中间绝缘层，用于使第二硅片220上的刻蚀电路或其他器件与第一硅片220绝缘。第一硅片210可以作为支撑衬底，支撑位于其上的第二硅片220以及氧化层230。当然，也可以在第一硅片210上形成刻蚀电路或其他器件，而将第二硅片220作为支撑衬底。
根据本发明一个优选实施例，键合可以包括先进行的预制键合以及随后进行的退火。首先对第一硅片210和第二硅片220在预定温度和预定压力下进行预制键合。具体地，在预定的温度下，可以将经过亲水处理的第一硅片210的第一抛光表面211上的氧化层230的表面与第二硅片220的第二抛光表面221相对并施以预定的压力，使之贴合。
一般来说，预制键合的温度不能太高。温度太高容易破坏氧化层230的表面和第二抛光表面221的亲水性。同时，预制键合的温度也不能太低。温度太低容易降低氧化层230的表面和第二抛光表面221的表面活性。优选地，预制键合的预定温度可以为30℃～50℃，例如40℃。申请人发现，预定温度在该范围内时，能够兼顾氧化层230的表面和第二抛光表面221的亲水性和表面活性。
预制键合主要是利用分子力将氧化层230的表面和第二抛光表面221键合到一起，因此，压力大可以提高预制键合的均匀性和键合强度。优选地，预制键合的预定压力可以设置为大于或等于5000N，例如7500N。
预制键合的时间大约需要0.5小时。经过预制键合后，第一硅片210和第二硅片220通常已经利用分子力接合在一起。但是，键合强度较弱。如果将预制键合完成后的第一硅片210和第二硅片220长时间放置，键合好的第一硅片210和第二硅片220可能会分离。因此，为了进一步提高键合强度，可以进一步对预制键合后的第一硅片210和第二硅片220在保护气体的环境中进行退火。在退火过程中，氧化层230的表面和第二抛光表面221之间会充分形成Si-O-Si键，形成Si-O-Si键合层240，键合强度提高。保护气体可以为N2，也可以为Ar等惰性气体。退火的温度大于预制键合的温度。在根据本发明的一个优选实施例中，退火的温度可以为950℃～1150℃，例如1150℃。申请人发现，退火温度在950℃以下时，基本不会形成Si-O-Si键。因此退火之后的键合强度与退火之前的键合强度相比，基本在同一水平而不会有大的提高。而当温度为950℃～1150℃时，氧化层230的表面与第二抛光表面221之间可以形成Si-O-Si键，从而形成Si-O-Si键合层240。为了确保Si-O-Si键充分形成，退火的时间可以大于或等于1.5小时。
至此，可以形成如图2C所示的绝缘体上硅200。一般来说，用于半导体器件中的绝缘体上硅在厚度上都有要求，因此，可以如图2D所示地根据实际需要对如图2C所示的绝缘体上硅200进行减薄，一般为双面减薄，以满足对第一硅片210和第二硅片220的厚度要求,得到如图2D所示的符合厚度要求的绝缘体上硅200’。减薄的方法可以为现有的化学机械抛光。
上文中提到，如果采用热氧生长法在第一硅片210的第一抛光表面211上形成氧化层230时，与第一抛光表面211相对的另一个表面也会形成不期望的SiO2氧化层。并且如果需要进一步采用例如化学机械抛光的方式进行双面减薄时，由于SiO2氧化层硬度相对较高，容易引起碎片。因此，在根据本发明的一个优选实施例中，在完成键合之后，进行双面减薄之前还包括对绝缘体上硅进行湿法腐蚀，以去除第一硅片210的与第一抛光表面211相对的表面上的氧化层。腐蚀剂可以选用氢氟酸。采用氢氟酸腐蚀SiO2氧化层，腐蚀效率高，且速率稳定。
根据本发明的一个方面，提供一种绝缘体上硅200。该绝缘体上硅200可以通过上述的任何一种方法制备。如图2C所示，绝缘体上硅200包括第一硅片210、第二硅片220以及位于第一硅片210与第二硅片220之间的SiO2氧化层230。氧化层230和第二硅片220之间还形成有Si-O-Si键合层240。
综上所述，根据本发明的方法，通过键合的方法制备绝缘体上硅，操作简单，生产成本低。在键合之前通过对待键合的表面进行亲水处理，可以提高键合强度。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种制备绝缘体上硅的方法，其特征在于，所述方法包括：
提供第一硅片和第二硅片，其中所述第一硅片具有第一抛光表面，且所述第二硅片具有第二抛光表面；
在所述第一抛光表面上形成氧化层；
对所述氧化层的表面和所述第二抛光表面进行亲水处理；以及
将所述氧化层的表面与所述第二抛光表面相对并执行键合工艺，以形成绝缘体上硅，其中所述氧化层和所述第二抛光表面之间形成有Si-O-Si键合层。
2.如权利要求1所述的方法，其特征在于，所述方法在所述亲水处理之前还包括：
对所述氧化层的表面和所述第二抛光表面进行清洗。
3.如权利要求1所述的方法，其特征在于，所述亲水处理包括：
对所述氧化层的表面和所述第二抛光表面进行O2离子激活工艺。
4.如权利要求3所述的方法，其特征在于，在所述O2离子激活工艺中，电源功率为700W～800W，反应腔室内的温度为20℃～30℃，O2的流量为3500sccm～6000sccm。
5.如权利要求1所述的方法，其特征在于，所述键合包括：
对所述第一硅片和所述第二硅片在预定温度和预定压力下进行预制键合；以及
对预制键合后的所述第一硅片和所述第二硅片在保护气体的环境中进行退火，其中所述退火的温度大于所述预制键合的温度。
6.如权利要求5所述的方法，其特征在于，所述预定温度为30℃～50℃，且所述预定压力大于或等于5000N。
7.如权利要求5所述的方法，其特征在于，所述退火的温度为950℃～1150℃，所述退火的时间大于或等于1.5小时。
8.如权利要求1所述的方法，其特征在于，形成所述氧化层的方法为热氧生长法。
9.如权利要求8所述的方法，其特征在于，所述方法在所述键合之后还包括：
对所述绝缘体上硅进行湿法腐蚀，以去除所述第一硅片的与所述第一抛光表面相对的表面上的氧化层；以及
对所述绝缘体上硅进行双面减薄。
10.一种绝缘体上硅，其特征在于，所述绝缘体上硅是采用权利要求1-9中任一项方法制备的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410004373.6A CN104766788A (zh) | 2014-01-06 | 2014-01-06 | 绝缘体上硅及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410004373.6A CN104766788A (zh) | 2014-01-06 | 2014-01-06 | 绝缘体上硅及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104766788A true CN104766788A (zh) | 2015-07-08 |
Family
ID=53648550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410004373.6A Pending CN104766788A (zh) | 2014-01-06 | 2014-01-06 | 绝缘体上硅及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104766788A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346433A (zh) * | 2018-09-26 | 2019-02-15 | 上海新傲科技股份有限公司 | 半导体衬底的键合方法以及键合后的半导体衬底 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6833195B1 (en) * | 2003-08-13 | 2004-12-21 | Intel Corporation | Low temperature germanium transfer |
| CN101207009A (zh) * | 2006-12-18 | 2008-06-25 | 信越化学工业株式会社 | Soi基板的制造方法 |
| CN101419911A (zh) * | 2007-10-26 | 2009-04-29 | 硅绝缘体技术有限公司 | 具有精细隐埋绝缘层的soi衬底 |
| US20110111594A1 (en) * | 2009-11-11 | 2011-05-12 | Sumco Corporation | Wafer bonding method |
| CN102768980A (zh) * | 2012-07-06 | 2012-11-07 | 上海新傲科技股份有限公司 | 衬底的表面处理方法和带有绝缘埋层衬底的制作方法 |
-
2014
- 2014-01-06 CN CN201410004373.6A patent/CN104766788A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6833195B1 (en) * | 2003-08-13 | 2004-12-21 | Intel Corporation | Low temperature germanium transfer |
| CN101207009A (zh) * | 2006-12-18 | 2008-06-25 | 信越化学工业株式会社 | Soi基板的制造方法 |
| CN101419911A (zh) * | 2007-10-26 | 2009-04-29 | 硅绝缘体技术有限公司 | 具有精细隐埋绝缘层的soi衬底 |
| US20110111594A1 (en) * | 2009-11-11 | 2011-05-12 | Sumco Corporation | Wafer bonding method |
| CN102768980A (zh) * | 2012-07-06 | 2012-11-07 | 上海新傲科技股份有限公司 | 衬底的表面处理方法和带有绝缘埋层衬底的制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346433A (zh) * | 2018-09-26 | 2019-02-15 | 上海新傲科技股份有限公司 | 半导体衬底的键合方法以及键合后的半导体衬底 |
| US11393772B2 (en) | 2018-09-26 | 2022-07-19 | Shanghai Simgui Technology Co., Ltd. | Bonding method for semiconductor substrate, and bonded semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101084577B (zh) | 修整通过组装两晶片构成的结构的方法 | |
| KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
| US8202785B2 (en) | Surface treatment for molecular bonding | |
| CN102341900B (zh) | 制造热膨胀系数局部适应的异质结构的方法 | |
| JP2006216807A (ja) | Ｓｏｉ基板の製造方法 | |
| JP5292642B2 (ja) | 層の貼り合わせおよび転写プロセス | |
| CN102197473A (zh) | 低温下剥离半导体层的方法 | |
| TW200822241A (en) | Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure | |
| TW200822199A (en) | Method for producing bonded wafer | |
| WO2006109614A1 (ja) | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ | |
| CN105374862B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| WO2015141121A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2010199353A5 (zh) | ||
| US8343850B2 (en) | Process for fabricating a substrate comprising a deposited buried oxide layer | |
| CN101286442B (zh) | Soi基板的制造方法 | |
| JP2013516767A (ja) | 多層結晶構造体の製造方法 | |
| JP2008263084A (ja) | 熱分解性窒化硼素複合基板の製造方法 | |
| US6548375B1 (en) | Method of preparing silicon-on-insulator substrates particularly suited for microwave applications | |
| CN102224568B (zh) | 贴合晶片的制造方法 | |
| CN104766788A (zh) | 绝缘体上硅及其制备方法 | |
| CN103311172A (zh) | Soi衬底的形成方法 | |
| CN113193109A (zh) | 一种复合薄膜的制备方法及复合薄膜 | |
| JP2009253184A (ja) | 貼り合わせ基板の製造方法 | |
| CN116613058A (zh) | 一种复合基底、复合薄膜及其制备方法 | |
| JP2009537076A (ja) | 絶縁体上半導体構造を形成するための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20171116 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150708 |