JP2013516767A - 多層結晶構造体の製造方法 - Google Patents

多層結晶構造体の製造方法 Download PDF

Info

Publication number
JP2013516767A
JP2013516767A JP2012547160A JP2012547160A JP2013516767A JP 2013516767 A JP2013516767 A JP 2013516767A JP 2012547160 A JP2012547160 A JP 2012547160A JP 2012547160 A JP2012547160 A JP 2012547160A JP 2013516767 A JP2013516767 A JP 2013516767A
Authority
JP
Japan
Prior art keywords
layer
implanted
ions
donor
donor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012547160A
Other languages
English (en)
Other versions
JP5591949B2 (ja
JP2013516767A5 (ja
Inventor
デイル・エイ・ウィット
ジェフリー・エル・リバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2013516767A publication Critical patent/JP2013516767A/ja
Publication of JP2013516767A5 publication Critical patent/JP2013516767A5/ja
Application granted granted Critical
Publication of JP5591949B2 publication Critical patent/JP5591949B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、概して、多層構造体の製造プロセスに関する。プロセスは、イオンをドナー構造体に注入し、注入されたドナー構造体を第2構造体に結合して、結合構造体を形成し、結合構造体を離層し、およびドナー構造体の全ての残留部分を、最終的な多層結晶構造体から除去することを含む。

Description

本発明は、概して、多層結晶構造体の製造プロセスに関する。
多層構造体は、シリコンゲルマニウムまたはサファイア層のような、デバイス質表面を有するデバイス層と、多くの異なる目的に有益でありデバイス層材料とは異なる結晶格子構造を有するシリコン基板とを含む。これらの多層構造体は、典型的には、異なる熱膨張係数を有する材料の多層を含む。しかしながら、このような構造体を製造する間にそれらを加熱すると、異なる熱膨張率は、多層構造体内に非常に大きな応力を生じさせる可能性があり、該応力は、デバイス層または基板を破断する可能性がある。このことは、製造中にこれらの異なる対が暴露され得る最大温度に対する厳しい制限を設ける。
基板に結合されるデバイス質層を含む多層構造体を、多くの方法で作製または製造できる。例えば、1つの提案では、多層構造体を、直接層移動(direct layer transfer)により形成できる。このプロセスにおいて、注入されたウエハを、直接的に基板に結合して、低温熱アニールを行って、熱的および/または機械的に離層して、薄いが凹凸のある層を基板の表面上に形成する。次いで、凹凸のある層を平滑にする必要がある。いくらかの程度の平滑化を、比較的低温における化学機械研磨工程を用いて行ってよい。しかしながら、化学機械研磨は、最先端の多層構造体に要求される均一性を達成するのに概して適しておらず、従って望ましくない。熱的方法を、ウエハ表面を薄くかつ平滑にするのに用いてもよい;しかしながら、熱的方法は、膜の目標厚さ、均一性、および平滑度を容易に達成する一方で、それらは、ウエハを高温まで加熱することを必要とし、該高温は、上述した応力に起因して膜の結晶性を損傷する。
平滑化問題を解決しながらこのような多層構造体を作製または製造できる別の方法は、絶縁体上シリコン(silicon on insulator)ウエハを異なる基板に結合し、および両方に低温の結合強化アニールを行うことを含む(例えば、D.V. Singh, L. S hi, K. W. Guarni,P.M. Mooney, S .J. Koester, and A. Grill, ”Electronic Materials” Vol. 32, no. 1 1 pg.1 339,2003を参照されたい)。次いで、ハンドルウエハを、BOX層に至るまで研削または腐食でき、およびBOX層を、フッ化水素のエッチングにより除去する。従って、露出されたシリコン層表面は、出発する絶縁体上シリコンウエハと同じ厚さを有し、および最終的に露出された表面は、化学機械研磨または熱的工程を必要とせずに、研磨された表面と同様の凹凸を有する。しかしながら、このようにして多層構造体を製造することは、問題がないわけではない。例えば、全体のハンドルウエハを研削または腐食して除去する必要がある場合に、プロセスは、時間浪費および高コストの両方になり得る。
簡潔に言うと、従って、本発明は、多層結晶構造体の製造方法に関する。当該方法は、水素、ヘリウムおよびそれらの組合せから成る群から選択したイオンを、ドナー構造体内に注入することを含む。ドナー構造体は、中央軸と、中央軸に対してほぼ垂直である注入表面およびデバイス表面を有するデバイス層であって、デバイス層の注入表面からデバイス表面まで軸方向に延在している平均厚さ(t)を有するデバイス層とを含む。ドナー構造体は、ハンドル層(または取扱層、handle layer)および中間層を更に含んでおり、デバイス表面とハンドル層との間においてドナー構造体の中央軸に沿って配置されている。イオンを、デバイス層の厚さ(t)よりも大きい注入深さD1まで注入表面を通過してドナー構造体内に注入して、注入したドナー構造体に損傷層を形成し、該損傷層は、軸に対してほぼ垂直であり、および中間層および/またはハンドル層に位置している。当該方法は、注入したドナー構造体を第2構造体に結合して、結合構造体を形成し、損傷層に沿ってドナー構造体を離層して、第2構造体とデバイス層と残留材料とを含む多層結晶構造体を形成し、該残留材料が、中間層の少なくとも一部分と必要に応じてハンドル層の一部分とを含み、および残留材料を多層結晶構造体から除去することを更に含む。
別の態様では、本発明は、多層超小型デバイスの製造方法に関する。当該方法は、超小型デバイスを準備することおよび超小型デバイスを、上述したプロセスにより形成されている多層結晶構造体に結合することを含む。
本発明の他の目的および特徴は、部分的に明らかになり、および以下、部分的に要約される。
図1Aは、デバイス層14とハンドル層20と中間層22とを含むドナー構造体10の概略的な断面図である。ハンドル層20の点線24は、そこに存在している損傷層24を表す。 図1Bは、1Aのドナー構造体と結合する前の第2構造体26の概略的な断面図である。 図2は、ドナー構造体(図1Aに図示される)のデバイス層14の表面を第2構造体26(図1Bに図示される)の表面に接触させる結合構造体30を概略的な断面図である。 図3は、結合構造体30を、ハンドル層20内における損傷層24に沿って分離しおよび従って、デバイス層14と、中間層22と、必要に応じてその上に存在し得るハンドル層20の残留部分40とを、第2構造体26に移動することを図示した概略的な断面図である。 図4は、本発明42の多層結晶構造体の概略的な断面図である。
対応する参照符号は、図面全体を通して対応する部分を示す。
本発明によれば、多層結晶構造体を製造するための改善されたプロセスが発見されている。
更に詳細には、層移動および化学的エッチング技術の使用が、多層結晶構造体を更に効率的に製造するための改善された方法をもたらすことが発見されている。
本発明によれば、ドナー構造体は、少なくともデバイス層と、ハンドルウエハと、その間に配置されている中間層とを概して含む任意の構造体であってよい。
好都合的に、ドナー構造体のハンドルウエハは、複数回リサイクルできる。
本明細書における例示的な目的のために、ドナー構造体は、絶縁体上シリコン構造体である。
本発明の例示的な実施形態におけるドナー構造体に用いる絶縁体上シリコン構造体を、既知のプロセスにより形成できることに留意されたい。このようなプロセスは、例えば、酸素注入による絶縁体上シリコンの形成(Simox)、半導体ウエハを、酸化したハンドルに結合して半導体ウエハの一部分を研削/腐食して除去すること(BE絶縁体上シリコン)、または米国特許出願第2007/0041566号および第2007/0117350号に記載されている結合および層移動技術を含む(その全体の内容が全ての目的のために参照によって本明細書に組み込まれる)。好ましくは、本発明のプロセスは、ウエハの結合および層移動技術を用いてドナー構造体を製造する。従って、本発明は、これらの技術に関して、以下に、更に詳細に示される。しかしながら、これは、説明のためであり、および制限する意味としてみなされるべきではないことを理解されたい。本発明の実施において、これらの技術は、当技術分野で周知の様々な装置およびプロセス条件を用いて、適切に行われてよく、場合によっては、本発明の特許請求の範囲の技術的範囲から逸脱せずに、省略されてよくまたは他の技術および条件と組合されてよいことを更に理解されたい。
1.多層結晶構造体の形成
イオンを、デバイス層とハンドル層(または取扱層、handle layer)と中間層とを含むドナー構造体内に注入し、ドナー構造体を第2構造体に結合して、結合構造体を形成し、ハンドル層の一部分または全ておよび必要に応じて中間層の一部分を、第2構造体に結合したままのデバイス層から離層し、および必要に応じて残っているハンドル層および /または中間層の一部分または全てを、デバイス層からエッチングし、従ってデバイス層を露出させることによって、本発明の多層結晶構造体を製造してよい。1つの実施形態では、第1構造体(以下、「ドナー構造体」と言う)は、絶縁体上シリコン構造であり、および第2構造体は、サファイアウエハである。
ドナー構造体は、最終的な多層結晶構造体のためのデバイス層を備える。他の基板を以下、「第2構造体」と言う。第2構造体は、サファイア、石英結晶、シリコンカーバイド、シリコン、またはガラスから成ってよい。1つの代替的な実施形態において、或る量の結合層を、ドナー構造体を第2構造体に結合する前に、ドナー構造体または第2構造体の少なくとも一方に配置する。
A.ドナー構造体
図1Aを参照すると、ドナー構造体10は、中央軸12およびデバイス層14を含み、デバイス層14は、注入表面16およびデバイス表面18を含む。注入表面16およびデバイス表面18は、中央軸12に対してほぼ垂直である。平均圧さ(t)は、デバイス層14の注入表面16からデバイス表面18まで軸方向に延在している。ドナー構造体10は、ハンドル層20および中間層22を更に含み、中間層22は、デバイス表面18とハンドル層20の間においてドナー構造体10の中央軸12に沿って位置する。
デバイス層は、超小型電子または光発電装置の製造に用いるのに適した任意の材料を含む。デバイス層は、典型的には、シリコン、シリコンカーバイド、サファイア、ゲルマニウム、シリコンゲルマニウム、ガリウムナイトライド、アルミニウムナイトライド、またはそれらの任意の組合せから成る群から選択した材料を含む。1つの好ましい実施形態において、デバイス層は、シリコンを含む。
概して、デバイス層は、超小型電子または光発電装置の製造に用いるのに適した平均厚さ(t)を有する;しかしながら、デバイス層は、本発明の特許請求の範囲の技術的範囲内から逸脱せずに典型的に用いられるそれらよりも大きい厚さを有してよい。概して、デバイス層は、少なくとも約20nm、典型的には少なくとも約90nmの平均厚さ(t)を有し、および約20nm〜約500nmの厚さ(t)を有してよい。
中間層は、デバイス層とハンドル層との両方に付着できる任意の材料であってよく、イオン注入により浸透され得る。典型的には、中間層は、誘電層であり、二酸化シリコンおよびシリコン窒化物から成る群から選択した材料を含む。概して、中間層は、少なくとも約10nm、典型的には、少なくとも約500nmの平均厚さを有する。
ハンドル層は、中間層をその上に堆積できる任意の材料であってよい。本発明のいくつかの実施形態において、イオンをハンドル層内に注入する。このような実施形態において、ハンドル層は、イオン注入に適した材料を含んでおり、および当技術分野で既知のイオン注入および離層技術により離層できる。典型的には、ハンドル層は、シリコン、シリコンカーバイド、サファイア、ゲルマニウム、シリコンゲルマニウム、ガリウムナイトライド、アルミニウムナイトライド、ゲルマニウムヒ素、インジウムゲルマニウムヒ素またはそれらの任意の組合せから成る群から選択した材料を含む。
概して、ハンドル層は、充分な構造上の一体化をもたらし得る任意の厚さを有しており、本発明の特許請求の範囲の技術的範囲から逸脱せずに、デバイス層と、中間層の少なくとも一部分と、必要に応じてハンドル層の一部分との離層を可能にしている。概して、ハンドル層は、少なくとも約100ミクロン、典型的には、少なくとも約200ミクロンの平均厚さを有してよく、および約100ミクロン〜約900ミクロンの厚さ、またはさらに約500ミクロン〜約800ミクロンの厚さを有してよい。
いくつかの実施形態において、ドナー構造体10は、例えば、酸化物層、堆積した酸化物、TEOS、CVDナイトライドまたは有機接着剤のような結合層(イオンをドナー構造体10に注入する前後および/またはドナー構造体10を第2構造体26に結合する前において注入表面16上に形成されている)を更に含んでよい。代替的にまたは追加的に、結合層を、結合前に第2構造体上に形成してよい。結合層の適用は、ドナー構造体10と第2構造体26との間に結合界面をもたらし、ドナー構造体10と第2構造体26との直接的な結合の間に生じ得る界面の隙間の形成を防ぐ。必要ではないが、存在する場合に、結合層は、少なくとも10nmの平均厚さを有してよく、および少なくとも約1ミクロン、少なくとも約3ミクロンまたはより大きい平均厚さを有してよい。
当技術分野で概して既知である任意の技術を、ドナー構造体を形成するのに用いてよいことに留意されたい。例えば、ドナー構造体を、層移動プロセス、後側腐食プロセス、またはSIMOXプロセスを用いて形成してよい。
任意の上述したプロセスによって、厚さが、デバイス層の第2構造体への移動を行うのに充分である限り、上述した範囲および最小厚さの値は、厳密に、本発明に欠かせないものではないことに更に留意されたい。
図1Aを再び参照すると、水素および/またはヘリウムイオンのようなイオンを、実質的に均一な深さにおいて注入表面16内に注入する。例示的な実施形態において、イオンを、注入深さDまで注入表面16を通過しておよびハンドル層20内に注入し、Dは、デバイス層と中間層を組合せた厚さよりも大きい。しかしながら、別の実施形態において、イオンがハンドル層に到達しないように、イオンを、注入表面16を通過しておよび中間層22内に注入してよい。実施形態において、結合層を、注入を行う前に注入表面に堆積し、注入深さDが、結合層の追加された厚さを占めるように増加してよいことに留意されたい。イオン注入は、イオンが注入されている層内の損傷層24を規定する。例示的な実施形態において、図1Aに示すように、イオン注入は、ハンドル層20内における損傷層24を規定する。
一般に、イオンは、所定の平均厚さまで注入され、該平均深さは、次の結合および離層プロセスの際にデバイス層14の満足な移動を確実にするのに充分である。好ましくは、注入深さは、デバイス層とともに移動されるハンドル層20および/または中間層の量を減少するように最小限にされる。概して、イオンを、少なくとも約200オングストロームまたはさらに少なくとも約1ミクロンの深さまで、デバイス層および中間層の厚さに依存して、注入表面の下に注入する。いくつかの実施形態において、イオンを、少なくとも約20nm、典型的には、少なくとも約90nm、少なくとも約250nmまたはさらに少なくとも約500nmの深さまで注入する。しかしながら、より大きな注入深さは、中間層および/またはハンドル層の量(デバイス層を露出するように、離層した後に除去する必要がある)を単に増加させるので、より大きな注入深さは、本発明の特許請求の範囲の技術的範囲から逸脱せずに用いられ得ることに留意されたい。そのため、イオンを、約200オングストローム〜約1ミクロンまたはさらに約20nm〜約500nmの深さまで注入することは好まれることがある。
イオン注入は、当技術分野で既知の手段を用いて達成できる。例えば、注入は、米国特許第6,790,747号のプロセスに従う様式で達成できる(当該特許の全体の内容は、参照により本明細書に組み込まれる)。いくつかの実施形態において、水素を、少なくとも約1×1016イオン/cm、少なくとも約2×1016イオン/cm、少なくとも約1×1017イオン/cm、またはさらに少なくとも約2×1017イオン/cmの添加量において注入するのに、例えば、少なくとも約10keV、少なくとも約20keV、少なくとも約80keV、または少なくとも約120keVのエネルギーを用いてよい。典型的には、注入される水素の濃度は、約2×1016イオン/cm〜約6×1016イオン/cmであってよい。水素を、本発明の特許請求の範囲の技術的範囲から逸脱せずに、H +としてまたは代替的には、H+として注入できることに留意されたい。
他の実施形態において、ヘリウムを、少なくとも約5×1015イオン/cm、少なくとも約1×1016イオン/cm、少なくとも約5×1016イオン/cm、またはさらに少なくとも約1×1017イオン/cmの添加量において注入するのに、例えば、少なくとも約10keV、少なくとも約20keV、または少なくとも約30keV、少なくとも約50keV、少なくとも約80keVまたはさらに少なくとも約120keVのエネルギーを用いてよい。典型的には、注入されるヘリウムの濃度は、約1×1016イオン/cm〜約3×1016イオン/cmであってよい。
他の実施形態において、水素とヘリウムイオンの両方を注入する。水素とヘリウムの両方の組合せの注入を、同時に、またはヘリウムの前に水素を注入することにより、または代替的に水素の前にヘリウムを注入することにより連続して行ってよいことに留意されたい。まず、ヘリウムを、少なくとも約5×1015イオン/cm、少なくとも約1×1016イオン/cm、少なくとも約5×1016イオン/cm、またはさらに少なくとも約1×1017イオン/cmの添加量において注入するように、少なくとも約10keV、少なくとも約20keV、または少なくとも約30keV、少なくとも約50keV、少なくとも約80keV、またはさらに少なくとも約120keVを用いてヘリウムを注入することにより、および次いで、少なくとも約10keV、少なくとも約20keV、または少なくとも約30keV、少なくとも約50keV、少なくとも約80keV、またはさらに少なくとも約120keVを用いて、水素を、少なくとも約5×1015イオン/cm、少なくとも約1×1016イオン/cm、少なくとも約5×1016イオン/cm、またはさらに少なくとも約1×1017イオン/cmの添加量で注入して、水素を、ヘリウムと実質的に同じ深さまで注入することにより、好ましくは、水素およびヘリウムを連続して注入する。1つの実施形態において、例えば、約1×1016のHe+イオン/cmを、約36keVを用いてドナー構造体内に注入し、その後に、約48keVで注入される約0.5×1016のH +イオン/cmまたは代替的に、約24keVで注入される約1×1016のH+イオン/cmを、ドナー構造体内に注入する。後のイオンのドナー構造体内への注入を行うのに必要なエネルギーの特定量は、選択されるイオンの種類と形態、材料の結晶構造(イオンを、そこを通過しおよびその中に注入する)および所望の注入深さに依存する。注入を、このような注入に適した任意の温度において行ってよいことに留意されたい。しかしながら、典型的には、注入を室温で行ってよい。これに関して、言及された注入温度は地球温度であることおよび局所的な温度の急上昇は、イオン注入の性質に起因して、イオンビームの行われる場所で生じ得ることに更に留意されたい。
注入を行った後、ドナー構造体10を熱処理して、損傷層24における離層面の形成を開始してよい。例えば、ドナー構造体を約150℃〜約375℃の温度で約1時間〜約100時間に亘って熱処理してよい。代替的な実施形態において、以下に示すように、この熱処理を、ドナー構造体10を第2構造体26に結合した後に行う熱処理と組合せてよく、同時に、ドナー構造体10と第2構造体26との間の結合を強化し、および損傷層24における離層面を形成し始める。
B.ハンドルウエハ構造体
図1Bを参照すると、第2構造体26は、結合表面28を有する単一のウエハまたは多層ウエハを含む。例示的な実施形態において、図1Bに示すように、第2構造体26は単一のウエハである。第2構造体26は、サファイア、石英結晶、ガラス、シリコンカーバイド、シリコン、ゲルマニウムナイトライド、アルミニウムナイトライド、ガリウムアルミニウムナイトライド、またはそれらの任意の組合せから成る群から選択した材料から成ってよい。1つの実施形態において、第2構造体26は、サファイアウエハを含む。
C.ウエハの結合およびデバイス層への移動
一旦、ドナー構造体10と第2構造体26が、製造または選択されると、最終的な多層結晶構造体の形成は、ドナー構造体10のデバイス層14を第2構造体26上に移動することを含む。一般的に言えば、デバイス層14の注入表面16を第2構造体26の結合表面28に接触させて、2つの表面間に結合界面32を有する単一の結合構造体30を形成することおよび次いで、結合構造体を、損傷層24に沿って形成されている離層面に沿って離層または分離することによって、この移動は達成される。
結合前に、注入表面16および/または結合表面28は、当技術分野で既知の技術を用いて、必要に応じて洗浄され、簡素にエッチングされ、および/または平坦化され、これらの結合用表面を形成する。特定の理論に縛られずに、結合前の両表面の質は、得られる結合界面の質または強度に対する直接的な影響を有するということが概して考えられる。
注入表面16および/または結合表面28を更に調整することに代えてまたは加えて、ドナー構造体を第2構造体に結合する前に、結合層を注入表面および/または結合表面上に形成してよい。結合層をドナー構造体上に形成する際に、このような形成を、注入工程の前後で行ってよいことに留意されたい。結合層は、ドナー構造体を、例えば、二酸化シリコンのような酸化物層、シリコンナイトライド、TEOSのような堆積された酸化物、および結合接着剤を含む第2構造体に結合するのに適した任意の材料を含んでよい。特定の理論に縛られずに、結合層を含むことは、ドナー構造体10と第2構造体26の間の結合界面をもたらして、ドナー構造体10と第2構造体26との直接結合の間に生じ得る界面の隙間の形成を防ぐ。熱的な酸化物の成長温度は、少なくとも約800℃〜約1100℃である範囲であってよく、および結合層の厚さは、典型的には、約10nm〜約200nmの範囲である。結合層が成長する雰囲気は、典型的には、酸素、窒素、アルゴン、および/または乾式酸化のためのそれらの混合体および湿式酸化のための水蒸気を含む。CVD堆積酸化物を、典型的には、低温(すなわち、約400℃〜約600℃)において堆積する。更に、いくらかの結合接着剤を、室温またはわずかにより高温で少なくとも1ミクロンの厚さにおいて適用し、および次いで約200℃までの温度において、焼きまたは硬化してよい。
表面粗さは、より低い表面粗さの値がより高い質の表面に対応することにより、表面の質を定量的に測定する1つの方法である。従って、デバイス層14の注入表面16および/または第2構造体26の結合表面28に、表面粗さを減少するプロセスが行われてよい。例えば、1つの実施形態において、表面粗さ(または凹凸、roughness)は、約5オングストロームより小さい。この低下したRMS値は、洗浄および/または平坦化によって、結合する前に達成できる。親水性表面作製プロセスのような、湿式化学洗浄方法に従って洗浄を行ってよい。1つの一般的な親水性表面作製プロセスは、RCA SC1洗浄プロセスであり、表面を、アンモニア水素化物と水素過酸化物と水とを含む溶液に、例えば、1:4:20等の所定比率において約60℃で約10分に亘って接触させ、次いで、脱イオン化水の洗い流しおよびにスピンドライを行う。平坦化を、化学機械研磨(CMP)技術を用いて行ってよい。更に、湿式洗浄プロセスの前後またはその代わりに、1つまたは両方の表面に、プラズマ活性化を行って、得られる結合強度を増加できる。プラズマ環境は、例えば、酸素、アンモニア、アルゴン、窒素、ジボラン、またはホスフェートを含んでよい。1つの好ましい実施形態において、プラズマ活性化環境は、窒素、酸素、およびそれらの組合せから成る群から選択される。
図2を参照すると、デバイス層14の注入表面16と第2構造体26の結合表面28とを結合して、結合界面32を形成することにより、ドナー構造体10を、第2構造体26に結合する。一般的に言えば、結合界面の形成を達成するのに用いるエネルギーが、離層または分離による層移動のような後の処理の間に結合界面の一体化が維持されることを確実にするのに充分である場合に、ウエハの結合は、任意の基本的な従来技術を用いて達成できる。しかしながら、典型的には、デバイス層と第2構造体との表面を室温で接触させ、次いで、約500mJ/m、約750mJ/m、約1000mJ/m以上またはそれより大きい結合強度を有する結合界面を形成するのに充分な時間に亘って低温熱アニールすることによって、ウエハの結合を達成する。このような結合強度の値を達成するように、典型的には、加熱を、少なくとも約200℃、約300℃、約400℃、またはさらに約500℃の温度で少なくとも約5分、約30分、約60分、またはさらに約300分の所定時間に亘って行う。上述したように、1つの実施形態において、この低温熱アニールを、結合前のドナー構造体10の前記熱処理に加えてまたは代わりに行ってよい。1つの実施形態において、ドナー構造体10は、結合前に熱アニールされず、結合構造体30の低温熱アニールは、結合界面の強化と、損傷層24に沿って位置した離層面の形成との両方を容易にする。
図3を参照すると、結合界面32を形成した後において、得られた結合構造体30は、ハンドル層20内において損傷層24に沿って破断を生じさせるのに充分な条件に暴露される。一般的に言えば、この破断は、例えば、機械的または熱的離層により従来技術を用いて達成できる。しかしながら、典型的には、破断を生じさせるように結合構造体を高温で所定時間に亘ってアニールすることにより、破断は達成される。例えば、アニール温度は、少なくとも約200℃、少なくとも約250℃またはそれより高い温度であってよい。いくつかの実施形態において、アニールは、さらに、少なくとも約350℃、約450℃、約550℃、約650℃、またはさらに約750℃、典型的には、約200〜約750℃の温度、および更に典型的には約200℃〜約400℃の温度で行ってよい。しかしながら、(例えば、シリコンおよびサファイアを含む)様々な材料の異なる熱膨張係数に起因して、ドナー構造体とハンドルとの間の熱的ミスマッチのために、より低温において上述したアニールを行うことはしばしば好まれることに留意されたい。そして、アニールは、好ましくは、約200℃〜約300℃のアニール温度を用いて行ってよい。アニールは、少なくとも約5分、約30分、約60分、またはさらに約300分の所定時間に亘って行われる。より高いアニール温度は、より短いアニール時間を必要とし、および逆の場合も同じである。アニール工程を、外気中または例えば、アルゴンもしくは窒素のような不活性雰囲気下で行ってよい。
1つの好ましい実施形態において、分離(すなわち、ハンドル層20内において損傷層24に沿って構造体を破断させること)は、単独で、またはアニールプロセスに加えて、機械的な力の適用を含む。このような機械的な力を適用する実際の手段は、本発明に不可欠ではない;すなわち、デバイス層に対する実質的な損傷を回避する限り、機械的な力を適用して半導体構造の分離を生じさせる任意の既知の方法を使用できる。
図3を再度参照すると、2つの構造体(34と36)は、分離する際に形成される。結合構造体30の分離がハンドル層20において損傷層24に沿って生じおよび離層面が、結合界面32と一致するのではなくハンドル層20内に存在する場合に、ハンドル層の一部分は、両構造体の一部である(すなわち、ハンドル層の一部分を、中間層22およびデバイス層14とともに移動する)。例示的な実施形態において、構造体34は、ハンドル層20のいくらかの部分38を含む。構造体36は、第2構造体26と、デバイス層14と、中間層22と、その表面上のハンドル層20の残留部分40とを含む。代替的な実施形態において、イオンを所定深さまで注入して、完全に中間層内に損傷層を形成し、構造体34は、全体のハンドル層と必要に応じて中間層の一部分とを含み、および構造体36は、第2構造体26と、デバイス層14と、中間層22の全てまたは一部分とを含む。
存在する場合に、ハンドル層20の残留部分40は、イオンをハンドル層20内に注入する深さに概ね等しい厚さ(T)を有する。従って、この厚さ(T)は、典型的には、10nmよりも大きい。例えば、場合によっては、残留層は、必要に応じて、少なくとも約20nm、約50nm、約75nm、約100nm、200nmまたはそれより大きい厚さであってよい。好ましくは、厚さ(T)は、分離する際のデバイス層14に対する損傷を回避するのに充分である;例えば、1つの好ましい実施形態において、残留部分は、約20nm〜約200nmの厚さの間である。
2.層移動後の多層結晶構造体の完成
A.残りのハンドル層の除去
本発明に従い、および図3、4を参照すると、デバイス層14と、中間層22の少なくとも一部分と、必要に応じてハンドル層20の残留部分40とを第2構造体26に移動して結合構造体30を形成した後に、結合構造体30に付加的なプロセスを行い、その上へのデバイス作製のための所望の特徴を有する多層結晶構造体を製造する。例えば、ハンドル層20の残留部分40が存在する場合に、1以上のプロセス工程を結合構造体30に行い、この残留部分および中間層22を除去できる。本質的に任意の従来技術を使用できるけれども、残留部分40および中間層22は、好ましくはエッチングにより除去される。エッチング組成物は、ハンドル層20の残留部分40の組成物、中間層22の組成物、および腐食液の選択を含む様々な要因に従って選択できる。1つの実施形態において、ハンドル層20の全体の残留部分40と実質的に全体の中間層22は、NHOH、HおよびHOを含む腐食液を用いた湿式エッチングプロセスにより除去される。この腐食液は、概して当業者に既知であり、および一般的に「SCl」溶液と言う。除去される層の厚さと、SCl組成物の正確な組成と、腐食が行われる温度とに依存するこのような腐食時間に亘って、約50℃〜約80℃の温度で、典型的には、このような腐食プロセスを行う。別の実施形態において、KOH溶液は、ハンドル層を除去するのに使用でき、およびHF溶液は、中間層を除去するのに使用できる。好都合的に、HF溶液は、デバイス層表面を粗面化せずに中間層を除去する。更に別の実施形態において、SCl溶液は、ハンドル層を除去するのに使用され、およびHF溶液は、中間層を除去するのに使用される。
図4に示すように、最終的な多層結晶構造体42は、第2構造体26とデバイス層14とを含む。1つの好ましい実施形態において、最終的な多層結晶構造体42は、そこに結合されたシリコン層を有するサファイア層を含む。
3.多層結晶構造体
本発明に従って製造された多層結晶構造体は、約300μm〜約800μmの厚さの範囲である実質的に均一な厚さを有することができる。好ましくは、これらまたは他の実施形態において、デバイス層は、約20nm〜約200nmの厚さを有し、および第2構造体は、約300μm〜約800μmの厚さを有する。
本発明に従って製造された多層結晶構造体は、様々な技術に使用できる。例えば、本発明の多層結晶構造体は、超小型装置と本発明の多層結晶構造体とを含む多層超小型装置の製造に用いるのに適している。適切な超小型装置は、限定されるものではないが、トランジスタおよびアンテナ構造を含む。

Claims (26)

  1. 多層結晶構造体の製造方法であって、該方法が:
    水素、ヘリウムおよびそれらの組合せから成る群から選択したイオンをドナー構造体内に注入し、
    該ドナー構造体が、中央軸と、中央軸に対してほぼ垂直である注入表面およびデバイス表面を有するデバイス層であって、デバイス層の注入表面からデバイス表面まで軸方向に延在している平均厚さ(t)を有するデバイス層と、ハンドル層と、デバイス層とハンドル層との間においてドナー構造体の中央軸に沿って配置した中間層と、を含んでおり、
    イオンを、注入表面内を通過してデバイス層の厚さ(t)よりも大きい注入深さD1まで、ドナー構造体内に注入して、注入したドナー構造体内に損傷層を形成し、該損傷層が、軸に対してほぼ垂直であり、および中間層および/またはハンドル層に位置しており;
    注入したドナー構造体を第2構造体に結合して、結合構造体を形成し;
    損傷層に沿ってドナー構造体を離層して、第2構造体とデバイス層と残留材料とを含む多層結晶構造体を形成し、該残留材料が、中間層の少なくとも一部分と必要に応じてハンドル層の一部分とを含み;および
    残留材料を多層結晶構造体から除去する、
    多層結晶構造体の製造方法。
  2. 少なくとも約10keVの注入エネルギーを用いて、イオンを注入する、請求項1に記載の方法。
  3. 少なくとも約80keVの注入エネルギーを用いて、イオンを注入する、請求項1に記載の方法。
  4. 120keV以下の注入エネルギーを用いて、イオンを注入する、請求項1に記載の方法。
  5. 少なくとも約1×1016イオン/cmをドナー構造体内に注入する、請求項1に記載の方法。
  6. 少なくとも約2×1016イオン/cmをドナー構造体内に注入する、請求項1に記載の方法。
  7. 少なくとも約1×1017イオン/cmをドナー構造体内に注入する、請求項1に記載の方法。
  8. 少なくとも約2×1017イオン/cmをドナー構造体内に注入する、請求項1に記載の方法。
  9. 離層面の形成を開始するのに、注入したドナー構造体を熱処理することを更に含む、請求項1に記載の方法。
  10. 注入したドナー構造体を熱処理することが、約150℃〜約300℃の温度で約1時間〜約100時間に亘って注入したドナー構造体を加熱することを含む、請求項9に記載の方法。
  11. 注入したドナー構造体を第2構造体に結合することが、ドナー構造体と第2構造体との間の結合を強化しおよび損傷層を形成するように、結合構造体を熱処理することを含む、請求項1に記載の方法。
  12. 結合構造体を熱処理することが、結合構造体に低温熱アニールを行うことを含む、請求項11に記載の方法。
  13. 低温熱アニールが、約150℃〜約600℃の温度で約1分〜約100時間に亘って多層構造体を加熱することを含む、請求項11に記載の方法。
  14. デバイス層が、シリコン、シリコンカーバイド、サファイア、ゲルマニウム、シリコンゲルマニウム、ガリウムナイトライド、アルミニウムナイトライド、ガリウムヒ素、インジウムガリウムヒ素またはそれらの任意の組合せから成る群から選択した材料を含む、請求項1に記載の方法。
  15. 中間層が、誘電層である、請求項1に記載の方法。
  16. 中間層が、二酸化シリコンとシリコンナイトライドとから成る群から選択した材料を含む、請求項15に記載の方法。
  17. ハンドル層が、分離可能な材料を含む、請求項1に記載の方法。
  18. ハンドル層が、シリコン、シリコンカーバイド、サファイア、ゲルマニウム、シリコンゲルマニウム、ゲルマニウムナイトライド、アルミニウムナイトライド、ガリウムヒ素、インジウムガリウムヒ素またはそれらの任意の組合せから成る群から選択した材料を含む、請求項17に記載の方法。
  19. 第2構造体を、サファイア、石英結晶、ガラス、シリコンカーバイド、シリコン、ゲルマニウムナイトライド、アルミニウムナイトライド、ガリウムアルミニウムナイトライド、ガリウムヒ素、インジウムガリウムヒ素またはそれらの任意の組合せから成る群から選択する、請求項1に記載の方法。
  20. ドナー構造体を注入することが、ドナー構造体のデバイス層内を通過して中間層内に、ヘリウムと水素とから成る群から選択した原子を注入することを含む、請求項1に記載の方法。
  21. イオンを、少なくとも約200オングストロームの深さD1まで注入する、請求項1に記載の方法。
  22. イオンを、注入表面の下に約200オングストローム〜約1ミクロンの深さD1まで注入する、請求項1に記載の方法。
  23. イオンを、デバイス層の下に約20nm〜約500nmの深さD1まで注入する、請求項1に記載の方法。
  24. 第2構造体が、サファイアから成る群から選択した材料を含む、請求項1に記載の方法。
  25. 第2構造体が、多層基板を含む、請求項1に記載の方法。
  26. 当該方法が、ドナー構造体を第2構造体に結合する前に、結合層を、第2構造体およびデバイス層の少なくとも1つの上に堆積または成長させることを更に含む、請求項1に記載の方法。
JP2012547160A 2009-12-30 2010-12-22 多層結晶構造体の製造方法 Active JP5591949B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US29096109P 2009-12-30 2009-12-30
US61/290,961 2009-12-30
PCT/US2010/061858 WO2011082079A1 (en) 2009-12-30 2010-12-22 Method for the preparation of a multi-layered crystalline structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013116607A Division JP2013175787A (ja) 2009-12-30 2013-06-03 多層結晶構造体の製造方法

Publications (3)

Publication Number Publication Date
JP2013516767A true JP2013516767A (ja) 2013-05-13
JP2013516767A5 JP2013516767A5 (ja) 2013-07-18
JP5591949B2 JP5591949B2 (ja) 2014-09-17

Family

ID=43587555

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012547160A Active JP5591949B2 (ja) 2009-12-30 2010-12-22 多層結晶構造体の製造方法
JP2013116607A Pending JP2013175787A (ja) 2009-12-30 2013-06-03 多層結晶構造体の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013116607A Pending JP2013175787A (ja) 2009-12-30 2013-06-03 多層結晶構造体の製造方法

Country Status (8)

Country Link
US (2) US8367519B2 (ja)
EP (2) EP2519965B1 (ja)
JP (2) JP5591949B2 (ja)
KR (1) KR20120117843A (ja)
CN (1) CN103026460A (ja)
SG (1) SG181986A1 (ja)
TW (2) TWI430339B (ja)
WO (1) WO2011082079A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496128B1 (en) 2015-10-15 2016-11-15 International Business Machines Corporation Controlled spalling utilizing vaporizable release layers
JP2018085536A (ja) * 2012-12-28 2018-05-31 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 多層半導体デバイス作製時の低温層転写方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding
JP6024400B2 (ja) 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
TWI509681B (zh) * 2013-11-15 2015-11-21 All Ring Tech Co Ltd Method and apparatus for processing on wafers
CN112655083A (zh) 2018-04-27 2021-04-13 环球晶圆股份有限公司 促进从半导体施体衬底的层转移的光辅助薄片形成

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002054466A1 (fr) * 2000-12-28 2002-07-11 Commissariat A L'energie Atomique Procede de realisation d'une structure empilee
US20040077184A1 (en) * 2002-10-17 2004-04-22 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
US20050170611A1 (en) * 2003-01-07 2005-08-04 Bruno Ghyselen Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
WO2005117123A1 (ja) * 2004-05-28 2005-12-08 Sumco Corporation Soi基板及びその製造方法
JP2006121091A (ja) * 2004-10-19 2006-05-11 Commiss Energ Atom 基板上に多層を形成する方法
JP2008109105A (ja) * 2006-09-19 2008-05-08 Commiss Energ Atom 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造
WO2008107751A1 (en) * 2007-03-06 2008-09-12 S.O.I.Tec Silicon On Insulator Technologies Process for fabricating a substrate comprising a deposited buried oxide layer
WO2008148882A2 (en) * 2007-06-06 2008-12-11 S.O.I.Tec Silicon On Insulator Technologies Method for producing hybrid components
JP2009295652A (ja) * 2008-06-03 2009-12-17 Sumco Corp 貼り合わせウェーハの製造方法
JP2010087492A (ja) * 2008-09-05 2010-04-15 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2010118420A (ja) * 2008-11-12 2010-05-27 Semiconductor Energy Lab Co Ltd Soi基板の作製方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US7076042B1 (en) * 2000-09-06 2006-07-11 Cisco Technology, Inc. Processing a subscriber call in a telecommunications network
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6686630B2 (en) * 2001-02-07 2004-02-03 International Business Machines Corporation Damascene double-gate MOSFET structure and its fabrication method
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
TW550681B (en) * 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
DE102004054564B4 (de) * 2004-11-11 2008-11-27 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US20070117350A1 (en) * 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
EP1763069B1 (en) 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002054466A1 (fr) * 2000-12-28 2002-07-11 Commissariat A L'energie Atomique Procede de realisation d'une structure empilee
US20040077184A1 (en) * 2002-10-17 2004-04-22 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
US20050170611A1 (en) * 2003-01-07 2005-08-04 Bruno Ghyselen Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
WO2005117123A1 (ja) * 2004-05-28 2005-12-08 Sumco Corporation Soi基板及びその製造方法
JP2006121091A (ja) * 2004-10-19 2006-05-11 Commiss Energ Atom 基板上に多層を形成する方法
JP2008109105A (ja) * 2006-09-19 2008-05-08 Commiss Energ Atom 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造
WO2008107751A1 (en) * 2007-03-06 2008-09-12 S.O.I.Tec Silicon On Insulator Technologies Process for fabricating a substrate comprising a deposited buried oxide layer
WO2008148882A2 (en) * 2007-06-06 2008-12-11 S.O.I.Tec Silicon On Insulator Technologies Method for producing hybrid components
JP2010529666A (ja) * 2007-06-06 2010-08-26 エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ ハイブリッド構成要素の製造方法
JP2009295652A (ja) * 2008-06-03 2009-12-17 Sumco Corp 貼り合わせウェーハの製造方法
JP2010087492A (ja) * 2008-09-05 2010-04-15 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2010118420A (ja) * 2008-11-12 2010-05-27 Semiconductor Energy Lab Co Ltd Soi基板の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018085536A (ja) * 2012-12-28 2018-05-31 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 多層半導体デバイス作製時の低温層転写方法
US9496128B1 (en) 2015-10-15 2016-11-15 International Business Machines Corporation Controlled spalling utilizing vaporizable release layers
US9698039B2 (en) 2015-10-15 2017-07-04 International Business Machines Corporation Controlled spalling utilizing vaporizable release layers

Also Published As

Publication number Publication date
CN103026460A (zh) 2013-04-03
EP2733735A2 (en) 2014-05-21
EP2733735A3 (en) 2014-07-23
EP2519965B1 (en) 2014-10-01
US20110159665A1 (en) 2011-06-30
US20130137241A1 (en) 2013-05-30
JP2013175787A (ja) 2013-09-05
TW201140662A (en) 2011-11-16
EP2519965A1 (en) 2012-11-07
TWI430339B (zh) 2014-03-11
JP5591949B2 (ja) 2014-09-17
SG181986A1 (en) 2012-08-30
KR20120117843A (ko) 2012-10-24
US8367519B2 (en) 2013-02-05
TW201330062A (zh) 2013-07-16
WO2011082079A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
JP5591949B2 (ja) 多層結晶構造体の製造方法
JP4173884B2 (ja) ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法
US10475694B2 (en) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP4674844B2 (ja) 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
TWI492275B (zh) The method of manufacturing the bonded substrate
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法
JP2013516767A5 (ja)
WO2002043153A1 (fr) Procede de fabrication de plaquette de semi-conducteur
JP2009111381A (ja) 微細な埋め込み絶縁層を有するsoi基板
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP2013089722A (ja) 透明soiウェーハの製造方法
US7485545B2 (en) Method of configuring a process to obtain a thin layer with a low density of holes
KR101695862B1 (ko) 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치
US20080145650A1 (en) Double plasma utbox
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
WO2010137683A1 (ja) Soi基板の製造方法
TWI773852B (zh) 製備施體底材殘餘物之方法,從該方法獲得之底材,以及此種底材之應用
KR20090043109A (ko) 이온 주입에 의한 ion-cut기술 및 웨이퍼 접합기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs박막제조 방법
TW202347608A (zh) 用於製作雙重絕緣體上半導體結構之方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130603

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130603

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140730

R150 Certificate of patent or registration of utility model

Ref document number: 5591949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250