CN112655083A - 促进从半导体施体衬底的层转移的光辅助薄片形成 - Google Patents

促进从半导体施体衬底的层转移的光辅助薄片形成 Download PDF

Info

Publication number
CN112655083A
CN112655083A CN201980028401.9A CN201980028401A CN112655083A CN 112655083 A CN112655083 A CN 112655083A CN 201980028401 A CN201980028401 A CN 201980028401A CN 112655083 A CN112655083 A CN 112655083A
Authority
CN
China
Prior art keywords
single crystal
crystal semiconductor
donor substrate
semiconductor donor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980028401.9A
Other languages
English (en)
Inventor
王刚
C·洛泰斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of CN112655083A publication Critical patent/CN112655083A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明揭示一种用于通过用光照射单晶半导体施体衬底来促进所述单晶半导体施体衬底中的均匀薄片的形成的方法。光子吸收辅助薄片形成工艺产生具有最小内置应力的均匀分布的薄片，其促进在后续层转移工艺中形成良好界定的劈裂平面。

Description

促进从半导体施体衬底的层转移的光辅助薄片形成
相关申请案的交叉参考
本申请案主张2018年4月27日申请的第62/663,357号美国临时申请案的优先权的权益，所述申请案的揭示内容宛如全文阐述那样是以引用的方式并入本文中。
技术领域
本发明大体涉及一种制备多层半导体元件的方法。更特定来说，本发明涉及一种在接合到载体衬底之前制备半导体施体衬底的方法。
背景技术
半导体晶片一般从单晶锭(例如，单晶硅锭)制备，所述单晶锭经修整且研磨以具有用于在后续程序中恰当定向晶片的一或多个平面或缺口。锭接着经切片成个别晶片。虽然本文将参考从硅建构的半导体晶片，但可使用其它材料来制备半导体晶片，例如锗、碳化硅、硅锗、砷化镓及III族及V族元素的其它合金(例如氮化镓或磷化铟)或II族及VI族元素的合金(例如硫化镉或氧化锌)。
半导体晶片(例如，硅晶片)可用于制备复合层结构。复合层结构(例如，绝缘体上覆半导体，且更具体来说，绝缘体上覆硅(SOI)结构)一般包括处置晶片或层、装置层、及处置层与装置层之间的绝缘(即，电介质)膜(通常为氧化物层)。一般来说，装置层的厚度介于0.01与20微米之间，例如介于0.05与20微米之间。厚膜装置层可具有在约1.5微米与约20微米之间的装置层厚度。薄膜装置层可具有在约0.01微米与约0.20微米之间的厚度。一般来说，复合层结构(例如绝缘体上覆硅(SOI)、蓝宝石上覆硅(SOS)及石英上覆硅)通过将两个晶片放置为紧密接触而产生，借此通过范德华力起始接合，其后紧接热处理以强化接合。退火可将末端硅醇基转换为两个界面之间的硅氧烷键，借此强化接合。
在热退火之后，经接合结构经历进一步处理以移除施体晶片的大部分以实现层转移。例如，可使用晶片薄化技术(例如蚀刻或研磨)，通常被称为回蚀刻SOI(即，BESOI)，其中硅晶片经束缚到处置晶片且接着缓慢蚀刻掉，直到仅保留处置晶片上的硅薄层。见例如第5,189,500号美国专利案，所述专利案的揭示内容宛如全文阐述那样以引用的方式并入本文中。此方法是费时且成本高的，浪费衬底中的一者且一般对于比数微米更薄的层不具有适当厚度均匀性。
实现层转移的另一常见方法利用氢植入，其后紧接热诱发层分离。在施体晶片的前表面下方的特定深度处植入粒子(原子或离子化原子，例如，氢原子或氢原子与氦原子的组合)。植入粒子在施体晶片中于其所植入的特定深度处形成劈裂平面。清洁施体晶片的表面以移除在植入工艺期间沉积于晶片上的有机化合物或其它污染物(例如硼化合物)。
接着通过亲水接合工艺将施体晶片的前表面接合到处置晶片以形成经接合晶片。在接合之前，施体晶片及/或处置晶片通过将晶片的表面暴露于含有(例如)氧或氮的等离子体而活化。暴露于等离子体在通常被称为表面活化的工艺中使表面的结构改质，所述活化工艺使施体晶片及处置晶片中的一者或两者的表面亲水。晶片表面可另外通过湿式处理(例如SC1清洁或氢氟酸)化学活化。湿式处理及等离子体活化可以任一顺序发生，或晶片可经受仅一个处理。接着将晶片按压在一起并在其间形成接合。此接合相对弱(归因于范德华力)，且必须在可发生进一步处理之前加强。
在一些工艺中，施体晶片与处置晶片(即，经接合晶片)之间的亲水接合通过将经接合晶片对加热或退火而加强。在一些工艺中，可在低温下发生晶片接合，例如在约300℃与500℃之间。在一些工艺中，可在高温下发生晶片接合，例如在约800℃与1100℃之间。高温导致在施体晶片与处置晶片的相邻表面之间形成共价键，因此固化施体晶片与处置晶片之间的接合。在经接合晶片的加热或退火的同时，之前植入于施体晶片中的粒子弱化劈裂平面。
接着施体晶片的一部分沿劈裂平面从经接合晶片分离(即，劈裂)以形成SOI晶片。可通过将经接合晶片放置在夹具中而执行劈裂，在所述夹具中垂直于经接合晶片的相对侧施加机械力，以便将施体晶片的一部分拉离经接合晶片。根据一些方法，使用吸盘来施加机械力。通过在经接合晶片的边缘于劈裂平面处应用机械楔以起始裂缝沿劈裂平面的传播而起始施体晶片的部分的分离。接着由吸盘施加的机械力将施体晶片的所述部分拉离经接合晶片，因此形成SOI晶片。
根据其它方法，经接合对可替代地经受高温段时间内以使施体晶片的一部分从经接合晶片分离。暴露于高温导致裂缝沿劈裂平面的起始及传播，因此使施体晶片的一部分分离。裂缝归因于从通过奥斯瓦尔德熟化(Ostwald ripening)生长的植入离子形成空隙而形成。使用氢及氦来充填空隙。空隙变为薄片(platelet)。薄片中的加压气体传播微腔及微裂缝，其弱化植入平面上的硅。如果退火在恰当时间停止，那么可通过机械工艺使弱化经接合晶片劈裂。然而，如果热处理继续进行达更长持续时间及/或在更高温度下继续进行，那么微裂缝传播达到所有裂缝沿着劈裂平面合并的水平，因此分离施体晶片的一部分。此方法允许转移层的更好均匀性且允许施体晶片的回收利用，但通常需要加热经植入及经接合对到接近500℃的温度。
发明内容
本发明的方面中可提及一种制备单晶半导体施体衬底的方法。所述方法包括：将氢离子、氦离子或氢离子及氦离子的组合通过所述单晶半导体施体衬底的前表面植入到如从所述前表面朝向中心平面测量的平均深度D1，其中所述单晶半导体施体衬底包括：两个大体平行的主表面，其中的一者是所述单晶半导体施体衬底的所述前表面且其中的另一者是所述单晶半导体施体衬底的后表面；圆周边缘，其结合所述单晶半导体施体衬底的所述前表面及所述后表面；及所述中心平面，其在所述单晶半导体施体衬底的所述前表面及所述后表面之间；及使用足以将所述单晶半导体施体衬底的温度增加到高达450℃的强度及持续时间的光照射所述单晶半导体施体衬底的所述前表面、所述后表面或所述前表面及所述后表面两者且借此形成所述单晶半导体施体衬底中的劈裂平面。
在另一方面中，本发明涉及一种制备多层结构的方法。所述方法包括：将氢离子、氦离子或氢离子及氦离子的组合通过单晶半导体施体衬底的前表面植入到如从所述前表面朝向中心平面测量的平均深度D1，其中所述单晶半导体施体衬底包括：两个大体平行的主表面，其中的一者是所述单晶半导体施体衬底的所述前表面且其中的另一者是所述单晶半导体施体衬底的后表面；圆周边缘，其结合所述单晶半导体施体衬底的所述前表面及所述后表面；及所述中心平面，其在所述单晶半导体施体衬底的所述前表面及所述后表面之间；使用足以将所述单晶半导体施体衬底的温度增加到高达450℃的强度及持续时间的光照射所述单晶半导体施体衬底的所述前表面、所述后表面或所述前表面及所述后表面两者且借此形成所述单晶半导体施体衬底中的劈裂平面；及经由氧等离子体表面活化使在其中具有所述劈裂平面的所述单晶半导体施体衬底活化；将其中具有所述劈裂平面的所述单晶半导体施体衬底的活化前表面接合到载体衬底的表面以借此形成包括所述载体衬底及具有所述劈裂平面的所述单晶半导体施体衬底的经接合结构；使所述经接合结构退火；及沿着所述劈裂平面劈裂所述经接合结构以借此形成包括所述载体衬底及从所述单晶半导体施体衬底转移的单晶半导体装置层的多层结构。
附图说明
图1A及1B是适合于执行根据本发明的方法的仪器的替代性描绘。
图2是描绘根据本发明的方法处理的晶片的表面上的雾度的开始的图表。
图3A及3B描绘通过根据本发明的方法处理的晶片的原子力显微术的表面粗糙度测量。
图4是描绘根据本发明的方法处理的晶片中检测到的缺陷的减少的图表。
图5是描绘从根据本发明的方法处理的晶片所得的劈裂结构的表面上的雾度的减少的图表。
具体实施方式
本发明涉及一种制备多层结构的方法。本发明的方法实现在半导体施体结构中形成均匀劈裂平面。根据本发明的方法促进通过用光照射施体结构而在植入氢、植入氦或共同植入氢及氦的半导体施体晶片中形成薄片。在一些实施例中，使用紫外光、可见光或红外光照射施体。在一些实施例中，使用具有在从0.3微米(μM)到3微米的范围中的波长的光照射施体。通过晶格及植入期间产生的点缺陷两者吸收光子促进在短时间尺度(例如从数毫秒到高达数十秒)中形成薄片。光子吸收辅助薄片形成工艺产生具有最小内置应力的均匀分布的薄片，其促进在后续层转移工艺中形成良好界定的劈裂平面，此有利地实现具有最小缺陷率的均匀层转移。在一些实施例中，本发明提供一种适合于极其严苛的先进产品(例如全耗尽绝缘体上覆硅(FDSOI))的制造工艺。
根据本发明的方法的一些实施例，氢离子、氦离子或氢离子及氦离子的组合的植入在施体衬底中形成损害层。在一些实施例中，以光照射经植入半导体施体结构以借此形成界定围绕通过植入形成的损害层的施体结构中的劈裂平面的薄片。在一些实施例中，此后，将施体结构接合到载体结构，且经接合结构经受劈裂操作以借此将层从施体结构转移到载体结构。
常规层转移方法无法提供对薄片形成的精确控制。可在预接合退火期间或在经接合结构的退火期间形成薄片。由于炉退火工艺是相对长的工艺，因此通过空位及植入物种的扩散促进薄片形成。随着热预算增加，小部分植入物种通过向外扩散损失到环境氛围。退火期间的奥斯瓦尔德熟化工艺导致待在后续劈裂工艺中转移的层中产生不均匀应力的不均匀薄片。大型薄片的过度生长可在劈裂之前或期间破裂，此导致一系列缺陷。层转移缺陷基于根本原因及大小分类：
1.空隙。空隙的直径是约数百微米或更大。其归因于截留在接合界面处的粒子或在接合界面处由不足的接合强度以及来自植入物种的气体积累引起的腔。
2.拔出。这些缺陷的直径通常在微米范围中。形成的机制类似于空隙的机制。
3.大面积缺陷。这些缺陷的大小通常为次微米。其缺陷由产生不均匀局部应力及层破裂的薄片的不均匀形成及奥斯瓦尔德熟化工艺造成；及
4.光点缺陷。这些缺陷包含当通过垂直于晶片表面固持的窄光束光源照明晶片时可见的反射光的个别精细点。这些缺陷的大小是约纳米到微米。这些缺陷最常在薄片形成及生长的工艺中形成。
鉴于这些潜在缺陷，致使薄片形成且生长的常规退火无法产生最佳质量的转移层。与各种缺陷的性质及形成机制无关，控制接合界面的清洁度及强度以及薄片形成对减少或消除层转移缺陷是关键的。
根据本发明的方法，可通过光子辅助薄片成核及生长形成均匀劈裂平面。此方法有利地降低可能在常规方法中发生的上文陈述的缺陷的发生率。在一些实施例中，使用紫外光、可见光或红外光照射施体。根据一些实施例，具有在从0.3微米(μM)到3微米的范围中的波长的光源用于处理植入施体晶片。取决于所使用的光源，可将晶片加热到特定温度。通过晶格、自由载子及点缺陷的光子吸收促进薄片的均匀成核及生长，此在远低于如在炉退火工艺中发生的声子(热)辅助薄片形成及生长的情况的温度下发生。
由于光子辅助薄片形成工艺涉及经植入氢以及空位两者的最小长程扩散，因此经植入氢及空位有效锁定于薄片中，而无不合意的向外扩散。此光子辅助薄片形成的总体益处包含但不限于以下内容：
1.待转移的层中的薄片大小及相关联应力的均匀分布；及
2.植入物种的更有效利用，此进一步降低层转移的热预算且抑制薄片生长中的奥斯瓦尔德熟化工艺。
上述两者的组合效应引致层转移中的缺陷大体上减少。例如，迄今为止的经验结果已经展示，特定来说，光点缺陷归因于由本发明的方法实现的更好薄片形成控制而大体上减少。
I.根据本发明的方法的使用的结构
本发明中使用的衬底包含单晶半导体施体衬底及载体衬底。一般来说，单晶半导体施体衬底包括：两个大体平行的主表面，其中的一者为衬底的前表面，且其中的另一者为衬底的后表面；圆周边缘，其结合前表面及后表面；块体区，其在前表面与后表面之间；及中心平面，其在前表面与后表面之间大致等距。由于半导体晶片(例如，硅晶片)通常具有一些总厚度变化(TTV)、翘曲及弯曲，前表面上的每一点与后表面上的每一点之间的中点无法精确落在平面内。然而，实际上，TTV、翘曲及弯曲通常是轻微的，使得中心点可据称接近近似落入在前表面与后表面之间近似等距的虚构中心平面内。
在如本文描述的任何操作之前，单晶半导体施体衬底的前表面及后表面可为大体上相同的。仅为方便起见且一般来说，表面被称为“前表面”或“后表面”以区分对其执行本发明的方法的操作的表面。如贯穿本说明书描述，操作(例如，离子植入、照射、氧等离子体活化等)据称出现在衬底的前表面上。此命名惯例不排除对施体衬底的后表面执行相同的此类操作或不同操作。在一些实施例中，特定操作(例如，照射)可出现在前表面及后表面上。在本发明的内容背景中，可在载体衬底及单晶半导体施体衬底中的任一者或两者的前表面上制备一或多个绝缘层。在常规接合及晶片薄化步骤完成之后，单晶半导体施体衬底形成绝缘体上覆半导体(例如绝缘体上覆硅)复合结构的半导体装置层。
在一些实施例中，单晶半导体施体衬底包括半导体晶片。在优选实施例中，半导体晶片包括选自由硅、蓝宝石、砷化镓、氮化镓、氧化镓、氮化铝镓、磷化铟、碳化硅、硅锗、锗及其组合组成的群组的材料。本发明的单晶半导体施体衬底通常具有至少约150mm、至少约200mm、至少约300mm或至少约450mm的标称直径。晶片厚度可从约250微米变化到约1500微米，例如在约300微米与约1000微米之间，合适地在约500微米与约1000微米的范围内。在一些特定实施例中，晶片厚度可为约725微米。在一些实施例中，晶片厚度可为约775微米。
在尤其优选的实施例中，半导体晶片包括从单晶硅晶片切片的晶片，所述单晶硅晶片已经从根据常规丘克拉斯基晶体生长方法生长的单晶锭切片。此类方法以及标准硅切片、研光、蚀刻及抛光技术揭示于(例如)F.日村(F.Shimura)的半导体硅晶体技术，学术出版社(Semiconductor Silicon Crystal Technology，Academic Press)，1989年及硅化学蚀刻(Silicon Chemical Etching)，(J.格拉布迈尔(J.Grabmaier)编辑)施普林格出版社，纽约(Springer-Verlag，N.Y.)，1982年(其以引用的方式并入)。如果需要，那么可(例如)在标准SC1/SC2溶液中清洁晶片。在一些实施例中，本发明的单晶硅晶片是已经从根据常规丘克拉斯基(“Cz”)晶体生长方法生长的单晶锭切片的单晶硅晶片，通常具有至少约150mm、至少约200mm、至少约300mm或至少约450mm的标称直径。优选地，单晶硅处置晶片(例如施体晶片及载体晶片)具有不含表面缺陷(例如刮擦、大粒子等)的镜面抛光前表面亮度。晶片厚度可从约250微米变化到约1500微米，例如在约300微米与约1000微米之间，合适地在约500微米到约1000微米的范围内。在一些特定实施例中，晶片厚度可在约725微米与约800微米之间，例如在约750微米与约800微米之间。在一些实施例中，晶片厚度可为约725微米。在一些实施例中，晶片厚度可为约775微米。
在一些实施例中，单晶半导体施体衬底包括通过丘克拉斯基生长方法大体实现的浓度之间隙氧。在一些实施例中，单晶半导体施体衬底包括在约4PPMA与约18PPMA之间的浓度的氧。在一些实施例中，单晶半导体施体衬底包括在约10PPMA与约35PPMA之间的浓度的氧。在一些实施例中，单晶半导体施体衬底包括不大于约12PPMA(例如小于约10PPMA)的浓度的氧。可根据SEMI MF 1188-1105测量间隙氧。
单晶半导体施体衬底可具有可通过丘克拉斯基或浮动区方法获得的任何电阻率。因此，单晶半导体施体衬底的电阻率是基于本发明的结构的最终用途/应用的需求。因此，电阻率可从毫欧姆或更小变化到百万欧姆或更大。在一些实施例中，单晶半导体施体衬底包括p型或n型掺杂剂。适当掺杂剂包含硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)。基于处置晶片的所需电阻率选择掺杂剂浓度。在一些实施例中，单晶半导体处置衬底包括p型掺杂剂。在一些实施例中，单晶半导体施体衬底是包括p型掺杂剂(例如硼)的单晶硅晶片。在一些实施例中，单晶半导体施体衬底具有相对低的最小体电阻率，例如低于约100ohm-cm，低于约50ohm-cm，低于约1ohm-cm，低于约0.1ohm-cm，或甚至低于约0.01ohm-cm。
在一些实施例中，单晶半导体施体衬底具有相对高的最小体电阻率。高电阻率晶片一般从通过丘克拉斯基方法或浮动区方法生长的单晶锭切片。高电阻率晶片可包括电活性掺杂剂，例如硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)(一般以非常低的浓度)。Cz生长硅晶片可经受在从约600℃到约1000℃的范围中的温度的热退火，以便消去通过晶体生长期间并入的氧造成的热施体。在一些实施例中，单晶半导体施体衬底具有至少100Ohm-cm或甚至至少约500Ohm-cm(例如在约100Ohm-cm与约100,000Ohm-cm之间，或在约500Ohm-cm与约100,000Ohm-cm之间，或在约1000Ohm-cm与约100,000Ohm-cm之间，或在约500Ohm-cm与约10,000Ohm-cm之间，或在约750Ohm-cm与约10,000Ohm-cm之间，在约1000Ohm-cm与约10,000Ohm-cm之间，在约1000Ohm-cm与约6000Ohm-cm之间，在约2000Ohm-cm与约10,000Ohm-cm之间，在约3000Ohm-cm与约10,000Ohm-cm之间，或在约3000Ohm-cm与约5,000Ohm-cm之间)的最小体电阻率。所属领域中已知用于制备高电阻率晶片的方法，且此类高电阻率晶片可从商用供货商获得，例如太阳爱迪生半导体有限公司(SunEdison Semiconductor Ltd.)(密苏里州圣彼得斯(St.Peters,MO)；之前为MEMC电子材料公司(MEMC Electronic Materials,Inc.))。
单晶半导体施体衬底可包括单晶硅。单晶半导体施体衬底可具有(例如)(100)、(110)或(111)晶体定向中的任一者，且晶体定向的选择可通过结构的最终用途指定。
在一些实施例中，单晶半导体施体衬底的主表面在本发明的方法的操作之前可为未经处理的。即，单晶半导体施体衬底可经切片且抛光，但未经进一步处理以具有氧化或氮化层。在一些实施例中，单晶半导体施体衬底仅包括原生氧化硅层。在一些实施例中，单晶半导体施体衬底的主表面的一或多者可在离子植入之前氧化。在优选实施例中，前表面层(即，氢离子或氢离子及氦离子的组合通过其植入的层)在离子植入之前氧化。期望在顶部硅/BOX界面处具有热界面以保持界面密度较低。单晶半导体施体衬底不应在植入之后在高温下氧化，此可造成晶片起泡。在一些实施例中，单晶半导体施体衬底的主表面中的一或多者可在离子植入之前氮化。在优选实施例中，前表面层(即，氦离子及氢离子通过其植入的层)在离子植入之前氮化。
单晶半导体施体衬底可在炉(例如ASM A400)中热氧化。在氧化气氛中，温度可在从750℃到1100℃的范围中。氧化环境氛围可为惰性气体(例如Ar或N2及O2)的混合物。氧含量可从百分的1变化到百分的10或更高。在一些实施例中，氧化环境氛围可高达100％(“干氧化”)。在一些实施例中，环境氛围可包括惰性气体(例如Ar或N2)及氧化气体(例如O2及水蒸气)的混合物(“湿氧化”)。在示范性实施例中，施体晶片可装载于垂直炉(例如A400)中。温度用N2及O2的混合物升温到氧化温度。在预期温度下，将水蒸气引入到气流中。在已经获得预期氧化物厚度之后，关闭水蒸气及O2，且炉温降低，且从炉卸除晶片。在一些实施例中，氧化层具有在约1纳米与约5000纳米之间，例如在约1纳米与约1000纳米之间，或在约1纳米与约100纳米之间，在约1纳米与约50纳米之间的厚度。
在氧化之后，晶片清洁是可选的。如果需要，那么可(例如)在标准SC1/SC2溶液中清洁晶片。
II.离子植入
根据本发明的方法，已经蚀刻且抛光且可选地氧化的单晶半导体施体衬底(例如半导体晶片)经受离子植入以在施体衬底中形成损害层。离子植入可在商业可购得仪器中执行，例如应用材料量子II(Applied Materials Quantum II)、量子LEAP(Quantum LEAP)或量子X(Quantum X)。植入离子包含氦离子或氢离子或其组合。植入离子可包含He+、H+、H2 +或其组合。在一些实施例中，氢离子、氦离子或氢离子及氦离子的组合通过单晶半导体施体衬底的前表面植入到如从所述前表面朝向中心平面测量的平均深度D1。按足以在半导体施体衬底中形成损害层的密度及持续时间执行离子植入。植入密度可在从约1012个离子/cm2到约1017个离子/cm2的范围中，例如从约1014个离子/cm2到约1017个离子/cm2，例如从约1015个离子/cm2到约1016个离子/cm2。植入能量可在从约1keV到约3,000keV的范围中，例如从约10keV到约3,000keV。植入能量可在从约1keV到约3,000keV的范围中，例如从约5keV到约1,000keV，或从约5keV到约200keV，或从约5keV到约100keV，或从约5keV到约80keV。植入深度D1确定最终SOI结构中的单晶半导体装置层的厚度。离子可经植入到约100埃与约30,000埃之间的深度D1，例如在约200埃与约20,000埃之间，例如在约2000埃与约15,000埃之间，或在约15,000埃与约30,000埃之间。如果植入氢及氦两者，那么优选地，He植入峰值浓度应在氢植入的峰值的约+/-1000埃内，更好地在约+/-500埃内，且又更好地在氢植入的峰值的约+/-100埃内。氦植入可在氢植入之前、同时或之后发生。
在一些实施例中，可预期使单晶半导体施体衬底(例如，单晶硅施体晶片)在植入之后经历清洁。在一些优选实施例中，清洁可包含Piranha清洁，其后紧接DI水洗及SC1/SC2清洁。在一些实施例中，可预期使晶片在植入之后经历清洁。在一些优选实施例中，清洁可包含Piranha清洁，其后紧接DI水洗及SC1/SC2清洁。
III.经植入单晶半导体施体衬底的照射
根据本发明的方法，使用光照射经植入单晶半导体施体衬底以借此在通过离子植入造成的损害层处或其附近形成劈裂平面。劈裂平面包括均匀薄片，所述均匀薄片减少转移装置层上的缺陷。通过晶格、自由载子及点缺陷的光子吸收促进薄片的均匀成核及生长，此发生于远低于如在炉退火工艺中发生的声子(热)辅助薄片形成及生长的情况的温度。根据一些实施例中，单晶半导体施体衬底的前表面、后表面或前表面及后表面两者使用足以将单晶半导体施体衬底的温度增大到高达450℃的强度及持续时间的光照射且借此在单晶半导体施体衬底中形成劈裂平面。
在一些实施例中，单晶半导体施体结构经装载于快速热处理工具中。适当示范性工具是来自应用材料(Applied Materials)的RTP CenturaTM。单晶半导体施体结构(例如，单晶半导体晶片)在室温下通过机器人拾取且放置于反应器的腔室中的晶座(susceptor)(例如，涂布SiC的石墨晶座)上。见图1A，其描绘在晶片20被照射30时固持晶片20的晶座10。参考图1B，在一些工具中，晶片120在其被照射130时可通过(例如)3个支撑销100支撑且通过屏蔽环110屏蔽，如通常在许多行业快速热处理工具中使用。在一些实施例中，光为紫外光或可见光，或紫外光及可见光的组合。在一些实施例中，光为红外光或紫外光及红外光的组合，此可通过使用UV及IR灯的组合实现。一旦将晶片120放置于工具中，便开启灯。本发明的方法的适当灯包含钨丝卤素石英灯、氙弧等离子体灯及二氧化碳激光。钨丝卤素灯适用于大体高于约500纳米(0.5微米)(例如在约500纳米(0.5微米)到约2000纳米(2.0微米)之间，或在约500纳米(0.5微米)与约1500纳米(1.5微米)之间，或在约500纳米(0.5微米)到约2500纳米(2.5微米)之间)的光谱中的照射。适当灯包含来自铼合金(Rhenium Alloy)及优志旺(Ushio)的石英卤素IR灯。氙弧等离子体灯适用于大体高于约300纳米(0.3微米)(例如在约300纳米(0.3微米)与约1100纳米(1.1微米)之间)的光谱中的照射。在一些实施例中，光具有在约0.3微米与约3微米之间的波长。在一些实施例中，光具有在约0.5微米与约2微米之间的波长。
在一些实施例中，照射持续时间在约1毫秒与约5分钟之间，例如在约10秒与约5分钟之间，或在约30秒与约5分钟之间，或在约30秒与约180秒之间，或在约60秒与约120秒之间。取决于光源的类型及晶片支撑机构的热质量，相应控制处理时间。在一些实施例中，单晶半导体施体结构在照射期间(例如)在晶座上旋转。单晶半导体施体结构可按约每分钟5次旋转到约每分钟100次旋转之间的速率旋转。
在一些实施例中，照射造成晶片温度增大，所述温度增大可在晶片的表面处或其块体中测量。在一些实施例中，单晶半导体施体衬底的温度增大到约200℃与约450℃之间，例如在约250℃与约350℃之间的温度。在一些实施例中，单晶半导体施体衬底的温度增大到高达约350℃，例如在约30℃与约350℃之间，或在约200℃与约350℃之间的温度。
照射的持续时间足以增加单晶半导体施体衬底的前表面、后表面或前表面及后表面两者上的表面雾度。表面雾度的可感知增大可充当晶片照射的结束点。见(例如)图2，其描绘在照射期间当晶片温度增大时雾度的显著增大。表面雾度可由商用表面检验工具(例如科磊公司(KLA-Tencor)Surface ScanTM)脱机测量，且确定雾度改变的开始。薄片形成的开始可使用AFM测量来测量，如在图3A中展示。可因薄片成核及生长而发现高达约微米的直径及从约1nm到约5nm的范围中的高度的凸块。例如，可观察凸块侧向尺寸可在1到2微米的范围中，例如约1.6微米。高度可在从约1纳米到约5纳米的范围中，例如约4纳米。表面的均方根粗糙度可在约1纳米与约2纳米之间，例如约1.4纳米。平均表面粗糙度可在约0.1纳米与约1纳米之间，例如约0.4纳米。雾度增大达20％的开始被视为照射的结束点。当过度处理时，薄片生长到足够大以形成气泡且造成接合空隙或层转移缺陷。雾度控制被推荐为生产友好非破坏性在线监测方法。雾度增大指示劈裂平面中的均匀薄片的生长。
IV.等离子体活化
在一些实施例中，其中具有劈裂平面的离子植入及可选清洁单晶半导体施体衬底经受氧等离子体及/或氮等离子体表面活化。在一些实施例中，氧等离子体表面活化工具是商业可购得工具，例如从EV集团(EV Group)可购得的工具，例如
Figure BDA0002742563280000101
810LT低温等离子体活化系统(
Figure BDA0002742563280000102
810LT Low Temp Plasma Activation System)。离子植入及可选清洁单晶半导体施体衬底经装载于腔室中。腔室经排空且使用O2或N2回填到低于大气压的压力，以借此产生等离子体。单晶半导体施体衬底是暴露于此等离子体达预期时间，所述预期时间可在从约1秒到约120秒的范围中。执行氧或氮等离子体表面氧化以便使单晶半导体施体衬底的前表面亲水，且适于被接合到根据上文描述的方法制备的单晶半导体处置衬底。在等离子体活化之后，活化表面使用去离子水冲洗。单晶半导体施体衬底接着在接合之前旋转干燥。执行氧等离子体表面氧化以便使单晶半导体施体衬底的前表面亲水且适于接合到载体衬底。
V.晶片间接合
接着使单晶半导体施体衬底的亲水前表面层及载体衬底的亲水表面(例如，前表面)紧密接触以借此形成经接合结构。
载体衬底类似于施体衬底一般包括：两个大体平行的主表面，其中的一者为衬底的前表面且其中的另一者为衬底的后表面；圆周边缘，其结合前表面及后表面；及中心平面，其在前表面与后表面之间。在一些实施例中，载体衬底包括半导体晶片。在优选实施例中，半导体晶片包括选自由硅、蓝宝石、石英、砷化镓、碳化硅、硅锗、锗、铌酸锂(LiNbO3)、钛酸钡(BaTiO3)及其组合组成的群组的材料。在尤其优选的实施例中，半导体晶片包括从单晶硅晶片切片的晶片，所述单晶硅晶片已经从根据常规丘克拉斯基晶体生长方法生长的单晶锭切片。在一些优选实施例中，载体衬底包括硅晶片，所述硅晶片在其表面上具有氧化层。在一些优选实施例中，施体衬底的前表面及载体衬底的前表面具有大体上相同的尺寸。载体衬底还可为具有大体上不同于硅的热膨胀系数的材料。例如，载体衬底可为蓝宝石晶片或石英晶片。
在一些实施例中，载体晶片可包括多个绝缘材料层。载体晶片可包括两个绝缘层、三个绝缘层或更多。在一些实施例中，每一绝缘层可包括选自由二氧化硅、氮化硅、氮氧化硅及其任何组合组成的群组的材料。每一绝缘层可具有至少约10纳米厚，例如在约10纳米与约10,000纳米之间，在约10纳米与约5,000纳米之间，在50纳米与约500纳米之间，或在约100纳米与约400纳米之间(例如约50纳米、约75纳米、约85纳米、约100纳米、约150纳米、约175纳米、或约200纳米)的厚度。
载体衬底(例如，硅、蓝宝石或石英)可经受氧化工艺及氧等离子体活化。换句话说，单晶半导体施体衬底及载体晶片的前表面两者可经受类似于预处理且可皆含有活化氧化前表面。
由于机械接合是相对弱的，因此经接合结构经进一步退火以固化施体晶片与载体晶片之间的接合。适当工具的实例可为简单箱式炉，例如Blue M型号。在一些实施例中，经接合结构在从约300℃到约700℃，从约400℃到约600℃，例如在约400℃与约450℃之间，或甚至在约450℃与约600℃之间，或在约350℃与约450℃之间的温度下退火。增加热预算将对接合强度具有积极效应。经接合结构可在约150℃与约500℃之间，或在约150℃与约350℃之间，例如约150℃与约300℃之间的温度下，优选地在约225℃的温度下退火。这些温度范围内的热退火足以形成热活化劈裂平面。热退火可发生达从约0.5小时到约10小时，例如在约30分钟小时与约5小时之间，或在约30分钟与约3小时之间，例如约1小时或约2小时的持续时间。
在一些实施例中，退火可发生在相对高压下，例如在约0.5MPa与约200MPa之间，例如在约0.5MPa与约100MPa之间，例如在约0.5MPa与约50MPa之间，或在约0.5MPa与约10MPa之间，或在约0.5MPa与约5MPa之间。在常规接合方法中，温度可能受“自动劈裂”限制。此在植入平面处的薄片的压力超过外部均压时发生。因此，常规退火可因为自动劈裂而限于约350℃与约400℃之间的接合温度。在植入及接合之后，晶片较弱地固持在一起。但晶片之间之间隙足以防止气体穿透或逸出。弱接合可通过热处理强化，但植入期间形成的腔使用气体充填。在加热时，腔内侧的气体增压。估计，压力可达到0.2到1GPa(奇克拉新(Cherkashin)等人的《应用物理杂志》(J.Appl.Phys).118,245301(2015))，此取决于剂量。当压力超过临界值时，层分层。此被称为自动劈裂或热劈裂。其防止退火中的更高温度或更长时间。根据本发明的一些实施例，接合可发生在高压下，例如在约0.5MPa与约200MPa之间，例如在约0.5MPa与约100MPa之间，或在约0.5MPa与约50MPa之间，或在约0.5MPa与约10MPa之间，或在约0.5MPa与约5MPa之间，此借此实现高温下的接合。在常规接合退火中，处置晶片及施体晶片两者的边缘可归因于边缘下降(roll off)而变得相距甚远。在此区域中，无层转移。其被称为阶梯。增压接合预期减小此阶梯，从而将SOI层进一步向外朝向边缘延伸。机制是基于捕捉气囊被压缩且向外“拉链运动”。在活化劈裂平面的热退火之后，可劈裂经接合结构。
在热退火之后，施体衬底与载体衬底之间的接合足够强以经由在劈裂平面处劈裂经接合结构而起始层转移。劈裂可根据所属领域中已知的技术发生。在一些实施例中，经接合晶片可放置于在一个侧上附着到固定吸杯且在另一侧上通过额外吸杯附着于绞链臂上的常规劈裂台中。裂缝起始于吸杯附接附近且可移动臂围绕铰链枢转，从而劈裂晶片。劈裂移除单晶半导体施体衬底的一部分，借此在绝缘体上覆半导体复合结构上保留单晶半导体装置层。
所揭示的技术可用于其中要求在低温下实现层转移的一系列层转移应用。这些包含硅层到不同衬底(例如蓝宝石、晶体或玻璃石英或其它绝缘及半导体衬底)的层转移。如果半导体可经离子劈裂，那么技术还可用于允许其它半导体顶部层到衬底的层转移。一些实例可为GaAs、SiC、SiGe或Ge。这些应用的可应用热处理温度及时间及剂量范围此时未知。
经劈裂、多层结构可经受经设计以从表面移除薄热氧化物且清洁粒子的清洁工艺。在一些实施例中，经转移半导体装置层可通过经受将H2用作载气的水平流单晶片外延反应器中的气相HCl蚀刻工艺而达到预期厚度及平滑度。在一些实施例中，半导体装置层可具有在约10纳米与约20微米之间，在约20纳米与约3微米之间，例如在约20纳米与约2微米之间，例如在约20纳米与约1.5微米之间或在约1.5微米与约3微米之间的厚度。厚膜装置层可具有在约1.5微米与约20微米之间的装置层厚度。薄膜装置层可具有在约0.01微米与约0.20微米之间的厚度。
在一些实施例中，外延层可经沉积于转移装置层上。沉积外延层可包括与下层装置层大体上相同的电特性。或者，外延层可包括与下层装置层不同的电特性。外延层可包括选自由硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化铟镓、锗及其组合组成的群组的材料。取决于最终集成电路装置的预期性质，外延层可包括选自硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)的掺杂剂。外延层的电阻率可在1到50Ohm-cm的范围中(通常从5到25Ohm-cm)。在一些实施例中，外延层可具有在约10纳米与约20微米之间，在约20纳米与约3微米之间，例如约20纳米与约2微米之间，例如在约20纳米与约1.5微米之间或在约1.5微米与约3微米之间的厚度。
已详细描述本发明，应了解修改及变化可行而不脱离所附权利要求书中定义的本发明的范围。
提供以下非限制性实例以进一步说明本发明。
实例
实例1
在快速热处理工具(来自应用材料的RTP CenturaTM)中处理氢及氦共同植入的施体晶片。反应器中的钨丝卤素灯提供从0.5um到2um的光谱。晶片在室温下通过机器人拾取且放置于反应器的腔室中的涂布SiC的石墨晶座上，如在图1A中展示。开启灯。晶片温度因光吸收快速上升。通过灯功率及处理时间将最终温度控制到小于350℃。总照射持续时间为约120秒。
薄片生长的开始通过表面雾度的上升指示，如在图2中展示。图2描绘在通过科磊SP2测量的H2/He共同植入之后的施体晶片的表面雾度。薄片生长引发的表面形貌通过图3A、图3B及3C中展示的AFM测量确认。图3A及3B描绘通过原子力显微术对被照射到315℃的温度达120s的样本进行的表面粗糙度测量。图3A展示如图3B中指示的两个凸块的横截面。AFM用于确认如通过科磊表面扫描工具检测的表面雾度改变以及导致表面凸块的薄片形成。一些薄片已经生长到数微米的直径及4nm的高度。
经处理晶片经接合到载体衬底且经劈裂。图4中展示通过光辅助薄片形成进行的转移层的表面上的光点缺陷的改进。通过科磊SP2获得数据，且测量50nm LPD。使用相较于参考更好的受控薄片形成工艺大体上减少光点缺陷。图4展示50nm大小的表面缺陷的分布。垂直轴以百分比标记HAZE(雾度)。图4展示凭借本申请案中揭示的方法，相较于其中不涉及光子辅助薄片形成机制的参考工艺，SOI处理结束时的硅装置层的表面上存在更少缺陷计数。更少的表面缺陷导致更好质量的装置层表面。
实例2
在快速热处理工具中处理氢及氦共同植入的施体晶片。反应器中的钨丝卤素灯提供从0.5um到2um的光谱。晶片在室温下通过机器人拾取且放置于反应器的腔室中的涂布SiC的石墨晶座上，如在图1中展示。开启灯。晶片温度因光吸收快速上升。通过灯功率及处理时间将最终温度控制到230℃或300℃。总照射持续时间为约60秒。
经处理晶片经接合到载体衬底且经劈裂。图5中展示通过光辅助薄片形成进行的转移层的表面上的雾度改进(相较于参考晶片)。通过科磊SP2获得数据。经照射晶片中实现的更高温度导致转移层的表面上的更低雾度。更低雾度指示最终装置形成的更好表面结构。
鉴于上文，可见本发明的数个目标实现。由于在不脱离本发明的范围的情况下可在上文描述的过程中做出各种改变，因此含于上文描述中的所有事物希望被解释为说明性且并非限制性含义。另外，当介绍本发明或其优选实施例的元件时，冠词“一(a/an)”及“所述(the/said)”希望意味着存在一或多个元件。术语“包括”、“包含”及“具有”希望是包含性的且意味着可存在除列出元件外的额外元件。
此书面描述使用实例来揭示本发明，且还使任何所属领域的技术人员能够实践本发明(包含制作及使用任何装置或系统及执行任何并入方法)。本发明的可申请专利的范围通过权利要求书定义且可包含所属领域的技术人员想到的其它实例。如果此类其它实例具有无异于权利要求书的字面语言的结构元件，或如果此类其它实例包含与权利要求书的字面语言无大体差异的等效结构元件，那么此类其它实例希望处于权利要求书的范围内。

Claims (49)

1.一种制备单晶半导体施体衬底的方法，所述方法包括：
将氢离子、氦离子或氢离子及氦离子的组合通过所述单晶半导体施体衬底的前表面植入到如从所述前表面朝向中心平面测量的平均深度D1，其中所述单晶半导体施体衬底包括：两个大体平行的主表面，其中的一者是所述单晶半导体施体衬底的所述前表面，且其中的另一者是所述单晶半导体施体衬底的后表面；圆周边缘，其结合所述单晶半导体施体衬底的所述前表面及所述后表面；及所述中心平面，其在所述单晶半导体施体衬底的所述前表面及所述后表面之间；及
使用足以将所述单晶半导体施体衬底的温度增加到高达450℃的强度及持续时间的光来照射所述单晶半导体施体衬底的所述前表面、所述后表面或所述前表面及所述后表面两者，且借此形成所述单晶半导体施体衬底中的劈裂平面。
2.根据权利要求1所述的方法，其中所述单晶半导体施体衬底包括半导体晶片。
3.根据权利要求2所述的方法，其中所述半导体晶片包括选自由硅、蓝宝石、砷化镓、氮化镓、氧化镓、氮化铝镓、磷化铟、碳化硅、硅锗、锗及其组合组成的群组的材料。
4.根据权利要求2所述的方法，其中所述半导体晶片包括从通过丘克拉斯基方法生长的单晶硅锭切片的晶片。
5.根据权利要求1到4中任一权利要求所述的方法，其中在植入氢离子、氦离子或氢离子及氦离子的组合之前，所述单晶半导体施体衬底的所述前表面包括氧化层。
6.根据权利要求5所述的方法，其中所述氧化层具有在约1纳米与约5000纳米之间，例如在约1纳米与约1000纳米之间，或在约1纳米与约100纳米之间，或在约1纳米与约50纳米之间的厚度。
7.根据权利要求1到6中任一权利要求所述的方法，其中所述光是紫外光、可见光或紫外光及可见光的组合。
8.根据权利要求1到6中任一权利要求所述的方法，其中所述光是紫外光、红外光或红外光及可见光的组合。
9.根据权利要求1到6中任一权利要求所述的方法，其中所述光具有在约0.3微米与约3微米之间的波长。
10.根据权利要求1到6中任一权利要求所述的方法，其中所述光具有在约0.5微米与约2微米之间的波长。
11.根据权利要求1到10中任一权利要求所述的方法，其中所述照射持续时间在约1毫秒与约5分钟之间。
12.根据权利要求1到10中任一权利要求所述的方法，其中所述照射持续时间在约30秒与约5分钟之间。
13.根据权利要求1到12中任一权利要求所述的方法，其中所述单晶半导体施体衬底在照射期间被旋转。
14.根据权利要求13所述的方法，其中所述单晶半导体施体衬底按约每分钟5次旋转到约每分钟100次旋转之间的速率被旋转。
15.根据权利要求1到14中任一权利要求所述的方法，其中所述照射持续时间足以增加所述单晶半导体施体衬底的所述前表面、所述后表面或所述前表面及所述后表面两者上的表面雾度。
16.根据权利要求1到15中任一权利要求所述的方法，其中所述单晶半导体施体衬底的所述温度被增大到约200℃与约450℃之间，例如约250℃与约350℃之间的温度。
17.根据权利要求1到15中任一权利要求所述的方法，其中所述单晶半导体施体衬底的所述温度被增大到高达约350℃，例如在约30℃与约350℃之间，例如在约200℃与约350℃之间的温度。
18.根据权利要求1到17中任一权利要求所述的方法，其进一步包括经由氧等离子体表面活化来活化其中具有所述劈裂平面的所述单晶半导体施体衬底。
19.根据权利要求18所述的方法，其进一步包括将其中具有所述劈裂平面的所述单晶半导体施体衬底的活化前表面接合到载体衬底的表面，以借此形成包括所述载体衬底及具有所述劈裂平面的所述单晶半导体施体衬底的经接合结构。
20.根据权利要求19所述的方法，其中所述载体衬底是硅晶片。
21.根据权利要求20所述的方法，其中所述硅晶片包括SiO2表面层。
22.根据权利要求20所述的方法，其中所述载体衬底是蓝宝石晶片。
23.根据权利要求20所述的方法，其中所述载体衬底是石英晶片。
24.根据权利要求20所述的方法，其进一步包括使所述经接合结构退火。
25.根据权利要求20所述的方法，其中所述经接合结构是在约150℃与约500℃之间的温度下退火。
26.根据权利要求20所述的方法，其进一步包括沿着所述劈裂平面劈裂所述经接合结构，以借此形成包括所述载体衬底及从所述单晶半导体施体衬底转移的单晶半导体装置层的多层结构。
27.一种制备多层结构的方法，所述方法包括：
将氢离子、氦离子或氢离子及氦离子的组合通过单晶半导体施体衬底的前表面植入到如从所述前表面朝向中心平面测量的平均深度D1，其中所述单晶半导体施体衬底包括：两个大体平行的主表面，其中的一者是所述单晶半导体施体衬底的所述前表面，且其中的另一者是所述单晶半导体施体衬底的后表面；圆周边缘，其结合所述单晶半导体施体衬底的所述前表面及所述后表面；及所述中心平面，其在所述单晶半导体施体衬底的所述前表面及所述后表面之间；
使用足以将所述单晶半导体施体衬底的温度增加到高达450℃的强度及持续时间的光来照射所述单晶半导体施体衬底的所述前表面、所述后表面或所述前表面及所述后表面两者，且借此形成所述单晶半导体施体衬底中的劈裂平面；
经由氧等离子体表面活化来活化其中具有所述劈裂平面的所述单晶半导体施体衬底；
将在其中具有所述劈裂平面的所述单晶半导体施体衬底的活化前表面接合到载体衬底的表面，以借此形成包括所述载体衬底及具有所述劈裂平面的所述单晶半导体施体衬底的经接合结构；
使所述经接合结构退火；及
沿着所述劈裂平面劈裂所述经接合结构，以借此形成包括所述载体衬底及从所述单晶半导体施体衬底转移的单晶半导体装置层的多层结构。
28.根据权利要求27所述的方法，其中所述单晶半导体施体衬底包括半导体晶片。
29.根据权利要求28所述的方法，其中所述半导体晶片包括选自由硅、蓝宝石、砷化镓、氮化镓、氧化镓、氮化铝镓、磷化铟、碳化硅、硅锗、锗及其组合组成的群组的材料。
30.根据权利要求28所述的方法，其中所述半导体晶片包括从通过丘克拉斯基方法生长的单晶硅锭切片的晶片。
31.根据权利要求27到30中任一权利要求所述的方法，其中在植入氢离子、氦离子或氢离子及氦离子的组合之前，所述单晶半导体施体衬底的所述前表面包括氧化层。
32.根据权利要求31所述的方法，其中所述氧化层具有在约1纳米与约5000纳米之间，例如在约1纳米与约1000纳米之间，或在约1纳米与约100纳米之间，或在约1纳米与约50纳米之间的厚度。
33.根据权利要求27到32中任一权利要求所述的方法，其中所述光是紫外光、可见光或紫外光及可见光的组合。
34.根据权利要求27到32中任一权利要求所述的方法，其中所述光是紫外光、红外光或红外光及可见光的组合。
35.根据权利要求27到32中任一权利要求所述的方法，其中所述光具有在约0.3微米与约3微米之间的波长。
36.根据权利要求27到32中任一权利要求所述的方法，其中所述光具有在约0.5微米与约2微米之间的波长。
37.根据权利要求27到36中任一权利要求所述的方法，其中所述照射持续时间在约1毫秒与约5分钟之间。
38.根据权利要求27到36中任一权利要求所述的方法，其中所述照射持续时间在约30秒与约5分钟之间。
39.根据权利要求27到38中任一权利要求所述的方法，其中所述单晶半导体施体衬底在照射期间被旋转。
40.根据权利要求39所述的方法，其中所述单晶半导体施体衬底按约每分钟5次旋转到约每分钟100次旋转之间的速率被旋转。
41.根据权利要求27到40中任一权利要求所述的方法，其中所述照射持续时间足以增加所述单晶半导体施体衬底的所述前表面、所述后表面或所述前表面及所述后表面两者上的表面雾度。
42.根据权利要求27到41中任一权利要求所述的方法，其中所述单晶半导体施体衬底的所述温度被增大到约200℃与约450℃之间，例如约250℃与约350℃之间的温度。
43.根据权利要求27到41中任一权利要求所述的方法，其中所述单晶半导体施体衬底的所述温度被增大到高达约350℃，例如在约30℃与约350℃之间，例如在约200℃与约350℃之间的温度。
44.根据权利要求27到43中任一权利要求所述的方法，其中所述载体衬底是硅晶片。
45.根据权利要求44所述的方法，其中所述硅晶片包括SiO2表面层。
46.根据权利要求27到43中任一权利要求所述的方法，其中所述载体衬底是蓝宝石晶片。
47.根据权利要求27到43中任一权利要求所述的方法，其中所述载体衬底是石英晶片。
48.根据权利要求27到43中任一权利要求所述的方法，其进一步包括使所述经接合结构退火。
49.根据权利要求27到48中任一权利要求所述的方法，其中所述经接合结构是在约150℃与约500℃之间的温度下退火。
CN201980028401.9A 2018-04-27 2019-04-05 促进从半导体施体衬底的层转移的光辅助薄片形成 Pending CN112655083A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862663357P 2018-04-27 2018-04-27
US62/663,357 2018-04-27
PCT/US2019/026123 WO2019209492A1 (en) 2018-04-27 2019-04-05 Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate

Publications (1)

Publication Number Publication Date
CN112655083A true CN112655083A (zh) 2021-04-13

Family

ID=66286998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980028401.9A Pending CN112655083A (zh) 2018-04-27 2019-04-05 促进从半导体施体衬底的层转移的光辅助薄片形成

Country Status (8)

Country Link
US (1) US11173697B2 (zh)
EP (1) EP3785293B1 (zh)
JP (1) JP7160943B2 (zh)
KR (1) KR102562239B1 (zh)
CN (1) CN112655083A (zh)
SG (1) SG11202009989YA (zh)
TW (1) TWI785234B (zh)
WO (1) WO2019209492A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183635A (zh) * 1996-11-15 1998-06-03 佳能株式会社 半导体产品的制造工艺
CN101454875A (zh) * 2006-05-31 2009-06-10 康宁股份有限公司 使用辐照退火制造的绝缘体上半导体结构
EP2437281A1 (en) * 2009-05-29 2012-04-04 Shin-Etsu Chemical Co., Ltd. Sos substrate having low surface defect density
KR20130083429A (ko) * 2010-06-24 2013-07-22 소이텍 주입 및 조사에 의해 기판을 제조하는 방법
US20150200129A1 (en) * 2012-07-25 2015-07-16 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate
WO2017087393A1 (en) * 2015-11-20 2017-05-26 Sunedison Semiconductor Limited Manufacturing method of smoothing a semiconductor surface
CN107533953A (zh) * 2015-03-03 2018-01-02 太阳能爱迪生半导体有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP4228419B2 (ja) * 1998-07-29 2009-02-25 信越半導体株式会社 Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
EP1624482B1 (en) 1998-09-02 2009-07-29 MEMC Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6346459B1 (en) 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
JP2004193490A (ja) * 2002-12-13 2004-07-08 Seiko Epson Corp レーザー照射装置、レーザーの照射方法、及び半導体装置の製造方法
KR100531552B1 (ko) 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
WO2005031842A2 (en) 2003-09-26 2005-04-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP2005223293A (ja) 2004-02-09 2005-08-18 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理方法およびシリコンウェーハ
JP4794137B2 (ja) 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
DE102005028202B4 (de) 2005-06-17 2010-04-15 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2898431B1 (fr) 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
JP2008016652A (ja) 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
US7575988B2 (en) 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
JP2008244435A (ja) * 2007-01-29 2008-10-09 Silicon Genesis Corp 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
JP5167654B2 (ja) 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US7915706B1 (en) 2007-07-09 2011-03-29 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate using passivation
US20090033110A1 (en) 2007-07-30 2009-02-05 John Chris Fragale Device for carrying bags without the use of hands
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
US9257328B2 (en) 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
JP2009177194A (ja) 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
KR101794182B1 (ko) 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US8367519B2 (en) 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
CN102714228A (zh) 2010-01-18 2012-10-03 应用材料公司 制造具有高转换效率的薄膜太阳能电池
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
KR101145074B1 (ko) * 2010-07-02 2012-05-11 이상윤 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
JP5439305B2 (ja) 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
US9433753B2 (en) 2010-07-16 2016-09-06 Barbara R. Holliday Medical tubing stabilizer
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5688709B2 (ja) * 2010-09-24 2015-03-25 国立大学法人東京農工大学 薄膜半導体基板の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
KR101913322B1 (ko) 2010-12-24 2018-10-30 퀄컴 인코포레이티드 반도체 소자들을 위한 트랩 리치 층
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
US20120235283A1 (en) 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
JP6650463B2 (ja) * 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US10304739B2 (en) * 2015-01-16 2019-05-28 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6757953B2 (ja) * 2016-08-09 2020-09-23 学校法人 名古屋電気学園 表面加工方法、構造体の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183635A (zh) * 1996-11-15 1998-06-03 佳能株式会社 半导体产品的制造工艺
CN101454875A (zh) * 2006-05-31 2009-06-10 康宁股份有限公司 使用辐照退火制造的绝缘体上半导体结构
EP2437281A1 (en) * 2009-05-29 2012-04-04 Shin-Etsu Chemical Co., Ltd. Sos substrate having low surface defect density
US20120119323A1 (en) * 2009-05-29 2012-05-17 Shin-Etsu Chemical Co., Ltd. Sos substrate having low surface defect density
KR20130083429A (ko) * 2010-06-24 2013-07-22 소이텍 주입 및 조사에 의해 기판을 제조하는 방법
US20150200129A1 (en) * 2012-07-25 2015-07-16 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate
CN107533953A (zh) * 2015-03-03 2018-01-02 太阳能爱迪生半导体有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
WO2017087393A1 (en) * 2015-11-20 2017-05-26 Sunedison Semiconductor Limited Manufacturing method of smoothing a semiconductor surface

Also Published As

Publication number Publication date
SG11202009989YA (en) 2020-11-27
WO2019209492A1 (en) 2019-10-31
EP3785293A1 (en) 2021-03-03
US20190329542A1 (en) 2019-10-31
KR102562239B1 (ko) 2023-07-31
EP3785293B1 (en) 2023-06-07
TW201946160A (zh) 2019-12-01
US11173697B2 (en) 2021-11-16
TWI785234B (zh) 2022-12-01
JP7160943B2 (ja) 2022-10-25
KR20210018792A (ko) 2021-02-18
JP2021522682A (ja) 2021-08-30

Similar Documents

Publication Publication Date Title
CN110178211B (zh) 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
CN110352484B (zh) 高电阻率绝缘体上硅结构及其制造方法
US20130089968A1 (en) Method for finishing silicon on insulator substrates
US9209069B2 (en) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
JP7351987B2 (ja) シリコン箔層の移転方法
TWI785234B (zh) 製備多層半導體元件之方法
US10796946B2 (en) Method of manufacture of a semiconductor on insulator structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination