JP5117588B2 - 窒化物半導体結晶層の製造方法 - Google Patents

窒化物半導体結晶層の製造方法 Download PDF

Info

Publication number
JP5117588B2
JP5117588B2 JP2011039407A JP2011039407A JP5117588B2 JP 5117588 B2 JP5117588 B2 JP 5117588B2 JP 2011039407 A JP2011039407 A JP 2011039407A JP 2011039407 A JP2011039407 A JP 2011039407A JP 5117588 B2 JP5117588 B2 JP 5117588B2
Authority
JP
Japan
Prior art keywords
crystal layer
nitride semiconductor
layer
silicon
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011039407A
Other languages
English (en)
Other versions
JP2012076984A (ja
Inventor
直治 杉山
倫也 塩田
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011039407A priority Critical patent/JP5117588B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to TW100106735A priority patent/TWI447959B/zh
Priority to US13/037,582 priority patent/US8476151B2/en
Priority to EP11156399A priority patent/EP2426701A1/en
Priority to CN201110049525.0A priority patent/CN102403201B/zh
Priority to KR1020110018626A priority patent/KR101144466B1/ko
Publication of JP2012076984A publication Critical patent/JP2012076984A/ja
Application granted granted Critical
Publication of JP5117588B2 publication Critical patent/JP5117588B2/ja
Priority to US13/775,794 priority patent/US8790999B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明の実施形態は、窒化物半導体結晶層の製造方法に関する。
化合物半導体は高周波素子で代表される高速電子デバイス、発光・受光素子で代表される光デバイスなどさまざまな分野で利用されており、高性能な素子が実用化されている。 しかしながら一般に高品質なデバイスを作成するためには高品質な基板結晶を用意する必要があるが、化合物半導体の結晶基板はそのサイズが代表的な半導体基板であるシリコンと比べると口径が小さく、半導体プロセスとしては量産性に乏しいのが実情である。そのため、安価で大口径の結晶基板が供給されているシリコン結晶上への化合物半導体薄膜結晶の形成技術には強い要求がある。
特開平１０−３２１５３５号公報
本発明の実施形態は、より良質な窒化物半導体結晶層を製造する方法を提供する。
本発明の実施形態によれば、窒化物半導体結晶層の製造方法は、基体の上に設けられ、表面が水素終端処理されたシリコン結晶層を用意する工程と、前記シリコン結晶層の上に、窒化物半導体結晶層を形成する工程であって、前記シリコン結晶層の上に、前記窒化物半導体結晶層のうちの第１の部分を第１の温度で形成し、前記第１の部分の上に、前記窒化物半導体結晶層のうちの第２の部分を前記第１の温度よりも高い第２の温度において形成することを含む前記窒化物半導体結晶層を形成する工程と、を備える。前記基体は、シリコン基板と、前記シリコン基板の上に設けられたシリコン酸化膜と、を有する。前記窒化物半導体結晶層は、１マイクロメートル以上の第１の厚さを有する。前記シリコン結晶層は、前記窒化物半導体結晶層の形成の前には２０ナノメートル以下の第２の厚さを有している。前記シリコン結晶層を前記窒化物半導体結晶層に取り込ませて前記シリコン結晶層を消失させ、前記シリコン基板と、前記シリコン基板の上に設けられた前記シリコン酸化膜と、前記シリコン酸化膜の上に設けられ前記シリコン結晶層に含まれていたシリコンが導入された前記窒化物半導体結晶層と、を含む構造を形成する。
第１の実施形態に係る窒化物半導体結晶層の製造方法を例示する模式断面図である。 第１の実施形態に係る窒化物半導体結晶層の製造方法を例示するフローチャート図である。 第１の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。 第１の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。 第１の実施形態に係る窒化物半導体結晶層の製造方法で製造される半導体装置の構成を例示する断面模式図である。 第２の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。 第２の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。 第３の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。 第３の実施形態に係る窒化物半導体結晶層の製造方法を示す模式図である。 第３の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。 第１の実施形態に係る窒化物半導体結晶層の製造方法の途中における結晶層の状態を示す電子顕微鏡写真像である。 第１の実施形態に係る窒化物半導体結晶層の製造方法の途中における結晶層の状態を示す電子顕微鏡写真像である。 第１の実施形態に係る窒化物半導体結晶層の製造方法の途中における結晶層の状態を示すグラフ図である。 第１の実施形態に係る窒化物半導体結晶層の製造方法による結晶層の状態を示す電子顕微鏡写真像である。 参考例の窒化物半導体結晶層の製造方法による結晶層の状態を示す電子顕微鏡写真像である。 図１６（ａ）〜図１６（ｄ）は、窒化物半導体結晶層の特性を例示する分析結果を示す像である。 図１７（ａ）及び図１７（ｂ）は、第１の実施形態に係る窒化物半導体結晶層の製造方法による結晶層の分析結果を示す図である。 図１８（ａ）及び図１８（ｂ）は、参考例の結晶層の分析結果を示す図である。
例えば、実施形態の窒化物半導体結晶層の製造方法は、基体の上にシリコン結晶層を積層した構造の上に前記シリコン結晶層の厚さより厚い窒化物半導体結晶層を積層する窒化物半導体結晶層の製造方法である。本製造方法は、前記シリコン結晶層の一部または全部が前記窒化物半導体結晶層に取り込まれることにより前記シリコン結晶層の厚さを薄くさせる。
例えば、実施形態の窒化物半導体結晶層の製造方法は、基体の上に積層された中間層の上に形成された結晶層の上に、窒化物半導体結晶層を積層する窒化物半導体結晶層の製造方法である。本製造方法は、前記結晶層の一部または全部が前記窒化物半導体結晶層に取り込まれることにより前記結晶層の厚さを薄くさせる。
以下、図面を参照しつつ、本実施の形態について説明する。
（第１の実施形態）
図１は、第１の実施形態に係る窒化物半導体結晶層の製造方法を例示する模式断面図である。
図２は、第１の実施形態に係る窒化物半導体結晶層の製造方法を例示するフローチャート図である。
本実施形態は、基体２０の上に厚さ５０ｎｍ以下のシリコン結晶層４０を積層した構造を用意し、前記構造の上にシリコン結晶層４０の厚さより厚い窒化物半導体結晶層５０を積層する窒化物半導体結晶層の製造方法である。
本実施形態では、窒化物半導体結晶層５０を形成し（ステップＳ１１０）、この窒化物半導体結晶層５０の形成後に、シリコン結晶層４０の一部または全部が窒化物半導体結晶層５０と反応し、ガリウム原子とシリコン原子の相互拡散が起こり、シリコン原子が窒化物半導体結晶中に取り込まれることにより、シリコン結晶層４０の厚さを薄くさせる（ステップＳ１２０）。
本実施形態では、極薄でかつその格子が面内方向に拡張されたシリコン結晶層４０を挟み、基体２０上に窒化物半導体結晶層５０が積層された構造を提供する。基体２０と、窒化物半導体結晶層５０との間にIII族金属原子（３族金属原子）との反応性の低い中間層３０が設けられていてもよい。
また、本実施形態では、上記積層構造を実現するために、均質な厚さの極薄のシリコン結晶層４０を基体２０上に用意し、該極薄のシリコン結晶層４０上に窒化物半導体結晶層５０を該極薄のシリコン結晶層４０より厚く積層する方法を提供する。
具体的には、極薄のシリコン結晶層４０の厚さを５０ｎｍ以下、さらに望ましくは２０ｎｍ以下とする。
一方、厚さ５００μｍ以上１０００μｍ以下のシリコン結晶基板上に直接窒化物半導体結晶層をエピタキシャル成長する参考例の方法では、窒化物半導体結晶層の厚さが増すにつれ、該窒化物半導体結晶とシリコン結晶の間の格子不整合に起因した応力ひずみが増加し、やがてその応力を緩和するために窒化物半導体結晶側に転位を導入することにより塑性変形が起こり、蓄積された応力が緩和される。結果として、シリコン結晶基板上に形成した窒化物半導体結晶層には、１×１０８（個・ｃｍ−２）程度の大量の転位が残存する。
一方、本実施形態のように極薄のシリコン結晶層４０を用意し、その上に極薄のシリコン結晶層４０の膜厚より厚い窒化物半導体結晶層５０を成長させた際には、窒化物半導体結晶層の成長厚さに伴う応力ひずみは、下地の極薄のシリコン結晶層４０側に転位４０ｔが導入されることにより緩和させることができる。
すなわち、下地のシリコン結晶層４０の厚さがエピタキシャル成長をする窒化物半導体結晶層５０の厚さより十分厚い場合、下地側に転位導入を伴う塑性変形を発生させることは困難であるが、下地のシリコン結晶層４０の膜厚が窒化物半導体結晶層５０の厚さより十分薄い場合には、下地のシリコン結晶層４０側に転位発生を伴う塑性変形を起こすことが容易となる。
また、本実施形態においては、基体２０の上に直接、あるいは基体２０の結晶情報を引き継がない中間層３０を挟んだ上に、膜厚が均一な極薄のシリコン結晶層４０を積層した構造を用意する。該極薄のシリコン結晶層４０上に窒化物半導体結晶層５０をエピタキシャル成長するため、該極薄のシリコン結晶層４０側に再現性よく転位４０ｔの導入に伴う塑性変形をもたらすことが可能になる。
一方、窒化物半導体結晶層５０のエピタキシャル成長を行う下地のシリコン結晶層４０が不均一で、部分的に厚い箇所があると、下地側に転位の発生を伴う塑性変形による応力緩和を引き起こすことができずに、上部に積層した窒化物半導体結晶層５０側に転位発生を伴う塑性変形が発生してしまう。これにより、窒化物半導体結晶層５０の転位密度低減の効果が十分に得られなくなる。
また、本実施形態で示す極薄のシリコン結晶層４０は、該極薄のシリコン結晶層４０とは結晶情報が異なる基体２０上に形成される。例えば、基体２０としての石英ガラス基板上に極薄のシリコン結晶層４０を積層した構造などが挙げられる。
また、電子素子の構造形成プロセスにおいて広く使われている大面積のシリコン結晶基板（シリコン基板）を基体２０として用いる場合は、シリコン結晶基板上に中間層３０を挟み極薄のシリコン結晶層４０を積層する。
具体的には、中間層３０として、シリコン酸化膜（ＳｉＯ２）を用いることがひとつの例である。例えば、シリコン基板結晶上に、ＳｉＯ２層を挟み、薄膜Ｓｉ結晶層を積層した構造は、ＳＯＩ（Silicon on Insulator）構造として知られており、工業的にも質の高いものが供給されている。
また、一般に集積回路などの電子素子向けに供給されているＳＯＩ基板のＳＯＩ層の厚さは、１００ｎｍ以上１μｍ以下程度であることが多い。ただし、その表面を熱酸化することによりＳＯＩ層の厚さを高い精度で薄膜化することは容易である。
さらに、本実施形態において、極薄のシリコン結晶層４０を直接支持する下地層は、必ずしも石英ガラスやＳｉＯ２層である必要はなく、また必ずしも非晶質層でなく、結晶層であってもよい。すなわち、シリコン結晶層４０の下地層は、極薄のシリコン結晶層４０に対して結晶情報を共有していない材料であればよい。
ただし、下地層は、後述のようにガリウム（Ｇａ）、インジウム（Ｉｎ）などのIII族元素に対して反応性が低いこと、また１０００℃程度の熱プロセスに対して安定であることが要求される。
また、本実施形態では、ガリウム（Ｇａ）、インジウム（Ｉｎ）などのIII族元素に対して反応性が低い基体２０、あるいは中間層３０の上に極薄のシリコン結晶層４０を積層して、窒化物半導体結晶層５０のエピタキシャル成長を行う。このため、III族元素によるシリコン結晶層４０の侵食（melt back etching）が限定的となる。
すなわち、本実施形態によれば、極薄のシリコン結晶層４０の厚さが５０ｎｍ以下であるため、該極薄のシリコン結晶層４０上に低温で窒化物半導体結晶層５０を積層後、高温でのプロセスを行った場合でもIII族元素により侵食を受ける領域は最大でも極薄のシリコン結晶層４０の厚さ（５０ｎｍ）以下にとどまる。
本実施形態では、基体２０上に中間層３０を挟み極薄のシリコン結晶層４０を積層した上に窒化物半導体結晶層５０をエピタキシャル成長した場合において、極薄のシリコン結晶層４０を構成するシリコン原子の一部または全部が窒化物半導体結晶層５０と反応し、ガリウム原子とシリコン原子の相互拡散が起こり、シリコン原子が窒化物半導体結晶中に取り込まれることにより、極薄のシリコン結晶層４０の膜厚は窒化物半導体結晶層５０の成長前と比べさらに薄くなるか、あるいは極薄のシリコン結晶層４０は消失してしまう。しかし、窒化物半導体結晶層５０に拡散するシリコン原子の総量は限定的であり、窒化物半導体結晶層５０の伝導型制御に与える影響を低減することが可能になる。
さらに、該窒化物半導体結晶層５０の厚さが極薄のシリコン結晶層４０の厚さより十分に厚い場合（具体的には１μｍ以上の場合）、実質的に出来上がった積層構造は基体２０／中間層３０／窒化物半導体結晶層５０の３層構造とみなせる。
ここで基体２０をシリコン結晶基板、中間層３０をＳｉＯ２層とした場合はシリコン結晶基板／ＳｉＯ２層／窒化物半導体結晶層５０の３層構造となり、参考例の方法でシリコン基板結晶上に窒化物半導体結晶層を積層した場合と比べて、両結晶層の間にＳｉＯ２層を挿入した構造になる。参考例においては、シリコン結晶基板上に窒化物半導体結晶層を積層した後に、両者の熱膨張係数の差に起因して、温度降下時にクラックが発生することが課題であったが、本実施形態によれば、熱膨張係数の小さいＳｉＯ２層を、比較的熱膨張係数の大きいシリコン基板層と、さらに熱膨張係数の大きい窒化物半導体（窒化ガリウム）層ではさむ構造となっている。
また、積層構造の具体的な厚さとして本実施形態においては、シリコン結晶基板（４００μｍ以上１０００μｍ以下）、ＳｉＯ２層（１００ｎｍ以上１０００ｎｍ以下）、窒化物半導体結晶層（１μｍ以上１０μｍ以下）としている。これにより、窒化物半導体結晶層の形成後の降温過程における熱膨張係数の差に起因する収縮を、熱収縮量の小さいＳｉＯ２層を挟みバランスさせることにより、シリコン結晶基板／窒化物半導体結晶層の２層構造で生ずる反り、およびそれに伴うクラックの発生を回避することができる。
次に、第１の実施形態をより具体的に説明する。
図３（ａ）、図３（ｂ）、図４（ａ）及び図４（ｂ）は、第１の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。
図３（ａ）に示すように、基板としてＳＯＩ（Silicon on Insulator）構造の基板８０を用意する。基体基板結晶である基体２０の厚さは６５０μｍ、埋め込み酸化膜層である中間層３０の厚さは２００ｎｍ、上部極薄のシリコン結晶層（ＳＯＩ層）４０の厚さは１０ｎｍである。表面のＳＯＩ層の結晶面方位は（１１１）面である。基体２０の結晶方位はいずれでも本質的には問題ない。本実施例では基体２０の結晶方位を（１００）面としている。基体２０であるシリコン結晶は多結晶でも問題ない。さらには、基板８０は石英基板に極薄のシリコン結晶層４０を貼り付けた構造でもかまわない。
ここで極薄のシリコン結晶層（ＳＯＩ層）４０の厚さが厚い場合には熱酸化により表面層を酸化し、シリコン結晶層（ＳＯＩ層）４０を薄層化することで１０ｎｍの厚さの極薄層を得ることができる。熱酸化後の表面酸化膜は弗酸処理により容易に除去することが可能である。また、表面に熱酸化膜がついていない場合でも、基板表面に水素終端処理を施すために、試料基板を濃度１％程度の希弗酸溶液により約１分程度の処理を行う。この処理によりシリコン結晶層（ＳＯＩ層）４０は水素で終端された表面構造となり、はっ水性の表面となる。
続いて、図３（ｂ）に示すように、表面が水素終端処理された極薄ＳＯＩ層基板上に窒化物半導体結晶層５０ａ（窒化ガリウム結晶層）を薄膜結晶成長（エピタキシャル成長）する。試料基板である基板８０をＭＯＣＶＤ（有機金属を用いた気相成長法）装置に導入し、基板温度を５００℃まで昇温し、ＴＭＧ(トリメチルガリウム)およびＮＨ３（アンモニア）を原料として２０ｎｍの窒化物半導体結晶層５０ａを形成する。
次に、図４（ａ）に示すように、基板８０の温度を１０８０℃に昇温する。このとき窒化物半導体結晶層５０ａと極薄のシリコン結晶層４０との間の格子不整合に起因する応力より極薄のシリコン結晶層４０側に転位４０ｔが導入され、塑性変形が生ずる。また、窒化物半導体結晶層５０ａに加えられていた応力ひずみは極薄のシリコン結晶層４０の塑性変形により開放される。この段階の様子が図４（ａ）に模式的に示されている。
図４（ｂ）に示すように、さらに引き続き、１０８０℃において、ＴＭＧ（トリメチルガリウム）およびＮＨ３（アンモニア）を原料として２μｍの窒化物半導体結晶層５０ｂ（窒化ガリウム結晶層）を形成する。
さらにこの段階で、極薄のシリコン結晶層４０を構成するシリコン原子の一部または全部が窒化物半導体結晶層５０と反応し、ガリウム原子とシリコン原子の相互拡散が起こり、シリコン原子が窒化物半導体結晶中に取り込まれることにより、極薄のシリコン結晶層４０の膜厚は窒化物半導体結晶層５０の成長前と比べさらに薄くなるか、あるいは極薄のシリコン結晶層４０は消失してしまう。
また先に、低温で形成した窒化物半導体結晶層５０ａが１０８０℃への昇温時に格子緩和することを示したが、この段階で窒化物半導体結晶層５０ａが完全に緩和しておらず、一部ひずみが残存していた場合でも、２μｍの窒化物半導体結晶層５０ｂを高温で成長する段階では完全に格子緩和した窒化物半導体結晶層５０ａが得られる。
ＬＥＤ（発光ダイオード）に代表される光半導体素子を作成する場合には、該窒化物半導体結晶層５０の上にＩｎＧａＮなどの発光層を積層すればよい（後述）。また、発光層を光らせるための電流注入をするために、窒化物半導体結晶層５０に、ｎ形（Ｓｉ）およびｐ形（Ｍｇ）などのドーピングをすることも可能である。通常、下地基板側にｎ形層を作成するために、前記の１０８０℃における窒化ガリウム成長時にドーピングを行い、シリコン原子を１×１０１８（ａｔｏｍｓ・ｃｍ−３）程度添加することも可能である。ただし、本実施例のように極薄のシリコン結晶層４０上に窒化物半導体結晶層５０を形成した場合は窒化物半導体結晶層５０中のガリウム原子とシリコン結晶が反応し、シリコン原子が窒化物半導体結晶層５０中に拡散する。
具体的には極薄のシリコン結晶層４０に接した窒化ガリウム結晶層（成長層の下部）の５００ｎｍでは、１×１０１９（ａｔｏｍｓ・ｃｍ−３）以上、１×１０２０（ａｔｏｍｓ・ｃｍ−３）以下の濃度のシリコン原子が、成長中にモノシランガスを導入するドーピングをしなくとも含まれる。したがって、極薄のシリコン結晶層４０の厚さは窒化物半導体結晶層５０の形成後に薄くなるか、そのすべてが消失している。なお基板として極薄ＳＯＩ層ではなく、通常のシリコン結晶基板を用いた場合はさらに大量のシリコン原子が窒化物半導体結晶層５０中全域にまでに拡散し、成長層下部ではシリコンと窒化ガリウムの混晶近い形態となってしまう。
本実施例では窒化物半導体結晶層５０の薄膜結晶成長の手法として有機金属を用いた気相成長法（ＭＯＣＶＤ法）をあげているが、一般に窒化物半導体結晶成長に用いられている薄膜結晶成長法である分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）やＨＶＰＥ法（Hydride Vapor Phase Epitaxy）などいずれの方法を用いてもかまわない。
ところで、一般に化合物半導体結晶はその格子定数がシリコン結晶とは異なるため、シリコン基板結晶上に化合物半導体結晶を形成することには困難を伴う。たとえばシリコン結晶とＧａＡｓ結晶では格子定数が約４％異なるため、シリコン基板上にＧａＡｓ結晶をエピタキシャル成長した場合、ＧａＡｓ結晶内部で転位の発生を伴い格子緩和をするため高い品質のＧａＡｓ結晶を得ることはできない。
また近年、発光素子材料として注目を浴びている窒化物半導体結晶ではシリコン結晶で通常とりうる立方晶の結晶形態とは異なる六方晶の結晶を用いることが多く、その格子定数の差はさらに大きくなる。また、窒化物半導体結晶とシリコン結晶との熱膨張率の差も大きいため、昇温／降温などの熱プロセスを経るたびにクラックが発生することが課題とされている。
これらの問題を解決するために、シリコン基板上に脆弱なシリコン結晶層を挟み薄膜シリコン層を用意した上で、格子不整合のある化合物半導体結晶層を形成する手法などが提案されている。具体的には、参考例において、シリコン基板上部に多孔質シリコン層を形成した後、表面に平坦で連続な極薄層を形成した後に化合物半導体層をエピタキシャル成長する手法が開示されている。
ここでは、シリコンとの格子不整合等や熱膨張係数の差異等により導入される結晶欠陥は極薄シリコン層にのみ導入されるとしている。ただしこの方法では多孔質層の多孔度が高い条件下（多孔質層の中で空孔部分の占める割合が高い場合）では表面に平坦な極薄層を形成することは困難であり、一方、参考例で開示されているように、多孔度が２０％と低い条件では、表面に平坦な極薄層を作成したとしても、その面積の８０％は下地にシリコン結晶部がつながっており、真の極薄部分は２０％にとどまる。そのため積層する化合物半導体結晶層との格子不整合に起因するひずみを吸収するための欠陥を導入するという目的に対しては再現性の点で課題が残る。
また、別の参考例ではシリコン基板上部に形成した多孔質層に直接窒化物半導体結晶層をエピタキシャル成長する方法を提案しており、基板と窒化物系半導体との間の格子不整合によるひずみや熱膨張係数の差によるひずみを多孔質層に吸収させることができるとしている。しかしながらこの方法では化合物半導体結晶層を成長する下地は平坦ではなく、結晶成長は多孔質層表面に不連続に露出している各突起部より始まるため、成長開始直後は独立した結晶が形成されやがて横方向で結合される。この際、下地であるシリコン結晶と薄膜成長を行った化合物半導体結晶は格子定数だけでなく結晶形態も異なり、独立に成長を開始した各結晶の結合では不連続が生じ欠陥が発生することが問題となる。
このほかに窒化物半導体結晶をシリコン結晶上に形成する際の課題として、さらに別の参考例においてはＧａＮ結晶によるシリコン結晶部の侵食があげられる。すなわちシリコン結晶上に堆積したＧａＮ結晶より、高温時に窒素が昇華しＧａ原子が析出した後シリコン結晶部を侵食してしまい、界面部分に空洞を発生させてしまうことが問題となっている。さらには侵食されたシリコン結晶部から析出したシリコン原子は上部のＧａＮ結晶へ拡散し、高濃度のｎ形不純物となってしまい、伝導タイプの制御性が劣化することも問題となっている。
このように、参考例においてシリコン基板上に化合物半導体結晶、とりわけ窒化物半導体結晶を積層する際にはさまざまな課題が挙げられている。
これに対し、本実施形態では、下地シリコン基板結晶と格子定数の大きく異なる化合物半導体結晶層、特に窒化物半導体結晶層を形成するに当たり、格子不整合に起因する転位が該窒化物半導体結晶側に導入されることを抑制し、良質な結晶層を得るための構造を提供し、またその手法を提供している。
また、本実施形態では、シリコン基板上に窒化物半導体結晶層を積層する際に、III族原子によりシリコン結晶が侵食され、また浸食を受けた部分のシリコン原子が大量に窒化物半導体層へ拡散し伝導タイプの制御が困難になる問題を抑制するための構造を提供し、さらにはその手法を提供している。
さらに本実施形態では、シリコン基板上に窒化物半導体結晶層を積層する際に、両者の熱膨張係数の差に起因して、高温における薄膜成長終了後の温度降下時に発生するクラックの密度を低減するための構造を提供し、さらにはその手法を提供している。
本実施形態によれば、下地の結晶情報を引き継がない均質な厚さの極薄のシリコン結晶層４０上に窒化物半導体結晶層５０を該極薄のシリコン結晶層４０より厚く積層することにより、格子不整合に起因する転位４０ｔを該極薄のシリコン結晶層４０側に発生させ、窒化物半導体結晶層５０に導入される転位４０ｔを低減することが可能となる。
また、本実施形態においては、III族元素との反応性の低い下地基体あるいは、下地基体上に挿入されたIII族元素との反応性の低い中間層３０を挟み積層された極薄のシリコン結晶層４０上に窒化物半導体結晶層５０を該極薄のシリコン結晶層４０より厚く積層する。これにより、窒化物半導体結晶層５０によりシリコン結晶部が侵食を受けた場合でも、その侵食量を限定的にし、窒化物半導体結晶層５０側に拡散するシリコン原子の量を抑制し、窒化物半導体結晶層５０の伝導タイプ制御の問題を回避することが可能となる。
本実施形態においては、シリコン結晶からなる基体２０上にＳｉＯ２層からなる中間層３０を挟み極薄のシリコン結晶層４０を積層した上に窒化物半導体結晶層５０をエピタキシャル成長した場合において、熱膨張係数の小さいＳｉＯ２層を、比較的熱膨張係数の大きいシリコン基板層と、さらに熱膨張係数の大きい窒化物半導体（窒化ガリウム）層で挟む３層構造を形成している。これにより、窒化物半導体結晶層５０の形成後の降温過程における熱膨張係数の差に起因する収縮を、熱収縮量の小さいＳｉＯ２層を挟みバランスさせることにより、シリコン基板／窒化物半導体結晶層の２層構造で生ずる反り、およびそれに伴うクラックの発生を回避することができる。
次に、第１の実施形態に係る窒化物半導体結晶層５０を用いて製造される半導体装置の構成を説明する。
図５（ａ）及び図５（ｂ）は、第１の実施形態に係る窒化物半導体結晶層の製造方法で製造される半導体装置の構成を例示する断面模式図である。
先ず、図５（ａ）及び図５（ｂ）により、本実施形態に係る窒化物半導体結晶層の製造方法で製造される半導体装置の例について説明する。ここでは、半導体装置として、窒化ガリウム（ＧａＮ）系ＨＥＭＴ（High Electron Mobility Transistor）と、窒化ガリウム系ＬＥＤ（Light Emitting Diode）と、を例示する。
図５（ａ）に表したように、半導体装置１００はＧａＮ系ＨＥＭＴである。半導体装置１００おいては、窒化物半導体結晶層５０の上に、半導体積層体１５０が設けられている。すなわち、例えば、半導体装置１００は、窒化物半導体結晶層５０の上にバッファ層１０２を介して設けられた第１半導体層１０３と、第１半導体層１０３よりもバンドギャップが大きい第２半導体層１０４と、を備える。第１半導体層１０３は、チャネル層であり、第２半導体層１０４は、バリア層である。第１半導体層１０３と第２半導体層１０４とは、ヘテロ接合をしている。バッファ層１０２、第１半導体層１０３及び第２半導体層１０４は、この順で窒化物半導体結晶層５０の上にエピタキシャル成長されている。
第１半導体層１０３は、例えば不純物を含まないアンドープのＡｌαＧａ１−αＮ（０≦α≦１）を含む。第２半導体層１０４は、例えばアンドープまたはｎ形のＡｌβＧａ１−βＮ（０≦β≦１、α＜β）を含む。例えば、第１半導体層１０３にはアンドープのＧａＮ層が用いられ、第２半導体層１０４にはアンドープまたはｎ形のＡｌＧａＮ層が用いられる。バッファ層１０２には、例えば、ＡｌＮ層またはＡｌＧａＮ層が用いられる。なお、バッファ層１０２については、必ずしも必要ではなく、削除することができる。
第２半導体層１０４の上には、ソース電極１０５とドレイン電極１０６とが互いに離間して設けられている。ソース電極１０５及びドレイン電極１０６は、それぞれ第２半導体層１０４の表面にオーミック接触をしている。ソース電極１０５とドレイン電極１０６との間における第２半導体層１０４の上には、ゲート電極１０７が設けられている。ゲート電極１０７は、第２半導体層１０４の表面にショットキー接触をしている。
第２半導体層１０４の格子定数は第１半導体層１０３の格子定数よりも小さい。これにより、第２半導体層１０４に歪みが生じて、ピエゾ効果により第２半導体層１０４内にピエゾ分極が生じる。これにより、第１半導体層１０３における第２半導体層１０４との界面付近に２次元電子ガス１０９が形成される。半導体装置１００においては、ゲート電極１０７に印加するゲート電圧を制御することで、ゲート電極１０７下の２次元電子ガス濃度が増減し、ソース電極１０５とドレイン電極１０６との間に流れる電流が制御される。
図５（ｂ）に表したように、半導体装置２００はＧａＮ系ＬＥＤである。半導体装置２００においては、窒化物半導体結晶層５０の上に、半導体積層体２５０が設けられている。例えば、半導体装置２００は、窒化物半導体結晶層５０の上に設けられたｎ形ＧａＮ層２１０と、ｎ形ＧａＮ層２１０の上に設けられたｎ形ＧａＮガイド層２１２と、ｎ形ＧａＮガイド層２１２の上に設けられた活性層２１４と、活性層２１４の上に設けられたｐ形ＧａＮガイド層２１６と、ｐ形ＧａＮガイド層２１６の上に設けられたｐ形ＧａＮ層２２０と、を備える。活性層２１４はＩｎＧａＮを含み、例えば、Ｉｎ０．１５Ｇａ０．８５Ｎ層とＩｎ０．０２Ｇａ０．９８Ｎ層とが積層されたＭＱＷ（Multi-Quantum Well）構造を有する。
半導体装置２００においては、ｎ形ＧａＮ層２１０の表面の一部が露出し、この露出した部分のｎ形ＧａＮ層２１０の上にｎ側電極２３０が設けられている。ｐ形ＧａＮ層２２０の上には、ｐ側電極２４０が設けられている。
ｎ側電極２３０とｐ側電極２４０との間に所定の電圧を印加すると、活性層２１４内において正孔と電子が再結合して、活性層２１４から、例えば青色光が放出される。活性層２１４から放出される光は、窒化物半導体結晶層５０側またはｐ側電極２４０側から取り出される。
このような半導体装置（例えば半導体装置１００及び２００）は、窒化物半導体結晶層を用いて製造される。以下、本実施形態に係る窒化物半導体結晶層の製造方法について説明する。
（第２の実施形態）
図６（ａ）、図６（ｂ）、図７（ａ）、図７（ｂ）及び図７（ｃ）は、第２の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。
図６（ａ）に示すように、基板としてＳＯＩ（Silicon on Insulator）構造の基板８０を用意する。基体基板結晶である基体２０の厚さは６５０μｍ、埋め込み酸化膜層である中間層３０の厚さは２００ｎｍ、上部の極薄のシリコン結晶層（ＳＯＩ層）４０の厚さは１０ｎｍである。表面のＳＯＩ層の結晶面方位は（１１１）面である。基体結晶の方位はいずれでも本質的には問題ない。本実施例では（１００）面としている。基板表面の極薄ＳＯＩ層表面に水素終端処理を施すために、試料基板を濃度１％程度の希弗酸溶液により約１分程度の処理を行う。この処理によりＳＯＩ層表面は水素で終端された表面構造となり、はっ水性の表面となる。続いて、表面が水素終端処理された極薄ＳＯＩ層基板上に窒化物半導体結晶層５０ａ（窒化ガリウム結晶層）を薄膜結晶成長（エピタキシャル成長）する。
例えば、図６（ｂ）に示すように、試料基板をＭＯＣＶＤ（有機金属を用いた気相成長法）装置に導入し、基板温度を５００℃まで昇温したのち、窒化物半導体結晶層の低温成長に先立ち、ＴＭＧのみを供給し、極薄のシリコン結晶層４０の表面に３原子層相当のガリウム原子を堆積される。これにより、ガリウム原子層１１が形成する。この段階で、ガリウム原子は一部が極薄のシリコン結晶層４０中に拡散している。
続いて、図７（ａ）に示すように、ＴＭＧ(トリメチルガリウム)およびＮＨ３（アンモニア）を原料として２０ｎｍの窒化物半導体結晶層５０ａ（窒化ガリウム結晶層）を形成する。
その後、図７（ｂ）に示すように、基板８０の温度を１０８０℃に昇温する。このとき窒化物半導体結晶層５０ａと、極薄のシリコン結晶層４０との間の格子不整合に起因する応力より極薄のシリコン結晶層４０側に転位４０ｔが導入され、塑性変形が生ずる。また、窒化物半導体結晶層５０ａに加えられていた応力ひずみは極薄のシリコン結晶層４０の塑性変形により開放される。
本実施例では先行してガリウム原子を極薄のシリコン結晶層４０中に拡散せしめているため、極薄のシリコン結晶層４０での転位４０ｔの導入による塑性変形が容易に起こる。 シリコン結晶中においてガリウム原子は格子位置を置換しながら拡散することがよく知られており、本実施例の条件では厚さ１０ｎｍのシリコン結晶層４０の最下部（シリコン結晶層４０と中間層３０の界面）までＧａ原子は拡散する。そのためシリコン結晶中への転位の導入を容易にする。すなわちシリコン結晶層表面（窒化物半導体結晶層の成長界面）から導入される転位が、シリコン結晶層を中間層界面まで突き抜けるほうがより発生確率および塑性変形の効果が高く、したがってシリコン結晶層４０の厚さはガリウム原子が容易に拡散できる厚さとすることが重要である。
また、第１の実施形態においては窒化物半導体結晶の成長に先立つIII族元素の導入は行われていないが、シリコン結晶層上に窒化ガリウム結晶層を成長した場合に界面で生ずる反応により、シリコン原子とガリウム原子はそれぞれの層中を相互に拡散するために、同様にシリコン結晶層中にガリウム原子が拡散していると考えられる。
次に、図７（ｃ）に示すように、引き続き、１０８０℃において、ＴＭＧ（トリメチルガリウム）およびＮＨ３（アンモニア）を原料として、２μｍの窒化物半導体結晶層５０ｂ（窒化ガリウム結晶層）を形成する。
さらにこの段階で、極薄のシリコン結晶層４０を構成するシリコン原子の一部または全部が窒化物半導体結晶層５０と反応し、ガリウム原子とシリコン原子の相互拡散が起こり、シリコン原子が窒化物半導体結晶中に取り込まれることにより、極薄のシリコン結晶層４０の膜厚は窒化物半導体結晶層５０の成長前と比べさらに薄くなるか、あるいは極薄のシリコン結晶層４０は消失してしまう。
先に、低温で形成した窒化物半導体結晶層５０ａが１０８０℃への昇温時に格子緩和することを示したが、この段階で窒化物半導体結晶層５０ａが完全に緩和しておらず、一部ひずみが残存していた場合でも、２μｍの窒化物半導体結晶層５０ｂを高温で成長する段階では完全に格子緩和した窒化物半導体結晶層５０が得られる。実施例１と同様にＬＥＤ（発光ダイオード）等に代表される光半導体素子を作成する場合には、該窒化物半導体結晶層５０の上にＩｎＧａＮなどの発光層の積層およびｐ形層の形成などをすればよい。
（第３の実施形態）
図８（ａ）〜図８（ｄ）、図１０（ａ）〜図１０（ｃ）は、第３の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。図９（ａ）及び図９（ｂ）は第３の実施形態に係る窒化物半導体結晶層の製造方法を示す模式図である。すなわち、図９（ａ）は平面模式図であり、図９（ｂ）は、図９（ａ）のＸ−Ｙ線断面図である。
図９（ａ）に示すように、基板８０としてＳＯＩ（Silicon on Insulator）構造の基板８０を用意する。基体基板結晶である基体２０の厚さは６５０μｍ、埋め込み酸化膜層である中間層３０の厚さは１μｍ、上部の極薄のシリコン結晶層（ＳＯＩ層）４０の厚さは２０ｎｍである。表面のＳＯＩ層の結晶面方位は（１１１）面である。基体結晶の方位はいずれでも本質的には問題ない。本実施例では（１００）面としている。そして、極薄のシリコン結晶層４０を１辺が１ｍｍの四角形の島状に区分する。このように、シリコン結晶層４０はシリコン結晶層４０の層面に対して平行な面内で区分されることができる。
具体的な手順として、図８（ｂ）に示すように、極薄のシリコン結晶層４０上にＣＶＤ法によって酸化膜４５を堆積し、その上にフォトレジストを塗布しマスクパターン４６を形成する。
次に、図８（ｃ）に示すように、ドライエッチングにより堆積した酸化膜４５をエッチングする。
続いて、図８（ｄ）に示すように、エッチングによってパターニングされた酸化膜４５ａをマスクとして、極薄のシリコン結晶層４０をエッチングする。これにより、埋め込み酸化膜である中間層３０上に１辺が１ｍｍの四角形の極薄シリコン部４０ｐが、１ｍｍの間隔で形成された構造が作成される。
図９に酸化膜４５ａを除去した後の基板８０平面と断面を示す。図９に示すように、極薄シリコン部４０ｐが、例えば、１ｍｍの間隔で形成された構造が作成される。
四角形の島状の極薄シリコン部４０ｐの表面に水素終端処理を施すために、試料基板を濃度１％程度の希弗酸溶液により約１分程度の処理を行う。この処理により極薄シリコン部４０ｐの表面は水素で終端された表面構造となり、はっ水性の表面となる。続いてこのように表面が水素終端処理された極薄ＳＯＩ層基板上に窒化物半導体結晶層５０を薄膜結晶成長（エピタキシャル成長）する。
例えば、図１０（ａ）に示すように、試料基板をＭＯＣＶＤ（有機金属を用いた気相成長法）装置に導入し、基板温度を５００℃まで昇温し、ＴＭＧ（トリメチルガリウム）およびＮＨ３（アンモニア）を原料として、極薄シリコン部４０ｐの上に、３０ｎｍの窒化物半導体結晶層５０ａ（窒化ガリウム結晶層）を形成する。
次に、図１０（ｂ）に示すように、基板８０の温度を１０８０℃に昇温する。このとき窒化物半導体結晶層５０ａと極薄シリコン部４０ｐとの間の格子不整合に起因する応力より極薄シリコン部４０ｐ側に転位４０ｔが導入され、塑性変形が生ずる。また、窒化物半導体結晶層５０ａに加えられていた応力ひずみは極薄シリコン部４０ｐの塑性変形により開放される。
次に、図１０（ｃ）に示すように、引き続き、１０８０℃において、ＴＭＧ（トリメチルガリウム）およびＮＨ３（アンモニア）を原料として２μｍの窒化物半導体結晶層５０ｂ（窒化ガリウム結晶層）を形成する。
本実施例のように埋め込み酸化膜である中間層３０の上に島状の極薄シリコン部４０ｐが配置された基板８０では、窒化物半導体結晶層５０の成長はシリコン層が存在する部分でのみ選択的に起こり、埋め込み酸化膜である中間層３０が露出した部分では成長が起こらない。
さらにこの段階で、極薄のシリコン結晶層４０を構成するシリコン原子の一部または全部が窒化物半導体結晶層５０と反応し、ガリウム原子とシリコン原子の相互拡散が起こり、シリコン原子が窒化物半導体結晶中に取り込まれることにより、極薄のシリコン結晶層４０の膜厚は窒化物半導体結晶層５０の成長前と比べさらに薄くなるか、あるいは極薄のシリコン結晶層４０は消失してしまう。
また、低温成長を行い昇温後に窒化物半導体結晶層５０ａに一部ひずみが残存していた場合でも、２μｍの窒化物半導体結晶層５０ｂを高温で成長する段階では完全に格子緩和した窒化物半導体結晶層５０が得られることは、島状加工していない場合と同様である。
このように、本実施形態では、ＳｉＯ２層上に形成されている極薄のシリコン結晶層４０を５００μｍ以上１０００μｍ以下程度の区画に島上に加工し、各島を０．１μｍ以上１００μｍの間隔をあけて配置することにより、その上にエピタキシャル成長する窒化物半導体結晶層５０を極薄シリコン部４０ｐの部分の上部のみに選択的に、互いに間隔をあけて島状に形成する。したがって、大きな熱膨張係数に起因して収縮する窒化物半導体結晶層により発生する応力を逃がし、クラックの発生を抑制することが可能になる。
特に、本実施例のように島状に加工した極薄シリコン層上に窒化物半導体結晶層を選択成長した場合は、高温での窒化物半導体結晶層の成長後、降温時に熱膨張係数の違いに起因して発生する応力の影響を抑制することができる。
すなわち、窒化ガリウム、ＳｉＯ２、シリコンの三物質において熱膨張係数が異なるため、降温時に収縮量に差があるが、熱膨張係数が小さく収縮量が小さいＳｉＯ２層を、熱膨張係数が大きく比較的収縮量の大きなシリコンと、熱膨張係数がさらに大きく収縮量がもっとも大きな窒化ガリウムではさむ形になり、さらに窒化ガリウム層を島状に選択的に形成していることから、発生する応力をバランスさせることが可能になる。これにより、反りやクラックの発生を抑制することができる。
一方、シリコン基板上に窒化ガリウムを直接積層した場合は、窒化ガリウムとシリコンとの熱膨張係数の違いにより収縮量が異なるため、両者間に応力が加わりクラックが発生することが知られている。このような２層構造ではシリコン表面にパターニングした酸化膜を形成し、窒化ガリウム層を選択的に形成した場合でも該窒化ガリウム層とシリコン基板層が直接接合されており、島状加工による応力の分散の効果は限定的になる。
このように、本実施形態では、ＳｉＯ２層上に形成されている極薄のシリコン結晶層４０を５００μｍ以上（０．５ｍｍ以上）１０ｍｍ以下程度の特性長さをもつ区画に島状に加工する。なお、極薄シリコン部４０ｐとして、平面が四角形の島状の形状を例示したが、極薄シリコン部４０ｐの平面形状は、四角形に限らない。極薄シリコン部４０ｐの平面形状には、正方形以外の多角形（例えば、三角形、四角形以外の矩形）や円形などが含まれる。従って、本実施形態の「特性長さ」とは、不特定の形状の大きさを指定する指標であり、「特性長さ」とは、平面形状が円形および円形に近い形状の場合は、それらの径であり、多角形の場合は、多角形の一辺の長さを意味する。
各島を０．１μｍ以上１００μｍ以下の間隔をあけて配置することにより、その上にエピタキシャル成長する窒化物半導体結晶層５０を極薄のシリコン結晶部分の上部のみに選択的に、互いに間隔をあけた島状に形成する。すなわち、島状に区分されたシリコン結晶層４０を窒化物半導体結晶成長の下地とする。したがって大きな熱膨張係数に起因して収縮する窒化物半導体結晶層により発生する応力を逃がし、クラックの発生を抑制することが可能になる。
なお、窒化物半導体結晶層５０ａは、窒化物半導体結晶層５０のうちの第１の部分である。窒化物半導体結晶層５０ｂは、窒化物半導体結晶層５０のうちの第２の部分である。第２の部分は、第１の部分の上に形成される部分である。
既に説明したように、実施形態において、シリコン結晶層４０の面方位は（１１１）面であることが望ましい。これにより、良好な結晶性を有する窒化物半導体結晶層５０（例えばＧａＮ層）が形成し易くなる。なお、実施形態は、シリコン結晶層４０が、完全な結晶性を有する場合の他に、高い配向性で方位が（１１１）方向に揃った多結晶状態を含む場合も含む。
既に説明したステップＳ１２０（シリコン結晶層４０の厚さを最初の厚さである第２の厚さから薄くさせる）の後は、窒化物半導体結晶層５０の厚さ（第１の厚さ）は、シリコン結晶層４０の厚さ（第２の厚さ）よりも厚くなる。
つまり、第２の厚さからシリコン結晶層４０の厚さが薄くなるように、シリコン結晶層４０の一部が窒化物半導体結晶層５０に取り込まれることによりシリコン結晶層４０上に、窒化物半導体結晶層５０が形成される。シリコン結晶層４０の全部が窒化物半導体結晶層５０に取り込まれることにより、シリコン結晶層４０の厚さが第２の厚さから薄くなってもよい。
すなわち、第２の厚さからシリコン結晶層４０の厚さが薄くなるように、シリコン結晶層４０の少なくとも一部が窒化物半導体結晶層５０に取り込まれることにより窒化物半導体結晶層５０が形成される。
以下、実施形態に係る窒化物半導体結晶層の製造方法の別の具体例を説明する。この製造方法は、図３（ａ）、図３（ｂ）、図４（ａ）及び図４（ｂ）に関して説明した方法の具体例の１つである。従って、以下の説明においてもこれらの図を参照する。
図３（ａ）に示すように、この方法においても、基板としてＳＯＩ（Silicon on Insulator）構造の基板８０が用いられる。
この場合も、基体２０の厚さは６５０μｍである。一方、この例では、埋め込み酸化膜層である中間層３０の厚さは４６０ｎｍである。上部極薄のシリコン結晶層（ＳＯＩ層）４０の厚さは、８ｎｍである。このように、各種の層の厚さは、適宜変更可能である。表面のＳＯＩ層の結晶面方位は（１１１）面である。
この例で用いたＳＯＩ基板は、ＳＩＭＯＸ（Separation by Implanted Oxygen）法を用いて作製されている。
より具体的には、（１１１）を表面結晶方位とするＳｉ基板に、Ｈｉｇｈ−Ｄｏｓｅと呼ばれる条件で酸素イオン注入を施し、さらに酸素を０．５％程度含む不活性ガス雰囲気下で、１３５０℃の高温でアニールする。これにより、イオン注入された酸素がＳｉ原子と結合し、内部に酸化膜（埋め込み酸化膜）が形成される。その結果、Ｓｉ基板内に厚さ４５０ｎｍ程度の酸化膜が形成された構造が完成する。
この時点で、表面側のＳｉ層（ＳＯＩ層）の厚さは、１５０ｎｍ程度である。酸素イオン注入後の高温アニールに続いて、酸素濃度を２０％〜１００％に増加した酸化性雰囲気下で高温アニール（熱酸化）を継続する。この工程により、表面に、約２００ｎｍの酸化膜が形成される。これにより、ＳＯＩ層の厚さは、５０ｎｍまで薄層化される。
このとき、ＩＴＯＸ（Internal Oxidation）効果により、埋め込み酸化膜の厚さが若干厚くなる。この後、表面の酸化膜を弗酸溶液により除去する。
ここで、極薄のシリコン結晶層（ＳＯＩ層）の厚さは、所望のＳＯＩ層の厚さよりも厚い。このため、更なる熱酸化により表面層を９３ｎｍ程度酸化し、シリコン結晶層（ＳＯＩ層）を薄層化することで、８ｎｍの厚さまで極薄化する。これにより、所望の厚さのシリコン結晶層（ＳＯＩ層）４０が得られる。その後、再び弗酸溶液により表面の酸化膜層をエッチングする。この処理によりシリコン結晶層（ＳＯＩ層）４０は、水素で終端された表面構造となり、はっ水性の表面となる。
続いて、図３（ｂ）に示すように、表面が水素終端処理された極薄ＳＯＩ層基板上に窒化物半導体結晶層５０ａ（窒化ガリウム結晶層）を薄膜結晶成長（エピタキシャル成長）する。試料基板である基板８０をＭＯＣＶＤ（有機金属を用いた気相成長法）装置に導入し、基板温度を５２０℃まで昇温し、ＴＭＧ(トリメチルガリウム)およびＮＨ３（アンモニア）を原料として７０ｎｍの窒化物半導体結晶層５０ａを形成する。
図１１は、第１の実施形態に係る窒化物半導体結晶層の製造方法の途中における結晶層の状態を例示する電子顕微鏡写真像である。
図１１は、上記の窒化物半導体結晶層５０ａを形成した状態の結晶層の断面を電子顕微鏡で観察した結果を示している。
図１１から分かるように、ＳｉＯ２層（中間層３０）と、窒化ガリウム結晶層（窒化物半導体結晶層５０ａ）との間において、ＳＯＩ層（シリコン結晶層４０）の領域が明確に観察される。このように、この段階では、ＳＯＩ層とＧａＮ層とは反応しておらず、それぞれの層の界面は明瞭に識別できる。
また、図１１から分かるように、ＧａＮ層（窒化物半導体結晶層５０ａ）が、ＳＯＩ層を覆いつくすように形成されている。そして、この低温で形成したＧａＮ層は平坦性が悪いため、表面には凹凸が形成されている。
この後、図４（ａ）に示すように、基板８０の温度を１１２０℃に昇温する。
さらに引き続き、図４（ｂ）に示すように、１１２０℃において、ＴＭＧ（トリメチルガリウム）およびＮＨ３（アンモニア）を原料として５分間のエピタキシャル成長により、１００ｎｍの窒化物半導体結晶層５０ｂ（窒化ガリウム結晶層）を形成する。
図１２は、第１の実施形態に係る窒化物半導体結晶層の製造方法の途中における結晶層の状態を例示する電子顕微鏡写真像である。
図１２は、上記の窒化物半導体結晶層５０ｂを形成した状態の結晶層の断面を電子顕微鏡で観察した結果を示している。
図１２から分かるように、５２０℃の低温で形成したＧａＮ層（窒化物半導体結晶層５０ａ）とあわせて約１７０ｎｍのＧａＮ層が、ＳｉＯ２層（埋め込み酸化膜層、中間層３０）の上に平坦に形成されている。すなわち、低温成長後に凹凸のあった表面は、高温成長過程で平坦化されている。
そして、図１２から分かるように、ＳｉＯ２層（中間層３０）とＧａＮ層（窒化物半導体結晶層５０ａ）との間に存在したＳＯＩ層（シリコン結晶層４０）は、明瞭には観察できない。
図１３は、第１の実施形態に係る窒化物半導体結晶層の製造方法の途中における結晶層の状態を例示するグラフ図である。
すなわち、図１３は、図１２に示した状態のＳｉＯ２層及びＧａＮ層における、Ｓｉ元素の濃度及びＧａ元素の濃度の測定結果の例を示している。ＳｉＯ２層は、中間層３０に対応する。ＧａＮ層は、窒化物半導体結晶層５０（窒化物半導体結晶層５０ａ及び５０ｂ）に対応する。Ｓｉ元素の濃度は、二次イオン質量分析（ＳＩＭＳ）法で測定された。図１３の横軸は、測定における深さＤｚである。深さＤｚは、窒化物半導体結晶層５０の表面から、窒化物半導体結晶層５０から中間層３０に向かう方向に沿う深さである。縦軸は、Ｓｉ元素の濃度Ｃ（Ｓｉ）である。図１３において、Ｇａ元素の濃度に関しては、得られた二次イオン強度をそのまま表示している。
図１３に示されているように、Ｇａ元素の濃度Ｃ（Ｇａ）は、ＧａＮ層中で高く、ＳｉＯ２層中では低い。
さらに、図１３から分かるように、ＧａＮ層中のＳｉ元素の濃度Ｃ（Ｓｉ）は、ＧａＮ層とＳｉＯ２層との界面の近傍では１×１０２１（ａｔｏｍｓ・ｃｍ−３）程度である。そして、界面から離れると、ＧａＮ層中のＳｉ元素の濃度Ｃ（Ｓｉ）は、１×１０１８（ａｔｏｍｓｃｍ−３）程度まで低下する。
既に説明したように、実施形態に係る窒化物半導体結晶層の製造方法においては、シリコン結晶層４０の一部または全部が窒化物半導体結晶層５０に取り込まれることによりシリコン結晶層４０の厚さを薄くさせる。この構成においては、窒化物半導体結晶層５０の中間層３０の側の面から、シリコン結晶層４０に由来するシリコン原子が窒化物半導体結晶層５０に移動する。
このため、上記のように、ＧａＮ層のＳｉＯ２層（中間層３０）の側の第１領域おいて、Ｓｉ元素の濃度Ｃ（Ｓｉ）が高い。そして、第１領域よりもＳｉＯ２層（中間層３０）から遠いＧａＮ層の第２領域におけるＳｉ元素の濃度Ｃ（Ｓｉ）は、第１領域におけるＳｉ元素の濃度Ｃ（Ｓｉ）よりも低い。
すなわち、窒化物半導体結晶層５０のうちで基体２０の側の第１領域におけるシリコンの濃度は、窒化物半導体結晶層５０のうちで第１領域よりも基体２０から遠い第２領域におけるシリコンの濃度よりも高い。
換言すれば、Ｓｉ元素の濃度Ｃ（Ｓｉ）が上記のような分布であり、かつ、ＧａＮ層とＳｉＯ２層との界面の近傍で１×１０２１（ａｔｏｍｓ・ｃｍ−３）程度のように非常に高い濃度である特殊な構成は、実施形態に特有の構成（シリコン結晶層４０の一部または全部が窒化物半導体結晶層５０に取り込まれる構成）によってもたらされる。
実施形態においては、低温で形成された窒化物半導体層５０ａの上に、上記の窒化物半導体結晶層５０ｂ（厚さ１００ｎｍ）よりも厚い窒化物半導体層を形成することができる。例えば、上記の窒化物半導体結晶層５０ａを形成した後、続いて、１１２０℃で、エピタキシャル成長時間を６０分とし、約２．４μｍのＧａＮ層を形成した。このＧａＮ層は、例えば上記の半導体積層体１５０及び２５０など（またはそれらの一部）に対応する結晶層である。
図１４は、第１の実施形態に係る窒化物半導体結晶層の製造方法による結晶層の状態を例示する電子顕微鏡写真像である。
図１４は、上記の約２．４μｍのＧａＮ層（結晶層５１）を形成した後の状態の結晶層の断面を電子顕微鏡で観察した像を示している。
図１４から分かるように、結晶層５１（約２．４μｍのＧａＮ層）の表面は平坦である。このように、実施形態に係る製造方法によれば、平坦なＧａＮ層が得られる。
この状態の試料（試料Ｓ１）と、参考例の試料（試料Ｓ２）の特性を評価した結果を説明する。参考例の試料Ｓ２は、バルクシリコン基板上に、低温（５２０℃）でＧａＮ層を成長させ、この上に、高温（１１２０℃）で、約２μｍのＧａＮ層を成長させた試料である。すなわち、参考例の試料Ｓ２は、実施形態に係る製造方法における中間層３０及びシリコン結晶層４０を用いないものに相当する。
図１５は、参考例の窒化物半導体結晶層の製造方法による結晶層の状態を例示する電子顕微鏡写真像である。
図１５は、参考例の試料Ｓ２のＧａＮ/Ｓｉ界面（窒化物半導体結晶層５９とバルクシリコン基板２９の界面）付近の断面の電子顕微鏡観察像である。図１５から分かるように、バルクシリコン基板２９と窒化物半導体結晶層５９との界面に反応した部分が観察される。
実施形態に係る試料Ｓ１と参考例の試料Ｓ２について、Ｓｉ元素及びＧａ元素の分布をＥＤＸ分析法で評価した。
図１６（ａ）〜図１６（ｄ）は、窒化物半導体結晶層の特性を例示する分析結果を示す像である。
図１６（ａ）及び図１６（ｂ）は、試料Ｓ１に対応する。図１６（ｃ）及び図１６（ｄ）は、試料Ｓ２に対応する。図１６（ａ）及び図１６（ｃ）は、Ｓｉ元素の濃度を表している。これらの図において、明るい部分（図の濃度が低い部分）は、暗い部分（図の濃度が高い部分）に比べてＳｉ元素の濃度が高いことを示す。図１６（ｂ）及び図１６（ｄ）は、Ｇａ元素の濃度を表している。これらの図において明るい部分は、暗い部分に比べてＧａ元素濃度が高いことを示す。
図１６（ｃ）に示したように、参考例の試料Ｓ２においては、ＧａＮ層（窒化物半導体結晶層５９）中の広い領域に渡って明るい像（Ｓｉ元素の濃度が高い部分）が観察される。そして、図１６（ｄ）に示したように、ＧａＮ層（窒化物半導体結晶層５９）中において、像の明るさにむらがあり、Ｇａ元素の濃度が不均一である。このように参考例の試料Ｓ２においては、ＧａＮ層（窒化物半導体結晶層５９）中の広い領域に渡ってＳｉ元素が拡散していることが分かる。ＧａＮ層中のＳｉ元素の濃度は３０％であると見積もられる。具体的には、ＧａＮ結晶にＳｉ元素が溶け込んでいるだけでなく、ＧａＮ結晶は、Ｓｉ及びＳｉＮ層などと混合されていると想定される。
図１６（ａ）及び図１６（ｂ）に示したように、実施形態に係る試料Ｓ１においては、明るい像の領域は、暗い像の領域と、明確に区分されている。ＧａＮ層の中心部分におけるＳｉ元素の濃度は、ＥＤＸ分析の検出下限以下である。その濃度は、例えば、１％以下と見積もられる。
図１７（ａ）及び図１７（ｂ）は、第１の実施形態に係る窒化物半導体結晶層の製造方法による結晶層の分析結果を示す図である。
図１７（ａ）は、試料Ｓ１のＥＤＸ分析のスペクトルを示す。図１７（ｂ）は、試料Ｓ１中においてＥＤＸ分析を実施した測定エリアＭＡを示す。図１７（ａ）において、ピークＧａＫ及びピークＧａＬは、それぞれ、Ｇａ元素のＫ殻及びＬ殻からの信号に対応する。 図１７（ｂ）に示すように、この測定では、ＧａＮ層のうちで、ＳｉＯ２層に比較的近い位置が評価されている。
図１７（ａ）から分かるように、試料Ｓ１においては、ＧａＮ層中のＳｉ元素濃度は低く、本測定の検出限界である１％以下であると見積もられる。
図１８（ａ）及び図１８（ｂ）は、参考例の結晶層の特性を例示する分析結果を示す図である。
図１８（ａ）は、試料Ｓ２のＥＤＸ分析のスペクトルを示す。図１８（ｂ）は、試料Ｓ２中においてＥＤＸ分析を実施した位置を示す。
図１８（ａ）から分かるように、試料Ｓ２においては、ＧａＮ層（窒化物半導体結晶層５９）中においてもＳｉ元素濃度は高い。このように、試料Ｓ２においては、ＧａＮ層中への拡散しているＳｉ元素の量が非常に多い。
以上のように、バルクシリコン基板２９上にＧａＮ結晶層を直接積層した場合は、界面においてＧａＮ中のＧａ金属が窒素元素と乖離し、Ｇａ−Ｓｉの反応が発生する。このため、Ｓｉ結晶部が侵食され、さらには、この反応によりＳｉ元素が大量にＧａＮ層側に拡散する。これにより、ＧａＮ結晶の質を極度に劣化させる。
一方、バルクシリコン基板上に窒化物半導体結晶層を積層する場合において、界面に窒化アルミニウムを挿入する構成が考えられる。しかしながら、この構成においては、窒化アルミニウム層から新たな転位などが発生し易い。
これに対し、既に説明したように、実施形態に係る製造方法においては、極薄のシリコン結晶層４０の上にＧａＮ層を積層する。この構成においては、ＳｉとＧａＮ結晶との反応が限定的になる。このため、ＧａＮ層へのＳｉ元素の拡散も限定される。これにより、良質なＧａＮ結晶層が得られる。
このように、実施形態に係る特異な構成によって得られる特性が、図１１〜図１８（ａ）及び図１８（ｂ）に関して説明した実験データにより確認できる。
実施形態によれば、より良質な窒化物半導体結晶層を製造する方法が提供される。
本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ，ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むものや、導電形などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本実施の形態はこれらの具体例に限定されるものではない。すなわち、以上の具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものも含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…ガリウム原子層、 ２０…基体、 ２９…バルクシリコン基板、 ３０…中間層、 ４０…シリコン結晶層、 ４０ｐ…極薄シリコン部、 ４０ｔ…転位、 ４５、４５ａ…酸化膜、 ４６…マスクパターン、 ５０・・・窒化物半導体結晶層、 ５０ａ、５０ｂ…窒化ガリウム結晶層（窒化物半導体結晶層）、 ５１…結晶層、 ５９・・・窒化物半導体結晶層、 ８０…基板、 １００…半導体装置、 １０２…バッファ層、 １０３…第１半導体層、 １０４…第２半導体層、 １０５…ソース電極、 １０６…ドレイン電極、 １０７…ゲート電極、 １０９…２次元電子ガス、 １５０…半導体積層体、 ２００…半導体装置、 ２１０…ｎ形ＧａＮ層、 ２１２…ｎ形ＧａＮガイド層、 ２１４…活性層、 ２１６…ｐ形ＧａＮガイド層、 ２２０…ｐ形ＧａＮ層、 ２３０…ｎ側電極、 ２４０…ｐ側電極、 ２５０…半導体積層体、 Ｃ…濃度、 Ｄｚ…深さ、 ＧａＫ、ＧａＬ…ピーク、 ＭＡ…測定エリア、 Ｓ１、Ｓ２…試料

Claims (8)

  1. 基体の上に設けられ、表面が水素終端処理されたシリコン結晶層を用意する工程と、
    前記シリコン結晶層の上に、窒化物半導体結晶層を形成する工程であって、
    前記シリコン結晶層の上に、前記窒化物半導体結晶層のうちの第１の部分を第１の温度で形成し、
    前記第１の部分の上に、前記窒化物半導体結晶層のうちの第２の部分を前記第１の温度よりも高い第２の温度において形成することを含む前記窒化物半導体結晶層を形成する工程と、
    を備え、
    前記基体は、シリコン基板と、前記シリコン基板の上に設けられたシリコン酸化膜と、を有し、
    前記窒化物半導体結晶層は、１マイクロメートル以上の第１の厚さを有し、
    前記シリコン結晶層は、前記窒化物半導体結晶層の形成の前には２０ナノメートル以下の第２の厚さを有しており、
    前記シリコン結晶層を前記窒化物半導体結晶層に取り込ませて前記シリコン結晶層を消失させ、前記シリコン基板と、前記シリコン基板の上に設けられた前記シリコン酸化膜と、前記シリコン酸化膜の上に設けられ前記シリコン結晶層に含まれていたシリコンが導入された前記窒化物半導体結晶層と、を含む構造を形成することを特徴とする窒化物半導体結晶層の製造方法。
  2. 前記シリコン結晶層中に転位の導入による塑性変形を発生させることを特徴とする請求項１記載の窒化物半導体結晶層の製造方法。
  3. 前記シリコン結晶層中にIII族元素を拡散させることにより前記転位の導入を伴う前記塑性変形を促進させることを特徴とする請求項２記載の窒化物半導体結晶層の製造方法。
  4. 前記第１の部分の厚さは、前記第２の部分の厚さよりも薄いことを特徴とする請求項１〜３のいずれか１つに記載の窒化物半導体結晶層の製造方法。
  5. 前記第１の部分の形成の前に、
    前記シリコン結晶層の上に、III族元素を含む層をさらに積層することを特徴とする請求項１〜４のいずれか１つに記載の窒化物半導体結晶層の製造方法。
  6. 前記シリコン結晶層は、シリコン結晶層の層面に対して平行な面内において、０．５ミリメートル以上、１０ミリメートル以下の特性長さを持つ島状に区分され、
    前記区分された前記シリコン結晶層の上に前記窒化物半導体結晶層を形成することを含むことを特徴とする請求項１〜５のいずれか１つに記載の窒化物半導体結晶層の製造方法。
  7. 前記窒化物半導体結晶層のうちで前記基体の側の第１領域におけるシリコンの濃度は、前記窒化物半導体結晶層のうちで前記第１領域よりも前記基体から遠い第２領域におけるシリコンの濃度よりも高いことを特徴とする請求項１〜６のいずれか１つに記載の窒化物半導体結晶層の製造方法。
  8. 前記シリコン結晶層の結晶面方位は（１１１）面であることを特徴とする請求項１〜７のいずれか１つに記載の窒化物半導体結晶層の製造方法。
JP2011039407A 2010-09-07 2011-02-25 窒化物半導体結晶層の製造方法 Expired - Fee Related JP5117588B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011039407A JP5117588B2 (ja) 2010-09-07 2011-02-25 窒化物半導体結晶層の製造方法
US13/037,582 US8476151B2 (en) 2010-09-07 2011-03-01 Method for manufacturing nitride semiconductor crystal layer
EP11156399A EP2426701A1 (en) 2010-09-07 2011-03-01 Method for manufacturing nitride semiconductor crystal layer
CN201110049525.0A CN102403201B (zh) 2010-09-07 2011-03-01 制造氮化物半导体晶体层的方法
TW100106735A TWI447959B (zh) 2010-09-07 2011-03-01 製造氮化物半導體晶體層的方法
KR1020110018626A KR101144466B1 (ko) 2010-09-07 2011-03-02 질화물 반도체 결정층을 제조하기 위한 방법
US13/775,794 US8790999B2 (en) 2010-09-07 2013-02-25 Method for manufacturing nitride semiconductor crystal layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010200086 2010-09-07
JP2010200086 2010-09-07
JP2011039407A JP5117588B2 (ja) 2010-09-07 2011-02-25 窒化物半導体結晶層の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012157673A Division JP5627649B2 (ja) 2010-09-07 2012-07-13 窒化物半導体結晶層の製造方法

Publications (2)

Publication Number Publication Date
JP2012076984A JP2012076984A (ja) 2012-04-19
JP5117588B2 true JP5117588B2 (ja) 2013-01-16

Family

ID=43875202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011039407A Expired - Fee Related JP5117588B2 (ja) 2010-09-07 2011-02-25 窒化物半導体結晶層の製造方法

Country Status (6)

Country Link
US (2) US8476151B2 (ja)
EP (1) EP2426701A1 (ja)
JP (1) JP5117588B2 (ja)
KR (1) KR101144466B1 (ja)
CN (1) CN102403201B (ja)
TW (1) TWI447959B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5741042B2 (ja) * 2011-02-14 2015-07-01 富士通株式会社 化合物半導体装置及びその製造方法
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
JP5296255B1 (ja) 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6111678B2 (ja) * 2013-01-17 2017-04-12 信越半導体株式会社 ＧｅＯＩウェーハの製造方法
WO2015112308A1 (en) 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
EP3221885B1 (en) 2014-11-18 2019-10-23 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10381260B2 (en) 2014-11-18 2019-08-13 GlobalWafers Co., Inc. Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
US10262855B2 (en) 2014-12-22 2019-04-16 Globalwafers Co., Ltd. Manufacture of Group IIIA-nitride layers on semiconductor on insulator structures
JP6517360B2 (ja) 2015-03-03 2019-05-22 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP6637515B2 (ja) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
CN114496732B (zh) 2015-06-01 2023-03-03 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
WO2017006148A1 (en) * 2015-07-03 2017-01-12 Applied Materials, Inc. Semiconductor device
EP3378094B1 (en) 2015-11-20 2021-09-15 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
EP3758050A1 (en) 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
CN107346725B (zh) * 2016-05-05 2021-03-12 上海芯晨科技有限公司 一种iii族氮化物薄膜的剥离转移方法
EP3995608A1 (en) 2016-06-08 2022-05-11 GlobalWafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
JP6831911B2 (ja) 2016-10-26 2021-02-17 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板
JP6801105B2 (ja) 2016-12-05 2020-12-16 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 高抵抗シリコンオンインシュレータ構造及びその製造方法
EP3562978B1 (en) 2016-12-28 2021-03-10 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
CN115128741B (zh) * 2017-05-31 2024-12-10 奇跃公司 在光纤光学成像系统中使用的机械连接件
JP7034186B2 (ja) 2017-07-14 2022-03-11 サンエディソン・セミコンダクター・リミテッド 絶縁体上半導体構造の製造方法
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
CN112262467B (zh) 2018-06-08 2024-08-09 环球晶圆股份有限公司 将硅薄层移转的方法
EP3921873A1 (en) * 2019-02-10 2021-12-15 King Abdullah University of Science and Technology Dislocation free semiconductor nanostructures grown by pulse laser deposition with no seeding or catalyst
FR3131075B1 (fr) * 2021-12-16 2023-12-22 Soitec Silicon On Insulator Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance
US20240006524A1 (en) * 2022-06-29 2024-01-04 Globalfoundries U.S. Inc. Device over patterned buried porous layer of semiconductor material
JPWO2024048004A1 (ja) * 2022-09-01 2024-03-07
WO2024048005A1 (ja) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ 積層構造体及びその製造方法、ならびに半導体デバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766922B2 (ja) 1987-07-29 1995-07-19 株式会社村田製作所 半導体装置の製造方法
JPH07245266A (ja) * 1994-03-03 1995-09-19 Nippon Steel Corp 化合物半導体基板およびその製造方法
JPH10135140A (ja) * 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子
JP3542491B2 (ja) 1997-03-17 2004-07-14 キヤノン株式会社 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
JP3257442B2 (ja) * 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
JP2003037287A (ja) * 2001-07-26 2003-02-07 Sanken Electric Co Ltd 発光素子
JP3805703B2 (ja) * 2002-03-07 2006-08-09 住友化学株式会社 ３−５族化合物半導体の製造方法及び３−５族化合物半導体
JP2007246289A (ja) * 2004-03-11 2007-09-27 Nec Corp 窒化ガリウム系半導体基板の作製方法
KR20060076675A (ko) * 2004-12-29 2006-07-04 주식회사 실트론 질화물 반도체 및 이의 제조 방법
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
KR20090086238A (ko) * 2006-11-10 2009-08-11 에이전시 포 사이언스, 테크놀로지 앤드 리서치 마이크로기계 구조 및 마이크로기계 구조 제조방법
JP2008182110A (ja) * 2007-01-25 2008-08-07 Matsushita Electric Ind Co Ltd 窒化物半導体発光装置
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
CN101302648B (zh) * 2008-01-28 2010-06-16 中国电子科技集团公司第五十五研究所 氮化镓薄膜外延生长结构及方法
EP2317554B1 (en) * 2009-10-30 2014-04-09 Imec Integrated semiconductor substrate structure and method of manufacturing an integrated semiconductor substrate structure

Also Published As

Publication number Publication date
KR101144466B1 (ko) 2012-05-11
US20130196487A1 (en) 2013-08-01
JP2012076984A (ja) 2012-04-19
US8790999B2 (en) 2014-07-29
US8476151B2 (en) 2013-07-02
US20120058626A1 (en) 2012-03-08
TWI447959B (zh) 2014-08-01
TW201212286A (en) 2012-03-16
KR20120025369A (ko) 2012-03-15
CN102403201A (zh) 2012-04-04
CN102403201B (zh) 2014-10-29
EP2426701A1 (en) 2012-03-07

Similar Documents

Publication Publication Date Title
JP5117588B2 (ja) 窒化物半導体結晶層の製造方法
JP5627649B2 (ja) 窒化物半導体結晶層の製造方法
US7365374B2 (en) Gallium nitride material structures including substrates and methods associated with the same
JP5593050B2 (ja) 半導体基板、電子デバイス、および半導体基板の製造方法
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
KR101615822B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법
JP2003059948A (ja) 半導体装置及びその製造方法
KR20110065444A (ko) 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법
CN108140561A (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
KR20110065446A (ko) 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법
JP5597379B2 (ja) 半導体基板、電子デバイス、および半導体基板の製造方法
JP2006004970A (ja) 窒化物半導体薄膜の作製方法
JP5460751B2 (ja) 半導体装置
JP2016195241A (ja) 窒化物半導体基板
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JPWO2009035079A1 (ja) 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
US20220254633A1 (en) Semiconductor Layered Structure
JP2002043615A (ja) Ｌｅｄアレイ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120919

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121017

R151 Written notification of patent or utility model registration

Ref document number: 5117588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees