KR20090086238A - 마이크로기계 구조 및 마이크로기계 구조 제조방법 - Google Patents

마이크로기계 구조 및 마이크로기계 구조 제조방법 Download PDF

Info

Publication number
KR20090086238A
KR20090086238A KR1020097011496A KR20097011496A KR20090086238A KR 20090086238 A KR20090086238 A KR 20090086238A KR 1020097011496 A KR1020097011496 A KR 1020097011496A KR 20097011496 A KR20097011496 A KR 20097011496A KR 20090086238 A KR20090086238 A KR 20090086238A
Authority
KR
South Korea
Prior art keywords
substrate
gan
soi
micromechanical
sample
Prior art date
Application number
KR1020097011496A
Other languages
English (en)
Inventor
수드히란얀 트리패시
빅네쉬 에스/오 사후무가나탄
Original Assignee
에이전시 포 사이언스, 테크놀로지 앤드 리서치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이전시 포 사이언스, 테크놀로지 앤드 리서치 filed Critical 에이전시 포 사이언스, 테크놀로지 앤드 리서치
Publication of KR20090086238A publication Critical patent/KR20090086238A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00484—Processes for releasing structures not provided for in group B81C1/00476
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0163—Controlling internal stress of deposited layers
    • B81C2201/017—Methods for controlling internal stress of deposited layers not provided for in B81C2201/0164 - B81C2201/0169

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Micromachines (AREA)

Abstract

마이크로기계 구조 및 마이크로기계 구조 제조방법이 제공된다. 마이크로기계 구조는 Si계 기판과; Si계 기판상에 직접 형성된 마이크로기계 구성요소; 및 마이크로기계 구성요소 중 부양된 부분 아래에 형성된 언더컷을 포함하며, 상기 언더컷은 Si계 기판에 형성된 홈의 형태이다.
마이크로기계, 실리콘(Si), 기판, 언더컷, 홈

Description

마이크로기계 구조 및 마이크로기계 구조 제조방법{A Micromechanical Structure And A Method Of Fabricating A Micromechanical Structure}
본 발명은 마이크로기계 구조 및 마이크로기계 구조 제조방법에 관한 것이다.
현재의 반도체 제조기술에서, 와이드 밴드갭(wide bandgap) 재료는 대표적으로 광전(optoelectronic) 소자와 마이크로전자(microelectronic) 소자에서 사용된다. 이러한 재료의 하나는 질화 갈륨(GaN)이다. GaN은 와이드 밴드갭(예를 들면, Eg ~ 3.4 eV at 300K), 큰 탄성률, 압전계수와 압전저항 계수, 및 화학적 불활성 등의 특성을 갖고 있다. 이와 같이 GaN은 마이크로전자기계시스템(MEMS) 용도, 더욱 상세하게는 고온 압전과 고 내압(high breakdown voltages)을 필요로 하는 조건 등의 가혹한 조건에서 적합한 재료이다.
일반적으로, GaN 단결정의 부족으로 인해서 광전 소자와 마이크로전자 소자용도를 위한 GaN 헤테로에피택셜층은 약 16%의 격자 부정합(lattice mismatch)을 가지는 사파이어(α-Al2O3) 기판 또는 약 3.4%의 격자 부정합을 가지는 SiC 기판 등의 “이종”기판(“foreign”substrate)에서 성장된다. 이 이종기판은 대체로 바람 직하지 않다는 것이 알려져 있다. 예를 들면, 사파이어 기판상에 성장된 상태의 GaN 박막(films)은 GaN 에피층과 기판 사이의 상당한 격자 부정합과 열팽창 계수로 인해 고밀도의 결함들(예컨대, 주로 관통전위(threading dislocations))를 포함하는 것으로 알려져 있다.
“이종”기판으로부터 진행하는 다른 기판이 있다. 예를 들면, GaN의 헤테로에피택셜 성장을 위해 이용될 수 있는 Si(실리콘) 또는 SOI(silicon-on-insulator) 기판이 있다. Si(111) 기판상에서의 GaN 성장은 전통적인 기판에 대신에 비용이 덜 들고 입수가 더 쉬운 실리콘을 사용하는 선택권을 제공할 수 있는 가능성이 있다. 잠재적으로, GaN계 소자(GaN-based device)는 안정된 실리콘 공정기술로 집적될 수 있다. 그러나 격자정수와 열팽창계수의 상당한 차이로 인해 유기금속화학기상증착(MOCVD)으로는 Si 기판상에서 품질 좋은 GaN 박막을 얻을 수 없다. Si 기판상의 GaN 품질을 개선하기 위해서 상이한 버퍼층 또는 매개층(intermediate layers), 이를 테면 질화 알루미늄(AIN:aluminium nitride) 및 Al0 .27Ga0 .73N/AlN 층을 이용하는 것이 제안되어 있다. 적절한 성장조건이 사용된다면 격자 부정합과 열적 불일치(thermal mismatch)의 커다란 차이를 피할 수 있다. 고온의 AIN 버퍼 이외에,“Effects of periodic delta-doping on the properties of GaN:Si films grown on Si(111) substrates”Appl. Phys. Lett. 85, 5881 (2004)에 기술된 왕 외(Wang et al)의 방법은 크랙과 인장응력을 감소시키기 위해서 적절한 Si 델타도핑된 삽입층(Si-delta-doped interlayers)을 이용한다.
품질 좋은 우르차이트(wurtzite) GaN 에피층을 Si(100) 또는 SOI 기판상에 성장시킬 수 있다면, Si 일렉트로닉스에 GaN계 소자를 집적할 수 있다.“comparison of the properties of GaN grown on complex Si-based structures”Appl. Phys. Lett. 86, 081912 2005에서 주 외(Zhou et al)는 집적화와 관련되어 있는 SOI(111)상에서 GaN 성장을 기술하고 있다. SOI 기반 기술(SOI-based technology)은 단결정이 공정제어 및 신뢰성이 높은 전자특성과 기계특성을 공급하는 등의 장점을 제공할 수 있는 전자소자와 마이크로전자기계시스템(MEMS) 소자를 포함하는 마이크로스케일 용도로 일반적으로 사용되고 있다. SOI 웨이퍼는 일반적으로 웨이퍼 접합(wafer bonding), 스마트 컷 공정(Smart-cut processes)와 소위 SIMOX(Separation by Implantation of Oxygen) 방법 등의 방법을 이용하여 제조될 수 있다. SOI 기판을 이용하는 것이 사파이어 또는 SiC 기판을 이용하는 것 이상의 몇 가지 장점을 제공할 수 있다. 장점으로는 큰 사이즈의 기판(예컨대, 12인치)의 이용가능성, 비교적 저비용, 및 Si 기반 마이크로전자공학(Si-based microelectronics)과의 더 용이한 통합을 포함한다.
샤(M.A. Shah), 빅네쉬(S.Vicknesh), 왕(L.S.Wang), 아로키아라자(J. Arokiaraj), 라망(A. Ramam), 추아(S.J.Chua) 및 트리패시(S.Tripathy)는“Fabrication of Freestanding GaN Micromechanical Structures on Silicon-on-Insulator Substrates”Electrochem. Solid-State Lett., 8, G275 2005에서 SOI 플랫폼상에서 GaN계 마이크로기계 구조를 실현하기 위해 MOCVD 및 그 제조공정을 이용하는 SIMOX 방법으로 제조된 (100) 방향의 SOI 기판상에서 GaN계 에피층의 성장 을 기술하고 있다. 왕(L.S.Wang), 트리패시(S.Tripathy), 추아(S.J.Chua) 및 장(K.Y.Zang)은“InGaN/GaN multi-quantum-well structures on (111)-oriented bonded silicon-on-insulator substrates”Appl. Phys. Lett., 87 111908 2005에서 (111) 방향 접합 SOI 기판상에 뚜렷한 계면을 가진 InGaN/GaN 다중 양자 우물(MQWs:multiple quantum wells)의 성장을 기술하고 있다.
GaN계 MEMS를 개발하는 동안 일어날 수 있는 한 가지 문제는 효과적인 희생 에천트(sacrificial etchants)의 결여이다. 간행물, 예컨대 스트리트메터(R.P.Strittmatter), 비치(R.A.Beach), 멕길(T.C.McGill)의“Fabrication of GaN suspended microstructures”Appl. Phys. Lett., 78 3226 2001, 스토나스(A.R.Stonas), 맥도날드(N.C.MacDonald), 터너(K.L.Turner), 덴바스(S.P.DenBaars), 후(E.L.Hu)의“Photoelectrochemical undercut etching for fabrication of GaN microelectromechanical systems”J. Vac. Sci. Technol., B 19 2838 2001, 및 스토나스(A.R.Stonas), 코조도이(P.Kozodoy), 마찬드(H.Marchand), 피니(P.Fini), 덴바(S.P.DenBaars), 미샤라(U.K.Mishra) 및 후(E.L.Hu)의“Backside-illuminated photoelectrochemical etching for the fabrication of deeply undercut GaN structures”Appl. Phys. Lett., 77 2610 2000에서 화학적 에칭을 이용하는 Ⅲ족 질화계 MEMS의 제조공정에 대하여 설명하고 있다.
데이비스(S.Davies), 후앙(T.S.Huang), 가스(M.H.Gass), 팹워드(A.J.Papworth), 조이스(T.B.Joyce), 촐커(P.R.Chalker)의“Fabrication of GaN cantilevers on silicon substrates for microelectromechanical devices”Appl. Phys. Lett., 84 2556 2004, 데이비스(S.Davies), 후앙(T.S.Huang), 머레이(R.T.Murray), 가스(M.H.Gass), 팹워드(A.J.Papworth), 조이스(T.B.Joyce), 촐커(P.R.Chalker)의“Fabrication of epitaxial III-nitride cantilevers on silicon (111) substrates”J. Mat. Sci., 15 705 2004, 양(Z.Yang), 왕(R.N.Wang), 지아(S.Jia), 왕(D.Wang), 장(B.S.Zhang), 라우(K.M.Lau), 첸(K.J.Chen)의“Mechanical characterization of suspended GaN microstructures fabricated by GaN-on-patterned-silicon technique”Appl. Phys. Lett., 88, 041913 2006, 및 양(Z.Yang), 왕(R.Wang), 왕(D.Wang), 장(B.Zhang), 라우(K.M.Lau), 첸(K.J.Chen)의“GaN-on-patterned-silicon (GPS) technique for fabrication of GaN-based MEMS”Sensors and Actuators A, Accepted for Publication (Inpress)와 같은 간행물에 건식 및 습식 겸용 화학 에칭 단계가 Si(111) 기판상에 GaN 표면 마이크로가공 마이크로구조(GaN surface micromachined microstructures)를 실현하기 위해 기술되어 있다. 그러나, 희생 에칭(sacrificial etching)에 대하여 습식 화학 에칭을 사용하면서 한 가지 불리한 점은 부양된(released) 마이크로구조가 메니스커스력(meniscus forces)(점착(stiction))으로 인해 붕괴하지 않도록 하기 위한 하나의 방법으로 부양된 마이크로 구조가 건조되어야 한다는 것이다.
즉, 독립형(free-standing) 표면 마이크로가공 구조를 얻기 위한 일반적인 공정은 마이크로구조를 부양시키기 위해 사용되는 습식 화학 에천트를 탈 이온수로 세정하고 증착을 이용하여 마이크로구조를 건조하는 것이다. 이 공정을 이용함으로써, 플렉시블한 마이크로구조는 예컨대, 공극에서 액적(water droplet)의 모세관 현상에 의해 기판으로 끌어 내려지고, 마이크로구조가 완전히 건조된 후에도 기판에 점착상태로 있을 수 있다. 연구에 의하면, 고체가교(solid bridging), 반데르 발스력, 정전기력 등의 인자들이 점착(stiction)을 일으킬 수 있는 것으로 알려져 있다.
GaN 외에도 포토닉 및 전자 용품에 사용하는데 적합한 또 다른 재료로는 ZnO가 있다. ZnO는 반도체, 광전도체, 압전센서 및 광도파관 등의 광범위한 용품에 대체로 사용된다. ZnO는 직접(direct) 와이드 밴드갭(예컨대, Eg ~ 3.3 eV at 300K) 및 큰 엑시톤(exciton) 결합에너지를 가지는 등의 수많은 독특한 특성을 가지고 있다. 일반적으로, ZnO는 Si, GaAs, SiC 또는 GaN 등의 재료보다 더 많은 방사능 저항을 가지기 때문에 가혹한 환경, 예를 들면 우주공간이나 원자로에서 작동하는 반도체 소자로 사용된다.
MEMS용 ZnO를 사용하는데 있어서 발생할 수 있는 한 가지 문제는 ZnO 재료가 통상 희생 에칭(sacrificial etching)을 위하여 사용되는 습식 화학 에천트에 의해 쉽게 에치된다는 것이다. 따라서 ZnO MEMS를 실현하기 위해서는 건조부양기술(dry-releasing technique)을 개발하는 것이 바람직하다.
상술한 재료에 더하여, 가혹한 환경에서 사용할 수 있는 MEMS 개발을 목적으로 하는 또 하나의 다른 대체 재료로는 마이크로결정(microcrystalline) 및 나노결정(nanocrystalline) 다이아몬드(NCD)를 포함한다. 이러한 재료들은 상당한 기계적 강도, 화학적 불활성, 열적 안정성 및 트리볼로지컬 성능(tribological performance)를 가진다. 독립형(freestanding) NCD 기계구조는 통상 SiO2를 희생층으로 사용하여 제조된다. 그러나 SiO2 희생층은 일반적으로 불화수소(HF) 습식에치 및/또는 가스에치를 이용하여 제거된다. 희생 에칭에 대하여 습식 화학 에칭을 사용하면서 한 가지 불리한 점은 부양된 다이아몬드 마이크로구조가 메니스커스력으로 인해 붕괴하지 않도록 하기 위한 하나의 방법으로 부양된 다이아몬드 마이크로구조가 건조되어야 한다는 것이다. 이 메니스커스력은 상술한 점착이다.
그러므로, 와이드 밴드갭 초 나노결정 및 마이크로결정 다이아몬드 마이크로구조의 실현 및/또는 점착관련 문제없이 표면 마이크로가공 GaN 및 ZnO 마이크로구조를 실현하기 위해서는 건조부양기술이 요망된다.
실리콘을 에칭하기 위해서 이플루오르화크세논(XeF2)을 이용한 가스상 펄스 에칭(gas phase pulse etching)은 실리콘 에천트로 사용되어 왔다. XeF2는 ClF3, BrF3, BrF5, 및 IF5 를 포함하는 일군의 불소계 실리콘 에천트의 구성원이다. 실온(room temperature)에서의 높은 에치율(etch rates)과 반응개연성(reaction probabilities)은 XeF2 기체(증기)가 실리콘에서 불소 에치 화학(fluorine etch chemistry)의 메커니즘을 연구하기 위해서 최초 사용되었을 때 알려졌다. 실리콘 에천트로서, XeF2는 여기(excitation) 또는 외부 에너지 소스 없이 에치할 수 있는 등의 독특한 특성을 가지고 있어서 전통적인 집적회로에 사용되는 많은 금속, 유전 체, 및 폴리머에 대하여 높은 선택성을 나타내고, 등방성 에칭을 제공하며, 적당한 건식반응에칭(dry reaction etching)을 제공한다. XeF2는 실온과 대기압에서 흰색의 고체재료이다. 진공환경에서 고체 XeF2는 즉시 승화해서 물리적 여기 없이 실리콘을 등방적으로 에치한다.
호프만 외(Hoffman et al)는“3D structures with piezoresistive sensors in standard CMOS,”Proceedings of Micro Electro Mechanical Systems Workshop (MEMS '95), 288 1995에서 칩을 벌크 마이크로가공하기 위해서 XeF2 을 이용하는 표준 CMOS 공정에서 압전저항 센서를 가진 3차원 구조를 생성하는 것을 기술하고 있다. 게다가, US7041224B2, US6942811B2, US6960305 및 US7027200B2에는 특히 플라즈마(가령 하나 이상의 희석제를 가진 XeF2)가 없을 때 가스상 에천트를 이용하여 마이크로기계 구조(예컨대 투사형 표시장치(projection display) 및 실리콘계 편향가능한 MEMS 구성요소(elements)용 마이크로미러 어레이(micromirror array))를 위한 희생 실리콘층의 에칭에 사용되는 개량장치(예컨대, 에치단계의 종말점(end-point)을 결정하는 것) 및 방법이 기술되어 있다. 이와 같이 실리콘은 탄화실리콘, 질화실리콘, 감광제(photoresists),폴리이미드(polyimides) 및 산화실리콘은 물론 티타늄, 금, 알루미늄 및 이들 금속화합물을 포함하는 비 실리콘 재료에 대하여 우선적으로 에치될 수 있다. 장 외(Jang et al)는 US20030193269A1에서 기결정된 주파수 신호를 공진하는 활성화 영역을 가지는 박막 벌크 어쿠스틱 공진기(film bulk acoustic resonator(FBAR))를 형성하는 방법을 기술하고 있다. 이 방법은 희생층으 로서 폴리실리콘층을 형성하고 이어서 상응하는 공극(air-gap)을 형성하기 위해 XeF2를 이용하여 희생층을 제거하는 방법을 포함한다. 더욱이 이 방법은 박막층의 압전특성을 이용하여 공진을 발생시키기 위해서 AlN 또는 ZnO 등의 유전체 재료로 만들어진 박막층을 실리콘 또는 GaAs 등의 반도체 기판상에 형성하는 방법을 포함한다.
상술한 공개문헌을 보면, 드라이 에칭용 XeF2를 이용하기 위해서 희생층은 일반적으로 공극이 XeF2 드라이 에칭 후 형성될 수 있도록 추가적인 공정 단계로서 증착되고 패턴화된다. 그러나, 희생층의 증착과 패터닝은 제조공정에서 복잡성의 증가를 초래하여 추가적인 비용이 들어가게 할 수 있다.
따라서, 상술한 문제점 중 적어도 하나를 해결하려고 시도하는 마이크로기계 구조 및 마이크로기계 구조의 제조방법에 대한 필요성이 현존하고 있다.
본 발명의 일 양태에 따라, Si계 기판과; Si계 기판상에 직접 형성된 마이크로기계 구성요소; 및 마이크로기계 구성요소 중 부양된 부분 아래에 형성된 언더컷(undercut)을 포함하는 마이크로기계 구조를 제공함에 있다. 상기 언더컷은 Si계 기판에서 형성된 홈(recess)의 형태이다.
Si계 기판은 SOI 기판을 포함할 수 있다.
SOI 기판의 Si 덧층(overlayer)의 두께는 마이크로기계 구성요소 중 부양된 부분의 응력을 제어하기 위해 선택될 수 있다.
홈은 SOI 기판의 Si 덧층의 두께를 실질적으로 통과하여 연장될 수 있다.
이 Si 덧층의 두께는 약 10㎚ ∼ 약 10㎛의 범위 이내일 수 있다.
SOI 기판은 웨이퍼 접합, SIMOX 또는 이들 양자를 이용하여 제공될 수 있다.
SOI 기판의 결정방향은 마이크로기계 구성요소 중 부양된 부분의 응력을 제어하기 위해 선택될 수 있다.
SOI 기판의 결정(crystalline) 방향은 (100) 또는 (111) 방향일 수 있다.
Si계 기판은 벌크 Si 기판을 포함할 수 있다.
벌크 Si 기판은 (100) 또는 (111) 방향의 결정방향을 포함할 수 있다.
마이크로기계 구성요소는 ZnO, Zn(Mg)O, Zn(Cd)O, ZnS, GaN, AlN, AlGaN, InGaN, InN, 다결정(polycrystalline) 다이아몬드 및 나노결정(nanocrystalline) 다이아몬드로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
홈은 드라이 에치 공정을 이용하여 Si계 기판에 형성될 수 있다.
드라이 에치 공정은 XeF2 사용(usage)을 포함할 수 있다.
마이크로기계 구성요소는 광전소자를 포함할 수 있다.
마이크로기계 구성요소는 마이크로전자 소자를 포함할 수 있다.
광전소자는 LED를 포함할 수 있다.
마이크로전자 소자는 하나 이상의 전계효과트랜지스터(FET)를 포함할 수 있다.
본 발명의 또 다른 양태에 따라, Si계 기판을 제공하는 단계와; Si계 기판상에 직접 마이크로기계 구성요소를 형성하는 단계와; 마이크로기계 구성요소 중 부양된 부분 아래에 홈(recess)의 형태로 언더컷(undercut)을 형성하는 단계; 및 Si계 기판에 홈을 형성하는 단계를 포함하는 마이크로기계 구조 제조방법을 제공함에 있다.
Si계 기판은 SOI 기판을 포함할 수 있다.
본 발명의 방법은 마이크로기계 구성요소 중 부양된 부분의 응력을 제어하기 위해 SOI 기판의 Si 덧층(overlayer)의 두께를 선택하는 단계를 더 포함할 수 있다.
홈은 SOI 기판의 Si 덧층의 두께를 실질적으로 통과하여 연장될 수 있다.
이 Si 덧층의 두께는 약 10㎚ ∼ 약 10㎛의 범위 이내일 수 있다.
Si계 기판은 웨이퍼 접합, SIMOX 또는 이들 양자를 이용하여 제공될 수 있다.
본 발명의 방법은 마이크로기계 구성요소 중 부양된 부분의 응력을 제어하기 위해 SOI 기판의 결정방향을 선택하는 단계를 더 포함할 수 있다.
SOI 기판의 결정방향은 (100) 또는 (111) 방향일 수 있다.
Si계 기판은 벌크 Si 기판을 포함할 수 있다.
벌크 Si 기판은 (100) 또는 (111) 방향의 결정방향을 포함할 수 있다.
마이크로기계 구성요소는 ZnO, Zn(Mg)O, Zn(Cd)O, ZnS, GaN, AlN, AlGaN, InGaN, InN, 다결정(polycrystalline) 다이아몬드 및 나노결정(nanocrystalline) 다이아몬드로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
홈(recess)의 형태로 언더컷(undercut)을 형성하는 단계는 드라이 에치 공정을 이용하는 것을 포함할 수 있다.
드라이 에치 공정은 XeF2를 이용하는 것을 포함할 수 있다.
마이크로기계 구성요소는 광전소자를 포함할 수 있다.
마이크로기계 구성요소는 마이크로전자소자를 포함할 수 있다.
광전소자는 LED를 포함할 수 있다.
마이크로전자소자는 하나 이상의 FET를 포함할 수 있다.
본 발명의 구체화는 실시례만으로 그리고 도면과 조합하여 다음에 기술된 설명으로부터 당해 기술분야의 통상의 기술자에게 쉽고 명백하게 더 잘 이해될 것이다.
도 1(a)는 하나의 실시예로 SIMOX_SOI (100) 기판에 형성된 GaN 층을 포함하는 샘플을 설명하는 개략도이다.
도 1(b)는 GaN 층에서 측정된 마이크로-라만 스펙트럼을 보여주는 강도(intensity) 대 라만 이동(Raman shift) 그래프이다.
도 1(c)는 GaN 층에서 측정된 PL 스펙트럼을 보여주는 광루미니센스(PL:photoluminescence) 강도(intensity) 대 파장 그래프이다.
도 2(a)∼(c)는 45 delta T의 진행시간 간격에서 XeF2의 에칭 후의 샘플을 보여주는 현미경 이미지이다.
도 2(d)는 도 2(c)의 샘플에서 측정된 마이크로-라만 스펙트럼을 보여주는 강도 대 라만 이동 그래프이다.
도 3(a)는 또 다른 실시예로 보다 큰 멤브레인(membrane) 크기를 가진 샘플의 현미경 이미지이다.
도 3(b)는 도 3(a)의 샘플에서 측정된 마이크로-라만 스펙트럼을 보여주는 강도 대 라만 이동 그래프이다.
도 3(c)는 도 1(a)의 SIMOX SOI(100) 기판상의 샘플 GaN 캔틸레버(cantilever) 구조 아래의 공극(arigap)을 보여주는 주사전자현미경(SEM) 이미지이다.
도 3(d)는 샘플 SIMOX SOI(100) 플랫폼상의 독립형(freestanding) 멤브레인에 부착된 샘플 GaN 빔 아래의 공극을 보여주는 SEM 이미지이다.
도 4(a)는 도 2(c)의 샘플의 E2 포논 피크 강도 매핑(phonon peak intensity mapping)도이다.
도 4(b)는 도 2(c)의 샘플의 라만 응력 프로파일(stress profile) 매핑도이다.
도 5(a)는 하나의 실시예로 Si(111) 기판에 성장된 고온의 질화 알루미늄(AIN) 버퍼층을 가진 GaN 에피층을 포함하는 샘플을 설명하는 개략도이다.
도 5(b)는 도 5(a)의 샘플의 PL 스펙트럼을 보여주는 PL 강도 대 밴드갭 에너지 그래프이다.
도 6(a)는 도 5(a)의 샘플의 부양된(released) GaN 구조의 SEM 이미지이다.
도 6(b)는 도 6(a)의 GaN 구조에 대하여 측정된 마이크로-라만 스펙트럼을 보여주는 강도 대 라만 이동 그래프이다.
도 6(c)는 도 6(a)의 GaN 구조의 E2 포논 피크 강도 매핑도이다.
도 6(d)는 도 6(a)의 GaN 구조의 라만 응력 프로파일 매핑도이다.
도 7(a)는 도 5(a)의 샘플의 독립형 GaN 캔틸레버 구조를 보여주는 SEM 이미지이다.
도 7의 (b)는 도 5(a)의 샘플의 GaN 캔틸레버 구조의 E2 포논 피크 강도 매핑도이다.
도 7(c)는 도 5(a)의 샘플의 GaN 캔틸레버 구조의 라만 응력 프로파일 매핑도이다.
도 8(a)는 또 다른 실시예로 샘플을 설명하는 개략도이다.
도 8(b)는 도 8(a)의 샘플에 대하여 77K와 350K 사이에서 수행된 온도-의존형 마이크로-PL 측정을 보여주는 PL 강도 대 파장 그래프이다.
도 8(c)는 ZnO 층에 대한 실온(room temperature) PL 스펙트럼 측정을 보여주는 PL 강도 대 파장 그래프이다.
도 8(d)는 도 8(a)의 샘플의 횡단면 SEM 이미지이다.
도 9(a)는 XeF2 에칭(etching) 전의 도 8(a)의 샘플의 캔틸레버 구조의 현미경 이미지이다.
도 9(b)는 XeF2 에칭(etching) 후의 도 8(a)의 샘플의 캔틸레버 구조의 현미경 이미지이다.
도 10(a)는 하나의 실시예의 샘플을 설명하는 개략도이다.
도 10(b)는 도 10(a)의 샘플로부터 측정된 PL 스펙트럼을 보여주는 PL 강도 대 파장 그래프이다.
도 11(a)는 XeF2 에칭 후의 도 10(a)의 샘플의 ZnO 브릿지(bridge) 구조를 보여주는 현미경 이미지이다.
도 11(b)는 XeF2 에칭 후의 도 10(a)의 샘플의 캔틸레버 구조를 보여주는 현미경 이미지이다.
도 12(a)는 도 10(a)의 샘플의 부양된 ZnO 브릿지 구조의 SEM 이미지이다.
도 12(b)는 도 10(a)의 샘플의 캔틸레버 구조의 SEM 이미지이다.
도 13(a)는 도 11(a)의 ZnO 브릿지 구조의 측정된 마이크로-라만 스펙트럼을 보여주는 강도 대 라만 이동 그래프이다.
도 13(b)는 도 11(b)의 캔틸레버 구조의 측정된 마이크로-라만 스펙트럼을 보여주는 강도 대 라만 이동 그래프이다.
도 13(c)는 도 11(a)의 ZnO 마이크로-브릿지 구조의 E2 포논 강도의 라만 매핑도이다.
도 14(a)는 또 다른 실시예로 벌크 Si(111) 플랫폼의 부양된 ZnO 브릿지 구조의 SEM 이미지이다.
도 14(b)는 도 14(a)의 실시예의 벌크 Si(111) 플랫폼의 캔틸레버 구조의 SEM 이미지이다.
도 15(a)는 하나의 실시예로 독립형 나노결정 다이아몬드(NCD)의 캔틸레버 구조의 SEM 이미지이다.
도 15(b)는 도 15의 (a)의 실시예의 독립형 NCD 브릿지 구조의 SEM 이미지이다.
도 16(a)는 또 다른 실시예로 CVD 성장된 마이크로결정 다이아몬드 기계구조를 보여주는 횡단면 SEM 이미지이다.
도 16(b)는 도 16(a)의 실시예의 다결정/마이크로결정 다이아몬드 캔틸레버를 보여주는 SEM 이미지이다.
도 16(c)는 도 16(a)의 실시예의 다결정/마이크로결정 다이아몬드 마이크로-브릿지 구조를 보여주는 SEM 이미지이다.
도 17(a)는 또 다른 실시예로 벌크 실리콘 플랫폼의 LED 마이크로구조를 보여주는 광학 현미경 이미지이다.
도 17(b)는 도 17(a)의 실시예의 벌크 실리콘 플랫폼의 FET 캔틸레버를 보여주는 광학 현미경 이미지이다.
도 17(c)는 도 17(a)의 실시예의 SOI 플랫폼의 LED 마이크로구조를 보여주는 광학 현미경 이미지이다.
도 17(d)는 도 17(a)의 실시예의 SOI 플랫폼의 FET 캔틸레버를 보여주는 광학 현미경 이미지이다.
도 18(a)는 또 하나의 다른 실시예로 마이크로디스크(microdisk) LED 구조의 광학 현미경 이미지이다.
도 18(b)는 도 18(a)의 실시예의 마이크로디스크 LED 구조의 SEM 이미지이다.
도 18(c)는 도 18(a)의 실시예의 마이크로디스크 LED 구조로부터 측정된 EL 스펙트럼을 보여주는 전기장발광(EL:electroluminescence) 강도 대 파장 그래프이다.
도 19는 마이크로기계 구조 제조방법을 설명하는 개략 흐름도이다.
아래에 기술된 실시예는 건조부양기술을 이용하는 Si 및/또는 SOI 기판에 직접 성장된 표면 마이크로가공 와이드 밴드갭 나노/마이크로기계 구조(예를 들면, ZnO, GaN 및 나노결정 다이아몬드를 포함하는)를 제공할 수 있다. 본 실시예에 사용된 건조부양기술은 Si 및/또는 SOI 기판 본래의 Si 및 SOI 덧층을 선택적으로 에치할 수 있는 XeF2를 가진 가스상 펄스 에칭을 제어하여 와이드 밴드갭 재료를 언더컷팅한다. 본 실시예의 건조부양기술은 Si 및/또는 SOI 기판 본래의 Si 또는 SOI 덧층의“희생층”을 에치하는데 사용되어 Si 및/또는 SOI 기판의 상면에 성장된 임의의 와이드 밴드갭 재료에 대하여 공극을 생성한다. 따라서 실시예에서 부가적이고 전용의 희생층을 증착 및 패턴화할 필요가 없다. 다른 한편, 실시예에서 공극의 두께는 선택된 Si 덧층 두께를 가진 SOI 기판을 공급함으로써 제어할 수 있다. 즉, 이러한 실시예에서 유리하게는, 공극 두께를 제어하는 것은 GaN, ZnO, NCD 재료를 SOI 기판상에 증착하는 소자구축공정(device buildup processes)과 분리되고, 오히려 웨이퍼 접합, SIMOX 등의 안정된 SOI 형성 기술에서 실리콘 두께의 간단한 제어에 의해 SOI 웨이퍼의 사전 제조(pre-fabrication)에 통합된다.
SIMOX를 이용하는 실리콘 두께의 제어에 대하여는, 브루엘(M.Bruel)의“Silicon on insulator material technology”, Electron Lett., 31, 1201 1995, 브루엘(M.Bruel), 아스파(B.Aspar), 및 어버튼-하비(A.J.Auberton-Herve)의 “Smart-Cut: A New Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding”Jpn. J. Appl. Phys., Part 1, 36, 1636 1997, 및 홀랜드(O.W.Holland), 패씨(D.Fathy), 및 사다나(D.K.Sadana)의“Formation of ultrathin, buried oxides in Si by O+ ion implantation”, Appl. Phys. Lett., 69, 674 1996에 언급되어 있다.
실리콘 덧층의 두께는 SOI 기판을 제조하는 동안 제어되므로 형성된 공극의 두께가 제어될 수 있다. 따라서, 와이드 밴드갭의 잔류응력은 와이드 밴드갭 재료 아래에 SOI 기판 본래의 실리콘 덧층을 설계함으로써 제어될 수 있다. 이러한 실시예에서, XeF2는 유전체에 대하여 높은 선택성을 가지므로 XeF2는 상응하는 공극을 형성하기 위해서 SOI 기판 본래의 실리콘(Si) 덧층을 선택적으로 에치한다. XeF2는 SOI 기판의 실리콘 덧층 아래의 하부 SiO2는 에치하지 않는 것을 이해할 수 있을 것 이다. 따라서, SOI 기판의 SiO2층은 본래의 에치정지(inherent etch stop)층으로 작용한다.
아래의 설명에서, 본 실시예를 위한 샘플 제조/형성 및 특징적 기술이 본 실시예를 더욱 상세하게 기술하기에 앞서 간략하게 소개될 것이다.
몇 가지 실시예에 있어서, GaN계 에피층은 MOCVD를 이용하는 SIMOX 방법으로 제조된 상업적으로 통용되는 (100) 및 (111) 방향의 SOI 기판상에 성장된다. 이러한 SOI 기판들은 약 150∼350㎚ 두께의 매몰 산화층 및 약 50∼200㎚의 Si 덧층을 공급할 수 있다. 하나의 샘플로, 얇은 AIN 버퍼를 가진 GaN층은 Si(111) 기판상에 성장되어 벌크 Si(111)상에 직접 GaN 마이크로기계 구조의 제조를 위한 건조부양기술의 가능성을 나타낸다. 이와 같은 실시예에서, 벌크 Si(111) 및 SOI 기판상에 성장된 GaN층은 크랙과 인장응력(tensile stress)을 줄이기 위해 주기적으로 델타도핑(delta doping)이 이루어진다. GaN층을 AIN 버퍼상에 성장시키고 MOCVD 에피탁시 동안 주기적인 델타도핑 단계를 이용하면 Si(111) 기판상에 품질 좋은 GaN 에피탁시를 제조할 수 있다는 것을 이해할 수 있을 것이다. 이와 같은 성장방법은 또한 SIMOX SOI(111) 및 SOI(100)에 응용될 수 있다. 게다가, 몇 가지 실시예에 있어서, 다른 와이드 밴드갭 재료를 이용하는 것을 보여주기 위해서, ZnO 재료는 SIMOX 방법으로 제조된 (111) 방향의 SOI 기판과 웨이퍼 접합 SOI 기판에 RF 마그네트론 스퍼터링에 의해 증착/성장된다. 몇몇 샘플에서, 매몰 산화층은 두께가 약 370㎚∼2.0㎛의 범위이고, Si 덧층은 두께가 약 200㎚∼3.0㎛의 범위를 가진다.
ZnO 및 GaN 샘플의 특성은 마이크로-광루미니센스(PL) 및 마이크로-라만 측정 등의 광학기술에 의해 기술된다.
몇 가지 실시예에 있어서, 약 2.0㎛ 두께의 초 나노결정 다이아몬드(UNCD) 박막은 마이크로웨이브 플라즈마 화학기상증착(MPCVD) 기술에 의해 Si계 기판에 성장된다. 이들 박막은 초 평탄 다이아몬드 형상(ultra smooth diamond morphology)을 보여줄 수 있고, 결정성(crystalline quality)의 특성은 마이크로-라만 분광법에 의해 연구될 수 있다.
상술한 샘플은 2×2㎝ 샘플로 잘려진다. 샘플은 각 솔벤트 대신에 약 5분 동안 초음파 세척기(ultrasonic bath)에서 아세톤과 메탄올을 이용하는 Class 100 클린룸에서 세정된다. 그 후에, 샘플은 탈 이온수(DI water)로 세정되고, 질소가스로 건조되고, 약 10분 동안 약 90℃에서 오븐(예를 들면 Memmert)에서 예비소성(prebaking)된다. 가열 후에, 샘플은 약 30초 동안 약 5000rpm에서 AZ4330 감광제(PR)를 가진 스핀코터(예를 들면, Model CEE 100 from Brewer Science, INC.)를 이용하여 스핀코팅된다. 이어서 샘플은 약 30초 동안 약 90℃에서 연화소성(soft baking)용 오븐에 배치된다. 다음에 약 4.5-5㎽의 강도를 가진 자외선(약 365㎚)으로 Karl Suss Mask Aligner(MA8) I-line을 이용하여 광식각(Photolithography)이 이루어진다. 본 실시예에서, 상이한 멤브레인, 캔틸레버 및 브릿지 치수의 형상(feature)을 가진 3인치 마스크 플레이트는 패터닝을 위해 사용된다. 광식각 후에 에칭 전에 감광제 두께는 패턴화된 샘플에서 약 3㎛가 되는 것으로 측정되었다.
에칭하는 동안에, 샘플은 유도결합플라즈마(inductive coupled plasma(ICP)) 챔버(약 2㎒에서 작동)와 샘플 척(chuck)용 추가 RF 바이어스(약 13.56㎒)로 이루어지는 부하고정(load-locked) Unaxis SLR 770 high-density plasma etch system에서 에치된다. 헬륨 배면 냉각(Helium backside cooling)에 의해 샘플 기판의 온도는 더욱 효과적으로 제어될 수 있다. 샘플은 에칭 챔버에 도입되기 전에 진공 그리스(grease)를 가진 8인치 Si 캐리어 웨이퍼에 장착된다. 순도 99.999%의 보론 트리클로라이드(BCl3) 및 클로린(Cl2) 가스는 구조적 에칭을 위해 도입된다. 샘플은 와이드 밴드갭의 타입에 따라서 약 20sccm BCl3 유량(flow), 10sccm Cl2 유량, 500W ICP 전력, 200W Reactive Ion Etching(RIE) 전력, 5mTorr 압력 및 6℃ 온도의 일정한 공정변수를 이용하여 지속시간 동안 ICP 챔버에서 에치된다.
에칭 후에, 잔류재료와 감광제의 에치 깊이는 KLA Tencor P-10 표면 프로파일러(Surface Profiler)를 이용하여 결정된다. 감광제는 아세톤을 이용하여 박리되고, 에치된 재료의 스텝높이(step height)는 상기 표면 프로파일러를 이용하여 다시 측정된다. 이것은 후속 희생층 에칭을 위해 와이드 밴드갭 아래의 하부층(SOI 기판 본래의)의 노출조건을 확인하는 것이다. 샘플에 대하여 각 와이드 밴드갭 재료의 부양(releasing)은 주문제작된 펜타 진공장치(Penta Vacuum System)에 XeF2를 이용하여 각 기판의 Si 덧층의 희생에칭에 의해 달성된다. 부양된 와이드 밴드갭 구조의 이미지는 약 3.5㎚의 해상도와 5㎸-10㎸ 범위의 가속전압을 구비한 JEOL JSM 5600 주사전자현미경(SEM)을 이용하여 SEI(secondary electron imaging) 모드에서 기록된다.
게다가, 부양된 샘플의 특성은 실온에서 후방 산란 기하학(back scattering geometry)으로 공간 분해 라만 산란(spatially resolved Raman scattering)에 의해 기술된다. 아르곤 이온 레이저의 514.5㎚ 라인(line)은 라만 산란 측정을 위해 사용된다. 산란광은 액체 질소 냉각된 전하결합소자(CCD) 감지기에 부착된 JY-T64000 3중 모노크로메이터 시스템(triple monochromator system)을 통하여 분산된다. 라만 측정의 정밀도는 약 1.2㎛의 측방 공간분해능을 가진 약 0.2 cm-1이다. 이 샘플은 SOI기판에서 직각으로 여기를 받기 쉽고, 후방 산란광은 입사 레이저광을 집중시키기 위해 사용되는 대물렌즈에 의해 감지된다.
샘플 제조/형성 및 특징적 기술을 간략하게 소개한 다음에 본 실시예는 더욱 상세하게 아래의 설명에서 기술된다.
도 1(a)는 하나의 실시예로 SIMOX_SOI(100) 기판(104)에 형성된 GaN층(102)을 포함하는 샘플(100)을 설명하는 개략도이다. 약 1.5∼1.7㎛의 GaN층(102)은 부가적이거나 또는“전용”의 희생층을 증착하지 않고 기판(104)상에 직접 형성된다. 기판(104)은 원래 약 200㎚ 두께의“본래”의 Si 덧층(106)과 약 350㎚ 두께의“본래”의 매몰 산화층(108)을 포함한다. 샘플(100)은 표준 광식각을 이용하여 상이한 멤브레인 크기의 형상으로 패턴화되고, 약 20sccm BCl3 유량, 10sccm Cl2 유량, 500W ICP 전력, 200W RIE 전력, 5mTorr 압력 및 6℃ 온도의 일정한 공정변수를 이용하여 약 2㎛ 깊이로 약 11분 동안 에치된다.
따라서, 공극 두께의 제어는 유리하게는 소자구축공정과 분리되고“본래”의 Si 덧층 두께의 제어에 의해 제공된다는 것을 이해할 수 있을 것이다.
도 1(b)는 GaN층(102)에 대하여 측정된 마이크로-라만 스펙트럼을 보여주는 강도(intensity) 대 라만 이동(Raman shift) 그래프이다. 도 1(c)는 GaN층(102)에 대하여 측정된 광루미니센스(PL) 스펙트럼을 보여주는 PL 강도(intensity) 대 파장(Wavelength) 그래프이다.
샘플(100)의 Si 덧층(106)에 대하여 프로그레시브 타이밍(progressive timing)의 단일 펄스를 이용하여 XeF2 에칭이 수행된다. 도 2(a)∼(c)는 45 delta T(T:초(second) 시간)의 진행시간 간격에서 XeF2 에칭후의 샘플(100)을 보여주는 현미경 이미지이다. 샘플(100)의 멤브레인(202)의 명암대비(contrast)가 멤브레인(202) 아래에 공극의 형성되면서 변경됨을 도 2(a)∼(c)로부터 관찰할 수 있다. 도 2(c)에서, 전체 멤브레인의 명암대비는 SOI 기판(104)(도 1(a))상의 독립형 GaN 멤브레인(202)을 나타내는 샘플(100)의 플랫폼(204)과 비교해서 훨씬 더 밝다. 도 2(c)(또한 삽입 1 참조)의 부양된 멤브레인(released Membrane)의 특성은 마이크로-라만 기법과 3지점의 스펙트럼을 이용하여 기술되는데, 이 3지점은 플랫폼(204), 부양된 멤브레인(202) 및 빔(206)에서 측정된 것이다. 도 2(d)는 측정된 마이크로-라만 스펙트럼을 보여주는 한 세트의 강도 대 라만 이동 그래프이다.
도 2(d)의 측정은 아르곤 이온 레이저의 가시광 514.5㎚ 파장에 의해 레이저 침투 깊이에 기인하여 실리콘 덧층(106)(도 1(a))은 물론전체의 GaN층(102)(도 1(a))이 검사된다. 플랫폼(204)이 최초 측정되고, 이어서 멤브레인(202)과 빔(206) 이 측정된다. 도 2(d)의 스펙트럼에서 플랫폼(204)은 520㎝-1에서 강력한 Si 강도(부호 208 참조)를 가지고 있지만 플랫폼(204)의 GaN의 E2 포논 강도는 565.9㎝-1에서 가장 약하다(부호 210 참조)는 것을 알 수 있다. 부양된 멤브레인(202)과 빔(206)에 대하여 E2 포논 강도는 각각 567.3㎝-1(부호 212 참조)과 567.1㎝-1(부호 214 참조)에서 가장 강하지만 Si 강도는 520.5㎝-1(부호 216,218 참조)에서 가장 약하다. E2 포논 주파수는 GaN 박막의 평면응력을 감시하기 위해서 사용될 수 있고, SOI 기판(플랫폼(204))상의 GaN의 E2 포논 라인은 빔(206) 및 멤브레인(202)의 E2 포논 라인과 비교했을 때 저 에너지 측을 향하여 이동함을 보여준다. 관찰된 적색편이는 표준 무변형(strain-free) 400㎛ 두께의 독립형 GaN의 참고 포논 피크와 비교했을 때, 인장 응력의 존재에 기인한다. 표준 무변형 400㎛ 두께의 독립형 GaN의 참고(reference) 포논 피크에 대하여는 아미티지(R.Armitage), 양(Q.Yang), 페익(H.Feick), 게바우어(J.Gebauer), 웨버(E.R.Weber), 신카이(S.Shinkai), 및 사사끼(K.Sasaki),의“Lattice-matched HfN buffer layers for epitaxy of GaN on Si”Appl. Phys. Lett., 81, 1450 2002와 왕(L.S.Wang), 장(K.Y.Zang), 트리패시(S.Tripathy), and 추아(S.J.Chua)의 “Effects of periodic delta-doping on the properties of GaN:Si films grown on Si (111) substrates”Appl. Phys. Lett., 85, 5881 2004 을 참조하기 바란다. 부양된 멤브레인과 빔(부호 212,214 참 조)에 대한 강력한 E2 포논 강도는 약 200㎚ 두께의 Si 덧층(106)(도 1(a))이 완전히 에치된다는 것을 명확히 나타내고 있다. 이것은 도 2(d)의 마이크로-라만 스펙트럼과 부양된 멤브레인(202)의 도 2(c)의 현미경 이미지의 명암대비를 이용하여 제시되어 있다.
XeF2로 Si를 에칭하면 높은 선택성을 갖지만 또한 시간 의존적이다. 도 3(a)는 또 다른 실시예로 보다 큰 멤브레인 크기를 가진 샘플(300)의 현미경 이미지이다. 샘플(300)은 XeF2로 에치되어 마이크로-라만 스펙트럼의 측정이 플랫폼(302), 멤브레인(304) 및 빔(306)에서 이루어진다. XeF2가 도 2(a)∼(c)의 샘플(100)을 에칭하는 동안 XeF2로 에칭이 동일 타이밍으로 수행된다. 도 3(a)에서 멤브레인의 중심이 멤브레인(304)과 빔(306)의 에지(edge)(308)와 비교했을 때, 점점 어두워지는 명암대비를 가지고 있다. 멤브레인(304)과 빔(306)의 에지(edge)(308)는 플랫폼(302)과 비교해서 대조적이다.
도 3(b)는 측정된 마이크로-라만 스펙트럼을 보여주는 강도 대 라만 이동 그래프이다. 플랫폼(302)이 최초 측정되고 이어서 멤브레인(304)과 부양된 빔(306)이 측정된다. 마이크로-라만 스펙트럼에서, 플랫폼(302)은 520㎝-1(부호 310 참조)에서 강력한 Si 강도를 가지고 있지만 E2 포논 강도는 565.9㎝-1(부호 312 참조)에서 가장 약하다는 것을 알 수 있다. 부양된 멤브레인(304)은 520㎝-1(부호 314 참조)에서 적당히 약한 Si 강도와 566.9㎝-1(부호 316 참조)에서 가장 약한 E2 포논 강도를 가지고 있다. 그러나, 부양된 빔(306)은 567.3㎝-1(부호 318 참조)에서 E2 포논 강도가 가장 강하고, 520㎝-1(부호 320 참조)에서 Si 강도가 가장 약하다. SOI 기판(플랫폼(302))상의 GaN의 E2 포논 라인은 부양된 빔(306)의 E2 포논 라인과 비교했을 때 더 낮다. 그러나, 미부양된(unreleased) GaN 멤브레인(304)의 E2 포논 라인은 멤브레인(304)이 무변형에 접근하고 있음을 보여주면서 부양된 빔(306)의 E2 포논 라인과 유사하다. 하지만, Si 피크(부호 314 참조)의 존재가 멤브레인(304)이 Si 덧층(미도시)으로부터 완전히 부양되지 않는다는 것을 나타내고 있다. 보다 장기간 XeF2 에칭을 지속해야 멤브레인(304)을 부양할 수 있음을 이해할 수 있을 것이다.
상술한 실시예에서 횡단면 SEM이 도 2(a)∼(c)에 나타낸 샘플(100)의 각각의 부양된 멤브레인과 캔틸레버 구조를 연구하는데 사용될 수 있다.
도 3(c)는 SIMOX SOI(100) 기판상의 샘플 GaN 캔틸레버 구조 아래의 공극(airgap)을 보여주는 SEM 이미지이다. 도 3(d)는 샘플 SIMOX SOI(100) 플랫폼상의 독립형 멤브레인에 부착된 샘플 GaN 빔 아래의 공극을 보여주는 SEM 이미지이다. 도 3(c)와 도 3(d)의 SEM 이미지는 약 200㎚의 공극을 가진 약 1.7㎛ 두께의 GaN 독립형 구조를 보여준다.
도 4(a)는 도 2(c)의 샘플(100)의 E2 포논 피크 강도 매핑도이다. 도 4(b)는 도 2(c)의 샘플(100)의 라만 응력 프로파일 매핑도이다. 표준 무변형 400㎛ 두께의 독립형 GaN에서 참고 라만 피크를 이용하면, SOI 기판상의 GaN으로부터 적색 편이 포논 피크(402)는 평면 인장 응력이 존재하기 때문이라는 것을 확인할 수 있다. 인장응력의 총량은 식 Δω=Kσ(K는 4.3 GPa-1 ㎝-1로 주어지는 비례계수)을 이용하여 산출될 수 있다. 라만 측정은 XeF2 드라이 에칭으로 부양된 GaN이 무응력(stress-free) 포논 피크를 향해 접근하고 있음을 보여준다. GaN의 부양된 멤브레인(202)(도 2(C))의 응력변형(stress variation)은 약 +0.1∼+0.2이다. 그러나 GaN/SOI(100) 플랫폼(204)에서, 응력은 약 0.45±0.05 GPa이다. 기판 본래의 약 50, 100 및 200㎚의 다양한 Si 덧층 두께를 가진 SIMOX SOI(111) 기판을 이용하여 실험이 실시되었다. 200㎚ SOI(111) 기판의 잔류응력은 약 0.32-0.40 GPa 범위 이내임을 확인했고, 50㎚ SOI(111) 기판에 성장된 GaNDML 경우에 대해서는 약 0.2 GPa로 절감되어짐을 확인했다. 이러한 성장유발응력(growth-induced stress)을 제어함으로써 건조부양 후에 마이크로구조의 컬링(curling)과 벤딩(bending)이 최소화되었음을 확인했다.
또 다른 실시예로, 유사한 XeF2 드라이 에칭 공정과 특성화가 GaN/SOI(111) 플랫폼에 대하여 실시된다.
또 하나의 다른 실시예로는, 표면 마이크로가공(micromachining)은 부가적이거나 또는“전용”의 희생층을 증착하지 않고 벌크 Si(111) 기판상에 직접 형성된 GaN층에 대해 실시된다. 이것은 커다란 공극을 생성하기 위해 드라이 에칭을 이용 하는 실행가능성을 증명할 수 있고, 드라이 에칭 후에 형성된 독립형 GaN 멤브레인과 캔틸레버의 기계적 안정성을 점검할 수 있다.
도 5(a)는 본 실시예의 Si(111) 기판에 성장된 고온의 질화 알루미늄(AIN) 버퍼층을 가진 GaN 에피층(502)을 포함하는 샘플(500)을 설명하는 개략도이다. GaN 에피층(502)은 두께가 약 1.7㎛이다. 도 5(b)는 샘플(500)의 PL 스펙트럼을 보여주는 PL 강도 대 밴드갭 에너지 그래프이다. X선 회절 요동곡선(X-ray diffraction rocking curves), 투과전자현미경, 라만 측정(미도시) 등의 측정을 통하여 벌크 Si(111)상에 성장된 단결정 GaN이 좋은 광학품질을 가지고 있음을 알 수 있다.
샘플(500)은 표준 광식각을 이용하여 상이한 멤브레인 크기의 형상으로 패턴화되고, 약 20sccm BCl3 유량, 10sccm Cl2 유량, 500W ICP 전력, 200W RIE 전력, 5mTorr 압력 및 6℃ 온도의 일정한 공정변수를 이용하여 약 2.5㎛의 깊이에서 약 9분 동안 에치된다. 이어서, 샘플(500)의 Si 핸들 웨이퍼(handle wafer)에 대하여 프로그레시브 타이밍(progressive timing)의 단일 펄스 동안 XeF2 에칭이 수행된다.
프로그레시브 타이밍 동안 XeF2 를 이용하여 에치된 샘플(500)의 현미경 이미지는 공극(도 2(a)∼(c)를 비교)의 존재를 나타내면서 샘플(500)의 멤브레인에 대한 명암대비의 변화를 보여준다. 도 6(a)는 부양된 GaN 구조(602)의 SEM 이미지이다. 이 구조(602)는 플랫폼(604), 부양된 빔(606)(608), 및 멤브레인(610)을 포함한다. 이 구조(602)의 특성은 마이크로-라만 기법을 이용하여 설명된다. 도 6(b)는 GaN 구조(602)에 대하여 측정된 마이크로-라만 스펙트럼을 보여주는 강도 대 라 만 이동 그래프이다. 이 스펙트럼은 플랫폼(604), 부양된 빔(606)(608), 및 멤브레인(610)의 4개의 지점에서 측정된다. 플랫폼(604)이 최초 측정되고, 이어서 멤브레인(610)과 부양된 빔(606)(608)이 측정된다.
도 6(b)에서, 플랫폼(604)은 520㎝-1(부호 612 참조)에서 강력한 Si 강도를 가지고 있지만 플랫폼(604)의 GaN의 E2 포논 강도는 564.9㎝-1(부호 614 참조)에서 가장 약하다는 것을 알 수 있다. 부양된 멤브레인(610)과 빔(606)(608)에 대하여, GaN의 E2 포논 강도는 566.9㎝-1(부호 616,618,620 각각 참조)에서 가장 강하지만 Si 강도는 하부 Si(111) 핸들 웨이퍼 기판(504)(도 5(a))이 에치되어 미정의된(undefined) 공극을 나타내면서 520㎝-1(부호 622,624,626 각각 참조)에서 가장 약하다. XeF2(도 3(a)을 비교)를 가진 SIMOX_SOI(100) 기판상의 GaN을 에칭한 후의 관찰결과와 유사한 보다 큰 치수를 가진 GaN 멤브레인은 Si 하부층을 에칭하는 시간에 의존적이기 때문에 독립형이 아니다.
도 6(c)는 도 6(a)의 GaN 구조(602)의 E2 포논 피크 강도 매핑도이다. 도 6(d)는 도 6(a)의 GaN 구조(602)의 라만 응력 프로파일 매핑도이다. 에치된 측벽의 E2 라만 강도는 광 산란효과 때문에 약간 더 높다. 라만 측정은 XeF2 드라이 에칭에 의한 GaN의 부양이 무응력 포논 피크를 향해 접근하고 있음을 보여준다. GaN의 부양된 멤브레인(610)의 응력변형은 약 +0.15∼-0.10 GPa이지만 GaN/Si(111) 플랫 폼(604)에서 응력은 약 0.65±0.05 GPa이다. 본 실시예는 벌크 Si(111)상의 GaN 기계구조에 관한 것이고, 벌크 Si(111)의 두께가 고정되어 있기 때문에 GaN 층의 두께 및 삽입층 조건(condition)은 에피층의 응력을 제어하는데 쓰인다.
도 7(a)는 샘플(500)(도 5(a))의 독립형 GaN 캔틸레버 구조(702)(704)를 보여주는 SEM 이미지(700)이다. SEM 이미지(700)는 기판(504)(도 5(a))의 Si층이 XeF2로 에치된 약 23㎛ 두께의 공극(706)을 보여준다. SEM 이미지(700)에 나타난 캔틸레버 어레이는 부양된 구조(702)(704)와 플랫폼(708)에 대한 광학현미경 이미지의 명암대비의 변화를 보여준다. 그러나, 에치정지층(예 SiO2)이 없다면, 기판(504)(도 5(a))의 모든 Si 재료는 어떤 마스킹 단계없이 에치되었을 것이다. 벌크 Si(111) 기판 위의 SOI 웨이퍼를 선호하는 하나의 이유는 Si 덧층의 두께 및 하부 SiO2 층은 공극치수를 제어하기 위해서 기판을 제조하는 동안 SOI 웨이퍼에서 제어될 수 있다는 것이다. 또한 잔류응력은 사전 정의된 SOI층 두께를 이용하여 제어될 수 있다.
도 7의 (b)는 샘플(500)(도 5(a))의 GaN 캔틸레버 구조(702)(704)의 E2 포논 피크 강도 매핑도이다. 도 7(c)는 샘플(500(도 5(a))의 GaN 캔틸레버 구조(702)(704)의 라만 응력 프로파일 매핑도이다. 라만 측정은 XeF2 드라이 에칭에 의한 GaN의 부양이 무응력 포논 피크를 향해 접근하고 있음을 보여준다. GaN의 부양된 캔틸레버 구조(702)(704)의 응력변형은 약 -0.05∼+0.20 GPa이지만 GaN/Si(111) 플랫폼(708)에서 응력은 약 0.60±0.05 GPa이다. 본 실시예는 벌크 Si(111)상의 GaN 기계구조에 관한 것이고, 벌크 Si(111)의 두께가 고정되어 있기 때문에 GaN 층의 두께 및 삽입층 조건은 에피층의 응력을 제어하는데 쓰인다. 이 결과에 대해서는, 트리패시(Tripathy et al.)의“Micro-Raman probing of residual stress in freestanding GaN-based micromechanical structures fabricated by a dry release technique”J. Appl. Phys. 101, 063525 (2007)에 언급되어 있다.
또 다른 실시예로, 전통적인 RF 마그네트론 시스템을 이용하여 약 500-600㎚ 두께의 ZnO 재료가 SIMOX_SOI(111) 위에서 직접 스퍼터링된다.
도 8(a)는 본 실시예의 샘플(800)을 설명하는 개략도이다. 샘플(800)은 약 370㎚ 두께의“본래”의 SiO2 층(804)와 약 200㎚ 두께의“본래”의 Si 덧층(806)을 포함한다. 샘플(800)은 부가적이거나 또는“전용”의 희생층을 증착하지 않은 SIMOX_SOI(111) 기판(802)(Si 덧층 위)에 스퍼터링된 약 600㎚의 ZnO층(808)을 더 포함한다.
따라서, 공극 두께의 제어는 유리하게는 소자구축공정과 분리되고“본래”의 Si 덧층 두께의 제어에 의해 제공된다는 것을 이해할 수 있을 것이다.
도 8(b)는 SIMOX_SOI 기판(802)상에 스퍼터링된 ZnO층(808)에 77K와 350K 사이에서 수행된 온도-의존형 마이크로-PL 측정을 보여주는 PL 강도 대 파장 그래프이다. 도 8(b)로부터, 저온(77K) PL 스펙트럼에서 뚜렷한 도너-억셉터쌍(DAP:donor-acceptor-pair) 발광(emission)을 관찰할 수 있다. DAP 발광은 온도가 약 350K로 증가되면 사라진다. 유사하게, 협 대역-에지 프리 엑시톤 발 광(FX:narrow band-edge free excitonic emission)(812)은 PL 스펙트럼의 77K에서 샘플온도를 증가시키면서 넓어짐을 관찰할 수 있다.
도 8(c)는 Si 덧층(806)상에 스퍼터링된 ZnO층(808)의 실온(room temperature) PL 스펙트럼 측정을 보여주는 PL 강도 대 파장 그래프이다. 도 8(d)는 샘플(800)의 횡단면 SEM 이미지이다.
본 실시예에서, ZnO층(808)은 표준 광식각을 이용하여 다양한 브릿지 및 캔틸레버 길이를 가진 형상으로 패턴화되고, 약 20sccm BCl3 유량, 10sccm Cl2 유량, 500W ICP 전력, 200W RIE 전력, 5mTorr 압력 및 6℃ 온도의 일정한 공정변수를 이용하여 약 620㎚ 깊이로 약 10분 동안 에치된다. 샘플(100)의 Si 덧층(806)에 대하여 각각 약 100초의 두 개의 펄스 동안에 XeF2 에칭이 수행된다.
도 9(a)는 XeF2 에칭 전의 샘플(800)(도 8(a))의 캔틸레버 구조(902)의 현미경 이미지(900)이다. 도 9(b)는 XeF2 에칭 후의 샘플(800)(도 8(a))의 캔틸레버 구조(902)의 현미경 이미지(904)이다. 도 9(b)를 도 9(a)와 비교해보면, ZnO 플랫폼(906)과 캔틸레버(908)의 명암대비 변화는 하부 Si 덧층(806)(도 8(a))이 완전히 에치되었다는 것을 나타낸다.
유사한 효과가 ZnO 브릿지를 포함하는 또 다른 실시예에서 관찰되고, 100㎚의 Si 덧층에 스퍼터링된 500㎚의 ZnO층을 포함하는 또 하나의 다른 실시예에서 관찰된다.
도 9(a)와 9(b)의 부양된 ZnO 구조(902)의 특성은 마이크로-라만 분광법을 이용하여 더욱더 기술된다. 438㎝-1 근처에서 관찰된 ZnO의 E2 포논은 잔류응력을 평가하는데 사용되었다. ZnO 구조가 본래 다결정이기 때문에 약 0.15 GPa의 잔류응력은 포논 피크 이동에서 관련식 Δω=Kσ(K는 6.7 GPa-1 ㎝-1로 주어지는 비례계수)을 이용하여 측정되었다. ZnO 구조 박막에서 초기 성장유발 잔류응력(growth-induced residual stress)의 감소는 기판 컴플라이언스(compliance)에 기인한다. 더욱이, 부양된 구조(902)는 100 MPa급 인장굽힘응력을 가질 수 있고, 이 응력은 캔틸레버/브릿지 치수에 의해 더욱 적당히 제어된다는 것이 관찰되었다. 굽힘응력은 포논 피크 위치의 추가적인 변동을 야기시켰다. ZnO 구축공정에 대하여, 기판 본래의 약 100㎚∼약 3.0㎛의 다양한 Si 덧층 두께를 가진 SOI 기판을 이용하여 실험이 실시되었다. 성장유발 잔류응력은 다양한 Si 덧층의 두께에 따라 약 0.20∼0.45 GPa의 범위 안에서 샘플마다 달라지는 것이 확인되었다. 성장방향을 따라서 수직응력구배가 드라이 에칭에 의한 소자 부양 후의 잔류응력을 제어하는 것을 알게 되었다. ZnO의 부양된 캔틸레버와 마이크로-브릿지의 잔류응력은 SOI 플랫폼에서 약 -0.05 GPa ∼ 약 0.40 GPa로 달라지는 것을 깨닫게 되었다. 잔류응력의 변동은 기계구조의 기하학적 치수(dimension), 성장유발응력, 및 SOI 상의 ZnO의 두께에 달려있다.
또 다른 실시예로, ZnO는 접합 SOI 기판상에 스퍼터링된다. 이 기판은 Si(111) 소자층(약 3±0.5㎛ 두께), 2.0∼2.5㎛ 두께의 매몰된 SiO2층, 및 (111) 핸들기판(약 400±25㎛ 두께)을 포함하는 2 또는 4인치 직경의 경제형(commercial grade) 접합 SOI 기판일 수 있다. SOI(111) 층의 방위는 축에서 0.5°- 4°만큼 기울어져 있다. 전통적인 RF 마그네트론 시스템을 이용하여 약 2.5㎛와 약 1.0㎛의 ZnO 재료두께는 각각 접합 SOI 기판 위로 직접 스퍼터링된다.
도 10(a)는 본 실시예의 샘플(1000)을 설명하는 개략도이다. 약 2.0㎛ 두께의“본래”의 SiO2층(1004)과 약 3.0㎛ 두께의“본래”의 Si 덧층(1006)을 포함하는 Si(111) 접합 SOI 기판(1002)을 포함한다. 샘플(1000)은 부가적이거나 또는“전용”의 희생층을 증착함이 없이 Si 덧층(1006) 위에 스퍼터링된 약 2.5㎛의 ZnO층(1008)을 더 포함한다.
따라서 공극 두께의 제어는 유리하게는 소자구축공정과 분리되고“본래”의 Si 덧층 두께의 제어에 의해 제공된다는 것을 이해할 수 있을 것이다.
A 77 K PL 측정은 마이크로-PL 측정장비를 이용하여 실시된다. 도 10(b)은 Si 덧층(1006) 위에 스퍼터링된 ZnO층(1008)에서 측정된 스펙트럼을 보여주는 PL 강도 대 파장 그래프이다. 도 10(b)에서, 스펙트럼은 근접-밴드-에지 프리 엑시톤 발광(FX: near-band-edge free excitonic emission)(부호 1010 참조)과 저온(DX)에서 도너 기반 엑시톤 피크의 존재를 보여준다. 도너-억셉터쌍 발광(DAP)은 77K(부호 1012 참조)에서 훨씬 더 강력하다.
본 실시예에서, ZnO층(1008)은 표준 광식각을 이용하여 다양한 브릿지 및 캔틸레버 길이를 가진 형상으로 패턴화되고, 약 20sccm BCl3 유량, 10sccm Cl2 유량, 500W ICP 전력, 200W RIE 전력, 5mTorr 압력 및 6℃ 온도의 일정한 공정변수를 이 용하여 약 3.0㎛ 깊이로 약 20분 동안 에치된다. 샘플(1000)의 Si 덧층(1006)에 대하여 약 30초의 단일 펄스 동안 XeF2 에칭이 수행된다.
도 11(a)는 XeF2 에칭 후의 샘플(1000)(도 10(a))의 ZnO 브릿지 구조(1102)를 보여주는 현미경 이미지(1100)이다. 도 11(b)는 XeF2 에칭 후의 샘플(1000)(도 10(a))의 캔틸레버 구조(1106)를 보여주는 현미경 이미지(1104)이다. 도 11(a)에서, ZnO 브릿지 구조(1102)는 구조(1102)의 양단(1106)(1108)이 지지된채로 접합 SOI 웨이퍼 위에 독립형으로 존재하는 것을 알 수 있다. 브릿지 구조(1102)의 명암대비는 지지구조(1110)(1112)와 비교해서 훨씬 더 밝다는 것을 알 수 있다. 전체 브릿지 구조의 현미경 이미지는 삽입 5에 나타나 있다. 도 11(b)에서 ZnO 캔틸레버 구조(1106)는 캔틸레버 구조(1106)의 일단이 지지된채로 접합 SOI 웨이퍼 위에 독립형으로 존재하는 것을 알 수 있다. 캔틸레버 구조(1106)의 명암대비는 지지구조(1116)과 비교해서 훨씬 더 밝다는 것을 알 수 있다. 전체 캔틸레버 구조의 현미경 이미지는 삽입 6에 나타나 있다. 몇몇의 보다 긴 캔틸레버(1118)(1120)는 ZnO 재료의 내장응력(in-built stress)으로 인해 상향으로 컬링(curling)되어 있다.
도 12(a)는 샘플(1000)(도 10(a))의 부양된 ZnO 브릿지 구조(1202)의 SEM 이미지(1200)이다. 도 12(b)는 샘플(1000)(도 10(a))의 캔틸레버 구조(1206)(1208)의 SEM 이미지(1204)이다. 도 12(a)에서, ZnO 브릿지 구조(1202)는 약 3㎛의 공극(1210)을 가지며 두께가 약 2.5㎛로 표시되어 있다. 전체 브릿지 구조의 SEM 이미지는 삽입 7에 나타나 있다. 도 12(b)에서, 캔틸레버 구조(1206)(1208)는 공 극(1212)을 가지며 두께가 약 2.5㎛인 것으로 나타나 있다. ZnO 재료의 내장응력으로 인해 캔틸레버 구조(1206)(1208)는 상향으로 컬링(curling)되어 있다. 전체 캔틸레버 구조의 SEM 이미지는 삽입 8에 나타나 있고, 또한 삽입 8은 캔틸레버 구조가 상향으로 컬링되어 있음을 보여주고 있다(부호 1214 참조).
본 실시예에서, 부양된 ZnO 마이크로-브릿지 구조(1102)(도 11(a))와 캔틸레버 구조(1106)(도 11(b))의 특성은 공간 분해 마이크로 라만 기법(spatially resolved micro-Raman technique)에 의해 더욱더 기술된다. 도 13(a)는 브릿지 구조(1102)(도 11(a))의 측정된 마이크로-라만 스펙트럼을 보여주는 강도 대 라만 이동 그래프이다. 도 13(b)는 캔틸레버 구조(1106)(도 11(b))의 측정된 마이크로-라만 스펙트럼을 보여주는 강도 대 라만 이동 그래프이다. 도 13(a)에서 보면, 두 개의 지지구조 또는 플랫폼(1110)(1112)는 520㎝-1(부호 1302 참조)에서 Si 강도가 강하지만 ZnO의 E2 포논 강도는 437㎝-1(부호 1304 참조)에서 가장 약하다. 부양된 다결정 구조(1102)의 잔류굽힘응력의 존재로 인해서, E2 포논 피크 위치가 약간 변동됨을 관찰할 수 있다. 도 13(b)를 보면, 캔틸레버 구조(1106(도 11(b))에 대하여 유사한 효과가 관찰될 수 있다. 응력 민감형(Stress-sensitive) E2 포논 이동은 관계식 Δω=Kσ(K는 6.7 GPa-1 ㎝-1로 주어지는 비례계수)을 이용하여 응력 프로파일을 평가하는데 사용될 수 있다. 이 관계식은 라만 데이터와 적당한 포논 변형 포텐셜(phonon deformation potential)을 이용하여 유도되었다. ZnO의 탄성강도상 수(elastic stiffness constant)는 비례계수를 결정하는데 사용된다. 계산결과에 대하여는 빅네쉬(Vicknesh et al.)의“Surface micromachined freestanding ZnO microbridge and cantilever structures on Si(111) substrates”Appl. Phys. Lett. 90, 091913 (2007)에 언급되어 있다.
도 13(c)는 ZnO 마이크로-브릿지 구조(1102)(도 11(a))의 E2 포논 강도의 라만 매핑도이다. 중심부(1306)는 Si 덧층(1006)(도 10(a))을 선택적으로 제거함에 따른 최대 라만 강도를 보여준다. 다결정 ZnO의 잔류응력은 지지구조 또는 플랫폼(1110)(1112) 및 성장된 상태의 박막의 약 0.22∼0.11 GPa 범위 안에서 다양하다.‘성장된 상태의 박막’은 다결정 ZnO를 말한다. 플랫폼 영역의 응력은 성장된 상태의 박막과 동일할 수 있다는 것을 알 수 있다. 건조 부양 독립형 영역은 상이한 응력 값을 가지는 것을 알게 되었다. 라만 측정은 인장굽힘응력이 독립형 캔틸레버(1106)(도 11(b))의 약 0.15∼0.05 GPa 범위 안에서 다양하다. 기하학적 효과 및 성장유발 기계적 특성은 독립형 캔틸레버(1106)(도 11(b))에서 구배 잔류응력의 변동을 야기시킬 수 있다. ZnO 구축공정에 대하여, 기판 본래의 약 100㎚∼약 3.0㎛의 다양한 Si 덧층 두께를 가진 SOI 기판을 이용하여 실험이 실시되었다. 성장유발 잔류응력은 다양한 Si 덧층의 두께에 따라 약 0.20∼0.45 GPa의 범위 안에서 샘플마다 달라지는 것이 확인되었다. 성장방향을 따라서 수직응력구배가 드라이 에칭에 의한 소자 부양 후의 잔류응력을 제어하는 것을 알게 되었다. ZnO의 부양된 캔틸레버와 마이크로-브릿지의 잔류응력은 SOI 플랫폼에서 약 -0.05 GPa ∼ 약 0.40 GPa로 달라지는 것을 깨닫게 되었다. 잔류응력의 변동은 기계구조의 기하학적 치수(dimension), 성장유발응력, 및 SOI 상의 ZnO의 두께에 달려있다.
또 다른 실시예로, ZnO는 벌크 Si(111) 기판위에 제공된다. 본 실시예에서 XeF2 건조부양/드라이 에칭을 받기 전과 후의 브릿지 및 캔틸레버 구조의 SEM 이미지는 언더컷 에칭임을 확인할 수 있다. 광학 현미경 이미지(optical microscopy image)(미도시)에서, ZnO 플랫폼과 브릿지와 관련한 명암대비의 변화는 기판의 하부 Si 재료가 에치되었다는 것을 나타내고 있다.
도 14(a)는 벌크 Si(111) 플랫폼(1404)(1406)의 부양된 ZnO 브릿지 구조(1402)의 SEM 이미지(1400)이다. 도 14(b)는 벌크 Si(111) 플랫폼(1412)의 캔틸레버 구조(1410)의 SEM 이미지(1408)이다. 공극(1414)(1416)의 치수는 각각 약 4.3㎛이고, 언더컷 에칭에 의해 명확하게 브릿지 구조(1402)와 캔틸레버 구조(1410)를 볼 수 있다. 라만 분석을 통해 보면, 본 실시예에서 벌크 Si(111)의 성장된 상태의 ZnO 박막(약 1.7㎛)은 약 0.55±0.03 GPa의 잔류 인장응력을 나타낸다. 패턴화된 구조의 플랫폼 영역(1404)(1406)(1412)에서 응력값은 실질적으로 동일하고 약 0.52 ∼ 0.55 GPa 급이다. 도 14(a)에서, 길이가 50㎛인 독립형 마이크로-브릿지 구조(1402)를 따라 약 0.33±0.03 ∼ 약 0.42±0.03 GPa의 범위 안에서 잔류응력의 변동은 라만 라인 스캔으로부터 대충 알 수 있다. 도 14(b)에서, 길이가 50㎛인 캔틸레버 구조(1410)를 따라 약 0.29±0.03 ∼ 약 0.40±0.03 GPa의 범위 안에서 잔류응력의 변동은 라만 라인 스캔으로부터 대충 알 수 있다. 약 400㎛까지 증가된 빔 길이를 가진 캔틸레버 구조(1410)에 대하여, 약간 더 높은 인장응력 값(약 0.43±0.03 GPa)이 캔틸레버 구조(1410)의 에지(edge)에서 관찰될 수 있다.
또 하나의 다른 실시예로, 나노결정과 마이크로결정 다이아몬드 기계구조가 실리콘 위에 제공된다. 나노결정 다이아몬드(NCD)는 XeF2 에칭에 앞서 ICP 에칭에 의해 패턴화된다. ICP 에칭에 있어서, 알루미늄(Al) 하드 마스크(hard mask)가 Ar/O2 플라즈마로 다이아몬드를 드라이 에칭하는데 사용된다.
도 15(a)는 본 실시예의 독립형 NCD 캔틸레버 구조(1500)의 SEM 이미지이다. NCD 캔틸레버 구조(1502)에는 약 2분의 XeF2 에칭이 수행된다. 캔틸레버 구조(1502) 영역 내에서 명암대비의 변화는 삽입된 현미경 이미지(1504)에서 관찰될 수 있다. 명암대비의 변화는 또한 SEM 이미지(1500)에서 관찰될 수 있다.
도 15(b)는 본 실시예의 독립형 NCD 브릿지 구조(1508)의 SEM 이미지(1506)이다. NCD 브릿지 구조(1508)에는 약 2분의 XeF2 에칭이 수행된다. 브릿지 구조(1508) 영역 내에서 명암대비의 변화는 삽입된 현미경 이미지(1510)에서 관찰될 수 있다. 명암대비의 변화는 또한 SEM 이미지(1506)에서 관찰될 수 있다.
본 실시예에서, 다이아몬드 마이크로기계 구조(1502)(1508)는 기계적으로 안정하다.
또 다른 실시예로, 유사한 제조단계가 화학기상증착(CVD) 성장된 마이크로결정 다이아몬드 기계구조를 실현하기 위해 사용된다. 도 16(a)는 본 실시예의 CVD 성장된 마이크로결정 다이아몬드 기계구조를 보여주는 횡단면 SEM 이미지(1600)이 다. 도 16(b)는 본 실시예의 다결정/마이크로결정 다이아몬드 캔틸레버(1604)를 보여주는 SEM 이미지(1602)이다. 도 16(c)는 본 실시예의 다결정/마이크로결정 다이아몬드 마이크로-브릿지 구조(1608)를 보여주는 SEM 이미지(1606)이다.
또 다른 실시예로, GaN계 발광다이오드(LED )와 전계효과트랜지스터(FET) 마이크로기계 구조가 제공된다. 포토닉 및 기계센서를 제조하기 위해서 독립형 LED와 FET가 실리콘 및 SOI 플랫폼에서 제조된다.
도 17(a)는 본 실시예의 벌크 실리콘 플랫폼의 LED 마이크로구조 멤브레인(1704)을 보여주는 광학 현미경 이미지(1702)이다. 도 17(b)는 본 실시예의 벌크 실리콘 플랫폼의 FET 캔틸레버(1708)를 보여주는 광학 현미경 이미지(1706)이다. 도 17(c)는 본 실시예의 SOI 플랫폼의 LED 마이크로구조 멤브레인(1712)를 보여주는 광학 현미경 이미지(1710)이다. 도 17(d)는 본 실시예의 SOI 플랫폼의 FET 캔틸레버(1716)를 보여주는 광학 현미경 이미지(1714)이다.
본 실시예에서, 언더에치된 구조는 XeF2 건조부양기술에 의해 생성된다. 이와 같은 기계구조는 포토닉 센싱을 위해 적합하다. InGaN/GaN을 이용하는 것 외에, AlGaN/GaN FET 캔틸레버는 벌크 실리콘과 SOI 플랫폼 양자에서 제조될 수 있다. 기계구조의 언더컷 에칭은 높은 선택성을 가지며, 최종 소자 부양은 실리콘과 SOI의 XeF2 드라이 에칭에 의해 달성된다.
또 하나의 다른 실시예로, GaN계 언더컷 마이크로디스크(microdisk) LED 구조가 제공된다. 도 18(a)는 본 실시예의 마이크로디스크 LED 구조(1802)의 광학 현 미경 이미지(1800)이다. 도 18(b)는 본 실시예의 마이크로디스크 LED 구조(1806)의 SEM 이미지(1804)이다. 도 18(c)는 본 실시예의 마이크로디스크 LED 구조(1806)로부터 측정된 EL 스펙트럼을 보여주는 전기장발광(EL:electroluminescence) 강도 대 파장 그래프이다.
본 실시예에서, 수직 마이크로디스크 LED 구조는 탑(top) p-본드 패드 및 p-컨택 금속배선(metalization)으로 제조된다. 이러한 마이크로디스크 LED 소자의 대표적인 전기장발광(EL) 스펙트럼은 도 18(c)에 도시되어 있다. InGaN/GaN 다중양자 우물(multi-quantum wells)을 가진 언더컷 LED는 하부 Si에 대하여 XeF2 에칭을 하지 않은 마이크로구조의 LED와 비교했을 때, 청색 및 녹색 EL 강도의 증가를 가져올 수 있다는 것을 알 수 있다. XeF2 에칭에 의해 Si의 선택적 제거로 인해 가시광 추출효율의 실질적인 개선은 일반 조명에 대하여 이와 같은 마이크로디스크 LED의 잠재적 이용가능성을 보여준다. 이러한 언더컷 에치된 구조에 있어서, 에지(edge)에서 접합온도의 상승으로 인해서 파장 안정성은 백색광 용도를 위한 보다 높은 구동전류에서 유지될 수 있다. 이러한 LED의 제조공정은 또한 마이크로-광기계(micro-optomechanical) 시스템 및 공진기에 유용할 수 있다.
도 19는 마이크로기계 구조의 제조방법을 설명하는 개략 흐름도(1900)이다. 1902 단계에서 Si계 기판이 제공된다. 1904 단계에서 마이크로기계 구성요소가 기판상에 직접형성된다. 1906 단계에서 언더컷이 마이크로기계 구성요소의 부양된 부분 아래에 홈의 형태로 형성된다. 1908 단계에서 홈이 Si계 기판에 형성된다.
상술한 실시예에서, Ⅱ-Ⅵ 와이드 밴드갭 반도체 마이크로기계 구조 또는 Ⅲ-Ⅴ 와이드 밴드갭 반도체 마이크로기계 구조는 SOI 기판상에서 실현될 수 있다. SOI 기판은 웨이퍼 접합 및/또는 SIMOX에 의해 제조될 수 있다. SOI 플랫폼은 (100) 방향은 물론 (111) 방향일 수 있다. SOI 기판의 상이한 방향은 층 위의 실리콘 두께의 정밀한 제어에 의해 맞춰질 수 있는 특정 응력을 초래할 수 있다. Ⅱ-Ⅵ 와이드 밴드갭 구조 타입은 다양한 두께를 가진 단일 및 헤테로구조 구성의 ZnO, Zn(Mg)O, Zn(Cd)O, ZnS 관련 재료를 포함할 수 있다. Ⅲ-Ⅴ 와이드 밴드갭 구조 타입은 다양한 두께를 가진 단일 및 헤테로구조 구성의 GaN, AlN, AlGaN, InGaN, 및 InN 관련 재료를 포함할 수 있다. 본 실시예는 또한 벌크 Si 및 SOI 기판상의 다결정 및 나노결정 다이아몬드 마이크로기계 구조에 응용할 수 있다. 오버행 구조를 실현하는데 사용되는 Ⅱ-Ⅵ 및 Ⅲ-Ⅴ 와이드 밴드갭 층 타입은 실리콘의 희생 에칭 후에 제어된 잔류응력을 제공할 수 있다. 드라이 에칭을 위한 기판의 실리콘은 표준 식각 기술을 통해 노출된다. 본 실시예는 또한 벌크 Si 및 SOI 기판상의 InGaN/GaN계 LED, AlGaN/GaN계 LED, ZnMgO/ZnO계 LED 등의 재료를 포함하는 광전소자와 같은 와이드 밴드갭 반도체 마이크로기계 구조를 제공할 수 있다. 본 실시예는 또한 AlGaN/GaN계 FET, InAlN/GaN계 FET, ZnO/GaN계 FET 및 고 전자 이동도 트랜지스터(HEMT) 등의 재료를 포함하는 마이크로전자 소자와 같은 와이드 밴드갭 반도체 마이크로기계 구조를 제공할 수 있다.
상술한 실시예에서, Si 및 SOI의 희생 부양 공정은 다양한 성장기술을 이용하여 와이드 밴드갭 구조를 증착한 후에 실시된다. SOI 및 벌크 Si의 상면에 성장 된 격자 부정합과 열적 불일치 재료에는 성장유발 응력이 존재한다. 소자 부양 후에는 굽힘응력 성분이 나타나고 층 두께와 기하학적 치수에 의존한다. 이러한 응력은 또한 사전 설계된 성장유발 응력에 의해 상당한 영향을 받을 수 있다. 따라서, 이들 변수를 제어함으로써 예정된 응력값을 가진 기계구조가 희생 건조부양기술을 이용하여 설계될 수 있다.
폭넓게 기술된 본 발명의 사상과 범위를 벗어나지 않고 특정 실시예에 개시된 바와 같은 본 발명에 대하여 여러 가지 다른 변형 및 개조를 할 수 있다는 것은 통상의 기술자라면 이해할 수 있을 것이다. 따라서 본 발명의 실시예는 예증적이고 제한적이 아닌 모든 점에서 고려되어야만 한다.

Claims (34)

  1. Si계 기판과;
    Si계 기판상에 직접 형성된 마이크로기계 구성요소; 및
    마이크로기계 구성요소 중 부양된 부분 아래에 형성된 언더컷(undercut)을 포함하며,
    상기 언더컷은 Si계 기판에 형성된 홈(recess)의 형태인 것을 특징으로 하는 마이크로기계 구조.
  2. 청구항 1에 있어서,
    Si계 기판은 SOI 기판을 포함하는 것을 특징으로 하는 마이크로기계 구조.
  3. 청구항 2에 있어서,
    SOI 기판의 Si 덧층의 두께는 마이크로기계 구성요소 중 부양된 부분의 응력을 제어하기 위해 선택되는 것을 특징으로 하는 마이크로기계 구조.
  4. 청구항 2 또는 3에 있어서,
    홈은 SOI 기판의 Si 덧층의 두께를 통과하여 연장되는 것을 특징으로 하는 마이크로기계 구조.
  5. 청구항 3 또는 4에 있어서,
    Si 덧층의 두께는 약 10㎚ ∼ 약 10㎛의 범위 이내인 것을 특징으로 하는 마이크로기계 구조.
  6. 청구항 2 내 5항 중 어느 한 항에 있어서,
    SOI 기판은 웨이퍼 접합, SIMOX 또는 이들 양자를 이용하여 제공되는 것을 특징으로 하는 마이크로기계 구조.
  7. 청구항 2 내 6항 중 어느 한 항에 있어서,
    SOI 기판의 결정 방향은 마이크로기계 구성요소 중 부양된 부분의 응력을 제어하기 위해 선택되는 것을 특징으로 하는 마이크로기계 구조.
  8. 청구항 7에 있어서,
    SOI 기판의 결정 방향은 (100) 또는 (111) 방향인 것을 특징으로 하는 마이크로기계 구조.
  9. 청구항 1에 있어서,
    Si계 기판은 벌크 Si 기판을 포함하는 것을 특징으로 하는 마이크로기계 구조.
  10. 청구항 9에 있어서,
    벌크 Si 기판은 (100) 또는 (111)의 결정 방향을 포함하는 것을 특징으로 하는 마이크로기계 구조.
  11. 청구항 1 내지 10항 중 어느 한 항에 있어서,
    마이크로기계 구성요소는 ZnO, Zn(Mg)O, Zn(Cd)O, ZnS, GaN, AlN, AlGaN, InGaN, InN, 다결정 다이아몬드 및 나노결정 다이아몬드로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함하는 것을 특징으로 하는 마이크로기계 구조.
  12. 청구항 1 내지 11항 중 어느 한 항에 있어서,
    홈은 드라이 에치 공정을 이용하여 Si계 기판에 형성되는 것을 특징으로 하는 마이크로기계 구조.
  13. 청구항 12에 있어서,
    드라이 에치 공정은 XeF2의 사용을 포함하는 것을 특징으로 하는 마이크로기계 구조.
  14. 청구항 1 내지 13항 중 어느 한 항에 있어서,
    마이크로기계 구성요소는 광전소자를 포함하는 것을 특징으로 하는 마이크로 기계 구조.
  15. 청구항 1 내지 14항 중 어느 한 항에 있어서,
    마이크로기계 구성요소는 마이크로전자 소자를 포함하는 것을 특징으로 하는 마이크로기계 구조.
  16. 청구항 14에 있어서,
    광전소자는 LED를 포함하는 것을 특징으로 하는 마이크로기계 구조.
  17. 청구항 15에 있어서,
    마이크로전자 소자는 하나 이상의 전계효과트랜지스터(FET)를 포함하는 것을 특징으로 하는 마이크로기계 구조.
  18. Si계 기판을 제공하는 단계와;
    Si계 기판상에 직접 마이크로기계 구성요소를 형성하는 단계와;
    마이크로기계 구성요소 중 부양된 부분 아래에 홈(recess)의 형태로 언더컷(undercut)을 형성하는 단계; 및
    Si계 기판에 홈을 형성하는 단계를 포함하는 마이크로기계 구조 제조방법.
  19. 청구항 18에 있어서,
    Si계 기판은 SOI 기판을 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  20. 청구항 19에 있어서,
    마이크로기계 구성요소 중 부양된 부분의 응력을 제어하기 위해 SOI 기판의 Si 덧층의 두께를 선택하는 단계를 더 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  21. 청구항 19 또는 20에 있어서,
    홈은 SOI 기판의 Si 덧층의 두께를 통과하여 연장되는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  22. 청구항 20 또는 21에 있어서,
    Si 덧층의 두께는 약 10㎚ ∼ 약 10㎛의 범위 이내인 것을 특징으로 하는 마이크로기계 구조 제조방법.
  23. 청구항 19 내지 22항 중 어느 한 항에 있어서,
    Si계 기판은 웨이퍼 접합, SIMOX 또는 이들 양자를 이용하여 제공되는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  24. 청구항 19 내지 23항 중 어느 한 항에 있어서,
    마이크로기계 구성요소 중 부양된 부분의 응력을 제어하기 위해 SOI 기판의 결정 방향을 선택하는 단계를 더 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  25. 청구항 24에 있어서,
    SOI 기판의 결정 방향은 (100) 또는 (111) 방향인 것을 특징으로 하는 마이크로기계 구조 제조방법.
  26. 청구항 18에 있어서,
    Si계 기판은 벌크 Si 기판을 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  27. 청구항 26에 있어서,
    벌크 Si 기판은 (100) 또는 (111) 방향의 결정 방향을 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  28. 청구항 18 내지 27항 중 어느 한 항에 있어서,
    마이크로기계 구성요소는 ZnO, Zn(Mg)O, Zn(Cd)O, ZnS, GaN, AlN, AlGaN, InGaN, InN, 다결정 다이아몬드 및 나노결정 다이아몬드로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  29. 청구항 18 내지 28항 중 어느 한 항에 있어서,
    홈의 형태로 언더컷(undercut)을 형성하는 단계는 드라이 에치 공정을 이용하는 것을 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  30. 청구항 29에 있어서,
    드라이 에치 공정은 XeF2를 이용하는 것을 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  31. 청구항 18 내지 30항 중 어느 한 항에 있어서,
    마이크로기계 구성요소는 광전소자를 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  32. 청구항 18 내지 31항 중 어느 한 항에 있어서,
    마이크로기계 구성요소는 마이크로전자 소자를 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  33. 청구항 31에 있어서,
    광전소자는 LED를 포함를 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
  34. 청구항 32에 있어서,
    마이크로전자소자는 하나 이상의 전계효과트랜지스터(FET)를 포함하는 것을 특징으로 하는 마이크로기계 구조 제조방법.
KR1020097011496A 2006-11-10 2007-11-09 마이크로기계 구조 및 마이크로기계 구조 제조방법 KR20090086238A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85807606P 2006-11-10 2006-11-10
US60/858,076 2006-11-10

Publications (1)

Publication Number Publication Date
KR20090086238A true KR20090086238A (ko) 2009-08-11

Family

ID=39364780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097011496A KR20090086238A (ko) 2006-11-10 2007-11-09 마이크로기계 구조 및 마이크로기계 구조 제조방법

Country Status (6)

Country Link
US (1) US8278725B2 (ko)
EP (1) EP2089312A4 (ko)
JP (1) JP2010509081A (ko)
KR (1) KR20090086238A (ko)
CN (1) CN101583559B (ko)
WO (1) WO2008057055A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278725B2 (en) 2006-11-10 2012-10-02 Agency For Science, Technology And Research Micromechanical structure and a method of fabricating a micromechanical structure
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
US9190560B2 (en) 2010-05-18 2015-11-17 Agency For Science Technology And Research Method of forming a light emitting diode structure and a light diode structure
US8552554B2 (en) 2010-08-12 2013-10-08 Industrial Technology Research Institute Heat dissipation structure for electronic device and fabrication method thereof
JP5117588B2 (ja) * 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
CN102403284B (zh) * 2010-09-15 2013-08-28 财团法人工业技术研究院 电子封装、用于电子装置的散热结构及其制造方法
JP5665202B2 (ja) * 2010-10-14 2015-02-04 独立行政法人産業技術総合研究所 Ｓｏｉ基板
DE102011100743A1 (de) * 2011-05-06 2012-11-08 Osram Opto Semiconductors Gmbh Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelements
JP5023230B1 (ja) 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP6056136B2 (ja) 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法
JP5337272B2 (ja) * 2012-04-16 2013-11-06 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US20160027656A1 (en) * 2013-03-14 2016-01-28 King Abdullah University Of Science And Technology Defect free single crystal thin layer
JP6231893B2 (ja) 2014-01-27 2017-11-15 キヤノン株式会社 半導体装置の製造方法および半導体装置の製造装置
US9362131B2 (en) 2014-08-29 2016-06-07 Applied Materials, Inc. Fast atomic layer etch process using an electron beam
WO2016136187A1 (ja) * 2015-02-26 2016-09-01 パナソニックＩｐマネジメント株式会社 双方向コンバータ、コントローラ、および半導体装置
US9663346B1 (en) * 2016-02-17 2017-05-30 Globalfoundries Inc. MEMs-based resonant FinFET
JP6520782B2 (ja) * 2016-03-18 2019-05-29 信越半導体株式会社 エピタキシャルウェーハの評価方法及び製造方法
US9716005B1 (en) 2016-03-18 2017-07-25 Applied Materials, Inc. Plasma poisoning to enable selective deposition
WO2017205781A1 (en) 2016-05-27 2017-11-30 Board Of Trustees Of Michigan State University Hybrid diamond-polymer thin film sensors and fabrication method
WO2019043432A1 (en) * 2017-08-30 2019-03-07 Ecole Polytechnique Federale De Lausanne (Epfl) PROCESS FOR THE PRODUCTION OF MONOCRYSTALLINE DIAMOND PART FOR THE PRODUCTION OF AN AUTONOMOUS MONOCRYSTALLINE MECHANICAL AND OPTICAL COMPONENT
CN108550526A (zh) * 2018-03-29 2018-09-18 上海集成电路研发中心有限公司 一种改善半导体鳍部表面粗糙度的方法
EP3865453A1 (en) * 2020-02-13 2021-08-18 Miraex SA Micro-opto-mechanical system sensor, arrangement and manufacturing method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041224B2 (en) 1999-10-26 2006-05-09 Reflectivity, Inc. Method for vapor phase etching of silicon
US6942811B2 (en) * 1999-10-26 2005-09-13 Reflectivity, Inc Method for achieving improved selectivity in an etching process
US6960305B2 (en) * 1999-10-26 2005-11-01 Reflectivity, Inc Methods for forming and releasing microelectromechanical structures
US6290864B1 (en) 1999-10-26 2001-09-18 Reflectivity, Inc. Fluoride gas etching of silicon with improved selectivity
US6953977B2 (en) * 2000-02-08 2005-10-11 Boston Microsystems, Inc. Micromechanical piezoelectric device
US6579068B2 (en) 2000-08-09 2003-06-17 California Institute Of Technology Method of manufacture of a suspended nitride membrane and a microperistaltic pump using the same
US6884740B2 (en) * 2001-09-04 2005-04-26 The Regents Of The University Of California Photoelectrochemical undercut etching of semiconductor material
US6660564B2 (en) 2002-01-25 2003-12-09 Sony Corporation Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby
US7027200B2 (en) 2002-03-22 2006-04-11 Reflectivity, Inc Etching method used in fabrications of microstructures
KR100616508B1 (ko) * 2002-04-11 2006-08-29 삼성전기주식회사 Ｆｂａｒ 소자 및 그 제조방법
JP2004106074A (ja) * 2002-09-13 2004-04-08 Sony Corp 中空構造体の製造方法、及びｍｅｍｓ素子の製造方法
US7027202B1 (en) * 2003-02-28 2006-04-11 Silicon Light Machines Corp Silicon substrate as a light modulator sacrificial layer
KR20050107470A (ko) * 2003-02-28 2005-11-11 배 시스템즈 피엘시 가속도계
JP5057778B2 (ja) * 2003-03-18 2012-10-24 ミクロガン ゲーエムベーハー Ｉｉｉ族窒化物半導体からなる半導体センサ素子及び製造方法、及び、当該半導体センサ素子を用いた測定方法
US6952041B2 (en) * 2003-07-25 2005-10-04 Robert Bosch Gmbh Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same
DE10352001A1 (de) * 2003-11-07 2005-06-09 Robert Bosch Gmbh Mikromechanisches Bauelement mit einer Membran und Verfahren zur Herstellung eines solchen Bauelements
US7468324B2 (en) 2004-12-08 2008-12-23 The University Court Of The University Of Edinburgh Microelectromechanical devices and their fabrication
US20060160345A1 (en) * 2005-01-14 2006-07-20 Xing-Quan Liu Innovative growth method to achieve high quality III-nitride layers for wide band gap optoelectronic and electronic devices
US7406761B2 (en) 2005-03-21 2008-08-05 Honeywell International Inc. Method of manufacturing vibrating micromechanical structures
US7718457B2 (en) 2005-04-05 2010-05-18 Analog Devices, Inc. Method for producing a MEMS device
US8278725B2 (en) 2006-11-10 2012-10-02 Agency For Science, Technology And Research Micromechanical structure and a method of fabricating a micromechanical structure

Also Published As

Publication number Publication date
EP2089312A1 (en) 2009-08-19
WO2008057055A1 (en) 2008-05-15
US20100193781A1 (en) 2010-08-05
EP2089312A4 (en) 2014-08-06
JP2010509081A (ja) 2010-03-25
CN101583559A (zh) 2009-11-18
CN101583559B (zh) 2012-02-15
US8278725B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
US8278725B2 (en) Micromechanical structure and a method of fabricating a micromechanical structure
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
EP3539155A2 (en) Scandium-containing iii-n etch-stop layers for selective etching of iii-nitrides and related materials
US9656859B2 (en) Method for fabricating suspended MEMS structures
JP6108792B2 (ja) 異なる厚さの領域を有する少なくとも１つの活性部を備える構造を製造する方法
US10553426B2 (en) Method for obtaining a semi-polar nitride layer on a crystalline substrate
US20090061636A1 (en) Etching method for nitride semiconductor
CN113921380A (zh) 制造纳米棒的方法以及通过该方法制造的纳米棒
US7514282B2 (en) Patterned silicon submicron tubes
JP2007015101A (ja) 隠れヒンジｍｅｍｓデバイス
US8698284B2 (en) Nitride-based semiconductor substrates having hollow member pattern and methods of fabricating the same
Sameshima et al. A GaN electromechanical tunable grating on Si substrate
Placidi et al. Fabrication of monocrystalline 3C–SiC resonators for MHz frequency sensors applications
CN114014259A (zh) 一种半导体结构的制造方法
US20110084310A1 (en) Method for obtaining a structured material with through openings, in particular nitrides of type iii semiconductors structured according to photonic crystal patterns
US20240120238A1 (en) Semiconductor substrate, method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
Sameshima et al. A Freestanding GaN/HfO $ _ {\bf 2} $ Membrane Grown by Molecular Beam Epitaxy for GaN–Si Hybrid MEMS
Tripathy et al. GaN and ZnO freestanding micromechanical structures on silicon‐on‐insulator substrates
Lv et al. Fabrication of suspending GaN microstructures with combinations of anisotropic and isotropic dry etching techniques
US20210320006A1 (en) Method of manufacturing a semiconductor component, and workpiece
WO2023094673A1 (en) Fabrication method for a thin-film layer on a substrate
Quek et al. Patterning of Sc 0.3 Al 0.7 N Film for Piezoelectric MEMS Devices
Wang et al. Freestanding GaN slab fabricated on patterned silicon on an insulator substrate
Tanae et al. Gan comb-drive actuators on Si substrate
Kuo et al. A Novel Method of Fabricating SiC-On-Insulator Substrates for Use in MEMS

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application