JP5665202B2 - Ｓｏｉ基板 - Google Patents

Ｓｏｉ基板 Download PDF

Info

Publication number
JP5665202B2
JP5665202B2 JP2012538690A JP2012538690A JP5665202B2 JP 5665202 B2 JP5665202 B2 JP 5665202B2 JP 2012538690 A JP2012538690 A JP 2012538690A JP 2012538690 A JP2012538690 A JP 2012538690A JP 5665202 B2 JP5665202 B2 JP 5665202B2
Authority
JP
Japan
Prior art keywords
film
soi substrate
carbon film
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012538690A
Other languages
English (en)
Other versions
JPWO2012050122A1 (ja
Inventor
貴壽 山田
貴壽 山田
雅考 長谷川
雅考 長谷川
正統 石原
正統 石原
津川　和夫
和夫 津川
金　載浩
載浩 金
古賀　義紀
義紀 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2012538690A priority Critical patent/JP5665202B2/ja
Publication of JPWO2012050122A1 publication Critical patent/JPWO2012050122A1/ja
Application granted granted Critical
Publication of JP5665202B2 publication Critical patent/JP5665202B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Description

本発明は、パワー半導体デバイスなどに利用するためのシリコン・オン・インシュレーター（ＳＯＩ）基板、特に高絶縁性及び高熱伝導性を有するＳＯＩ基板に関する。
電力変換器やカーエレクトロニクスなどに利用される低消費電力かつ低損失なパワー半導体デバイス実現には、半導体デバイスの動作時に自己発熱が生じるために、放熱や冷却を必要とする。放熱には、銅−モリブデン(Ｃｕ−Ｍｏ)や銅−タングステン(Ｃｕ−Ｗ)等の金属材料を放熱板として、デバイスに接着して利用している。ＭｏやＷは埋蔵量に制限があり、特にＷは代替材料開発が不可欠な材料である。そのため、今後需要が高くなることが予測されるパワー半導体デバイスの放熱材として、ユビキタス元素での置き換えが期待されている。また、冷却には空冷や水冷機構を付加するため、デバイスを含むシステム自体の大型化や、空冷や水冷用に電力を導入する必要があるため、パワー半導体デバイスの低消費電力化や低損失化が実現しても、システム全体の電力損失の削減には限界ある。
一方、シリコン・オン・インシュレーター(ＳＯＩ)構造により、コンピューターのＣＰＵの低消費電力化が進んでいる。しかし、既存ＳＯＩ基板の絶縁層（以下、「Ｉ層」という。）として用いられているシリコン酸化膜(ＳｉＯ２)層の絶縁性が低いため、電力変換器やカーエレクトロニクス用の低消費電力かつ低損失なパワー半導体デバイス用基板としては、利用できない。
高熱伝導性かつ高絶縁性を有するマイクロ結晶ダイヤモンド薄膜をＳＯＩ基板のＩ層として用い、シリコン・オン・ダイヤモンド(ＳＯＤ)構造を形成することで、冷却機構を有しないパワー半導体デバイス用のＳＯＩ基板が提案されている（非特許文献１、非特許文献２）。しかしながら、シリコンデバイスの熱による劣化は抑制されているが、マイクロ結晶ダイヤモンド層の成膜に、マイクロ波プラズマ気相成長(ＭＰＣＶＤ)法を利用しているため、直径５ｃｍ程度の面積までしか成膜が出来ないため、Ｓｉデバイスの実用化の観点からは、量産技術には適さないという問題がある。
これに対し、熱フィラメント気相成長(ＨＦＣＶＤ)法により、直径３０ｃｍ以上の大面積にマイクロ結晶ダイヤモンド薄膜を成膜することが可能である。
一方、表面波プラズマ気相成長法により、直径３０ｃｍ程度の面積に均一な炭素膜を形成する技術が、特許文献1および特許文献２に開示されている。この方法を用いて作成したＳＯＩ基板上に、集積回路（ＬＳＩ）用途を目的とした電界効果トランジスタが試作され、動作が確認されている（非特許文献３）。
国際公開第２００５／１０３３２６号 国際公開第２００７／００４６４７号
C. Gu, Z. Jin, X. Lu, G. Zou, C. Wang, J.Lu, D. Yao, X. Su and Z. Xu, Diam. Relat. Mater. 7 (1998) 753-755. A. Aleksov, X. Li, N. Govindaraju, J.M.Gobien, S. D. Wolter, J. T. Prater and Z. Sitar, Diam. Relat. Mater. 1482005) 308. J. P. Mazellier, J. Widiez, F. Andrieu, M. Lions, S. Saada, M.Hasegawa, K. Tsugawa,L. Brevard, J. Dechamp, M. Rabarot, V. Delaye, S.Cristoloveanu, L.Clavelier, S. Deleonibus, P. Bergonzo, and O. Faynot: "First demonstration of heat dissipationimprovement in CMOS technology using Silicon-On-Diamond (SOD) substrates", 2009 IEEE Int. SOI Conf., 2009, pp.141-142.
しかしながら、前述の熱フィラメント気相成長(ＨＦＣＶＤ)法により成膜したマイクロ結晶ダイヤモンド膜をＳＯＩ基板のＩ層とした場合、合成時にフィラメントとして用いるタングステン(Ｗ)やタンタル(Ｔａ)がシリコン基板へ混入したり、シリコン／ダイヤモンド界面に欠陥を形成したり等、デバイス特性に影響があることが懸念される。さらに、高絶縁性かつ高熱伝導性が必要なパワーデバイス用途のためには、１００μｍ以上の膜厚が必要なため、厚膜形成に起因したに熱応力による亀裂や破損が課題である。
一方、前述の表面波プラズマ気相成長法により形成された炭素膜は高熱伝導性かつ高絶縁性という優れた特性を有するもの、該炭素膜をＩ層として用いたＳＯＩ基板上にパワー半導体デバイスを作製することで、レアメタルフリーで冷却機構を有しないデバイス実現する場合、表面波プラズマ気相成長法で合成した炭素膜の膜厚が数１００ｎｍと薄いために熱伝導度が数１０Ｗ／ｍＫであって充分なものとはいえず、パワー半導体デバイスへの応用は難しいという課題がある。
本発明は、以上のような事情に鑑みてなされたものであって、Ｉ層に炭素系材料を用いた、レアメタルフリーで冷却機構を有しないＳＯＩ基板における従来の課題を解決して、パワー半導体デバイス用ＳＯＩ基板への応用が可能な、高熱伝導性かつ高絶縁性なＳＯＩ基板を提供することを目的とするものである。
本発明者らは、上記目的を達成すべく、鋭意検討を重ねた結果、Ｉ層として、炭素膜とマイクロ結晶ダイヤモンド膜のハイブリット構造とすることにより、従来のＩ層として炭素膜を用いたＳＯＩ基板の問題点と、ＨＦＣＶＤ法でのダイヤモンド合成の問題点の両方を同時に解決して、高熱伝導および高絶縁性を有するＳＯＩ基板が得られることが判明した。
本発明は、これらの知見に基づいて完成するに至ったものであり、以下のとおりのものである。
［１］ＳＯＩ基板の絶縁層が、第１の炭素膜／マイクロ結晶ダイヤモンド膜で構成されたハイブリット構造を有し、前記第１の炭素膜が、表面波プラズマ気相成長法で形成された膜であることを特徴とするＳＯＩ基板。
［２］前記ハイブリット構造が、第２の炭素膜をさらに含み、第１の炭素膜／マイクロ結晶ダイヤモンド膜／第２の炭素膜で構成されていることを特徴とする前記［１］のＳＯＩ基板。
［３］前記マイクロ結晶ダイヤモンド膜が、熱フィラメント気相成長法で形成された膜であることを特徴とする前記［１］又は［２］のＳＯＩ基板。
［４］前記第１の炭素膜上に、熱フィラメント気相成長法によりマイクロ結晶ダイヤモンド膜が形成されていることを特徴とする前記［１］〜［３］のいずれかのＳＯＩ基板。
［５］前記第１の炭素膜上に、熱フィラメント気相成長法で形成されたマイクロ結晶ダイヤモンド膜を張り合わせることにより形成されたことを特徴とする前記［３］のＳＯＩ基板。
［６］シリコン基板と第１の炭素膜の界面にシリコン酸化膜を有することを特徴とする前記［１］〜［５］のいずれかのＳＯＩ基板。
本発明によれば、従来のＳＯＩ基板の課題である、高熱伝導性かつ高絶縁性を有したＳＯＩ基板を得ることができ、パワー半導体デバイス用基板として用いることが可能となる。
本発明のＳＯＩ基板の実施形態の１つを模式的に示す図 本発明のＳＯＩ基板の他の実施形態を模式的に示す図 本発明のＳＯＩ基板の別の実施形態を模式的に示す図 本発明のＳＯＩ基板の更に別の実施形態を模式的に示す図 実施例１で得られたＳＯＩ基板のシリコン中の不純物の評価結果を示す図 実施例１で得られたＳＯＩ基板の電流−電界特性を示す図 実施例２で得られたＳＯＩ基板のシリコン中の不純物の評価結果を示す図 実施例２で得られたＳＯＩ基板の電流−電界特性を示す図 比較例１で得られたＳＯＩ基板のシリコン中の不純物の評価結果を示す図 比較例１で得られたＳＯＩ基板の電流−電界特性を示す図
本願発明のＳＯＩ基板は、Ｉ層が、炭素膜とマイクロ結晶ダイヤモンド膜からなるハイブリット構造を有することを特徴とするものである。
図１〜図４は、本発明のＳＯＩ基板の実施形態の幾つかを模式的に示すものであって、図中、１は、シリコン基板、２は、炭素膜、３は、マイクロ結晶ダイヤモンド膜、４は、シリコン酸化膜、をそれぞれ示している。
すなわち、図１は、Ｉ層が、炭素膜２及びマイクロ結晶ダイヤモンド膜３からなるＳＯＩ基板を示しており、図２は、図１に示すＳＯＩ基板において、シリコン基板１と炭素膜２の間に、シリコン酸化膜４を有するものを示している。また、図３は、Ｉ層が、炭素膜２、マイクロ結晶ダイヤモンド膜３及び炭素膜２からなるＳＯＩ基板を示しており、図４は、図３に示すＳＯＩ基板において、シリコン基板１と炭素膜２の間に、シリコン酸化膜４を有するものを示している。
パワー半導体デバイス用ＳＯＩ基板開発において、既存シリコン半導体デバイスの製造工程に適応させるためには、直径３０ｃｍ以上のシリコン基板上に均質の炭素膜を気相成長法で形成することが必要である。一般的に大面積なダイヤモンド合成に利用されている熱フィラメント気相成長法では、ダイヤモンド成長前に基板表面への傷つけ処理を施す必要があり、デバイスを作製するシリコンに欠陥が生じてしまい、デバイス動作が困難である。そのため、パワー半導体デバイス用ＳＯＩ基板の炭素膜層の形成には、シリコン基板と炭素膜の界面に欠陥を形成しない、表面波プラズマ気相成長法を用いる必要がある。表面波プラズマ気相成長法による炭素膜の製造方法や表面波プラズマ気相成長装置は、既に特許文献１に開示されている。
そして、パワー半導体デバイス用ＳＯＩ基板開発において、既存シリコン半導体デバイスの製造工程に適応させるためには、前記の表面波プラズマ気相成長法を用いて、直径３０ｃｍ以上のシリコン基板上に炭素膜が形成された基板（以下、「炭素膜／シリコン基板」ということもある。）上に、直径３０ｃｍ以上の均質のマイクロ結晶ダイヤモンド膜を、熱フィラメント気相成長法で形成することで、高熱伝導性を得ることが可能となる。この場合、熱フィラメント気相成長装置のフィラメントであるタングステン(Ｗ)やタンタル（Ｔａ）のシリコン基板への混入や拡散を防ぐことが必要であるが、本発明においては、シリコン基板には前記炭素膜が形成されているため、該炭素膜が、デバイス作製層であるシリコンへの欠陥形成等を防ぎ、リーク電流の低減が可能となる。
また、熱フィラメント気相成長装置のフィラメントであるタングステン(Ｗ)やタンタル（Ｔａ）がダイヤモンド中に取り込まれるため、高耐圧化のためには、マイクロ結晶ダイヤモンド膜を１００μｍ以上の厚膜構造とする必要があるが、本発明では、表面波プラズマ気相成長法により形成した高熱伝導性かつ高耐圧の機能を有する炭素膜上に、熱フィラメント気相成長法でマイクロ結晶ダイヤモンド膜を形成することにより、ＳＯＩ基板の薄膜化を可能とした、高熱伝導性かつ高耐圧の機能を有する炭素膜とマイクロ結晶ダイヤモンドハイブリット膜のハイブリッド構造を有するＳＯＩ基板が作成できる。
フィラメント材料のシリコンへの混入防止および高耐圧性および高熱伝導性の機能を有する膜として、前記炭素膜は、平坦な表面を形成し、且つ高耐圧性および高熱伝導性の機能をも有しており、最もふさわしい膜であるが、炭素膜以外に、シリコン酸化膜、窒化アルミニウム膜、窒化シリコン膜なども同様に機能を有するものとして用いることができる。
したがって、本発明のＳＯＩ基板の作製方法の１つは、シリコン基板に、原子レベルで平坦な表面を有し、かつシリコンへの混入防止、高耐圧性および高熱伝導性の機能を有する炭素膜を成膜する工程と、次に、熱フィラメント気相成長法で、前工程で得られた前記の炭素膜／シリコン基板上にマイクロ結晶ダイヤモンドを成膜する工程とからなる方法である。（図１参照）。
該方法において、デバイス作製層であるシリコンへの欠陥導入をより完全に防ぐには、シリコン基板の表面にシリコン酸化膜を形成した後に、原子レベルで平坦な表面を有しかつシリコンへの混入防止、高耐圧性および高熱伝導性の機能を有する炭素膜を形成することが好ましい（図２、図４参照）。該シリコン酸化膜の形成方法は、熱酸化法による形成や、気相成長法やスパッタリング法等の既知の成膜方法から選択することができる。
また、絶縁性のさらなる向上には、前記したマイクロ結晶ダイヤモンド成膜の工程の後に、原子レベルで平坦な表面を有しかつ高耐圧性および高熱伝導性の機能を有する炭素膜をマイクロ結晶ダイヤモンド表面上に成膜することで、高耐圧かつ高熱伝導性の炭素膜とマイクロ結晶ダイヤモンド膜のハイブリット構造（炭素膜／マイクロ結晶ダイヤモンド膜／炭素膜）を有するＳＯＩ基板が作成できる（図３、図４参照）。
パワー半導体デバイス用ＳＯＩ基板開発において、既存シリコン半導体デバイスの製造工程に適応させるためには、前記の直径３０ｃｍ以上のシリコン／炭素膜基板上に、直径３０ｃｍ以上の均質のマイクロ結晶ダイヤモンド膜を張り合わせる方法によっても可能である。
炭素膜とマイクロ結晶ダイヤモンド膜を張り合わせるためには、両膜の張り合わせ面が、原子レベルで平坦であることが必要条件である。一般的に、ダイヤモンド表面の平坦化には、機械的な研磨方法が用いられている。
この機械的研磨を、シリコン／炭素膜基板の炭素膜表面に用いた場合、デバイスを作製するシリコン基板に欠陥やひずみが生じてしまう。このため、原子レベルで平坦な表面が自己組織化的に形成できる表面波プラズマ気相成長法により成膜された炭素膜を、シリコン基板上に形成する必要がある。
一方、マイクロ結晶ダイヤモンド膜は、直径３０ｃｍ以上の面積が必要なため、熱フィラメント気相成長法での合成を用いることができる。この時、原子レベルで平坦な基板表面にマイクロ結晶ダイヤモンドを合成し、基板を除去することで、該マイクロ結晶ダイヤモンド膜の基板との界面側を張り合わせ面として利用することができる。このような方法で、高耐圧かつ高熱伝導性の炭素膜／マイクロ結晶ダイヤモンド膜のハイブリット構造を有するＳＯＩ基板が作成できる。
以下、上記の張り合わせ法による、炭素膜／マイクロ結晶ダイヤモンド膜のハイブリット構造を有するＳＯＩ基板の作成について、具体的に記載する。
（１）まずシリコン基板に表面波プラズマ気相成長法で、原子レベルで平坦な表面を有する炭素膜を成膜し、炭素膜／シリコン基板を製造する。
（２）次に、熱フィラメント気相成長法で、別のシリコン基板上にマイクロ結晶ダイヤモンド膜を成膜し、シリコン基板を除去することで、シリコンとマイクロ結晶ダイヤモンドの界面に形成された、原子レベルで平坦なマイクロ結晶ダイヤモンド表面を得る。
（３）次いで、得られた原子レベルで平坦な表面を、前記炭素膜／シリコン基板の炭素膜表面に張り合わせる。張り合わせには、イオンビームやプラズマを用いて該炭素膜表面およびマイクロ結晶ダイヤモンド表面洗浄を行い、真空加圧貼付け方式で、炭素膜表面とマイクロ結晶ダイヤモンド表面とを張り合わせることができる。
また、マイクロ結晶ダイヤモンド膜は直径３０ｃｍ以上の面積が必要なため、熱フィラメント気相成長法での合成を用いることができるが、この時、原子レベルで平坦な基板表面形成には、機械的研磨を用いることができる。
したがって、本発明のＳＯＩ基板の作製方法のさらにもう１つは、（１）まずシリコン基板に表面波プラズマ気相成長法で、原子レベルで平坦な表面を有する炭素膜を成膜する工程と、（２）熱フィラメント気相成長法で、シリコン基板上にマイクロ結晶ダイヤモンド膜を成膜し、機械的研磨方法で、マイクロ結晶ダイヤモンド表面を原子レベルでの平坦化とシリコンの除去を行う工程と、（３）の原子レベルで平坦な表面を、前記炭素膜表面に張り合わせる工程とからなる方法であり、該方法により、高耐圧かつ高熱伝導性の炭素膜／マイクロ結晶ダイヤモンド膜のハイブリット構造を有するＳＯＩ基板が作成できる。
以上のとおり、本発明においては、炭素膜／シリコン基板に、熱フィラメント気相成長法により、或いは、熱フィラメント気相成長法で形成されたマイクロ結晶ダイヤモンド膜を張り合わせることにより、シリコン基板と炭素膜の界面には電気的活性な欠陥や不純物がなく、放熱特性の優れたパワー半導体用ＳＯＩ基板が作製される。
また、本発明のＳＯＩ基板は、炭素膜とマイクロ結晶ダイヤモンド膜のハイブリッド構造を有するものであるが、この炭素膜とマイクロ結晶ダイヤモンド膜のハイブリッド構造は、タングステン、タンタル等の、ＣＶＤ法でダイヤモンド薄膜の形成が可能な全ての金属上に作成可能であるため、シリコン半導体以外のパワー半導体デバイス（シリコンカーバイト、窒化ガリウム、アルミニウム窒化ガリウム）と組み合わせることも可能である。シリコン半導体以外のパワー半導体デバイスとの組み合わせは、シリコンカーバイト、窒化ガリウムなどの半導体材料上に直接、炭素膜とマイクロ結晶ダイヤモンド膜のハイブリッド構造を形成することも可能であるが、前記のシリコン基板の場合と同様に、半導体プロセスで利用される張り合わせ技術で実現できる。
以下、本発明を実施例等によりさらに具体的に説明するが、本発明はこれらの実施例等によっては何ら限定されるものではない。
なお、実施例における炭素膜の製造方法は、特許文献１および特許文献２で開示されている方法を用いた。
まず、実施例に用いや評価方法を記載する。
《不純物評価》
本発明のＳＯＩ基板のシリコン基板中のタングステンの評価は、二次イオン質量分析法により行った。測定は、一次イオンにＯ２ ＋を用い、加速電圧を３ｋＶとした。測定時の真空度は３×１０−９Torrである。
《電気絶縁性》
電気絶縁性の評価に用いた試料として、本発明のＳＯＩ基板のマイクロ結晶ダイヤモンド膜上に直径３０μｍの電極を形成したものを用いた。ＳＯＩ基板のシリコンは導電性の銀ペーストを用いて銅製の試料ホルダーに設置した。測定は、５×１０−７Torrの真空中で、電流−電圧特性を測定した。印加電圧をマイクロ結晶ダイヤモンドの膜厚と炭素膜の膜厚の合計膜厚で割った値を電界とし、電流−電界特性を用いて、電気絶縁性を評価した。電流が観測される電界が大きい程電気絶縁性が高いことを意味する。
《熱伝導度》
熱伝導度の測定は、サーモリフレクタンス法で評価した。試料は、ＳＯＩ基板のシリコン基板をフッ酸と硝酸の混合液で除去し、マイクロ結晶ダイヤモンド膜／炭素膜の自立体構造を作製した。このマイクロ結晶ダイヤモンド／炭素膜自立体構造マイクロ結晶ダイヤモンド面と炭素膜面にスパッタリング法で厚さ１００ｎｍのモリブデン薄膜を形成した。
熱伝導度は、積層体の積層方向および積層方向に対して垂直方向（面内方向）の熱伝導度を評価した。
（実施例１）
基板として４インチ径のウェハ状のシリコン基板を用いた。炭素粒子の核形成密度を高め均一な成膜とするために、成膜前の基板に前処理（ナノクリスタルダイヤモンド粒子付着処理）を行った。
この前処理には平均粒径５ｎｍのナノクリスタルダイヤモンド粒子を純水中に分散させたコロイド溶液（有限会社ナノ炭素研究所製 製品名ナノアマンド）または平均粒径３０ｎｍ又は４０ｎｍのナノクリスタルダイヤモンド粒子（トーメイダイヤ株式会社製 製品名各々MD30およびMD40）を純水中に分散させた溶液、あるいはクラスターダイヤモンド粒子またはグラファイトクラスターダイヤモンド粒子（東京ダイヤモンド工具製作所製 製品名各々ＣＤおよびＧＣＤ）を分散させたエタノール、あるいはアダマンタンまたはその誘導体あるいはそれらの誘導体（各々出光興産株式会社製）溶液を用い，これに基板を浸して超音波洗浄器にかけた。
その後、基板をエタノール中に浸して超音波洗浄を行い、乾燥させるか、またはこれらの溶液をスピンコートによって基板上に均一に塗布し、乾燥させる。この前処理の均一性が成膜後の炭素膜の均一性に影響する。この場合、基板上に付着するダイヤモンド粒子は、１ｃｍ２当たり、１０１０〜１０１１個であった。
原料ガスは、ＣＨ４、ＣＯ２及びＨ２の混合ガスを用い、ＣＨ４及びＣＯ２の濃度をそれぞれ１モル％とした。反応容器内ガス圧力は、通常ダイヤモンドのＣＶＤ合成で用いられる圧力（１０３〜１０４Ｐａ）より低い１.０〜１.２×１０２Ｐａ（１.０〜１.２ｍｂａｒ）とし、トータル２０〜２４ｋＷのマイクロ波を投入して基板面積より広い領域に大面積かつ均一なプラズマを発生させた。その際、Ｍｏ試料台と冷却ステージを密着させ、基板とアンテナの距離を調節することによって、成膜中の基板温度を４５０℃以下に保つことが可能となった。
以上の成膜条件の下、６時間成膜を行った。成膜後のガラス基板上には、均一かつ透明な炭素膜が形成された。この膜の膜厚は、２００ｎｍであった。
次に、熱フィラメント気相成長法により、前記の炭素膜表面上に、マイクロ結晶ダイヤモンド膜（ＭＣＤ）を成膜した。熱フィラメント気相成長装置は、大面積ＨＦＣＶＤ装置（sp3社製 Model 650）を用いた。フィラメントにはタングステン（Ｗ）を用い、フィラメント温度２０００℃、基板温度８００℃で、６時間の成膜をおこなった。この膜の膜厚は、約１０μｍであった。実施例１で得られたＳＯＩ基板は図１の構造を有する。
図５に、実施例１で得られたＳＯＩ基板のシリコン中の不純物の評価結果を示す。タングステンは、炭素膜、シリコン基板中には観測されず、炭素膜が、マイクロ結晶ダイヤモンド膜の成膜中のタングステンの混入を防ぐ役割を持つことがわかった。
次に、実施例１で得られたＳＯＩ基板の電流−電界特性を図６に示す。電流が急激に増加する電界を閾電界と仮定すると、閾電界は、８５Ｖ／μｍであった。この値は、単結晶ダイヤモンドの絶縁破壊電界（１ＭＶ／ｃｍ）とほぼ同じである。
実施例１で得られたＳＯＩ基板の熱伝導度は、積層方向は２５０Ｗ／ｍＫ、積層方向と垂直方向では１１０Ｗ／ｍＫであった。この値は、マイクロ結晶ダイヤモンドの報告値とほぼ同様であり、既に報告されている炭素膜より１桁高い値である。
以上の結果、炭素膜とマイクロ結晶ダイヤモンド膜のハイブリッド構造を形成することで、半導体デバイス作製層であるシリコンへの不純物の混入を防ぐことが可能となったことがわかる。さらに、絶縁性および熱伝導度が向上することがわかった。したがって、本発明の炭素膜とマイクロ結晶ダイヤモンド膜のハイブリッド構造をＩ層（絶縁層）とするＳＯＩ基板を用いることにより、電気絶縁性、放熱性の優れたパワー半導体デバイス用ＳＯＩ基板が作製できる。
（実施例２）
基板として、シリコン酸化膜（ＳｉＯ２膜）（厚さ２０ｎｍ）を形成したシリコン基板を用いた以外は、実施例１と同様にしてＳＯＩ基板を作製した。実施例２で得られたＳＯＩ基板の構造を図２に示す。
実施例２で得られたＳＯＩ基板のシリコン中の不純物評価の結果を図７に示す。タングステンは、炭素膜、シリコン酸化膜（ＳｉＯ２膜）、シリコン基板中には観測されず、炭素膜がマイクロ結晶ダイヤモンド膜の成膜中のタングステンの混入を防ぐ役割を持つことがわかった。
次に、実施例２で得られたＳＯＩ基板の電流−電界特性を図８に示す。電流が急激に増加する電界を閾電界と仮定すると、閾電界は、９２Ｖ／μｍであった。この値は、単結晶ダイヤモンドの絶縁破壊電界（１ＭＶ／ｃｍ）とほぼ同じである。
したがって、本発明の炭素膜とマイクロ結晶ダイヤモンドハイブリット膜のハイブリッド構造をＩ層（絶縁層）としたシリコン酸化膜付きシリコン基板を用いて作製したＳＯＩ基板を用いることにより、電気絶縁性、放熱性の優れたパワー半導体デバイス用ＳＯＩ基板が作製できる。
（比較例１）
マイクロ結晶ダイヤモンドのみをＩ層（絶縁層）としたＳＯＩ基板を作製した。基板には、シリコン基板を用いた。
マイクロ結晶ダイヤモンド膜の成膜の前処理として、ダイヤモンド粒子でシリコン基板に傷付け処理をおこなった。熱フィラメント気相成長装置は、大面積ＨＦＣＶＤ装置（sp3社製 Model 650）を用いた。フィラメントにはタングステン（Ｗ）を用い、フィラメント温度２０００℃、基板温度８００℃で、６時間の成膜をおこなった。この膜の膜厚は、約１０μｍであった。
比較例１で得られたＳＯＩ基板のシリコン中の不純物評価の結果を図９に示す。タングステンは、マイクロ結晶ダイヤモンド膜とシリコン基板の界面に観測され、シリコン基板中にも界面から０.５μｍの深さまで検出された。
比較例１で得られたＳＯＩ基板の電流−電界特性を図１０に示す。電流が急激に増加する電界を閾電界と仮定すると、閾電界は、４０Ｖ／μｍであった。この値は、単結晶ダイヤモンドの絶縁破壊電界（１００Ｖ／μｍ）の２分の１であった。
実施例１と比較例１を比べると、実施例１のＳＯＩ基板のリーク電流が観測される電界は、炭素膜とマイクロ結晶ダイヤモンドハイブリット膜のハイブリッド構造をＩ層とするＳＯＩ基板は、比較例１のマイクロ結晶ダイヤモンド膜のみを絶縁層とするＳＯＩに比べて、リーク電流が観測された電界が２倍増加した。したがって、炭素膜とマイクロ結晶ダイヤモンド膜のハイブリッド構造をＩ層とするＳＯＩ基板は、マイクロ結晶ダイヤモンド膜のみの場合の２分の１の厚さで絶縁性を確保することが可能であることがわかる。
(実施例３)
実施例１及び実施例２において、マイクロ結晶ダイヤモンド膜に、さらに同様の２００ｎｍの炭素膜を形成することで、リーク電流が観測される電界が２倍となった。つまり、図３および図４の構造を形成することで、リーク電界が約１２０Ｖ／μｍおよび約１３０Ｖ／μｍのＳＯＩ基板が作製できることがわかる。また、熱伝導性は、炭素膜の値の成膜方向は８倍、成膜方向と垂直方向（面内方向）は３倍と改善された。
本発明の、炭素膜とマイクロ結晶ダイヤモンド膜のハイブリッド構造を有するＳＯＩ基板、或いは炭素膜とマイクロ結晶ダイヤモンド膜のハイブリッド構造を有する膜は、高絶縁性かつ高熱伝導性を有し、半導体デバイス作製層であるシリコンへの不純物混入や欠陥導入がないことから、電気自動車やハイブリッド自動車、モーター制御用インバーターなど、あらゆるパワー半導体デバイスへの利用が可能であり、非常に重要な技術である。
１：シリコン基板
２：炭素膜
３：マイクロ結晶ダイヤモンド膜
４：シリコン酸化膜

Claims (6)

  1. ＳＯＩ基板の絶縁層が、第１の炭素膜／マイクロ結晶ダイヤモンド膜で構成されたハイブリット構造を有し、
    前記第１の炭素膜が、表面波プラズマ気相成長法で形成された膜であることを特徴とするＳＯＩ基板。
  2. 前記ハイブリット構造が、第２の炭素膜をさらに含み、
    第１の炭素膜／マイクロ結晶ダイヤモンド膜／第２の炭素膜で構成されていることを特徴とする請求項１に記載のＳＯＩ基板。
  3. 前記マイクロ結晶ダイヤモンド膜層が、熱フィラメント気相成長法で形成された膜であることを特徴とする請求項１又は２に記載のＳＯＩ基板。
  4. 前記第１の炭素膜上に、熱フィラメント気相成長法によりマイクロ結晶ダイヤモンド膜が形成されていることを特徴とする請求項１〜３のいずれか１項に記載のＳＯＩ基板。
  5. 前記第１の炭素膜上に、熱フィラメント気相成長法で形成されたマイクロ結晶ダイヤモンド膜を張り合わせることにより形成されたことを特徴とする請求項３に記載のＳＯＩ基板。
  6. シリコン基板と第１の炭素膜の界面にシリコン酸化膜を有することを特徴とする請求項１〜５のいずれか１項に記載のＳＯＩ基板。
JP2012538690A 2010-10-14 2011-10-12 Ｓｏｉ基板 Expired - Fee Related JP5665202B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012538690A JP5665202B2 (ja) 2010-10-14 2011-10-12 Ｓｏｉ基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010231041 2010-10-14
JP2010231041 2010-10-14
JP2012538690A JP5665202B2 (ja) 2010-10-14 2011-10-12 Ｓｏｉ基板
PCT/JP2011/073412 WO2012050122A1 (ja) 2010-10-14 2011-10-12 Ｓｏｉ基板

Publications (2)

Publication Number Publication Date
JPWO2012050122A1 JPWO2012050122A1 (ja) 2014-02-24
JP5665202B2 true JP5665202B2 (ja) 2015-02-04

Family

ID=45938349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012538690A Expired - Fee Related JP5665202B2 (ja) 2010-10-14 2011-10-12 Ｓｏｉ基板

Country Status (3)

Country Link
JP (1) JP5665202B2 (ja)
DE (1) DE112011103476T5 (ja)
WO (1) WO2012050122A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7439833B2 (ja) * 2019-06-14 2024-02-28 Tdk株式会社 電子部品内蔵基板及びこれを用いた回路モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150926A (ja) * 1986-12-15 1988-06-23 Ricoh Co Ltd ダイヤモンド状炭素膜の製膜法
WO2005103326A1 (ja) * 2004-04-19 2005-11-03 National Institute Of Advanced Industrial Science And Technology 炭素膜
JP2006228963A (ja) * 2005-02-17 2006-08-31 Kobe Steel Ltd 半導体ウエハの製造方法
WO2007004647A1 (ja) * 2005-07-04 2007-01-11 National Institute Of Advanced Industrial Science And Technology 炭素膜
WO2008057055A1 (en) * 2006-11-10 2008-05-15 Agency For Science, Technology And Research A micromechanical structure and a method of fabricating a micromechanical structure
JP2010202911A (ja) * 2009-03-02 2010-09-16 Mitsubishi Materials Corp 炭素膜、炭素膜の製造方法及びｃｍｐパッドコンディショナー
JP2011241463A (ja) * 2010-05-20 2011-12-01 Toyota Motor Corp 硬質炭素膜層を備えた層構造体およびその層構造を表面に備えたバルブリフター

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150926A (ja) * 1986-12-15 1988-06-23 Ricoh Co Ltd ダイヤモンド状炭素膜の製膜法
WO2005103326A1 (ja) * 2004-04-19 2005-11-03 National Institute Of Advanced Industrial Science And Technology 炭素膜
JP2006228963A (ja) * 2005-02-17 2006-08-31 Kobe Steel Ltd 半導体ウエハの製造方法
WO2007004647A1 (ja) * 2005-07-04 2007-01-11 National Institute Of Advanced Industrial Science And Technology 炭素膜
WO2008057055A1 (en) * 2006-11-10 2008-05-15 Agency For Science, Technology And Research A micromechanical structure and a method of fabricating a micromechanical structure
JP2010202911A (ja) * 2009-03-02 2010-09-16 Mitsubishi Materials Corp 炭素膜、炭素膜の製造方法及びｃｍｐパッドコンディショナー
JP2011241463A (ja) * 2010-05-20 2011-12-01 Toyota Motor Corp 硬質炭素膜層を備えた層構造体およびその層構造を表面に備えたバルブリフター

Also Published As

Publication number Publication date
DE112011103476T5 (de) 2013-08-01
JPWO2012050122A1 (ja) 2014-02-24
WO2012050122A1 (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
US7749863B1 (en) Thermal management substrates
CN109722641B (zh) 金刚石/石墨烯复合导热膜及其制备方法和散热系统
US20090297854A1 (en) Aa stacked graphene-diamond hybrid material by high temperature treatment of diamond and the fabrication method thereof
JP5730393B2 (ja) 複合基板およびその製造方法
JP5933188B2 (ja) 微結晶シリコン膜及びその作製方法、並びに半導体装置
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
JP2018049868A (ja) 半導体積層構造体および半導体デバイス
CN107217242B (zh) 一种电子器件介电衬底的表面修饰方法
Wang et al. Scalable synthesis of graphene on patterned Ni and transfer
US11139427B2 (en) Bonded body and elastic wave element
WO2015060419A1 (ja) グラフェン膜の製造方法
JP5665202B2 (ja) Ｓｏｉ基板
JP7191322B2 (ja) 半導体基板の製造方法
CN110164766B (zh) 一种基于金刚石衬底的氮化镓器件及其制备方法
JP2011529632A (ja) 真性ダイアモンド層及びドープダイアモンド層で被覆されたセミコンダクター・オン・インシュレータ基板
Serikawa et al. High-mobility poly-Si thin film transistors fabricated on stainless-steel foils by low-temperature processes using sputter-depositions
US7148079B1 (en) Diamond like carbon silicon on insulator substrates and methods of fabrication thereof
CN113355650B (zh) AlN-金刚石热沉、制备方法和应用以及半导体激光器封装件
WO2023162448A1 (ja) 高周波デバイス用基板、及びその製造方法
KR20170056390A (ko) 밴드갭을 갖는 그래핀 박막 제조방법 및 이에 의해 제조된 그래핀 박막을 포함하는 박막 트랜지스터
TWI743932B (zh) 半導體基板及其製造方法
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法
JPH07172989A (ja) ダイヤモンド基体の製造方法
CN111739854B (zh) 一种开窗孔双面电镀厚铜膜
WO2023063278A1 (ja) 窒化物半導体基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141205

R150 Certificate of patent or registration of utility model

Ref document number: 5665202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees