TWI743932B

TWI743932B - 半導體基板及其製造方法

Info

Publication number: TWI743932B
Application number: TW109127093A
Authority: TW
Inventors: 蕭斐蔓; 鄭樵陽; 李文中
Original assignee: 合晶科技股份有限公司
Priority date: 2020-08-10
Filing date: 2020-08-10
Publication date: 2021-10-21
Also published as: TW202207357A

Abstract

本揭露提供一種半導體基板，其包含第一基板、多孔奈米線層、氧化層以及第二基板。多孔奈米線層直接設置於第一基板上。氧化層直接設置於多孔奈米線層上。第二基板直接設置於氧化層上。

Description

半導體基板及其製造方法

本揭露是關於一種板導體基板及其製造方法，特別是關於一種具有多孔奈米線層的半導體基板及其製造方法。

隨著半導體積體電路(Integrated Circuit, IC)產業的進步，製造者需要在製程上進行優化與改良，以生產尺寸更小且性能更好的產品。在半導體製程中，基板性能的優劣會影響後續的製造流程及IC產品的品質。舉例來說，絕緣層上覆矽(Silicon on Insulator, SOI)基板具有減少漏電流、提高飽和電流及消耗功率低等優點，而被廣泛研究與應用。

近年來由於矽基基板的高度發展技術，使得以矽為基底的射頻電路設計蓬勃發展。對於將類比元件、高速數位元件、射頻元件等整合在同一基板上，基板的選擇會影響到整體元件的表現。在高阻值矽基板及元件層之間插入一層絕緣層會使整體電路設計展現出更良好的特性，尤其是在元件間的串擾、基板耦合效應以及射頻耗損皆大幅降低。但是，在絕緣層下方的矽基板容易產生寄生電導效應，導致絕緣層下方的高電阻矽基板的有效電阻降低，進而造成串擾、射頻損耗或者元件損壞。

鑑於上述，目前亟需一種可以解決上述問題的半導體基板及形成此半導體基板的方法。

有鑑於此，本發明之一目的在於提供一種可以維持高阻值的半導體基板及其製造方法。

本發明之一態樣是提供一種半導體基板，其包含第一基板、多孔奈米線層、氧化層以及第二基板。多孔奈米線層直接設置於第一基板上。氧化層直接設置於多孔奈米線層上。第二基板直接設置於氧化層上。

根據本發明的一或多個實施方式，多孔奈米線層包含矽、矽鍺或三五族半導體材料。

根據本發明的一或多個實施方式，三五族半導體材料包含磷化銦、砷化銦、砷化鎵或磷化鎵。

根據本發明的一或多個實施方式，多孔奈米線層的一直徑為約50奈米至200奈米。

根據本發明的一或多個實施方式，多孔奈米線層的一密度為20~300奈米線/微米平方(nanowires/µm ²)。

根據本發明的一或多個實施方式，半導體基板更包含一填充物充滿該多孔奈米線層的多個孔洞。

根據本發明的一或多個實施方式，填充物包含空氣、二氧化矽、多晶矽或氮化矽。

根據本發明的一或多個實施方式，第一基板為單晶矽基板、多晶矽基板、單晶氮化鋁基板、多晶氮化鋁基板、鑽石基板、單晶碳化矽基板、多晶碳化矽基板、單晶氧化鎵基板、多晶氧化鎵基板、單晶氮化硼基板或多晶氮化硼基板。

根據本發明的一或多個實施方式，氧化層包含氧化矽、氧化鎵、二氧化鈦或氧化鋁。

本發明之另一態樣是提供一種半導體基板的製造方法，其包含以下操作。提供第一基板。形成金屬原子層覆蓋第一基板，其中金屬原子層的覆蓋率為20~300原子/微米平方。蝕刻第一基板，以形成多孔奈米線層於第一基板上。清洗第一基板及多孔奈米線層。提供第二基板。形成氧化層於第二基板的表面上。接合第一基板與第二基板，使得氧化層直接接觸多孔奈米線層，以形成半導體基板。平坦化半導體基板。

為了使本揭示內容的敘述更加詳盡與完備，下文針對了本揭露的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本揭露具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。

以下的揭露內容提供許多不同的實施例或範例以實施本揭露多個實施例的不同特徵。以下的內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。將關於特定具體實施例並參照某些圖式來描述本揭露多個實施例，但本揭露多個實施例不限於特定具體實施例以及圖式，而只受限於申請專利範圍。所描述的圖式僅為示例性，且非限制性。在圖式中，為了示例的目的，一些元件的大小可被放大，且不按比例繪示。尺寸以及相對尺寸不一定相應於用以實施的實際縮圖。

此外，在描述以及申請專利範圍中的用語頂部、底部、之上、之下以及諸如此類是用於描述的目的，且不一定用於描述相對的位置。要了解的是，如此使用的用語在適當的情況下是可交換的，且本文中所描述的具體實施例能夠以本文中所描述或示例以外的其他定位來操作。

要注意的是，申請專利範圍中所使用的用語「包含」不應被理解為受限於其後所列出的手段；它不排除其他元件或操作。因此它被理解為具體說明如同所提及的所陳述特徵、整體、操作或構件的存在，但不排除一或更多個其他特徵、整體、操作或構件或其群組的存在或加入。因此，「包含裝置A以及B的裝置」的描述範圍不應限於只由構件A以及B所構成的裝置。

本發明之一態樣是提供一種製造半導體基板的方法。第1圖繪示本發明一實施方式之製造半導體基板的方法10的流程圖。需理解的是，可在方法10之前、之中與之後，執行額外之操作，而對於方法10之額外實施例而言，操作的一些可被取代、排除或移動。方法10僅為一示範之實施例，且不打算用來限制本揭露各個實施例，除了申請專利範圍中所明確記載之外。製造半導體基板的方法10至少包含操作110、操作120、操作130、操作140、操作150、操作160、操作170及操作180。

在操作110中，提供第一基板。在本發明之某些實施方式中，可以參照第2圖進一步理解操作110，其中第2圖繪示本發明之一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。在多個實施例中，第一基板210可以為單晶矽基板、多晶矽基板、單晶氮化鋁基板、多晶氮化鋁基板、鑽石基板、單晶碳化矽基板、多晶碳化矽基板、單晶氧化鎵基板、多晶氧化鎵基板、單晶氮化硼基板、多晶氮化硼基板或半導體基板。

在多個實施例中，可在操作110之後，先對第一基板210進行表面清潔。舉例來說，可以利用去離子水以及丙酮交替沖洗第一基板210的表面，以去除髒污。接著，再進一步將第一基板210浸泡在90℃的濃硫酸與濃過氧化氫的混合溶液中一個小時，以得到一個無環境髒污附著的第一基板210。更詳細的說，混合溶液中濃硫酸與濃過氧化氫之間的體積比可為3:1，以使混合溶液具備較佳的清潔能力。

製造半導體基板的方法10繼續進行至操作120。在操作120中，形成金屬原子層覆蓋第一基板。在本發明之某些實施方式中，可以參照第3圖進一步理解操作120，其中第3圖繪示本發明之一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第3圖所示，金屬原子層ML覆蓋第一基板210。在某些實施例中，金屬原子層的覆蓋率為20~300原子/微米平方，例如可為40原子/微米平方、60原子/微米平方、80原子/微米平方、100原子/微米平方、120原子/微米平方、140原子/微米平方、160原子/微米平方、180原子/微米平方、200原子/微米平方、220原子/微米平方、240原子/微米平方、260原子/微米平方或280原子/微米平方。在某些實施例中，金屬原子層ML可以藉由蒸鍍(evaporation)及濺鍍(sputter)等合適的物理氣相沉積形成在第一基板210上。在多個實施例中，金屬原子層ML包含銀(Ag)、金(Au)或銅(Cu)。在多個實施例中，金屬原子層ML的厚度為約10奈米至50奈米，例如為15奈米、20奈米、25奈米、30奈米、35奈米、40奈米或45奈米。值得一提的是，本發明藉由蒸鍍或濺鍍的方式在第一基板210上鍍上一層極薄的金屬原子層ML，使得金屬原子自然地在第一基板210表面上形成多孔網狀結構。換句話說，金屬原子層ML在實際上操作上是部分地覆蓋第一基板210。因此，金屬原子層ML的厚度需被控制。如果金屬原子層ML的厚度小於某一特定數值，例如10奈米，則會使後續將被蝕刻的第一基板210形成多孔隙結構而非所欲的多孔奈米線層；如果金屬原子層ML的厚度大於某一特定數值，例如50奈米，則會使後續用於蝕刻第一基板210的蝕刻溶液不易滲入金屬原子層ML，而較難使第一基板210形成均勻的多孔奈米線層。

製造半導體基板的方法10繼續進行至操作130。在操作130中，蝕刻第一基板，以形成多孔奈米線層於第一基板上。在本發明之某些實施方式中，可以參照第4圖進一步理解操作130，其中第4圖繪示本發明之一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第4圖所示，蝕刻第一基板210，以形成多孔奈米線層220於第一基板210上。須說明的是，金屬原子層中的金屬原子可以誘發蝕刻液蝕刻其下方的第一基板210，且所述金屬原子仍附著在被蝕刻之表面上。更進一步的說，第一基板210表面具有上具有被金屬原子覆蓋的局部區域，是以此金屬原子作為催化劑進而向下蝕刻，而未被金屬原子覆蓋的區域則不會被往下蝕刻。

在多個實施例中，多孔奈米線層220包含矽或三五族半導體材料。舉例來說，上述三五族半導體材料包含磷化銦、砷化銦、砷化鎵或磷化鎵。在多個實施例中，多孔奈米線層220的直徑為約50奈米至200奈米，例如，可為60奈米、70奈米、80奈米、90奈米、100奈米、110奈米、120奈米、130奈米、140奈米、150奈米、160奈米、170奈米、180奈米或190奈米。在多個實施例中，多孔奈米線層220的密度為20~300奈米線/微米平方(nanowires/µm ²)，例如為40奈米線/微米平方、60奈米線/微米平方、80奈米線/微米平方、100奈米線/微米平方、120奈米線/微米平方、140奈米線/微米平方、160奈米線/微米平方、180奈米線/微米平方、200奈米線/微米平方、220奈米線/微米平方、240奈米線/微米平方、260奈米線/微米平方或280奈米線/微米平方。

在一實例中，本發明使用濺鍍機在通以氬氣的環境中，在第一基板210乾淨的表面上成長一厚度為約20~30奈米的銀薄膜。接著，再將具有銀薄膜的第一基板210浸泡在蝕刻液中進行等向性濕式蝕刻，以形成多孔奈米線層220。舉例來說，蝕刻液可以為氫氟酸(濃度為約0.44M)及過氧化氫(濃度為約4.6M)的混合溶液。須說明的是，多孔奈米線層220中的奈米線的長度及直徑可以由浸泡在蝕刻液中的時間來決定。舉例來說，當浸泡在蝕刻液中的時間為約35秒時，奈米線的長度為約450奈米且其直徑為約50~200奈米。

在另一實例中，亦可以使用金屬濺鍍機成長金薄膜或銅薄膜在第一基板210的乾淨表面上。接著，同樣將具有金薄膜或銅薄膜的第一基板210浸泡在蝕刻液中進行等向性濕式蝕刻，以形成多孔奈米線層220。

第5A圖為本發明之一實施方式之多孔奈米線層220的剖面影像圖。第5B圖為本發明之一實施方式之多孔奈米線層220的上視影像圖。在操作130之後，所得到的多孔奈米線層220具體可參照第5A圖及第5B圖所示。由第5A圖及第5B圖可以明顯看出，多孔奈米線層220具有多個孔洞。舉例來說，這些孔洞具有規則或不規則的形狀。

製造半導體基板的方法10繼續進行至操作140。在操作140中，清洗第一基板及多孔奈米線層。在本發明之某些實施方式中，可以參照第6A圖進一步理解操作140，其中第6A圖繪示本發明之一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第6A圖所示，清洗第一基板210及多孔奈米線層220。在一實施例中，在操作130之後，可先使用去離子水沖洗第一基板210及多孔奈米線層220，再輪流使用第一清潔溶液以及第二清潔溶液沖洗第一基板210及多孔奈米線層220，以去除金屬原子(例如，銀原子、金原子或銅原子)殘留物。舉例來說，第一清潔溶液可為氨水、過氧化氫溶液與水以體積比為2:1:5的比例製備的混合溶液；又第二清潔溶液可為鹽酸、過氧化氫溶液與水以體積比為2:1:8的比例製備的混合溶液。最後，使用去離子水再次清潔第一基板210及多孔奈米線層220，以去除上述的清潔溶液，並利用氮氣通風風乾，而可得到如第6A圖所示之表面為多孔奈米線層220的第一基板210。

第6B圖繪示本發明之一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。在多個實施例中，可在操作140之後，形成一填充物250於多孔奈米線層220的多個孔洞中。在多個實例中，填充物250包含空氣、二氧化矽、多晶矽或氮化矽。舉例來說，可使用化學氣相沉積法(chemical vapor deposition,CVD)、熔膠凝膠法、高溫爐管等方式成長這些填充物250。

製造半導體基板的方法10繼續進行至操作150。在操作150中，提供第二基板。在本發明之某些實施方式中，可以參照第7A圖進一步理解操作150，其中第7A圖繪示本發明之一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第7A圖所示，提供第二基板240。在多個實施例中，第二基板240可以為矽基板。

第7B圖繪示本發明之另一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。在另一實施例中，第二基板740可以為經摻雜後的矽基板。具體地，如第7B圖所示，第二基板740包含一氫離子摻雜層744。在一實例中，可以在距離矽基板742上表面的某一預定深度植入氫離子，以形成具有氫離子摻雜層744的第二基板740。舉例來說，氫離子濃度可以為5×10¹⁶至7×10¹⁶(cm^-3)。

製造半導體基板的方法10繼續進行至操作160。在操作160中，形成氧化層於第二基板的表面上。在本發明之某些實施方式中，可以參照第8A圖進一步理解操作160，其中第8A圖繪示本發明之一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第8A圖所示，形成氧化層230於第二基板240的表面上。在多個實施例中，氧化層230完全覆蓋第二基板240。可以藉由高溫氧化製程，在第二基板240的表面形成具有高緻密性的氧化層230。在多個實例中，氧化層230包含氧化矽、氧化鎵、二氧化鈦或氧化鋁。舉例來說，氧化層230的厚度可為數十奈米至數微米，例如為0.5微米。

第8B圖繪示本發明之另一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。在另一實施例中，可以形成氧化層230於如第7B圖之第二基板740的表面上。

製造半導體基板的方法10繼續進行至操作170。在操作170中，接合第一基板與第二基板，使得氧化層直接接觸多孔奈米線層，以形成半導體基板。在本發明之某些實施方式中，可以參照第9A圖進一步理解操作170，其中第9A圖繪示本發明之一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第9A圖所示，將如第6A圖的結構與如第8A圖的結構進行對接，使得氧化層直接接觸多孔奈米線層，以形成半導體基板90a。在一實施例中，本發明是在常壓真空環境下將如第6A圖的結構與如第8A圖的結構對準貼合後，於高溫下維持1至30分鐘，以增加接合表面之間的凡德瓦爾力(例如，OH鍵結)，進而得到具有緊密物理性接合的半導體基板90a。接著，可將上述具有緊密物理性接合的半導體基板90a在600℃至1150℃的溫度下進行約1小時的高溫熱處理，以使接合表面之間產生接合力更強的化學鍵結(例如，SiO ₂-SiO ₂或SiO ₂-Si)，進而大幅提升兩結構之間的結合力。

第9B圖繪示本發明之另一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第9B圖所示，將如第6B圖的結構與如第8A圖的結構進行對接，使得氧化層230直接接觸多孔奈米線層220，以形成半導體基板90b。在一實施例中，形成半導體基板90b的方法與形成半導體基板90a的方法相同或相似。

第9C圖繪示本發明之另一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第9C圖所示，將如第6A圖的結構與如第8B圖的結構進行對接，使得氧化層230直接接觸多孔奈米線層220，以形成半導體基板90c。在一實施例中，形成半導體基板90c的方法與形成半導體基板90a的方法相同或相似。

第9D圖繪示本發明之另一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第9D圖所示，將如第6B圖的結構與如第8B圖的結構進行對接，使得氧化層230直接接觸多孔奈米線層220，以形成半導體基板90d。在一實施例中，形成半導體基板90d的方法與形成半導體基板90a的方法相同或相似。

製造半導體基板的方法10繼續進行至操作180。在操作180中，平坦化半導體基板。在本發明之某些實施方式中，可以參照第10A圖進一步理解操作180，其中第10A圖繪示本發明之一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。將如第9A圖的半導體基板90a進行平坦化製程以及修飾後，可得到如第10A圖所示之最終的半導體基板100a。在一實例中，可以先使用鑽石砂輪將第二基板240減薄至所需的厚度(例如，數十微米)，再以濕式平坦化前處理、乾式平坦化前處理及其組合進行0.2至30分鐘的修飾，以得到具有高均勻性的粗糙表面。

在一實例中，濕式平坦化前處理可以使用酸溶液與鹼溶液依不同比例製備的混合溶液修飾半導體基板90a的表面，進而得到均勻的粗糙表面。舉例來說，酸溶液包含鹽酸(HCl)、硝酸(HNO ₃)、磷酸(H ₃PO ₄)、硫酸(H ₂SO ₄)等；鹼溶液包含氫氧化鉀(KOH)、氫氧化鈉(NaOH)等。在本實例中，濕式平坦化前處理是使用氫氧化鉀與過氧化氫的混合溶液來修飾半導體基板90a的表面。

在另一實例中，乾式平坦化前處理是使用電漿(plasma)，具體地，包含氟、氯、氫等具有離子蝕刻能力的氣體或是大分子之氣體進行物理轟擊，進而得到具有高均勻性的粗糙表面。

在又一實例中，可以先使用上述的乾式平坦化前處理後再使用前述的濕式平坦化前處理，亦可得到具有高均勻性的粗糙表面。

然後，將經平坦化前處理後的半導體基板進行拋光製程，以得到具有高平坦度表面的最終半導體基板100a。詳細的說，調配適當濃度的化學拋光溶液(PH值為約8-12)，以連續示注入方式進行拋光加工。在多個實例中，化學拋光溶液可包含奈米粒子，例如金屬、金屬氧化物、陶瓷材料等。在本實施例中，化學拋光溶液是含有二氧化矽奈米粒子。可以理解的是，根據不同的化學拋光溶液需搭配不同的製程參數，並在施力平衡下進行表面拋光加工。上述的製程參數包含加工時雙面的施力(loading force)、化學拋光溶液的流速、加工溫度與時間…等。

第10B圖繪示本發明之另一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第10B圖所示，將如第9B圖的半導體基板90b進行平坦化製程以及修飾後，可得到最終的半導體基板100b。在多個實施例中，對半導體基板90b進行平坦化製程以及修飾的方式可以與對半導體基板90a進行平坦化製程以及修飾的方式相同或相似。

第10C圖繪示本發明之另一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第10C圖所示，將如第9C圖的半導體基板90c進行平坦化製程以及修飾後，可得到最終的半導體基板100c。在多個實施例中，對半導體基板90c進行平坦化製程以及修飾的方式可以與對半導體基板90a進行平坦化製程以及修飾的方式相同或相似。

第10D圖繪示本發明之另一實施方式之製造半導體基板方法10中之一製程階段的剖面示意圖。如第10D圖所示，將如第9D圖的半導體基板90d進行平坦化製程以及修飾後，可得到最終的半導體基板100d。在多個實施例中，對半導體基板90d進行平坦化製程以及修飾的方式可以與對半導體基板90a進行平坦化製程以及修飾的方式相同或相似。

本發明之另一態樣是提供一種半導體基板100a。半導體基板100a包含第一基板210、多孔奈米線層220、氧化層230以及第二基板240。在某些實施例中，第一基板210可以為單晶矽基板、多晶矽基板、單晶氮化鋁基板、多晶氮化鋁基板、鑽石基板、單晶碳化矽基板、多晶碳化矽基板、單晶氧化鎵基板、多晶氧化鎵基板、單晶氮化硼基板或多晶氮化硼基板。

具體的說，多孔奈米線層220直接設置於第一基板210上。換句話說，多孔奈米線層220設置於第一基板210上並接觸第一基板210。在某些實施例中，多孔奈米線層220包含矽、矽鍺或三五族半導體材料。在某些實施例中，上述三五族半導體材料包含磷化銦、砷化銦、砷化鎵或磷化鎵。在某些實施例中，多孔奈米線層220的直徑為約50奈米至200奈米。在某些實施例中，多孔奈米線層220的密度為20~300奈米線/微米平方(nanowires/µm ²)。

氧化層230直接設置於多孔奈米線層220上。換句話說，氧化層230設置於多孔奈米線層220上並接觸多孔奈米線層220。在某些實施例中，氧化層包含氧化矽、氧化鎵、二氧化鈦或氧化鋁。

可以理解的是，高電阻矽基板在靠近絕緣層的區域會因為表面寄生電導效應而產生一反轉或累積載子的傳輸通道層。在半導體中多餘自由載子的累積會降低矽基板的有效電阻。有關電阻率的公式如下:ρ=1/nqµ，其中ρ為電阻率(resistivity)，為n載子濃度，且µ為載子遷移率。由以上公式可知，自由載子的累積會嚴重影響上層元件的表現特性。因此，在絕緣層下設置一多孔奈米線層可以避免自由載子的累積。更詳細的說，在多孔奈米線層的製造過程中會產生介面陷阱態以及尺寸微縮效應，在奈米線表面載子脫離原子核形成自由載子的解離能上升，產生自由載子的能力會大幅下降，使得介面附近造成寄生電導效應的導通載子濃度有效降低，進而維持絕緣層下方的基板的高電阻值。

第二基板240直接設置於氧化層230上。換句話說，第二基板240設置於氧化層230上並接觸氧化層230。在某些實施例中，第二基板240為一矽基板。

在另一實施例中，半導體基板100b可以更包含填充物250充滿多孔奈米線層220的多個孔洞。在多個實例中，填充物250包含空氣、二氧化矽、多晶矽或氮化矽。

此外，可以設置一電晶體結構(圖未示)於本發明的半導體基板100a、100b、100c及100d上。舉例來說，電晶體結構可以為金屬氧化物半導體場效電晶體、高電子移動率晶體電晶體、或者是需要耐高電壓的各種電晶體。

綜上，本發明的半導體基板包含有設置在氧化層下的多孔奈米線層，此多孔奈米線層可以避免產生自由載子，進而維持本發明半導體基板之整體的高電阻值。

雖然本發明已以實施方式揭露如上，然其並不用以限定本發明，任何熟習此技藝者，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾，因此本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:方法 100a:半導體基板 100b:半導體基板 100c:半導體基板 100d:半導體基板 110:操作 120:操作 130:操作 140:操作 150:操作 160:操作 170:操作 180:操作 210:第一基板 220:多孔奈米線層 230:氧化層 240:第二基板 250:填充物 740:第二基板 742:矽基板 744:氫離子摻雜層 90a:半導體基板 90b:半導體基板 90c:半導體基板 90d:半導體基板 ML:金屬原子層

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示本發明一實施方式之製造半導體基板的方法的流程圖。第2圖、第3圖及第4圖繪示本發明之一實施方式之製造半導體基板方法中之一製程階段的剖面示意圖。第5A圖為本發明之一實施方式之多孔奈米線層的剖面影像圖。第5B圖為本發明之一實施方式之多孔奈米線層的上視影像圖。第6A圖及第6B圖繪示本發明之一實施方式之製造半導體基板方法中之一製程階段的剖面示意圖。第7A圖及第7B圖繪示本發明之一實施方式之製造半導體基板方法中之一製程階段的剖面示意圖。第8A圖及第8B圖繪示本發明之一實施方式之製造半導體基板方法中之一製程階段的剖面示意圖。第9A圖、第9B圖、第9C圖及第9D圖繪示本發明之一實施方式之製造半導體基板方法中之一製程階段的剖面示意圖。第10A圖、第10B圖、第10C圖及第10D圖繪示本發明之一實施方式之製造半導體基板方法中之一製程階段的剖面示意圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100a:半導體基板

210:第一基板

220:多孔奈米線層

230:氧化層

240:第二基板

Claims

一種半導體基板，包括: 一第一基板；一多孔奈米線層，直接設置於該第一基板上；一氧化層，直接設置於該多孔奈米線層上；以及一第二基板，直接設置於該氧化層上。
如請求項1所述之半導體基板，其中該多孔奈米線層包含矽或三五族半導體材料。
如請求項2所述之半導體基板，其中該三五族半導體材料包含磷化銦、砷化銦、砷化鎵或磷化鎵。
如請求項1所述之半導體基板，其中該多孔奈米線層的一直徑為50奈米至200奈米。
如請求項1所述之半導體基板，其中該多孔奈米線層的一密度為20至300奈米線/微米平方(nanowires/µm ²)。
如請求項1所述之半導體基板，更包含一填充物充滿該多孔奈米線層。
如請求項6所述之半導體基板，其中該填充物包含空氣、二氧化矽、多晶矽或氮化矽。
如請求項1所述之半導體基板，其中該第一基板為一單晶矽基板、一多晶矽基板、一單晶氮化鋁基板、一多晶氮化鋁基板、一鑽石基板、一單晶碳化矽基板、一多晶碳化矽基板、一單晶氧化鎵基板、一多晶氧化鎵基板、一單晶氮化硼基板或一多晶氮化硼基板。
如請求項1所述之半導體基板，其中該氧化層包含氧化矽、氧化鎵、二氧化鈦或氧化鋁。
一種半導體基板的製造方法，包括以下操作: 提供一第一基板；形成一金屬原子層覆蓋該第一基板，其中該金屬原子層的一覆蓋率為20~300原子/微米平方(atoms/µm ²)；蝕刻該第一基板，以形成一多孔奈米線層於該第一基板上；清洗該第一基板及該多孔奈米線層；提供一第二基板；形成一氧化層於該第二基板的一表面上；接合該第一基板與該第二基板，使得該氧化層直接接觸該多孔奈米線層，以形成一半導體基板；以及平坦化該半導體基板。