JP5572085B2 - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP5572085B2
JP5572085B2 JP2010503945A JP2010503945A JP5572085B2 JP 5572085 B2 JP5572085 B2 JP 5572085B2 JP 2010503945 A JP2010503945 A JP 2010503945A JP 2010503945 A JP2010503945 A JP 2010503945A JP 5572085 B2 JP5572085 B2 JP 5572085B2
Authority
JP
Japan
Prior art keywords
soi wafer
wafer
hydrogen peroxide
heat treatment
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010503945A
Other languages
English (en)
Other versions
JPWO2009116664A1 (ja
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
好一 田中
信 川合
優二 飛坂
博 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2010503945A priority Critical patent/JP5572085B2/ja
Publication of JPWO2009116664A1 publication Critical patent/JPWO2009116664A1/ja
Application granted granted Critical
Publication of JP5572085B2 publication Critical patent/JP5572085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Description

本発明は、SOIウェーハの製造方法に関するもので、特に、イオン注入法によって薄膜化・転写したシリコン薄膜の表面処理方法を改善したSOIウェーハの製造方法に関する。
寄生容量を低減し、デバイスの高速化・省電力化を図るためにSilicon on insulator(SOI)基板が広く用いられるようになってきている。
近年は、完全空乏層型SOIデバイスを作り込むためにSOI層(シリコン層)が100nm以下の薄膜SOIウェーハの需要が高まっている。これはSOI層を薄膜化することで、デバイスの高速化が期待できるためである。
SOI層の薄膜化に伴い、要求される面内膜厚均一性も厳しいものになりつつある。
一般に薄膜SOIウェーハは、ドナーウェーハに予め水素イオンを注入し、然る後にハンドルウェーハとの貼り合わせを行い、水素イオン注入界面に沿って薄膜をドナー側からハンドル側へ転写するSOITEC法やSiGen法によって製造されるが、この時、転写されたシリコン薄膜には約0.1μm程度のイオン注入欠陥層(アモルファス層)が残存し、また薄膜表面においてはRMSで数nm以上の面荒れが導入される(例えばB. Asper "Basic Mechanisms involved in the Smart−Cut(R) process," Microelectronics Engineering, 36, p233(1997)参照)。
ここで、SOITEC法とは、ドナー・ハンドル両ウェーハを室温で貼り合わせ、その後500℃近傍まで昇温し、水素注入界面でマイクロキャビティと呼ばれる空孔を形成させて熱的に剥離を行い、薄膜を転写する方法である。
一方、SiGen法とは、ドナー・ハンドル両ウェーハを貼り合わせる前処理として、表面プラズマ活性化処理を行い、室温で貼り合わせ、この時点で高い結合強度を達成し、必要に応じて低温(300℃前後)の熱処理を加えた後に、水素イオン注入界面に機械的衝撃を加え剥離を行い、薄膜を転写する方法である。このSiGen法はSOITEC法よりも低温プロセスとすることができるため、熱膨張率が異なるウェーハ同士の貼り合わせ(例えばSilicon on quartz:SOQ)を製造するのに適した製造方法である。
ここで、前述のようにSOITEC法やSiGen法では、剥離面の表面部にはイオン注入によって導入されたイオン注入欠陥層が存在する。この欠陥層を取り除き、表面を平滑化する方法はいくつか提案されている。
一つは、イオン注入欠陥層の厚さと同程度の厚さである0.1μm程度を研磨し、イオン注入欠陥層を除去するという方法がある。しかし、この方法では研磨バラツキにより、残膜の厚さの面内均一性をとるのが難しいという問題点がある。
他の方法としては、高温熱処理によりダメージ層の結晶性を回復し、その後に表面の凹凸を取り除くためにタッチポリッシュと呼ばれる数十nmの研磨を行う方法も考案されている。このとき雰囲気ガスに水素等を用いることでタッチポリッシュ工程を経ずして表面の平滑化が行えるとの報告もある(例えばNobuhiko Sato and Takao Yonehara "Hydrogen annealed silicon−on−insulator,"Appl Phys Lett Vol 65, pp.1924(1994)参照)。
しかし、高温水素熱処理工程を加えることになるので、金属汚染や基板の反り、製造コストの上昇、スループットの低下などの問題が新たに発生してしまう。加えて水素ガスはシリコンをエッチングするために、基板間・基板面内の膜厚均一性を取るのが難しいという欠点がある。
またハンドルウェーハがシリコン以外の低融点物質(石英・ガラスなど)のSOIウェーハでは、高温熱処理を加えることができないので、問題は更に深刻である。
また、一般に水素イオン注入法(SOITEC法もしくはSiGen法等)で作製されたSOIウェーハのシリコン薄膜を転写した直後の表面には、1×1μmの範囲のAFM観察によって、RMSで8nm程度の面荒れとPeak to Valley(P−V)で64.5nm程度の凹凸が存在することが報告されている(例えば「SOIの科学」第二章、Realize社参照)。このように1×1μmという狭い範囲ですら64.5nmの凹凸が存在することを考えると、ウェーハ全面では更に大きな凹凸(100nm以上)が存在すると考えられる。そのため、表面の面内粗さを低減させる必要がある。
本発明は、上記問題に鑑みてなされたものであって、イオン注入剥離法によって剥離した剥離面近傍のイオン注入層に存在するイオン注入欠陥層を効率的に除去し、基板の面内均一性を確保することができ、かつ低コスト化・高スループットを達成できるSOIウェーハの製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、SOIウェーハの製造方法であって、少なくとも、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハまたは酸化膜付きシリコンウェーハとハンドルウェーハとが貼り合わされた貼り合わせ基板を準備する工程と、前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写して、剥離後のSOIウェーハを作製する工程と、前記剥離後のSOIウェーハをアンモニア過酸化水素水に浸漬する工程と、前記アンモニア過酸化水素水に浸漬した前記剥離後のSOIウェーハに、温度が900℃以上の熱処理を行う工程及び/又は前記アンモニア過酸化水素水に浸漬した剥離後のSOIウェーハのシリコン薄膜層をCMP研磨を行うことによって、10〜50nm研磨する工程とを含むSOIウェーハの製造方法を提供する。
このように、イオン注入剥離法によって剥離した、シリコン薄膜を有する剥離後のSOIウェーハをアンモニア過酸化水素水に浸漬させることによって、剥離後のSOIウェーハのシリコン薄膜表面に存在するアモルファス度が高くイオン注入欠陥が多く存在する高ダメージ層を、KOH等のアルカリ溶液に比べエッチング速度が遅いアンモニア過酸化水素水によってエッチングする。これによって、エッチング量を容易に制御することができ、また面内を均一にエッチングすることができるため、エッチング後の面内膜厚均一性を確保することができ、かつイオン注入ダメージ層を除去できる。そして表面粗さを低減させた状態で剥離後のSOIウェーハに対してアニール熱処理を行う場合(好ましい第1の形態)、熱処理時のアニール温度、アニール時間を短縮・低温化させることができる。これによって、金属汚染やウェーハの反りを低減させ、かつ低コスト化を達成したSOIウェーハの製造方法とすることができる。また、CMP研磨によるタッチポリッシュを行う場合(好ましい第2の形態)、面内膜厚均一性を確保しつつイオン注入ダメージ層の除去を行うことによって、従来に比べ、面内膜厚のバラツキを抑制させたSOIウェーハを得ることができる。好ましい第3の形態では、剥離後のSOIウェーハに対してアニール熱処理を行った後CMP研磨によるタッチポリッシュを行うことができる。
また、アンモニア過酸化水素水に浸漬させる工程はバッチプロセスとすることができるため、一度に大量の剥離後のSOIウェーハを処理することが可能であり、低コスト化・高スループットを達成したSOIウェーハの製造方法とすることができる。
以上説明したように、本発明のSOIウェーハの製造方法によれば、アルカリ溶液に比べエッチング速度の遅いアンモニア過酸化水素水に剥離後のSOIウェーハを浸漬させることによって、エッチング量を容易に制御することができ、また面内を均一にエッチングすることができるため、エッチング後の面内膜厚均一性を確保することができる。従って、従来に比べ、面内膜厚のバラツキを抑制させたSOIウェーハを得ることができる。
本発明のSOIウェーハの製造法の概要を示したフローチャートである。 実施例と比較例における熱処理工程前の剥離後のSOIウェーハのAFMによる表面観察像を示した図である。 実施例と比較例における熱処理工程前の剥離後のSOIウェーハのシリコン薄膜の膜厚変化を比較した図である。 実施例と比較例における熱処理工程前の剥離後のSOIウェーハのシリコン薄膜の面内の膜厚バラツキを比較した図である。 実施例1と比較例1におけるSOIウェーハの熱処理後のSOIウェーハの表面粗さと熱処理温度との関係を示した図である。 実施例2と比較例2におけるSOIウェーハの熱処理後のSOIウェーハの表面粗さと熱処理時間との関係を示した図である。 実施例6におけるアンモニア過酸化水素水への浸漬工程前後の剥離後のSOIウェーハのシリコン薄膜の膜厚の変化量を比較した図である。 実施例6における浸漬工程前後、CMP研磨工程前後の剥離後のSOIウェーハのシリコン薄膜の面内膜厚のバラツキ量の変化量を比較した図である。
発明を実施するための形態
以下、本発明についてより具体的に説明する。
前述のように、イオン注入剥離法によって剥離した剥離面近傍のイオン注入層に存在するイオン注入欠陥層を効率的に除去し、かつ基板の面内均一性を確保することができるSOIウェーハの製造方法の開発が待たれていた。
そこで、本発明者らは、剥離後のSOIウェーハのシリコン薄膜表面のイオン注入ダメージ層のアモルファス度が高いことに着目し、アモルファスシリコンを優先的にエッチングすることのできるエッチング溶液について鋭意検討を重ねた。
その結果、本発明者らは、一般に鏡面シリコン表面の粗さを劣化させることが知られている(参考文献:J.Ryuta, E.Morita, T.Tanaka and Y.Shimanuki, Jpn.J.Appl.Phys. 29(1991).やM.Miyashita, M.Itano, T.Imaoka, I.Kawanabeand T.Ohmi, 1991 Symp.VLSI Technol.(Oiso 1991)p.45)アンモニア過酸化水素水が、イオン注入法によって薄膜を転写した直後の荒れた表面の表面粗さを低減させるように高ダメージ層を優先的にエッチングすることを発見し、本発明を完成させた。
以下、本発明のSOIウェーハの製造方法を図1を参照して説明するが、本発明はこれらに限定されるものではない。
図1は本発明のSOIウェーハの製造方法の工程の一例を示す工程図である。
(工程a:貼り合わせ基板の準備)
まず、図1(a)に示すように、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層14が形成されたシリコンウェーハ11と、ハンドルウェーハ12が貼り合わせされた貼り合わせ基板15を準備する。
ここで、準備する貼り合わせ基板15には、シリコンウェーハ11とハンドルウェーハ12の間に酸化膜13を設けることができる。図1には酸化膜13を備えた場合について記載しているが、この酸化膜13は必須のものではなく、準備する貼り合わせ基板はシリコンウェーハとハンドルウェーハが直接貼り合わせされたものとすることもできる。
また、貼り合わせ基板を準備する際に、ハンドルウェーハとして、シリコン、サファイア、アルミナ、石英、SiC、窒化アルミニウム、ガラスのいずれかの材料からなるものとすることができる。
本発明の第1の形態では、後述するが、剥離後のSOIウェーハはアンモニア過酸化水素水に浸漬させることでエッチングしており、このため、エッチング後の面内膜厚均一性を確保することができ、表面粗さを低減させた状態でアニール熱処理を行うことができる。よって後の熱処理工程を、従来に比べて低温化・単時間化することが可能であり、これによって、基板はシリコンに限らず、石英やガラス等の異種物質や低融点の材料を用いることが可能となる。アニール熱処理を従来に比べ低温・短時間化することができるので、上述の絶縁性ではあるが低融点の材料であってもハンドルウェーハに用いることができる。また、上述のような絶縁性の材料をハンドルウェーハに用いることができるため、ハンドルウェーハとしてシリコンウェーハを用いた場合に比べ、SOI基板にリーク電流が流れることを抑制することができるため、後に作製したデバイスの低消費電力化が可能になる。
本発明の好ましい第2の形態では、後述するが、剥離後のSOIウェーハはアンモニア過酸化水素水に浸漬させることでエッチングしており、エッチング量を50nm以上とすることによって、アニール等の熱処理を行わなくとも面内膜厚均一性の優れた剥離後のSOIウェーハを得ることができる。よって熱処理を行わずとも面内均一性の優れたSOIウェーハを得ることが可能であり、これによって、基板はシリコンに限らず、石英やガラス等の異種物質や低融点の材料を用いることが可能となる。また、上述のような絶縁性の材料をハンドルウェーハに用いることができるため、SOI基板にリーク電流が流れることを抑制することができるため、後に作製したデバイスの高精度化および低消費電力化が可能になる。アニール等の熱処理を行わなくとも面内膜厚均一性の優れた剥離後のSOIウェーハを得ることができるので、例えば絶縁性ではあるが低融点の材料をハンドルウェーハに用いることができる。よって、目的に応じて使い分けることによって、ハンドルウェーハとしてシリコンウェーハを用いた場合に比べ、SOI基板にリーク電流が流れることを抑制することができる等の特性を得ることができるため、後に作製したデバイスの高精度化や低消費電力化が可能になる。
本発明の好ましい第3の形態では、アンモニア過酸化水素水によるエッチングが好ましくは50nm未満、より好ましくは20nm以上50nm未満では、剥離後のSOIウェーハに対してアニール熱処理を行った後CMP研磨によるタッチポリッシュを行うことができる。
(工程b:剥離)
次に、図1(b)に示すように、イオン注入層14に沿って剥離をして、貼り合わせ基板15中のシリコンウェーハ11を薄膜化し、シリコン薄膜16をハンドルウェーハ12に転写する。これによって剥離後のSOIウェーハ17を得る。
本工程で得られた剥離後のSOIウェーハ17のシリコン薄膜16は、イオン注入によって、表面側から、イオン注入欠陥を多く有しアモルファス度の高い高ダメージ層16aと、イオン注入ダメージが前記高ダメージ層16aほどではなくアモルファス度のさほど高くない低ダメージ層16b、イオン注入によるダメージがなく単結晶である無ダメージ層16cの三層によって構成されることになる。
(工程c:アンモニア過酸化水素水に浸漬)
次に、図1(c)に示すように、剥離後のSOIウェーハ17を、アンモニア過酸化水素水に浸漬させることによって、シリコン薄膜16の高ダメージ層16aをエッチングする。
アンモニア過酸化水素水に浸漬する工程の後に熱処理工程を行う場合において、アンモニア過酸化水素水に浸漬する工程が、好ましくは、剥離後のSOIウェーハを20nm以上エッチングすることを少なくとも含む。
このように、アンモニア過酸化水素水によるエッチング量を20nm以上とすることによって、より確実に高ダメージ層をエッチングすることができる。
アンモニア過酸化水素水に浸漬する工程が、好ましくは、剥離後のSOIウェーハを50nm以上エッチングすることを少なくとも含む。
アンモニア過酸化水素水は、KOH等のアルカリ溶液に比べエッチング速度が遅いため、エッチング量を制御しやすく、膜厚均一性を保ちやすい。このようなアンモニア過酸化水素水によるシリコン薄膜のエッチング量を50nm以上とすることによって、イオン注入剥離によるダメージが大量に残存した層をエッチングすることができる。
また、剥離後のSOIウェーハを浸漬させるアンモニア過酸化水素水は、組成比が、体積比でアンモニア水(29wt%)が0.05〜2、過酸化水素水(30wt%)が0.01〜0.5、水が10少なくとも含むものを用いることができる。
このように、上述のような組成のアンモニア過酸化水素水では、シリコンにおいてはNH4OHとH22の競争反応によってエッチングが起こるため、より面内を均一にエッチングすることができる。よって、より膜厚均一性の優れたSOIウェーハを得ることができる。
また、本工程において、シリコン薄膜のエッチング速度はNH4OHとH22の組成を変えることで調整することができる。
スループットをより向上させるためには、ある程度のエッチング速度を得る必要があり、そのためには、H2Oを10とした場合、NH4OHを0.05以上(29wt%)、H22を0.5以下(30wt%)とするのが望ましい。もちろんNH4OHの下限とH22の上限は上述の範囲を限定するものではない。
このような組成比のアンモニア過酸化水素水に剥離後のSOIウェーハを浸漬させることによって、スループットの更なる向上を図ることができ、製造コストを更に低減させることができる。
(工程d:熱処理またはCMP研磨)
その後、本発明の第1の形態では、図1(d)に示すように、アンモニア過酸化水素水に浸漬した後の剥離後のSOIウェーハ17に対して熱処理を行い、これによって表面が平坦化されたSOIウェーハ10が得られる。
熱処理工程は、好ましくは、アルゴン、窒素、ヘリウムのいずれかの雰囲気、またはこれらの混合ガス雰囲気で行われることができる。
このように、不活性ガス雰囲気にて熱処理を行うことで、熱処理前後で抵抗率の変化が少ないことに加え、表層近傍にGrown−in欠陥がほとんど無い高品質のSOIウェーハを得ることができる。
また、熱処理工程は、好ましくは、酸素雰囲気、またはアルゴン、窒素、ヘリウムのうち少なくともいずれか一つのガスと酸素の混合雰囲気で行われることができる。
このように、酸素を含んだ雰囲気で熱処理を行うことで、表面シリコン内の過剰酸素を外方拡散することができ、それにより、SOIウェーハの絶縁酸化膜層の絶縁耐力を増加することができ、よって高品質なSOIウェーハを得ることができる。
更に、熱処理工程は、好ましくは、水素雰囲気、またはアルゴン、窒素、ヘリウムのうち少なくともいずれか一つのガスと水素の混合雰囲気で行われることができる。
このように、シリコン原子のマイグレーション効果が高い水素を含んだ雰囲気で熱処理を行うことで、より面内膜厚均一性が優れ、またGrown−in欠陥と表面粗さが低下したSOIウェーハを得ることができる。
このように、本発明の第1の形態では、アンモニア過酸化水素水に剥離後のSOIウェーハを浸漬することによってエッチングを行った後に熱処理をする。
このアンモニア過酸化水素水溶液を用いた理由は、次の2点が挙げられる。
剥離直後のSOIウェーハのシリコン薄膜は、通常表面に近いほどシリコンのアモルファス度が高く、遠いほど単結晶の品質に近くなる。ここで、アンモニア過酸化水素水はこのアモルファス度の高い部分を優先的にエッチングする。具体的には、表面の荒れの大きい突起部分がより早くエッチングされることになる。
また、KOHなどに代表される単純なアルカリ溶液では通常、エッチングレートが非常に早く(>100nm/min)、濃度を下げるもしくは温度を下げる等では、エッチング速度を制御するのが非常に難しいことと、面内のエッチング速度を均一にすることが難しいことが挙げられる。しかし、アンモニア過酸化水素水溶液によるエッチングは、アンモニアと過酸化水素の競争反応で起こるため、面内を均一にエッチングすることが可能であり、またエッチング速度も純アルカリ溶液に比べて適度に遅いので、エッチングの量を簡単に制御することができる。
これによって、エッチング量を容易に制御することができ、また面内を均一にエッチングすることができるため、エッチング後の面内膜厚均一性を確保することができる。そして表面粗さを低減させた状態で剥離後のSOIウェーハに対してアニール熱処理を行うため、熱処理時のアニール温度、アニール時間を短縮・低温化させることができる。また、金属汚染やウェーハの反りを低減させ、かつ低コスト化を達成したSOIウェーハの製造方法とすることができる。すなわち、従来ダメージ層の回復のための熱処理は1150℃以上程度が必要であったが、本発明では900℃以上で回復が可能である。
一方、本発明の第2の形態では、図1(d)に示すように、アンモニア過酸化水素水に浸漬した後の剥離後のSOIウェーハ17のシリコン薄膜に対してCMP研磨を行い、これによってSOIウェーハ10が得られる。ここで、この工程においては、研磨量を10〜50nmとする。すなわち、研磨量を僅かとすることができるため、膜厚の面内均一性をそれほど劣化させることなく表面の粗さを洗浄でき、平坦度を向上できる。
このように、本発明の第2の形態では、アンモニア過酸化水素水に剥離後のSOIウェーハを浸漬することによってイオン注入ダメージ層のエッチングを行う。このアンモニア過酸化水素水溶液を用いた理由は上記の通りである。
その後に、CMP研磨による僅かな取り代でタッチポリッシュを行うことによって、面内膜厚均一性を確保しつつイオン注入ダメージ層の除去を行うことができる。従って、従来に比べ、面内膜厚のバラツキを抑制させたSOIウェーハを得ることができる。
また、アンモニア過酸化水素水に浸漬させる工程はバッチプロセスとすることができるため、一度に大量の剥離後のSOIウェーハを処理することが可能であり、低コスト化・高スループットを達成したSOIウェーハの製造方法とすることができる。
本発明の第3の形態では、剥離後のSOIウェーハ17に対してアニール熱処理を行った後CMP研磨によるタッチポリッシュを行うことによってSOIウェーハ10が得られる。
以下、本発明のSOIウェーハの製造方法について、実施例および比較例によりさらに具体的に説明するが、本発明はもちろんこれに限定されるものではない。
(実施例1、2・比較例1、2)
イオン注入法で薄膜を転写した剥離後のSOIウェーハ(シリコン薄膜の膜厚300nm程度)を20枚用意し、実施例10枚・比較例10枚に分けた。
その後、実施例の剥離後のSOIウェーハを10枚とも、アンモニア過酸化水素水溶液に浸漬し、50nm程度をエッチングした。この時のアンモニア過酸化水素水溶液の組成はNH4OH:H22:H2O=1:0.2:10とし、温度は80℃とした。ただしNH4OH、H22の濃度はそれぞれ29%水溶液換算、30%水溶液換算とした場合である。また、この時のエッチング速度は3nm/min.弱程度である。
これに対して比較例の剥離後のSOIウェーハは10枚ともアンモニア過酸化水素水溶液に浸漬しなかった。
続いて、実施例と比較例の剥離後のSOIウェーハに対して900℃〜1200℃の温度範囲で温度を変化(実施例1・比較例1)させて熱処理を行った(処理時間は1時間固定)。雰囲気ガスは水素10%とアルゴン90%の混合ガスとした。また、前述の雰囲気で、処理温度を950℃一定とし、熱処理時間を変化(実施例2・比較例2)させた。
その後、以下のような評価を行った。
10×10μmの範囲で、実施例の熱処理工程前のSOIウェーハのAFM観察を行った結果を図2(a)に、比較例の熱処理工程前のSOIウェーハの観察像を図2(b)に示す。図2は実施例と比較例における熱処理工程前の剥離後のSOIウェーハのAFMによる表面観察像を示した図である。
比較例の剥離後のSOIウェーハのシリコン薄膜表面の面粗さはRMSで8.4nm、P−V値で74.1nmであった。このAFM像を観察すると無数の突起状のものが観察された。
実施例の剥離後のSOIウェーハは、表面粗さはRMSで3.3nm、P−Vで34.5nmとなり、比較例のものと比較してアンモニア過酸化水素水によるエッチングによって大幅に表面粗さが低減していることが分かった。
エッチング前後のSOIウェーハのシリコン薄膜の膜厚(200mmウェーハ面内361点の平均)の変化を図3に示す。図3は実施例と比較例における熱処理工程前の剥離後のSOIウェーハのシリコン薄膜の膜厚変化を比較した図である。
実施例・比較例共に熱処理工程前の剥離後のSOIウェーハのシリコン薄膜の膜厚は、サンプル間でのバラツキは少ないことが分かった。
またエッチング前後の面内膜厚バラツキの変化(200mmウェーハの面内361点の平均)を図4に示す。図4は実施例と比較例における熱処理工程前の剥離後のSOIウェーハのシリコン薄膜の面内の膜厚バラツキをウェーハ間で比較した図である。
実施例の剥離後のSOIウェーハの表面バラツキはエッチングを行っていない比較例のウェーハに比べて1nm程度バラツキが増加していたが、これはエッチング量(50nm)と比較すれば十分に小さな値であり、面内膜厚均一性は十分に保たれていると言える。このように実施例のエッチング方法ではSOI層の面内膜厚の均一性がそれほど悪化しないことが分かった。
処理温度を変化させた熱処理後SOIウェーハの表面粗さと処理温度の関係を図5に示す。図5は実施例と比較例におけるSOIウェーハの熱処理後のSOIウェーハの表面粗さと熱処理温度との関係を示した図である。
比較例のSOIウェーハでは1150℃から熱処理の効果が顕著に出てくるのに対して、実施例のSOIウェーハでは900℃から効果が出ていることが分かった。これは大きな突起状の凹凸を除去するにはより高温が必要であり、実施例のSOIウェーハはアンモニア過酸化水素水によるエッチングによって、この大きな突起を除去することで熱処理の低温化を測れることを示している。
その結果を図6に示す。図6は実施例と比較例におけるSOIウェーハの熱処理後のSOIウェーハの表面粗さと熱処理時間との関係を示した図である。
実施例2・比較例2両方のウェーハとも時間と共に表面荒さが低減していくが、エッチング処理を施した実施例2のウェーハでは4時間程度で荒さはRMSで0.2nm程度まで収束していることが分かった。一方、エッチング処理なしの比較例2のウェーハでは、時間と共に荒さが低減してはいくが、その度合いは実施例2に比べて非常に緩慢であることが分かった。
(実施例3〜7、比較例3〜6)
まず、水素イオン注入法で薄膜を転写した剥離後のSOIウェーハを(膜厚310nm程度)を準備した。
その後、準備した剥離後のSOIウェーハをアンモニア過酸化水素水に浸漬し、30nm(比較例3)、40nm(比較例4)、50nm(実施例3)、70nm(実施例4)、85nm(実施例5−7、比較例5、6)をエッチングした。このときのアンモニア過酸化水素水の組成は、NH4OH:H22:H2O=1:0.02:10とし、温度は80℃とした。この時のシリコン薄膜のエッチング速度は3nm/min弱程度であった。
その後、CMP研磨を行い、SOIウェーハを作製した。
ここで、このCMP研磨工程におけるシリコン薄膜の研磨量を、10nm(実施例5)、25nm(実施例6)、50nm(実施例7)、60nm(比較例5)、70nm(比較例6)とした。なお、比較例3、4の剥離後のSOIウェーハは、このCMP研磨工程は行わなかった。
SOIウェーハの作製過程と作製後に、以下に示すような評価を行った。
実施例3〜7、比較例3〜6の剥離後のSOIウェーハを、アンモニア過酸化水素水に浸漬する工程の前後に、ウェーハ表面を膜厚測定器にて観察し、シリコン薄膜の膜厚および面内膜厚バラツキを評価した。膜厚測定器の走査範囲は10×10μmとし、ウェーハ面内361点の平均値を取った。なお、面内膜厚バラツキは「最大膜厚−最小膜厚」で定義されるものである。
実施例5〜7、比較例5、6のSOIウェーハを、CMP研磨工程の前後に、ウェーハ表面を膜厚測定器にて観察し、シリコン薄膜の膜厚および面内膜厚バラツキを評価した。ウェーハ面内361点を測定し、最も大きい値と最も小さい値の差をバラツキとした。
そして表1に、実施例3〜5、比較例3、4の剥離後のSOIウェーハにおけるアンモニア過酸化水素水に浸漬する工程の前後のシリコン薄膜の面内膜厚バラツキを評価した時のエッチング量に対する面内膜厚バラツキの関係を示す。
また表2には、実施例5〜7、比較例5、6のSOIウェーハのCMP研磨工程前後のシリコン薄膜の面内膜厚バラツキを評価したときの研磨量に対するバラツキ量の関係を示す。
また図7には、実施例6におけるアンモニア過酸化水素水への浸漬工程前後の剥離後のSOIウェーハのシリコン薄膜の膜厚の変化量を比較した図を示す。
また図8には、実施例6における浸漬工程前後、CMP研磨工程前後の剥離後のSOIウェーハのシリコン薄膜の面内膜厚のバラツキ量の変化量を比較した図を示す。
アンモニア過酸化水素水に浸漬させる前後の剥離後のSOIウェーハのシリコン薄膜の面内膜厚バラツキは、表1に示したように、それぞれ実施例3では4.0nmから5.1nm、実施例4では4.0nmから5.2nm、実施例5では4.1nmから5.3nm、比較例3では4.0nmから5.8nm、比較例4では4.1nmから6.0nmとなった。
このように、アンモニア過酸化水素水によるエッチング量を50nm以上にすることによって剥離後のSOIウェーハのシリコン薄膜の面内バラツキを抑制できることが分かった。
CMP研磨工程前後の剥離後のSOIウェーハのシリコン薄膜の面内膜厚バラツキは、表2に示したように、それぞれ実施例5では5.3nmから5.5nm、実施例6では5.2nmから6.5nm、実施例7では5.1nmから7.2nm、比較例5では5.3nmから10.2nm、比較例6では5.1nmから11.6nmとなった。
このように、アンモニア過酸化水素水によって50nm以上エッチングした剥離後のSOIウェーハのシリコン薄膜を、CMP研磨によって50nm以下研磨することによって、バラツキが10nm以下の膜厚均一性に優れたSOIウェーハを作製できることが判った。なお、CMP研磨では、10nm以下の研磨量とすることはできなかった。
実施例6において、アンモニア過酸化水素水によるエッチング前後のシリコン薄膜の膜厚を評価したところ、図7に示したように、剥離後のSOIウェーハ間でのバラツキは少ないことが分かった。このことより、アンモニア過酸化水素水によるエッチングは安定したものとすることができることが判った。
また浸漬工程前後、研磨工程前後のシリコン薄膜の膜厚バラツキの変化を図8に示す。
実施例6の剥離後のSOIウェーハは、アンモニア過酸化水素水によって85nmエッチングした後でも、シリコン薄膜の面内膜厚のバラツキは2nm程度しか増加しなかった。これはエッチング量と比べて十分小さく、実用的な値である。また、CMP研磨後のシリコン薄膜の面内膜厚のバラツキを同じく図8に示す。CMP研磨後の膜厚バラツキは最大7nm程度に収まっていることが分かった。この値も研磨量に対して十分小さい値であり、面内膜厚均一性に優れたSOIウェーハが得られることが分かった。
このように、イオン注入剥離法によって剥離した剥離後のSOIウェーハをアンモニア過酸化水素水に浸漬させて50nm以上エッチングし、その後CMP研磨によって10〜50nm研磨する。これによって、従来の方法によって薄膜化されたSOIウェーハに比べ、面内膜厚のバラツキを抑制させたSOIウェーハを得ることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (6)

  1. SOIウェーハの製造方法であって、
    少なくとも、
    水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハまたは酸化膜付きシリコンウェーハとハンドルウェーハとが貼り合わされた貼り合わせ基板を準備する工程と、
    前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写して、剥離後のSOIウェーハを作製する工程と、
    前記剥離後のSOIウェーハをアンモニア過酸化水素水に浸漬する工程と、
    前記アンモニア過酸化水素水に浸漬した前記剥離後のSOIウェーハに、温度が900℃以上の熱処理を行う工程及び前記熱処理後のSOIウェーハのシリコン薄膜層をCMP研磨を行うことによって、10〜50nm研磨する工程とを含み、
    前記アンモニア過酸化水素水に浸漬する工程が、前記剥離後のSOIウェーハを20nm以上エッチングすることを少なくとも含み、
    前記アンモニア過酸化水素水が、体積組成比で1のアンモニア水(29wt%)と、0.01〜0.5の過酸化水素水(30wt%)と、10の水である、SOIウェーハの製造方法。
  2. SOIウェーハの製造方法であって、
    少なくとも、
    水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハまたは酸化膜付きシリコンウェーハとハンドルウェーハとが貼り合わされた貼り合わせ基板を準備する工程と、
    前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写して、剥離後のSOIウェーハを作製する工程と、
    前記剥離後のSOIウェーハを熱処理することなくアンモニア過酸化水素水に浸漬する工程と、
    前記アンモニア過酸化水素水に浸漬した剥離後のSOIウェーハのシリコン薄膜層をCMP研磨を行うことによって、10〜50nm研磨する工程とを含み、
    前記アンモニア過酸化水素水に浸漬する工程が、前記剥離後のSOIウェーハを50nm以上エッチングすることを含み、
    前記アンモニア過酸化水素水が、体積組成比で1のアンモニア水(29wt%)と、0.01〜0.5の過酸化水素水(30wt%)と、10の水である、SOIウェーハの製造方法。
  3. 前記熱処理工程が、アルゴン、窒素、ヘリウムのいずれかの雰囲気、またはこれらの混合ガス雰囲気で行われる請求項1記載のSOIウェーハの製造方法。
  4. 前記熱処理工程が、酸素雰囲気、またはアルゴン、窒素、ヘリウムのうち少なくともいずれか一つのガスと酸素の混合雰囲気で行われる請求項1記載のSOIウェーハの製造方法。
  5. 前記熱処理工程が、水素雰囲気、またはアルゴン、窒素、ヘリウムのうち少なくともいずれか一つのガスと水素の混合雰囲気で行われる請求項1記載のSOIウェーハの製造方法。
  6. 前記ハンドルウェーハが、シリコン、サファイア、アルミナ、石英、SiC、窒化アルミ、ガラスのうちいずれかの材料を少なくとも含む請求項1〜5のいずれか1項に記載のSOIウェーハの製造方法。
JP2010503945A 2008-03-21 2009-03-23 Soiウェーハの製造方法 Active JP5572085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010503945A JP5572085B2 (ja) 2008-03-21 2009-03-23 Soiウェーハの製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008074501 2008-03-21
JP2008074501 2008-03-21
JP2008074646 2008-03-21
JP2008074646 2008-03-21
JP2010503945A JP5572085B2 (ja) 2008-03-21 2009-03-23 Soiウェーハの製造方法
PCT/JP2009/055663 WO2009116664A1 (ja) 2008-03-21 2009-03-23 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPWO2009116664A1 JPWO2009116664A1 (ja) 2011-07-21
JP5572085B2 true JP5572085B2 (ja) 2014-08-13

Family

ID=41091060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010503945A Active JP5572085B2 (ja) 2008-03-21 2009-03-23 Soiウェーハの製造方法

Country Status (6)

Country Link
US (1) US8357586B2 (ja)
EP (1) EP2256787B1 (ja)
JP (1) JP5572085B2 (ja)
KR (1) KR20090101119A (ja)
CN (1) CN101978467A (ja)
WO (1) WO2009116664A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034699A (zh) * 2009-09-29 2011-04-27 无锡华润上华半导体有限公司 一种抛光的方法
JP2012164933A (ja) * 2011-02-09 2012-08-30 Shin Etsu Chem Co Ltd シリコン薄膜転写ウェーハの製造方法
JP5926527B2 (ja) 2011-10-17 2016-05-25 信越化学工業株式会社 透明soiウェーハの製造方法
KR102023623B1 (ko) 2012-07-03 2019-09-23 삼성전자 주식회사 반도체 소자 형성 방법
NZ719686A (en) * 2013-10-29 2020-04-24 Allegiance Corp Hydrophilic/hydrophobic aqueous polymer emulsions and products and methods relating thereto
CN105981132B (zh) * 2014-02-18 2019-03-15 日本碍子株式会社 半导体用复合基板的操作基板及半导体用复合基板
CN105990215B (zh) * 2015-03-02 2019-04-26 北大方正集团有限公司 Soi基片的制作方法和soi基片
KR101761548B1 (ko) * 2017-03-16 2017-07-26 주식회사 리한 탄화수소 흡착용 조립형 지지체
TWI653263B (zh) * 2017-08-04 2019-03-11 日商信越化學工業股份有限公司 Substrate with multilayer resist film and pattern forming method
CN110534474B (zh) * 2019-09-03 2020-11-24 中国科学院上海微系统与信息技术研究所 衬底上薄膜的制备方法
CN112729629A (zh) * 2020-12-28 2021-04-30 深圳安培龙科技股份有限公司 一种mems硅应变片及其加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275416A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp シリコンウェーハの洗浄液
JPH0817775A (ja) * 1994-06-28 1996-01-19 Matsushita Electron Corp 半導体装置の洗浄方法
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Soiウェーハの作製方法
WO2007074550A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
WO2001048825A1 (fr) 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Sumco Soi基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275416A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp シリコンウェーハの洗浄液
JPH0817775A (ja) * 1994-06-28 1996-01-19 Matsushita Electron Corp 半導体装置の洗浄方法
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Soiウェーハの作製方法
WO2007074550A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ

Also Published As

Publication number Publication date
EP2256787B1 (en) 2019-08-07
CN101978467A (zh) 2011-02-16
KR20090101119A (ko) 2009-09-24
EP2256787A1 (en) 2010-12-01
US8357586B2 (en) 2013-01-22
JPWO2009116664A1 (ja) 2011-07-21
EP2256787A4 (en) 2011-06-01
WO2009116664A1 (ja) 2009-09-24
US20110003462A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5572085B2 (ja) Soiウェーハの製造方法
TW404061B (en) Semiconductor substrate and method of manufacturing the same
JP3911901B2 (ja) Soiウエーハおよびsoiウエーハの製造方法
JP2004311526A (ja) 半導体基板およびその製造方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
US9496130B2 (en) Reclaiming processing method for delaminated wafer
KR20010026788A (ko) 반도체기판의 제작방법
TW201705382A (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
TW200822199A (en) Method for producing bonded wafer
TW200924073A (en) Ultra thin single crystalline semiconductor TFT and process for making same
JPH05275358A (ja) 単結晶表面の凹凸制御方法
JP6380245B2 (ja) Soiウェーハの製造方法
JP2010045204A (ja) 半導体基板、半導体装置およびその製造方法
JP4654710B2 (ja) 半導体ウェーハの製造方法
TWI716627B (zh) 貼合式soi晶圓的製造方法
JP2004087768A (ja) Soiウエーハの製造方法
JP2016201454A (ja) Soiウェーハの製造方法
TWI483350B (zh) SOI wafer manufacturing method and glass cleaning method
JP2009283582A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
JP7251419B2 (ja) 貼り合わせsoiウェーハの製造方法
JP2006013179A (ja) Soiウェーハの製造方法
JP2004247609A (ja) 基板の製造方法
JP2006032725A (ja) 半導体ウェーハの酸化膜形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140501

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140627

R150 Certificate of patent or registration of utility model

Ref document number: 5572085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150