JP5572085B2 - Soiウェーハの製造方法 - Google Patents
Soiウェーハの製造方法 Download PDFInfo
- Publication number
- JP5572085B2 JP5572085B2 JP2010503945A JP2010503945A JP5572085B2 JP 5572085 B2 JP5572085 B2 JP 5572085B2 JP 2010503945 A JP2010503945 A JP 2010503945A JP 2010503945 A JP2010503945 A JP 2010503945A JP 5572085 B2 JP5572085 B2 JP 5572085B2
- Authority
- JP
- Japan
- Prior art keywords
- soi wafer
- wafer
- hydrogen peroxide
- heat treatment
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Description
近年は、完全空乏層型SOIデバイスを作り込むためにSOI層(シリコン層)が100nm以下の薄膜SOIウェーハの需要が高まっている。これはSOI層を薄膜化することで、デバイスの高速化が期待できるためである。
一般に薄膜SOIウェーハは、ドナーウェーハに予め水素イオンを注入し、然る後にハンドルウェーハとの貼り合わせを行い、水素イオン注入界面に沿って薄膜をドナー側からハンドル側へ転写するSOITEC法やSiGen法によって製造されるが、この時、転写されたシリコン薄膜には約0.1μm程度のイオン注入欠陥層(アモルファス層)が残存し、また薄膜表面においてはRMSで数nm以上の面荒れが導入される(例えばB. Asper "Basic Mechanisms involved in the Smart−Cut(R) process," Microelectronics Engineering, 36, p233(1997)参照)。
一方、SiGen法とは、ドナー・ハンドル両ウェーハを貼り合わせる前処理として、表面プラズマ活性化処理を行い、室温で貼り合わせ、この時点で高い結合強度を達成し、必要に応じて低温(300℃前後)の熱処理を加えた後に、水素イオン注入界面に機械的衝撃を加え剥離を行い、薄膜を転写する方法である。このSiGen法はSOITEC法よりも低温プロセスとすることができるため、熱膨張率が異なるウェーハ同士の貼り合わせ(例えばSilicon on quartz:SOQ)を製造するのに適した製造方法である。
一つは、イオン注入欠陥層の厚さと同程度の厚さである0.1μm程度を研磨し、イオン注入欠陥層を除去するという方法がある。しかし、この方法では研磨バラツキにより、残膜の厚さの面内均一性をとるのが難しいという問題点がある。
他の方法としては、高温熱処理によりダメージ層の結晶性を回復し、その後に表面の凹凸を取り除くためにタッチポリッシュと呼ばれる数十nmの研磨を行う方法も考案されている。このとき雰囲気ガスに水素等を用いることでタッチポリッシュ工程を経ずして表面の平滑化が行えるとの報告もある(例えばNobuhiko Sato and Takao Yonehara "Hydrogen annealed silicon−on−insulator,"Appl Phys Lett Vol 65, pp.1924(1994)参照)。
またハンドルウェーハがシリコン以外の低融点物質(石英・ガラスなど)のSOIウェーハでは、高温熱処理を加えることができないので、問題は更に深刻である。
また、アンモニア過酸化水素水に浸漬させる工程はバッチプロセスとすることができるため、一度に大量の剥離後のSOIウェーハを処理することが可能であり、低コスト化・高スループットを達成したSOIウェーハの製造方法とすることができる。
前述のように、イオン注入剥離法によって剥離した剥離面近傍のイオン注入層に存在するイオン注入欠陥層を効率的に除去し、かつ基板の面内均一性を確保することができるSOIウェーハの製造方法の開発が待たれていた。
図1は本発明のSOIウェーハの製造方法の工程の一例を示す工程図である。
まず、図1(a)に示すように、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層14が形成されたシリコンウェーハ11と、ハンドルウェーハ12が貼り合わせされた貼り合わせ基板15を準備する。
ここで、準備する貼り合わせ基板15には、シリコンウェーハ11とハンドルウェーハ12の間に酸化膜13を設けることができる。図1には酸化膜13を備えた場合について記載しているが、この酸化膜13は必須のものではなく、準備する貼り合わせ基板はシリコンウェーハとハンドルウェーハが直接貼り合わせされたものとすることもできる。
本発明の第1の形態では、後述するが、剥離後のSOIウェーハはアンモニア過酸化水素水に浸漬させることでエッチングしており、このため、エッチング後の面内膜厚均一性を確保することができ、表面粗さを低減させた状態でアニール熱処理を行うことができる。よって後の熱処理工程を、従来に比べて低温化・単時間化することが可能であり、これによって、基板はシリコンに限らず、石英やガラス等の異種物質や低融点の材料を用いることが可能となる。アニール熱処理を従来に比べ低温・短時間化することができるので、上述の絶縁性ではあるが低融点の材料であってもハンドルウェーハに用いることができる。また、上述のような絶縁性の材料をハンドルウェーハに用いることができるため、ハンドルウェーハとしてシリコンウェーハを用いた場合に比べ、SOI基板にリーク電流が流れることを抑制することができるため、後に作製したデバイスの低消費電力化が可能になる。
本発明の好ましい第2の形態では、後述するが、剥離後のSOIウェーハはアンモニア過酸化水素水に浸漬させることでエッチングしており、エッチング量を50nm以上とすることによって、アニール等の熱処理を行わなくとも面内膜厚均一性の優れた剥離後のSOIウェーハを得ることができる。よって熱処理を行わずとも面内均一性の優れたSOIウェーハを得ることが可能であり、これによって、基板はシリコンに限らず、石英やガラス等の異種物質や低融点の材料を用いることが可能となる。また、上述のような絶縁性の材料をハンドルウェーハに用いることができるため、SOI基板にリーク電流が流れることを抑制することができるため、後に作製したデバイスの高精度化および低消費電力化が可能になる。アニール等の熱処理を行わなくとも面内膜厚均一性の優れた剥離後のSOIウェーハを得ることができるので、例えば絶縁性ではあるが低融点の材料をハンドルウェーハに用いることができる。よって、目的に応じて使い分けることによって、ハンドルウェーハとしてシリコンウェーハを用いた場合に比べ、SOI基板にリーク電流が流れることを抑制することができる等の特性を得ることができるため、後に作製したデバイスの高精度化や低消費電力化が可能になる。
本発明の好ましい第3の形態では、アンモニア過酸化水素水によるエッチングが好ましくは50nm未満、より好ましくは20nm以上50nm未満では、剥離後のSOIウェーハに対してアニール熱処理を行った後CMP研磨によるタッチポリッシュを行うことができる。
次に、図1(b)に示すように、イオン注入層14に沿って剥離をして、貼り合わせ基板15中のシリコンウェーハ11を薄膜化し、シリコン薄膜16をハンドルウェーハ12に転写する。これによって剥離後のSOIウェーハ17を得る。
本工程で得られた剥離後のSOIウェーハ17のシリコン薄膜16は、イオン注入によって、表面側から、イオン注入欠陥を多く有しアモルファス度の高い高ダメージ層16aと、イオン注入ダメージが前記高ダメージ層16aほどではなくアモルファス度のさほど高くない低ダメージ層16b、イオン注入によるダメージがなく単結晶である無ダメージ層16cの三層によって構成されることになる。
次に、図1(c)に示すように、剥離後のSOIウェーハ17を、アンモニア過酸化水素水に浸漬させることによって、シリコン薄膜16の高ダメージ層16aをエッチングする。
このように、アンモニア過酸化水素水によるエッチング量を20nm以上とすることによって、より確実に高ダメージ層をエッチングすることができる。
アンモニア過酸化水素水は、KOH等のアルカリ溶液に比べエッチング速度が遅いため、エッチング量を制御しやすく、膜厚均一性を保ちやすい。このようなアンモニア過酸化水素水によるシリコン薄膜のエッチング量を50nm以上とすることによって、イオン注入剥離によるダメージが大量に残存した層をエッチングすることができる。
このように、上述のような組成のアンモニア過酸化水素水では、シリコンにおいてはNH4OHとH2O2の競争反応によってエッチングが起こるため、より面内を均一にエッチングすることができる。よって、より膜厚均一性の優れたSOIウェーハを得ることができる。
スループットをより向上させるためには、ある程度のエッチング速度を得る必要があり、そのためには、H2Oを10とした場合、NH4OHを0.05以上(29wt%)、H2O2を0.5以下(30wt%)とするのが望ましい。もちろんNH4OHの下限とH2O2の上限は上述の範囲を限定するものではない。
このような組成比のアンモニア過酸化水素水に剥離後のSOIウェーハを浸漬させることによって、スループットの更なる向上を図ることができ、製造コストを更に低減させることができる。
その後、本発明の第1の形態では、図1(d)に示すように、アンモニア過酸化水素水に浸漬した後の剥離後のSOIウェーハ17に対して熱処理を行い、これによって表面が平坦化されたSOIウェーハ10が得られる。
このように、不活性ガス雰囲気にて熱処理を行うことで、熱処理前後で抵抗率の変化が少ないことに加え、表層近傍にGrown−in欠陥がほとんど無い高品質のSOIウェーハを得ることができる。
このように、酸素を含んだ雰囲気で熱処理を行うことで、表面シリコン内の過剰酸素を外方拡散することができ、それにより、SOIウェーハの絶縁酸化膜層の絶縁耐力を増加することができ、よって高品質なSOIウェーハを得ることができる。
このように、シリコン原子のマイグレーション効果が高い水素を含んだ雰囲気で熱処理を行うことで、より面内膜厚均一性が優れ、またGrown−in欠陥と表面粗さが低下したSOIウェーハを得ることができる。
このアンモニア過酸化水素水溶液を用いた理由は、次の2点が挙げられる。
剥離直後のSOIウェーハのシリコン薄膜は、通常表面に近いほどシリコンのアモルファス度が高く、遠いほど単結晶の品質に近くなる。ここで、アンモニア過酸化水素水はこのアモルファス度の高い部分を優先的にエッチングする。具体的には、表面の荒れの大きい突起部分がより早くエッチングされることになる。
これによって、エッチング量を容易に制御することができ、また面内を均一にエッチングすることができるため、エッチング後の面内膜厚均一性を確保することができる。そして表面粗さを低減させた状態で剥離後のSOIウェーハに対してアニール熱処理を行うため、熱処理時のアニール温度、アニール時間を短縮・低温化させることができる。また、金属汚染やウェーハの反りを低減させ、かつ低コスト化を達成したSOIウェーハの製造方法とすることができる。すなわち、従来ダメージ層の回復のための熱処理は1150℃以上程度が必要であったが、本発明では900℃以上で回復が可能である。
また、アンモニア過酸化水素水に浸漬させる工程はバッチプロセスとすることができるため、一度に大量の剥離後のSOIウェーハを処理することが可能であり、低コスト化・高スループットを達成したSOIウェーハの製造方法とすることができる。
(実施例1、2・比較例1、2)
イオン注入法で薄膜を転写した剥離後のSOIウェーハ(シリコン薄膜の膜厚300nm程度)を20枚用意し、実施例10枚・比較例10枚に分けた。
これに対して比較例の剥離後のSOIウェーハは10枚ともアンモニア過酸化水素水溶液に浸漬しなかった。
その後、以下のような評価を行った。
比較例の剥離後のSOIウェーハのシリコン薄膜表面の面粗さはRMSで8.4nm、P−V値で74.1nmであった。このAFM像を観察すると無数の突起状のものが観察された。
実施例の剥離後のSOIウェーハは、表面粗さはRMSで3.3nm、P−Vで34.5nmとなり、比較例のものと比較してアンモニア過酸化水素水によるエッチングによって大幅に表面粗さが低減していることが分かった。
実施例・比較例共に熱処理工程前の剥離後のSOIウェーハのシリコン薄膜の膜厚は、サンプル間でのバラツキは少ないことが分かった。
実施例の剥離後のSOIウェーハの表面バラツキはエッチングを行っていない比較例のウェーハに比べて1nm程度バラツキが増加していたが、これはエッチング量(50nm)と比較すれば十分に小さな値であり、面内膜厚均一性は十分に保たれていると言える。このように実施例のエッチング方法ではSOI層の面内膜厚の均一性がそれほど悪化しないことが分かった。
比較例のSOIウェーハでは1150℃から熱処理の効果が顕著に出てくるのに対して、実施例のSOIウェーハでは900℃から効果が出ていることが分かった。これは大きな突起状の凹凸を除去するにはより高温が必要であり、実施例のSOIウェーハはアンモニア過酸化水素水によるエッチングによって、この大きな突起を除去することで熱処理の低温化を測れることを示している。
実施例2・比較例2両方のウェーハとも時間と共に表面荒さが低減していくが、エッチング処理を施した実施例2のウェーハでは4時間程度で荒さはRMSで0.2nm程度まで収束していることが分かった。一方、エッチング処理なしの比較例2のウェーハでは、時間と共に荒さが低減してはいくが、その度合いは実施例2に比べて非常に緩慢であることが分かった。
まず、水素イオン注入法で薄膜を転写した剥離後のSOIウェーハを(膜厚310nm程度)を準備した。
その後、準備した剥離後のSOIウェーハをアンモニア過酸化水素水に浸漬し、30nm(比較例3)、40nm(比較例4)、50nm(実施例3)、70nm(実施例4)、85nm(実施例5−7、比較例5、6)をエッチングした。このときのアンモニア過酸化水素水の組成は、NH4OH:H2O2:H2O=1:0.02:10とし、温度は80℃とした。この時のシリコン薄膜のエッチング速度は3nm/min弱程度であった。
ここで、このCMP研磨工程におけるシリコン薄膜の研磨量を、10nm(実施例5)、25nm(実施例6)、50nm(実施例7)、60nm(比較例5)、70nm(比較例6)とした。なお、比較例3、4の剥離後のSOIウェーハは、このCMP研磨工程は行わなかった。
実施例3〜7、比較例3〜6の剥離後のSOIウェーハを、アンモニア過酸化水素水に浸漬する工程の前後に、ウェーハ表面を膜厚測定器にて観察し、シリコン薄膜の膜厚および面内膜厚バラツキを評価した。膜厚測定器の走査範囲は10×10μmとし、ウェーハ面内361点の平均値を取った。なお、面内膜厚バラツキは「最大膜厚−最小膜厚」で定義されるものである。
そして表1に、実施例3〜5、比較例3、4の剥離後のSOIウェーハにおけるアンモニア過酸化水素水に浸漬する工程の前後のシリコン薄膜の面内膜厚バラツキを評価した時のエッチング量に対する面内膜厚バラツキの関係を示す。
また表2には、実施例5〜7、比較例5、6のSOIウェーハのCMP研磨工程前後のシリコン薄膜の面内膜厚バラツキを評価したときの研磨量に対するバラツキ量の関係を示す。
また図7には、実施例6におけるアンモニア過酸化水素水への浸漬工程前後の剥離後のSOIウェーハのシリコン薄膜の膜厚の変化量を比較した図を示す。
また図8には、実施例6における浸漬工程前後、CMP研磨工程前後の剥離後のSOIウェーハのシリコン薄膜の面内膜厚のバラツキ量の変化量を比較した図を示す。
このように、アンモニア過酸化水素水によるエッチング量を50nm以上にすることによって剥離後のSOIウェーハのシリコン薄膜の面内バラツキを抑制できることが分かった。
このように、アンモニア過酸化水素水によって50nm以上エッチングした剥離後のSOIウェーハのシリコン薄膜を、CMP研磨によって50nm以下研磨することによって、バラツキが10nm以下の膜厚均一性に優れたSOIウェーハを作製できることが判った。なお、CMP研磨では、10nm以下の研磨量とすることはできなかった。
実施例6の剥離後のSOIウェーハは、アンモニア過酸化水素水によって85nmエッチングした後でも、シリコン薄膜の面内膜厚のバラツキは2nm程度しか増加しなかった。これはエッチング量と比べて十分小さく、実用的な値である。また、CMP研磨後のシリコン薄膜の面内膜厚のバラツキを同じく図8に示す。CMP研磨後の膜厚バラツキは最大7nm程度に収まっていることが分かった。この値も研磨量に対して十分小さい値であり、面内膜厚均一性に優れたSOIウェーハが得られることが分かった。
Claims (6)
- SOIウェーハの製造方法であって、
少なくとも、
水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハまたは酸化膜付きシリコンウェーハとハンドルウェーハとが貼り合わされた貼り合わせ基板を準備する工程と、
前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写して、剥離後のSOIウェーハを作製する工程と、
前記剥離後のSOIウェーハをアンモニア過酸化水素水に浸漬する工程と、
前記アンモニア過酸化水素水に浸漬した前記剥離後のSOIウェーハに、温度が900℃以上の熱処理を行う工程及び前記熱処理後のSOIウェーハのシリコン薄膜層をCMP研磨を行うことによって、10〜50nm研磨する工程とを含み、
前記アンモニア過酸化水素水に浸漬する工程が、前記剥離後のSOIウェーハを20nm以上エッチングすることを少なくとも含み、
前記アンモニア過酸化水素水が、体積組成比で1のアンモニア水(29wt%)と、0.01〜0.5の過酸化水素水(30wt%)と、10の水である、SOIウェーハの製造方法。 - SOIウェーハの製造方法であって、
少なくとも、
水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハまたは酸化膜付きシリコンウェーハとハンドルウェーハとが貼り合わされた貼り合わせ基板を準備する工程と、
前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写して、剥離後のSOIウェーハを作製する工程と、
前記剥離後のSOIウェーハを熱処理することなくアンモニア過酸化水素水に浸漬する工程と、
前記アンモニア過酸化水素水に浸漬した剥離後のSOIウェーハのシリコン薄膜層をCMP研磨を行うことによって、10〜50nm研磨する工程とを含み、
前記アンモニア過酸化水素水に浸漬する工程が、前記剥離後のSOIウェーハを50nm以上エッチングすることを含み、
前記アンモニア過酸化水素水が、体積組成比で1のアンモニア水(29wt%)と、0.01〜0.5の過酸化水素水(30wt%)と、10の水である、SOIウェーハの製造方法。 - 前記熱処理工程が、アルゴン、窒素、ヘリウムのいずれかの雰囲気、またはこれらの混合ガス雰囲気で行われる請求項1に記載のSOIウェーハの製造方法。
- 前記熱処理工程が、酸素雰囲気、またはアルゴン、窒素、ヘリウムのうち少なくともいずれか一つのガスと酸素の混合雰囲気で行われる請求項1に記載のSOIウェーハの製造方法。
- 前記熱処理工程が、水素雰囲気、またはアルゴン、窒素、ヘリウムのうち少なくともいずれか一つのガスと水素の混合雰囲気で行われる請求項1に記載のSOIウェーハの製造方法。
- 前記ハンドルウェーハが、シリコン、サファイア、アルミナ、石英、SiC、窒化アルミ、ガラスのうちいずれかの材料を少なくとも含む請求項1〜5のいずれか1項に記載のSOIウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010503945A JP5572085B2 (ja) | 2008-03-21 | 2009-03-23 | Soiウェーハの製造方法 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008074501 | 2008-03-21 | ||
JP2008074501 | 2008-03-21 | ||
JP2008074646 | 2008-03-21 | ||
JP2008074646 | 2008-03-21 | ||
JP2010503945A JP5572085B2 (ja) | 2008-03-21 | 2009-03-23 | Soiウェーハの製造方法 |
PCT/JP2009/055663 WO2009116664A1 (ja) | 2008-03-21 | 2009-03-23 | Soiウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009116664A1 JPWO2009116664A1 (ja) | 2011-07-21 |
JP5572085B2 true JP5572085B2 (ja) | 2014-08-13 |
Family
ID=41091060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010503945A Active JP5572085B2 (ja) | 2008-03-21 | 2009-03-23 | Soiウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8357586B2 (ja) |
EP (1) | EP2256787B1 (ja) |
JP (1) | JP5572085B2 (ja) |
KR (1) | KR20090101119A (ja) |
CN (1) | CN101978467A (ja) |
WO (1) | WO2009116664A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034699A (zh) * | 2009-09-29 | 2011-04-27 | 无锡华润上华半导体有限公司 | 一种抛光的方法 |
JP2012164933A (ja) * | 2011-02-09 | 2012-08-30 | Shin Etsu Chem Co Ltd | シリコン薄膜転写ウェーハの製造方法 |
JP5926527B2 (ja) | 2011-10-17 | 2016-05-25 | 信越化学工業株式会社 | 透明soiウェーハの製造方法 |
KR102023623B1 (ko) | 2012-07-03 | 2019-09-23 | 삼성전자 주식회사 | 반도체 소자 형성 방법 |
NZ719686A (en) * | 2013-10-29 | 2020-04-24 | Allegiance Corp | Hydrophilic/hydrophobic aqueous polymer emulsions and products and methods relating thereto |
CN105981132B (zh) * | 2014-02-18 | 2019-03-15 | 日本碍子株式会社 | 半导体用复合基板的操作基板及半导体用复合基板 |
CN105990215B (zh) * | 2015-03-02 | 2019-04-26 | 北大方正集团有限公司 | Soi基片的制作方法和soi基片 |
KR101761548B1 (ko) * | 2017-03-16 | 2017-07-26 | 주식회사 리한 | 탄화수소 흡착용 조립형 지지체 |
TWI653263B (zh) * | 2017-08-04 | 2019-03-11 | 日商信越化學工業股份有限公司 | Substrate with multilayer resist film and pattern forming method |
CN110534474B (zh) * | 2019-09-03 | 2020-11-24 | 中国科学院上海微系统与信息技术研究所 | 衬底上薄膜的制备方法 |
CN112729629A (zh) * | 2020-12-28 | 2021-04-30 | 深圳安培龙科技股份有限公司 | 一种mems硅应变片及其加工方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275416A (ja) * | 1992-03-27 | 1993-10-22 | Mitsubishi Materials Corp | シリコンウェーハの洗浄液 |
JPH0817775A (ja) * | 1994-06-28 | 1996-01-19 | Matsushita Electron Corp | 半導体装置の洗浄方法 |
JP2004311526A (ja) * | 2003-04-02 | 2004-11-04 | Sumitomo Mitsubishi Silicon Corp | 半導体基板およびその製造方法 |
WO2005024925A1 (ja) * | 2003-09-05 | 2005-03-17 | Sumco Corporation | Soiウェーハの作製方法 |
WO2007074550A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Soiウェーハの製造方法及びsoiウェーハ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
WO2001048825A1 (fr) | 1999-12-24 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Procédé de production de tranche collée |
JP4934966B2 (ja) * | 2005-02-04 | 2012-05-23 | 株式会社Sumco | Soi基板の製造方法 |
-
2009
- 2009-03-20 KR KR1020090023846A patent/KR20090101119A/ko active Search and Examination
- 2009-03-23 US US12/920,363 patent/US8357586B2/en active Active
- 2009-03-23 WO PCT/JP2009/055663 patent/WO2009116664A1/ja active Application Filing
- 2009-03-23 EP EP09722529.6A patent/EP2256787B1/en active Active
- 2009-03-23 CN CN2009801101933A patent/CN101978467A/zh active Pending
- 2009-03-23 JP JP2010503945A patent/JP5572085B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275416A (ja) * | 1992-03-27 | 1993-10-22 | Mitsubishi Materials Corp | シリコンウェーハの洗浄液 |
JPH0817775A (ja) * | 1994-06-28 | 1996-01-19 | Matsushita Electron Corp | 半導体装置の洗浄方法 |
JP2004311526A (ja) * | 2003-04-02 | 2004-11-04 | Sumitomo Mitsubishi Silicon Corp | 半導体基板およびその製造方法 |
WO2005024925A1 (ja) * | 2003-09-05 | 2005-03-17 | Sumco Corporation | Soiウェーハの作製方法 |
WO2007074550A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Soiウェーハの製造方法及びsoiウェーハ |
Also Published As
Publication number | Publication date |
---|---|
EP2256787B1 (en) | 2019-08-07 |
CN101978467A (zh) | 2011-02-16 |
KR20090101119A (ko) | 2009-09-24 |
EP2256787A1 (en) | 2010-12-01 |
US8357586B2 (en) | 2013-01-22 |
JPWO2009116664A1 (ja) | 2011-07-21 |
EP2256787A4 (en) | 2011-06-01 |
WO2009116664A1 (ja) | 2009-09-24 |
US20110003462A1 (en) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5572085B2 (ja) | Soiウェーハの製造方法 | |
TW404061B (en) | Semiconductor substrate and method of manufacturing the same | |
JP3911901B2 (ja) | Soiウエーハおよびsoiウエーハの製造方法 | |
JP2004311526A (ja) | 半導体基板およびその製造方法 | |
JP6036732B2 (ja) | 貼り合わせウェーハの製造方法 | |
US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
KR20010026788A (ko) | 반도체기판의 제작방법 | |
TW201705382A (zh) | 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層 | |
TW200822199A (en) | Method for producing bonded wafer | |
TW200924073A (en) | Ultra thin single crystalline semiconductor TFT and process for making same | |
JPH05275358A (ja) | 単結晶表面の凹凸制御方法 | |
JP6380245B2 (ja) | Soiウェーハの製造方法 | |
JP2010045204A (ja) | 半導体基板、半導体装置およびその製造方法 | |
JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
TWI716627B (zh) | 貼合式soi晶圓的製造方法 | |
JP2004087768A (ja) | Soiウエーハの製造方法 | |
JP2016201454A (ja) | Soiウェーハの製造方法 | |
TWI483350B (zh) | SOI wafer manufacturing method and glass cleaning method | |
JP2009283582A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
JP5766901B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP2006013179A (ja) | Soiウェーハの製造方法 | |
JP2004247609A (ja) | 基板の製造方法 | |
JP2006032725A (ja) | 半導体ウェーハの酸化膜形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140501 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5572085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |