CN110534474B - 衬底上薄膜的制备方法 - Google Patents

衬底上薄膜的制备方法 Download PDF

Info

Publication number
CN110534474B
CN110534474B CN201910828397.6A CN201910828397A CN110534474B CN 110534474 B CN110534474 B CN 110534474B CN 201910828397 A CN201910828397 A CN 201910828397A CN 110534474 B CN110534474 B CN 110534474B
Authority
CN
China
Prior art keywords
substrate
thin film
annealing
bonded
bonded substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910828397.6A
Other languages
English (en)
Other versions
CN110534474A (zh
Inventor
欧欣
李忠旭
黄凯
赵晓蒙
李文琴
陈阳
聂峥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinsi polymer semiconductor Co.,Ltd.
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201910828397.6A priority Critical patent/CN110534474B/zh
Publication of CN110534474A publication Critical patent/CN110534474A/zh
Application granted granted Critical
Publication of CN110534474B publication Critical patent/CN110534474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明提供了一种衬底上薄膜的制备方法，包括如下步骤：提供包括第一表面和第二表面的薄膜转移衬底；对第一表面进行离子注入并形成注入损伤层；提供包括第三表面和第四表面的支撑衬底；将薄膜转移衬底与支撑衬底键合并形成键合衬底；在水浴、油浴或盐浴中对键合衬底退火,同时采用超声或兆声功率对所述键合衬底进行处理，使键合衬底沿注入损伤层剥离，得到位于支撑衬底上的薄膜。本发明通过采用水浴、油浴或盐浴作为退火介质对键合衬底进行退火，并在退火时采用超声或兆声功率对键合衬底进行处理，使键合衬底在低于预期剥离温度的条件下剥离，减少了离子注入的剂量，优化异质材料键合时的热应力分布，降低了生产成本，提高了薄膜质量及成品率。

Description

衬底上薄膜的制备方法
技术领域
本发明涉及薄膜制备技术领域，特别是涉及一种衬底上薄膜的制备方法。
背景技术
随着人们对电信设备数据传输速度、性能、功耗等日益提高的追求，人们需要提供新的芯片集成方案以实现高性能、高集成度及低功耗的芯片技术。根据材料的性质不同，人们已经基于材料本身优越的性能实现了不同优越性能的芯片。例如，集成度高的硅芯片，高速高频的砷化镓芯片，大功率的氮化镓芯片，压电芯片在射频系统的滤波器上应用广泛。
目前，传统的智能剥离方法剥离面很厚，剥离裂纹大，剥离后得到的单晶材料表面很粗糙，难以制备超薄单晶薄膜；并且由于需要较高的注入剂量，不仅增加了生产时间和成本，还对晶体损伤较大，制备出高质量的超薄单晶材料难度更大。
另一方面，将滤波器与放大器集成的方法主要是通过封装技术完成，具有尺寸大、寄生效应严重等缺点。将压电材料与硅集成将提供材料级集成的晶圆衬底，为制备单片集成的模块提供材料平台。此外，将压电材料异质衬底键合，可以有效提高滤波器的工作频率、带宽并降低功耗等。利用离子束剥离方法将压电单晶转移至异质支撑衬底上已经可以提供相应的晶圆材料。然而，异质材料间不同的热膨胀系数往往会使得晶圆在键合后的加热剥离阶段出现解键合或碎裂问题，难以实现高质量单晶薄膜的制备。
因此，有必要提出一种新的衬底上薄膜的制备方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种衬底上薄膜的制备方法，用于解决现有技术中智能剥离时剥离面厚、剥离裂纹大、需要的离子注入剂量大以及异质材料在剥离时易出现解键合或碎裂的问题。
为实现上述目的及其它相关目的，本发明提供了一种衬底上薄膜的制备方法，包括如下步骤：
提供薄膜转移衬底，所述薄膜转移衬底包括相对设置的第一表面和第二表面；
对所述第一表面进行离子注入，并在所述薄膜转移衬底中形成注入损伤层；
提供支撑衬底，所述支撑衬底包括相对设置的第三表面和第四表面；
将所述薄膜转移衬底与所述支撑衬底通过所述第一表面和所述第三表面进行键合，并形成键合衬底；
在水浴、油浴或盐浴中对所述键合衬底进行退火,同时采用超声或兆声功率对所述键合衬底进行处理，使所述键合衬底沿所述注入损伤层剥离，得到位于所述支撑衬底的所述第三表面上的薄膜。
作为本发明的一种可选方案，在对所述键合衬底进行退火时，根据所述键合衬底沿所述注入损伤层剥离所需的温度，选择在水浴、油浴或盐浴中的一种中对所述键合衬底进行退火。
作为本发明的一种可选方案，在水浴中对所述键合衬底进行退火时，退火介质包括去离子水，所述退火的升温速率介于0.5℃/min至10℃/min之间；在油浴中对所述键合衬底进行退火时，退火介质包括高温硅油、甘油和邻苯二甲酸二丁酯的混合液或聚乙二醇中的至少一种，所述退火的升温速率介于0.5℃/min至10℃/min之间；在盐浴中对所述键合衬底进行退火时，退火介质包括氯化钠、氯化钾、氯化钡、氰化钠、氰化钾、硝酸钠或硝酸钾中的至少一种，所述退火的升温速率介于0.5℃/min至10℃/min之间。
作为本发明的一种可选方案，所述超声或兆声功率的频率为20kHz以上。
作为本发明的一种可选方案，在退火介质中对所述键合衬底进行退火之前还包括对所述键合衬底进行预退火的步骤。
作为本发明的一种可选方案，所述预退火的温度介于100℃至250℃之间，所述预退火的时间介于1min至6min之间，所述预退火的压力条件包括对所述键合衬底进行加压或将所述键合衬底置于真空中。
作为本发明的一种可选方案，将所述薄膜转移衬底与所述支撑衬底通过所述第一表面和所述第三表面进行键合时的键合温度介于40℃至250℃之间。
作为本发明的一种可选方案，所述支撑衬底的材料包括硅、氧化硅、蓝宝石、金刚石、氮化铝、氮化镓或碳化硅中的至少一种或多种的组合。
作为本发明的一种可选方案，所述薄膜转移衬底的材料包括压电单晶材料、三五族半导体材料、硅、蓝宝石、金刚石、氮化铝、氧化镓或碳化硅中的至少一种；所述压电单晶材料包括铌酸锂、钽酸锂、钛酸钡、石英或PMN-PT中的至少一种；所述三五族半导体材料包括磷化铟、砷化镓或氮化镓中的至少一种或多种的组合。
作为本发明的一种可选方案，对所述第一表面进行所述离子注入的方法包括采用氢离子注入、氦离子注入、氖离子注入或氢氦离子共注入。
作为本发明的一种可选方案，所述离子注入的温度介于50℃至150℃之间，所述离子注入的能量介于1keV至2000keV之间，所述离子注入的剂量介于1×1016cm-2至1.5×1017cm-2之间。
作为本发明的一种可选方案，在得到位于所述支撑衬底的所述第三表面上的所述薄膜后，还包括对所述薄膜和所述支撑衬底进行后处理工艺的步骤，所述后处理工艺包括后退火处理或表面处理中的至少一种。
作为本发明的一种可选方案，所述后退火处理的温度介于300℃至700℃之间，所述后退火处理的时间介于1h至12h之间，所述后退火处理的气氛包括氮气、氧气、富Li气氛、真空或氩气；所述表面处理包括表面粗糙度处理，进行所述表面粗糙度处理的方法包括化学机械抛光、化学腐蚀及低能离子辐照中的至少一种。
如上所述，本发明提供一种衬底上薄膜的制备方法，通过采用水浴、油浴或盐浴作为退火介质对所述键合衬底进行退火，并在退火时采用超声或兆声功率对所述键合衬底进行处理，使所述键合衬底在低于预期剥离温度的条件下剥离，减少了离子注入的剂量，优化异质材料键合时的热应力分布，降低了生产成本，提高了薄膜质量及成品率。
附图说明
图1显示为本发明实施例一中提供的一种衬底上薄膜的制备方法的流程图。
图2显示为本发明实施例一中提供的薄膜转移衬底的示意图。
图3显示为本发明实施例一中提供的对薄膜转移衬底进行离子注入的示意图。
图4显示为本发明实施例一中提供的支撑衬底的示意图。
图5显示为本发明实施例一中提供的键合薄膜转移衬底和支撑衬底的示意图。
图6显示为本发明实施例一中提供的键合衬底退火后的示意图。
图7显示为本发明实施例一中提供的键合衬底剥离后的示意图。
图8显示为本发明实施例一中提供的薄膜异质结构的示意图。
图9显示为本发明实施例一中提供的表面处理工艺后的薄膜异质结构的示意图。
元件标号说明
100 薄膜转移衬底
100a 第一表面
100b 第二表面
101 注入损伤层
102 连续缺陷层
102a 第一剥离缺陷层
102b 第二剥离缺陷层
103 薄膜
104 剥离衬底
200 支撑衬底
200a 第三表面
200b 第四表面
300 键合衬底
400 薄膜异质结构
S1～S5 步骤1)～5)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图9，本实施例提供了一种衬底上薄膜的制备方法，包括如下步骤：
1)提供薄膜转移衬底，所述薄膜转移衬底包括相对设置的第一表面和第二表面；
2)对所述第一表面进行离子注入，并在所述薄膜转移衬底中形成注入损伤层；
3)提供支撑衬底，所述支撑衬底包括相对设置的第三表面和第四表面；
4)将所述薄膜转移衬底与所述支撑衬底通过所述第一表面和所述第三表面进行键合，并形成键合衬底；
5)在水浴、油浴或盐浴中对所述键合衬底进行退火,同时采用超声或兆声功率对所述键合衬底进行处理，使所述键合衬底沿所述注入损伤层剥离，得到位于所述支撑衬底的所述第三表面上的薄膜。
在步骤1)中，请参阅图1的S1步骤及图2，提供薄膜转移衬底100，所述薄膜转移衬底100包括相对设置的第一表面100a和第二表面100b。如图2所示，所述薄膜转移衬底100具有相对设置的所述第一表面100a和所述第二表面100b。可选地，所述薄膜转移衬底100为晶圆型衬底，其尺寸规格可以设置为与集成电路制造中常用的6寸、8寸或12寸晶圆的相同，以便使本发明所述薄膜制备方法可以集成于现有的集成电路产线，并实现相关器件的量产化生产。
作为示例，所述薄膜转移衬底100的材料包括压电单晶材料、三五族半导体材料、硅、蓝宝石、金刚石、氮化铝、氧化镓或碳化硅中的至少一种；所述压电单晶材料包括铌酸锂、钽酸锂、钛酸钡、石英或PMN-PT(铌镁酸铅-钛酸铅)中的至少一种；所述三五族半导体材料包括磷化铟、砷化镓或氮化镓中的至少一种或多种的组合。可选地，除压电单晶材料外，上述所列的三五族半导体材料、硅、蓝宝石、金刚石、氮化铝、氧化镓或碳化硅等材料也都为单晶材料。所述薄膜转移衬底100是由单晶材料形成的晶圆衬底。
在步骤2)中，请参阅图1的S2步骤及图3，对所述第一表面100a进行离子注入，并在所述薄膜转移衬底100中形成注入损伤层101。如图3所示，在所述薄膜转移衬底100的所述第一表面100a进行离子注入工艺，通过离子注入，在所述薄膜转移衬底100中形成注入损伤层101。可选地，所述损伤层101形成于所述薄膜转移衬底100中靠近所述第一表面100a的区域，即所述注入损伤层101的位置贴近于注入面，所述注入损伤层101在所述薄膜转移衬底100中的深度将定义出本发明所得薄膜的厚度。
作为示例，对所述第一表面进行所述离子注入的方法包括采用氢离子注入、氦离子注入、氖离子注入或氢氦离子共注入。所述离子注入的温度介于50℃至150℃之间，所述离子注入的能量介于1keV至2000keV之间，所述离子注入的剂量介于1×1016cm-2至1.5×1017cm-2之间。通过调节所述离子注入的能量可以改变所述注入损伤层101在所述薄膜转移衬底100中的深度，即能够通过调节所述离子注入的能量来调节本发明所得薄膜的厚度。而所述离子注入的剂量介于1×1016cm-2至1.5×1017cm-2之间，要小于现有技术中常规智能剥离流程中离子注入所用的剂量。
在步骤3)中，请参阅图1的S3步骤及图4，提供支撑衬底200，所述支撑衬底200包括相对设置的第三表面200a和第四表面200b。所述支撑衬底200作为后续键合及支撑所述薄膜的衬底，自身需要具有一定的厚度与结构强度，且在选择所述支撑衬底200的材料时，还要考虑其与所述薄膜转移衬底100的适配度，需要选择键合时结合性能较好的材料作为所述支撑衬底200。
作为示例，所述支撑衬底200的材料包括硅、氧化硅、蓝宝石、金刚石、氮化铝、氮化镓或碳化硅中的至少一种或多种的组合。所述支撑衬底200的材料可以根据所述薄膜转移衬底100的材料进行对应选择，以期获得较好的键合效果。
在步骤4)中，请参阅图1的S4步骤及图3至图5，将所述薄膜转移衬底100与所述支撑衬底200通过所述第一表面100a和所述第三表面200a进行键合，并形成键合衬底300。如图3所示，所述薄膜转移衬底100具有所述第一表面100a。如图4所示，所述支撑衬底200具有所述第三表面200a。将所述薄膜转移衬底100进行翻转后，所述第一表面100a面朝下方，并与所述支撑衬底200的所述第三表面200a进行键合。在图5中，键合后的所述薄膜转移衬底100和所述支撑衬底200通过所述第一表面与所述第三表面接触并键合后，共同形成键合衬底300。所述键合衬底300的上表面为所述第二表面100b，下表面为所述第四表面200b。
作为示例，将所述薄膜转移衬底100与所述支撑衬底200通过所述第一表面100a和所述第三表面200a进行键合时的键合温度介于40℃至250℃之间。根据所述薄膜转移衬底100与所述支撑衬底200各自选用的材料不同，可以选择在室温下键合或采用高温键合。
在步骤5)中，请参阅图1的S5步骤及图6至图8，在水浴、油浴或盐浴中对所述键合衬底300进行退火,同时采用超声或兆声功率对所述键合衬底300进行处理，使所述键合衬底300沿所述注入损伤层102剥离，得到位于所述支撑衬底300的所述第三表面上的薄膜103。通过在水浴、油浴或盐浴等退火介质中对所述键合衬底300进行退火，优化了异质衬底间的热应力，大幅降低了异质材料键合结构在加热剥离时由于热应力导致的解键合甚至碎片问题。
如图6所示，是在水浴、油浴或盐浴等退火介质中退火后得到的所述键合衬底300。其中，经过退火作用，所述薄膜转移衬底100中分布的注入离子扩散并均匀分布，使得图5所示的所述注入损伤层101在退火后转化为图6所示的连续缺陷层102。所述连续缺陷层102将更容易在应力作用下使所述薄膜转移衬底100发生剥离。
作为示例，在本实施例中，选择在水浴中对所述键合衬底300进行退火。可选地，在水浴中对所述键合衬底300进行退火时，所述退火介质包括去离子水，所述退火的升温速率介于0.5℃/min至10℃/min之间。水浴一般用于所述注入损伤层102剥离所需退火温度小于100℃的情况。所述注入损伤层102剥离所需的退火温度一般取决于所述薄膜转移衬底100的具体材质以及通过离子注入所形成的所述注入损伤层102的性质。在本发明的其他实施方案中，当剥离所需的退火温度高于100℃时，还可以选择在油浴或盐浴等其他退火介质中进行退火，以进一步提高退火温度。相比以气体作为退火介质，本发明以液体作为加热介质可以优化退火应力分布，防止应力释放导致的机械损伤，且液体介质还有利于施加超声或兆声功率辅助剥离。
作为示例，在所述退火介质中对所述键合衬底300进行退火时，还包括同时采用超声或兆声功率对所述键合衬底300进行处理的过程。可选地，所述超声或兆声功率的频率为20kHz以上。所述超声或兆声功率的处理即以所述退火介质作为传递介质，通过对所述键合衬底300施加超声波或兆声波，促进所述键合衬底300沿所述注入损伤层102剥离。使用超声或兆声处理不仅降低了能够产生剥离所需的离子注入的剂量，还有效加快了注入离子在所述注入损伤层102的聚集，实现高质量单晶薄膜的剥离，降低了生产时间和成本。此外，通过超声或兆声功率辅助剥离所制备的单晶薄膜的损伤较小，解决了高质量硅基单晶薄膜的制备过程中由热失配导致的键合晶圆解键合甚至碎裂的问题。
作为示例，在所述水浴、油浴或盐浴中对所述键合衬底进行退火之前还包括对所述键合衬底进行预退火的步骤。可选地，所述预退火的温度介于100℃至250℃之间，所述预退火的时间介于1min至6min之间，所述预退火的压力条件包括对所述键合衬底进行加压或将所述键合衬底置于真空中。
如图6和图7所示，在施加了退火过程及超声或兆声功率处理后，图6中的所述键合衬底300沿所述注入损伤层102剥离，所述注入损伤层102分裂为图7中所示的第一剥离缺陷层102a和第二剥离缺陷层102b，并使所述薄膜转移衬底100沿所述注入损伤层102剥离并分为薄膜103和剥离衬底104。其中，所述薄膜103与所述支撑衬底200键合。
如图8所示，在图7中的所述剥离衬底104剥离并去除后，得到由所述薄膜103与所述支撑衬底200共同构成的薄膜异质结构400。
作为示例，如图8至图9所示，在得到位于所述支撑衬底200的所述第三表面200a上的所述薄膜103后，还包括对所述薄膜103和所述支撑衬底200进行后处理工艺的步骤，所述后处理工艺包括后退火处理或表面处理中的至少一种。如图8所示，在剥离得到所述薄膜异质结构400后，其表面仍然残留有所述第二剥离缺陷层102b，且该层由于剥离过程产生的损伤，表面粗糙度不佳且缺陷较多。此外，剥离过程中产生的应力还可能影响所述薄膜103和所述支撑衬底200之间的键合。因此，在剥离过程完成后，还可以对所述薄膜异质结构400进行后退火处理以及表面处理。可选地，所述后退火处理的温度介于300℃至700℃之间，所述后退火处理的时间介于1h至12h之间，所述后退火处理的气氛包括氮气、氧气、富Li气氛、真空或氩气；所述表面处理包括表面粗糙度处理，进行所述表面粗糙度处理的方法包括化学机械抛光、化学腐蚀及低能离子辐照中的至少一种。如图9所示，在经过化学机械抛光等表面处理工艺后，所述薄膜异质结构400表面的损伤层，即所述第二剥离缺陷层102b被彻底去除，并得到晶圆级的所述薄膜异质结构400。
本实施例通过采用水浴作为退火介质，对所述键合衬底300进行退火，优化了异质衬底间的热应力，大幅降低了异质材料键合结构在加热剥离时由于热应力导致的解键合甚至碎片问题。此外，在退火过程中对所述键合衬底300施加超声或兆声功率处理，降低了能够产生剥离所需的离子注入的剂量，减少了单晶薄膜的损伤，从而实现了高质量单晶薄膜的剥离。
实施例二
本实施例提供了一种衬底上薄膜的制备方法，相比实施例一，本实施例的不同之处在于，在所述退火介质中对所述键合衬底进行退火的过程包括在油浴中对所述键合衬底进行退火。
作为示例，在油浴中对所述键合衬底进行退火时，所述退火介质包括高温硅油、甘油和邻苯二甲酸二丁酯的混合液或聚乙二醇中的至少一种，所述退火的升温速率介于0.5℃/min至10℃/min之间。与实施例一相比，本实施例通过采用高温硅油、甘油和邻苯二甲酸二丁酯的混合液或聚乙二醇等油浴介质代替去离子水的水浴退火过程。所述油浴与所述水浴都是液态的退火介质，可以根据退火温度或所述键合衬底的材料组成对退火介质进行选择。所述油浴相比所述水浴具有更高的加热温度。例如，当选择所述高温硅油作为退火介质时，加热温度可以达到300℃左右。
本实施例的其他实施方案与实施例一相同，此处不再赘述。
实施例三
本实施例提供了一种衬底上薄膜的制备方法，相比实施例一，本实施例的不同之处在于，在所述退火介质中对所述键合衬底进行退火的过程包括在盐浴中对所述键合衬底进行退火。
作为示例，在盐浴中对所述键合衬底进行退火时，所述退火介质包括氯化钠、氯化钾、氯化钡、氰化钠、氰化钾、硝酸钠或硝酸钾中的至少一种，所述退火的升温速率介于0.5℃/min至10℃/min之间。相比实施例一或实施例二中提供的水浴或油浴，本实施例中以盐浴作为退火介质，这为本发明所采用的退火温度或所述键合衬底的材料组成提供了更广泛的选择空间。根据不同盐浴介质的选择，其加热温度可以覆盖数百摄氏度乃至上千摄氏度的范围。
本实施例的其他实施方案与实施例一相同，此处不再赘述。
综上所述，本发明提供了一种衬底上薄膜的制备方法，包括如下步骤：提供薄膜转移衬底，所述薄膜转移衬底包括相对设置的第一表面和第二表面；对所述第一表面进行离子注入，并在所述薄膜转移衬底中形成注入损伤层；提供支撑衬底，所述支撑衬底包括相对设置的第三表面和第四表面；将所述薄膜转移衬底与所述支撑衬底通过所述第一表面和所述第三表面进行键合，并形成键合衬底；在水浴、油浴或盐浴中对所述键合衬底进行退火,同时采用超声或兆声功率对所述键合衬底进行处理，使所述键合衬底沿所述注入损伤层剥离，得到位于所述支撑衬底的所述第三表面上的薄膜。
本发明通过采用水浴、油浴或盐浴的方法对键合晶圆进行退火处理，优化了异质衬底间的热应力，大大降低了异质材料键合结构在加热剥离时由于热应力导致的解键合甚至碎片问题。同时，使用超声或兆声处理不仅降低了所需离子注入的剂量，有效地加快了注入离子在注入损伤层的聚集并实现高质量单晶薄膜的剥离，降低了生产时间和成本，制备的单晶薄膜损伤较小，解决了高质量硅基单晶薄膜的制备过程中由热失配导致的键合晶圆解键合甚至碎裂的问题。相比于晶圆自动剥离，超声或兆声处理大大缩短了工艺时间，而水浴、油浴或盐浴不但避免了剥离时应力突然释放导致的晶圆碎裂，还可以防止晶圆自动剥离时碎裂划伤单晶薄膜材料表面。此外，本发明也为高效声表面波滤波器及集成电光器件的制备提供了晶圆级衬底的解决方案。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种衬底上薄膜的制备方法，其特征在于，包括如下步骤：
提供薄膜转移衬底，所述薄膜转移衬底包括相对设置的第一表面和第二表面；
对所述第一表面进行离子注入，并在所述薄膜转移衬底中形成注入损伤层；
提供支撑衬底，所述支撑衬底包括相对设置的第三表面和第四表面；
将所述薄膜转移衬底与所述支撑衬底通过所述第一表面和所述第三表面进行键合，并形成键合衬底；
在水浴、油浴或盐浴中对所述键合衬底进行退火,同时采用超声或兆声功率对所述键合衬底进行处理，使所述键合衬底沿所述注入损伤层剥离，得到位于所述支撑衬底的所述第三表面上的薄膜。
2.根据权利要求1所述的衬底上薄膜的制备方法，其特征在于：在对所述键合衬底进行退火时，根据所述键合衬底沿所述注入损伤层剥离所需的温度，选择在水浴、油浴或盐浴中的一种中对所述键合衬底进行退火。
3.根据权利要求1所述的衬底上薄膜的制备方法，其特征在于：在水浴中对所述键合衬底进行退火时，退火介质包括去离子水，所述退火的升温速率介于0.5℃/min至10℃/min之间；在油浴中对所述键合衬底进行退火时，退火介质包括高温硅油、或者甘油和邻苯二甲酸二丁酯的混合液、或者聚乙二醇中的至少一种，所述退火的升温速率介于0.5℃/min至10℃/min之间；在盐浴中对所述键合衬底进行退火时，退火介质包括氯化钠、氯化钾、氯化钡、氰化钠、氰化钾、硝酸钠或硝酸钾中的至少一种，所述退火的升温速率介于0.5℃/min至10℃/min之间。
4.根据权利要求1所述的衬底上薄膜的制备方法，其特征在于：所述超声或兆声功率的频率为20kHz以上。
5.根据权利要求1所述的衬底上薄膜的制备方法，其特征在于：在所述水浴、油浴或盐浴中对所述键合衬底进行退火之前还包括对所述键合衬底进行预退火的步骤。
6.根据权利要求5所述的衬底上薄膜的制备方法，其特征在于：所述预退火的温度介于100℃至250℃之间，所述预退火的时间介于1min至6min之间，所述预退火的压力条件包括对所述键合衬底进行加压或将所述键合衬底置于真空中。
7.根据权利要求1所述的衬底上薄膜的制备方法，其特征在于：将所述薄膜转移衬底与所述支撑衬底通过所述第一表面和所述第三表面进行键合时的键合温度介于40℃至250℃之间。
8.根据权利要求1所述的衬底上薄膜的制备方法，其特征在于：所述支撑衬底的材料包括硅、氧化硅、蓝宝石、金刚石、氮化铝、氮化镓或碳化硅中的至少一种或多种的组合。
9.根据权利要求1所述的衬底上薄膜的制备方法，其特征在于：所述薄膜转移衬底的材料包括压电单晶材料、三五族半导体材料、硅、蓝宝石、金刚石、氮化铝、氧化镓或碳化硅中的至少一种；所述压电单晶材料包括铌酸锂、钽酸锂、钛酸钡、石英或PMN-PT中的至少一种；所述三五族半导体材料包括磷化铟、砷化镓或氮化镓中的至少一种或多种的组合。
10.根据权利要求1所述的衬底上薄膜的制备方法，其特征在于：对所述第一表面进行所述离子注入的方法包括采用氢离子注入、氦离子注入、氖离子注入或氢氦离子共注入。
11.根据权利要求10所述的衬底上薄膜的制备方法，其特征在于：所述离子注入的温度介于50℃至150℃之间，所述离子注入的能量介于1keV至2000keV之间，所述离子注入的剂量介于1×1016cm-2至1.5×1017cm-2之间。
12.根据权利要求1所述的衬底上薄膜的制备方法，其特征在于：在得到位于所述支撑衬底的所述第三表面上的所述薄膜后，还包括对所述薄膜和所述支撑衬底进行后处理工艺的步骤，所述后处理工艺包括后退火处理或表面处理中的至少一种。
13.根据权利要求12所述的衬底上薄膜的制备方法，其特征在于：所述后退火处理的温度介于300℃至700℃之间，所述后退火处理的时间介于1h至12h之间，所述后退火处理的气氛包括氮气、氧气、富Li气氛、真空或氩气；所述表面处理包括表面粗糙度处理，进行所述表面粗糙度处理的方法包括化学机械抛光、化学腐蚀及低能离子辐照中的至少一种。
CN201910828397.6A 2019-09-03 2019-09-03 衬底上薄膜的制备方法 Active CN110534474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910828397.6A CN110534474B (zh) 2019-09-03 2019-09-03 衬底上薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910828397.6A CN110534474B (zh) 2019-09-03 2019-09-03 衬底上薄膜的制备方法

Publications (2)

Publication Number Publication Date
CN110534474A CN110534474A (zh) 2019-12-03
CN110534474B true CN110534474B (zh) 2020-11-24

Family

ID=68666678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910828397.6A Active CN110534474B (zh) 2019-09-03 2019-09-03 衬底上薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN110534474B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540684A (zh) * 2020-05-11 2020-08-14 中国科学院上海微系统与信息技术研究所 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
CN111540710B (zh) * 2020-05-11 2023-08-04 中国科学院上海微系统与信息技术研究所 一种高导热氮化镓高功率hemt器件的制备方法
CN111799215B (zh) * 2020-06-29 2021-05-11 中国科学院上海微系统与信息技术研究所 一种降低异质结构薄膜退火热应力的方法
CN111799367B (zh) * 2020-06-29 2021-07-27 中国科学院上海微系统与信息技术研究所 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件
CN111865250B (zh) * 2020-07-10 2021-10-19 中国科学院上海微系统与信息技术研究所 一种poi衬底、高频声波谐振器及其制备方法
CN111880124B (zh) * 2020-07-10 2021-11-19 中国科学院上海微系统与信息技术研究所 一种高频可调节磁场探测器的制备方法
CN112530855B (zh) * 2020-12-04 2024-04-12 中国科学院上海微系统与信息技术研究所 复合异质集成半导体结构、半导体器件及制备方法
CN113097124B (zh) * 2021-04-02 2023-12-05 中国科学院上海微系统与信息技术研究所 异质集成GaN薄膜及GaN器件的制备方法
CN113394338A (zh) * 2021-04-28 2021-09-14 上海新硅聚合半导体有限公司 一种异质单晶薄膜的制备方法及异质单晶薄膜

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122148A (ja) * 1985-11-21 1987-06-03 Toshiba Corp 半導体基板
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
KR20090101119A (ko) * 2008-03-21 2009-09-24 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법
JP5522175B2 (ja) * 2009-09-04 2014-06-18 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
CN110534474A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
CN110534474B (zh) 衬底上薄膜的制备方法
CN108493334B (zh) 一种薄膜异质结构的制备方法
US11336250B2 (en) Method for preparing film bulk acoustic wave device by using film transfer technology
CN110880920B (zh) 异质薄膜结构的制备方法
KR101575917B1 (ko) 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
KR101469282B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법
US20020093047A1 (en) Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
TWI718279B (zh) 具備氧化物單結晶薄膜的複合晶圓之製造方法
EP2770525B1 (en) Method for producing transparent soi wafers
JP2004063730A (ja) Ｓｏｉウェーハの製造方法
JP6049571B2 (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
CN109103079B (zh) 一种纳米级单晶薄膜及其制备方法
EP3352197B1 (en) Method for producing a composite sic substrate
CN107636801A (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
CN107615448A (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
CN104488080A (zh) 混合基板的制造方法和混合基板
CN111009496B (zh) 一种具有高热导率的半导体衬底及其制备方法
CN113394338A (zh) 一种异质单晶薄膜的制备方法及异质单晶薄膜
EP3696869A1 (en) Nano-scale single crystal thin film
JP2021518322A (ja) ダイヤモンド又はイリジウム材料の単結晶層を製造するための方法、及びダイヤモンド又はイリジウム材料の単結晶層をエピタキシャル成長させるための基板
KR20150037896A (ko) Sos 기판의 제조 방법 및 sos 기판
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2002100791A (ja) 太陽電池の製造方法
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220321

Address after: 201815 zone a, floor 2, building 2, No. 168, xinlai Road, Jiading District, Shanghai

Patentee after: Shanghai Xinsi polymer semiconductor Co.,Ltd.

Address before: 200050 865 Changning Road, Changning District, Changning District, Shanghai.

Patentee before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES