CN111880124B - 一种高频可调节磁场探测器的制备方法 - Google Patents
一种高频可调节磁场探测器的制备方法 Download PDFInfo
- Publication number
- CN111880124B CN111880124B CN202010661706.8A CN202010661706A CN111880124B CN 111880124 B CN111880124 B CN 111880124B CN 202010661706 A CN202010661706 A CN 202010661706A CN 111880124 B CN111880124 B CN 111880124B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- annealing
- magnetic field
- temperature
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Micromachines (AREA)
Abstract
本发明涉及磁场探测技术领域,本发明公开了一种高频可调节磁场探测器的制备方法。该探测器的制备方法具体如下,通过对具有二氧化硅介质层的碳化硅薄膜衬底进行图形化,进而得到待键合碳化硅薄膜衬底,并将该待键合碳化硅薄膜衬底与压电薄膜衬底进行键合,对键合后的薄膜衬底进行退火剥离,得到碳化硅‑压电薄膜结构,再通过刻蚀掉该碳化硅‑压电薄膜内部的部分二氧化硅介质层,之后通过制备叉指电极、低温快退火等工序,得到该磁场探测器。本申请提供的磁场探测器具有频率高和灵敏度高的特点。
Description
技术领域
本发明涉及磁场探测技术领域,特别涉及一种高频可调节磁场探测器的制备方法。
背景技术
随着磁场探测技术地不断发展,用于磁场探测器的材料也多种多样,其中,超薄钻石单晶薄膜被认为是量子信息处理及光子学应用的理想材料,为了足量子信息方面的应用需求,薄膜厚度需要控制在亚微米-微米范围,但超薄钻石单晶薄膜制作的磁场探测器仍存在灵敏度低和应用频率低的缺点。
而碳化硅作为一种新的电子材料,当其作为磁传感器具有超高灵敏度等潜力,但由于其加工工艺精准度要求高且现有的碳化硅体材料不能直接使用微机电系统工艺进行加工,进而满足精密高速的磁探测需求,而且传统的碳化硅磁传感器具有耦合效率低的缺点。
发明内容
本发明要解决的是现有技术中磁探测探测器灵敏度低和频率低的技术问题。
为解决上述技术问题,本申请公开了一种高频可调节磁场探测器的制备方法,其包括以下步骤:
提供具有二氧化硅介质层的碳化硅薄膜衬底;
在该碳化硅薄膜衬底的顶面形成阻挡层,并图形化该阻挡层,得到第一图形化碳化硅薄膜衬底;
对该第一图形化碳化硅薄膜衬底的顶面进行第一离子注入和电子注入,使得在该碳化硅薄膜衬底内形成原子缺陷区域,得到第二图形化碳化硅薄膜衬底;
去除该第二图形化碳化硅薄膜衬底上残留的该阻挡层,得到待键合碳化硅薄膜衬底;
提供压电薄膜衬底;
将等离子处理后的该压电薄膜衬底置于等离子处理后的该待键合碳化硅薄膜衬底的顶面进行第一直接键合,得到键合薄膜衬底;
对该键合薄膜衬底进行第一退火剥离,得到碳化硅-压电薄膜结构;
通过湿法刻蚀工艺去除该碳化硅-压电薄膜结构内预设区域的该二氧化硅介质层,得到刻蚀后碳化硅-压电薄膜结构;
在该刻蚀后碳化硅-压电薄膜结构的顶面形成叉指电极,并对该叉指电极进行低温快退火,得到磁场探测器。
可选地,该提供具有二氧化硅介质层的碳化硅薄膜衬底,包括:
提供表面具有二氧化硅介质层的第一碳化硅衬底;
提供碳化硅晶圆;
对该碳化硅晶圆进行第二离子注入,在该碳化硅晶圆的预设深度形成缺陷层,得到第二碳化硅衬底;
将等离子处理后的该第一碳化硅衬底与等离子处理后的该第二碳化硅衬底进行第二直接键合,得到第一键合碳化硅衬底;
对该第一键合碳化硅衬底进行第二退火剥离和后处理,得到该具有二氧化硅介质层的碳化硅薄膜衬底。
可选地,在该提供碳化硅晶圆之后,还包括:
在该碳化硅晶圆的<0001>面形成二氧化硅保护层;
且该二氧化硅保护层与该二氧化硅介质层键合连接;
该二氧化硅保护层的厚度介于100纳米至5微米之间;
该二氧化硅保护层的沉积方法包括等离子体增强化学的气相沉积法、低压力化学气相沉积法和湿法热氧化法中至少一种。
可选地,该二氧化硅保护层的沉积方法为湿法热氧化;
该湿法热氧化的为1000℃至1150℃;
该湿法热氧化的氧化时间为30分钟至24小时。
可选地,该第二离子注入的注入温度为常温至400℃之间;
该第二离子注入的注入方向为沿碳化硅晶圆的<0001>面偏3至7°;
该第二离子注入的离子为氢,该第二离子注入的注入剂量为1×1015个/平方厘米至5×1017个/平方厘米,该第二离子注入的注入能量为20千电子伏特至2兆电子伏特,或,该第二离子注入的离子为氦,该第二离子注入的注入剂量为1×1017个/平方厘米至5×1018个/平方厘米,该第二离子注入的注入能量为20千电子伏特至2兆电子伏特。
可选地,该第一碳化硅衬底的材料为多晶碳化硅、α-碳化硅和β-碳化硅中至少一种;
该第一碳化硅衬底的厚度为300微米至500微米。
可选地,该二氧化硅介质层的厚度为2微米至10微米;
该二氧化硅介质层的生长方法为热氧化或者化学气相沉积。
可选地,该第二直接键合的温度为室温到750℃;
且该第二直接键合的温度小于第二退火剥离的温度;
该第二直接键合的气氛包括常温常压、真空环境和氮气气氛中至少一种。
可选地,该第二退火剥离的气氛为氮气、氩气、氢气和真空中至少一种;
该第二退火剥离的退火时间为30分钟到24小时;
该第二退火剥离的退火温度为700℃至1000℃。
可选地,该后处理包括第一后退火、化学机械抛光、反应离子刻蚀、离子束刻蚀和离子束掠入射抛光中至少一种;
该第一后退火的温度为1000至1500℃;
该第一后退火的时间为2小时至12小时;
该第一后退火的气氛为氮气、氩气、氢气和真空中至少一种。
可选地,该提供具有二氧化硅介质层的碳化硅薄膜衬底,包括:
提供碳化硅晶圆;
提供表面具有二氧化硅介质层的硅衬底;
将等离子处理后的该碳化硅晶圆与该硅衬底进行第三直接键合,得到第二键合碳化硅衬底;
对该第二键合碳化硅衬底进行机械研磨和化学抛光,以使该碳化硅晶圆至目标厚度,得到该具有二氧化硅介质层的碳化硅薄膜衬底。
可选地,该第三直接键合的温度为室温到200℃;
该第三直接键合的气氛为常温常压、真空环境和氮气气氛中至少一种;
该将等离子处理后的该碳化硅晶圆与该硅衬底进行第三直接键合,得到第二键合碳化硅衬底之后,还包括:
对该第二键合碳化硅衬底进行第二后退火;
该第二后退火的温度为300℃至500℃;
该第二后退火的时间为2小时至12小时。
可选地,该目标厚度为5微米至10微米;
该化学抛光以使该第二键合碳化硅衬底的表面粗糙度小于等于0.5纳米。
可选地,该第一退火剥离的温度小于1350℃。
可选地,该图形化该阻挡层,包括:
对该阻挡层进行曝光,形成预去除曝光图形;
去除该预去除曝光图形,以使该阻挡层上形成圆孔阵列;
该曝光的方式为传统紫外光刻,或,该曝光的方式为电子束曝光,该阻挡层的材料为铬、聚甲基丙烯酸甲酯(PMMA)、聚二甲基硅氧烷(PDMS)、AB胶、二氧化硅和氢硅倍半环氧乙烷(HSQ)中至少一种;
该圆孔阵列中的每个圆孔的直径为100纳米至5毫米;
该圆孔阵列中的相邻圆孔之间的间距为50微米至5毫米;
该阻挡层的厚度为1微米至5微米。
可选地,该第一离子注入的离子为氢离子和钒离子中至少一种;
该第一离子注入的注入能量为20千电子伏特至10兆电子伏特;
该第一离子注入的注入剂量为1×1012个/平方厘米至1×1015个/平方厘米;
该电子注入剂量为1×1012个/平方厘米至1×1018个/平方厘米。
可选地,该对该键合薄膜衬底进行第一退火剥离,得到碳化硅-压电薄膜结构之后,还包括:
对该碳化硅-压电薄膜结构进行第三后退火;
该第三后退火的气氛为氮气、氩气、氢气、真空中至少一种;
该第一离子注入的离子为氢离子,该第三后退火的温度为900至1250℃,该第三后退火的时间为2小时至12小时,或,该第一离子注入的离子为钒离子,该第三后退火的温度为1200~1350℃。
可选地,该去除该第二图形化碳化硅薄膜衬底上残留的该阻挡层的方法为lift-off工艺;
该lift-off工艺的溶液为去胶液、浓硫酸、丙酮和酒精中至少一种。
可选地,该提供压电薄膜衬底,包括:
提供压电衬底;
对该压电衬底进行第三离子注入,得到该压电薄膜衬底。
可选地,该压电材料为铌酸锂和钽酸锂中至少一种;
该第三离子注入的离子包括氢或者氦;
该第三离子注入的注入能量为20千电子伏特至1兆电子伏特;
该第三离子注入的注入剂量为1×1016个/平方厘米至2×1017个/平方厘米。
可选地,该第一直接键合的温度为室温到500℃;
且该第一直接键合的温度小于该第一退火剥离的温度;
该第一直接键合的气氛包括常温常压、真空环境和氮气气氛中至少一种。
可选地,该等离子处理的气体源为氧气、氮气和氩气中至少一种;
该等离子处理的能量范围为500电子伏特至2千电子伏特。
可选地,该第一退火剥离的气氛为为氮气、氩气、氢气和真空中至少一种;
该第一退火剥离的时间为2小时至24小时;
该第一退火剥离的温度为200℃至450℃;
该第一退火剥离的剥离温度高于该第一直接键合的温度。
可选地,得到待键合碳化硅薄膜衬底之后,还包括:
对该待键合碳化硅薄膜衬底进行第四后退火;
该第四后退火的温度为400℃至600℃;
该第四后退火的时间为2小时至24小时;
该第四后退火的温度大于该第一退火剥离的温度,且小于该第一退火剥离的剥离温度与300之和;
该第四后退火的退火时间随退火温度的升高而降低。
可选地,该对该键合薄膜衬底进行第一退火剥离,得到碳化硅-压电薄膜结构,之后还包括:
对该碳化硅-压电薄膜结构进行表面处理;
该表面处理的方法为化学机械抛光、干湿法混合氧化后腐蚀和低能离子束辐照中至少一种,以使该碳化硅-压电薄膜结构的表面粗糙度小于1纳米。
可选地,该预设区域包括悬空区域;
该悬空区域的面积为15平方微米至10平方毫米。
可选地,该叉指电极与该预设区域对应;
该叉指电极的材料为铬、铝、镍、钛和铜中至少一种;
该叉指电极的生长方式为电子束蒸发;
该叉指电极的厚度为50纳米至200纳米。
可选地,该低温快速退火的温度为100℃至300℃;
该低温块速退火的时间30秒至5分钟。
本申请在另一方面公开了一种磁场探测器,包括表面具有二氧化硅介质层的第一碳化硅衬底或者表面具有二氧化硅介质层的硅衬底、第一碳化硅层、第一压电薄膜层和叉指电极;
该二氧化硅介质层内设有悬空区域;
该表面具有二氧化硅介质层的第一碳化硅衬底的顶面或者表面具有二氧化硅介质层的硅衬底的顶面设有该第一碳化硅层;
该第一碳化硅层的靠近顶面的区域设有原子缺陷区域;
该第一碳化硅层的顶面设有该第一压电薄膜层;
该第一压电薄膜层的顶面设有该叉指电极。
采用上述技术方案,本申请提供的高频可调节磁场探测器的制备方法具有如下有益效果:
本申请创造性地将碳化硅的自旋制备至碳化硅薄膜上并与压电薄膜衬底相结合,进而制备出磁场探测器,利用电光耦合效应、以及自旋对磁场的高灵敏性进行磁场探测,而结合薄膜的特性,则可以解决目前体材料磁探测探测器频率低,反应灵敏度差的问题,能够更好地应用于复杂高频变化的磁场环境。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请高频可调节磁场探测器的制备方法的流程图;
图2为本申请高频可调节磁场探测器的制备方法的过程示意图;
图3为本申请第一图形化碳化硅薄膜衬底的结构示意图;
图4为本申请第二图形化碳化硅薄膜衬底的结构示意图;
图5为本申请一种可选地实施方式中制备碳化硅薄膜衬底的过程示意图;
图6为本申请另一种可选地实施方式中制备碳化硅薄膜衬底的过程示意图;
图7为本申请曝光阻挡层后的碳化硅薄膜衬底的结构示意图;
图8为本申请制备压电薄膜衬底的过程示意图。
图9为本申请磁场探测器的结构示意图。
以下对附图作补充说明:
1-碳化硅薄膜衬底;101-碳化硅晶圆;102-第二碳化硅衬底;1021-第一碳化硅层;1022-第一缺陷层;1023-第二碳化硅层;103-第一碳化硅衬底;1031-二氧化硅介质层;104-第一键合碳化硅衬底;105-硅衬底;1051-硅晶圆;106-第二键合碳化硅衬底;107-机械研磨后的第二键合碳化硅衬底;2-阻挡层;201-预留图形;202-预去除曝光图形;3-圆孔阵列;301-圆孔;4-第一图形化碳化硅薄膜衬底;5-第二图形化碳化硅薄膜衬底;501-原子缺陷区域;6-待键合碳化硅薄膜衬底;7-压电薄膜衬底;701-压电衬底;702-第二缺陷层;703-第一压电薄膜层;704-第二压电薄膜层;8-键合薄膜衬底;9-碳化硅-压电薄膜结构;10-刻蚀后碳化硅-压电薄膜结构;1001-悬空区域;11-叉指电极。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中,需要理解的是,术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且,术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
如图1和图2所示,图1为本申请高频可调节磁场探测器的制备方法的流程图。图2为本申请高频可调节磁场探测器的制备方法的过程示意图。
本申请公开了一种高频可调节磁场探测器的制备方法,其包括以下步骤:
S101:提供具有二氧化硅介质层1031的碳化硅薄膜衬底1;
S102:在该碳化硅薄膜衬底1的顶面形成阻挡层2,并图形化该阻挡层2,得到第一图形化碳化硅薄膜衬底4,如图3所示,图3为本申请第一图形化碳化硅薄膜衬底的结构示意图;
S103:对该第一图形化碳化硅薄膜衬底4的顶面进行第一离子注入和电子注入,使得在该碳化硅薄膜衬底1内形成原子缺陷区域501,得到第二图形化碳化硅薄膜衬底5,如图4所示,图4为本申请第二图形化碳化硅薄膜衬底的结构示意图;
S104:去除该第二图形化碳化硅薄膜衬底5上残留的该阻挡层2,得到待键合碳化硅薄膜衬底6;
S105:提供压电薄膜衬底7;
S106:将等离子处理后的该压电薄膜衬底7置于等离子处理后的该待键合碳化硅薄膜衬底的顶面进行第一直接键合,得到键合薄膜衬底8;
S107:对该键合薄膜衬底8进行第一退火剥离,得到碳化硅-压电薄膜结构9;
S108:通过湿法刻蚀工艺去除该碳化硅-压电薄膜结构9内预设区域的该二氧化硅介质层1031,得到刻蚀后碳化硅-压电薄膜结构10;
S109:在该刻蚀后碳化硅-压电薄膜结构10的顶面形成叉指电极11,并对该叉指电极11进行低温快退火,得到磁场探测器。
上述制备出的磁场探测器创造性地将碳化硅的自旋制备至碳化硅薄膜上并与压电薄膜衬底相结合,进而制备出磁场探测器,利用电光耦合效应、以及自旋对磁场的高灵敏性进行磁场探测,而结合薄膜的特性,则可以解决目前体材料磁探测探测器频率低,反应灵敏度差的问题,能够更好地应用于复杂高频变化的磁场环境。
在一种可选地实施方式中,如图5所示,图5为本申请一种可选地实施方式中制备碳化硅薄膜衬底的过程示意图。步骤S101包括:
S201:提供表面具有二氧化硅介质层1031的第一碳化硅衬底103;
S202:提供碳化硅晶圆101;
S203:对该碳化硅晶圆101进行第二离子注入,在该碳化硅晶圆101的预设深度形成缺陷层,得到第二碳化硅衬底102;该缺陷层为第一缺陷层1022,该第一缺陷层1022的顶部为第一碳化硅层1021,该第一缺陷层1022的底部为第二碳化硅层1023;
S204:将等离子处理后的该第一碳化硅衬底103与等离子处理后的该第二碳化硅衬底102进行第二直接键合,得到第一键合碳化硅衬底104;
S205:对该第一键合碳化硅衬底104进行第二退火剥离和后处理,得到该具有二氧化硅介质层1031的碳化硅薄膜衬底1,该碳化硅薄膜衬底1仅包括第一碳化硅层1021,该第一碳化硅层1021为碳化硅薄膜结构,通过其自旋对磁场的高敏感性,使得其在制备探测磁场器件中能够发挥该优异的性能,而现有技术未能够很好地制备薄的碳化硅薄膜,进而限制了其的应用。
在一种可选地实施方式中,在步骤S202之后,还包括:
在该碳化硅晶圆101的<0001>面形成二氧化硅保护层,该二氧化硅保护层能够在碳化硅晶圆101的后续工序中保护碳化硅晶圆101的表面结构,不易受到损伤,提高了器件的性能;
且该二氧化硅保护层与该二氧化硅介质层1031键合连接;
该二氧化硅保护层的厚度介于100纳米至5微米之间;
该二氧化硅保护层的沉积方法包括等离子体增强化学的气相沉积法、低压力化学气相沉积法和湿法热氧化法中至少一种。
在一种可选地实施方式中,该二氧化硅保护层的沉积方法为湿法热氧化;该湿法热氧化的为1000℃至1150℃;该湿法热氧化的氧化时间为30分钟至24小时。
需要说明的是本申请提供的具体每层结构的制备条件包括但不限于举出的数据,根据实际设备以及制备的方法会有些许偏差,在本申请的同样构思下的制备方法均在本申请的覆盖的范围。
在一种可选地实施方式中,该第二离子注入的注入温度为常温至400℃之间;该第二离子注入的注入方向为沿碳化硅晶圆101的<0001>面偏3至7°;该第二离子注入的离子为氢,该第二离子注入的注入剂量为1×1015个/平方厘米至5×1017个/平方厘米,该第二离子注入的注入能量为20千电子伏特至2兆电子伏特,或,该第二离子注入的离子为氦,该第二离子注入的注入剂量为1×1017个/平方厘米至5×1018个/平方厘米,该第二离子注入的注入能量为20千电子伏特至2兆电子伏特。
在一种可选地实施方式中,该第一碳化硅衬底103的材料为多晶碳化硅、α-碳化硅和β-碳化硅中至少一种;该第一碳化硅衬底103的厚度为300微米至500微米。
在一种可选地实施方式中,该二氧化硅介质层1031的厚度为2微米至10微米;该二氧化硅介质层1031的生长方法为热氧化或者化学气相沉积。
在一种可选地实施方式中,该第二直接键合的温度为室温到750℃;且该第二直接键合的温度小于第二退火剥离的温度;该第二直接键合的气氛包括常温常压、真空环境和氮气气氛中至少一种。
需要说明的是,本申请的直接键合的温度均小于对应的退火剥离的温度,由于在直接键合之后再进行的退火剥离,以免造成在两种结构在直接键合过程中就发生退火剥离,进而造成薄膜全部剥离,影响最终器件的成品率。
在一种可选地实施方式中,该第二退火剥离的气氛为氮气、氩气、氢气和真空中至少一种;该第二退火剥离的退火时间为30分钟到24小时;该第二退火剥离的退火温度为700℃至1000℃。
在一种可选地实施方式中,该后处理包括第一后退火、化学机械抛光、反应离子刻蚀、离子束刻蚀和离子束掠入射抛光中至少一种;其中,该第一后退火的温度为1000至1500℃;该第一后退火的时间为2小时至12小时;该第一后退火的气氛为氮气、氩气、氢气和真空中至少一种。
在另一种可选地实施方式中,如图6所示,图6为本申请另一种可选地实施方式中制备碳化硅薄膜衬底1的过程示意图;
步骤S101包括:
S301:提供碳化硅晶圆101;
S302:提供表面具有二氧化硅介质层1031的硅衬底105;
S303:将等离子处理后的该碳化硅晶圆101与该硅衬底105进行第三直接键合,得到第二键合碳化硅衬底106;
S304:对该第二键合碳化硅衬底106进行机械研磨和化学抛光,以使该碳化硅晶圆101至目标厚度,得到该具有二氧化硅介质层1031的碳化硅薄膜衬底1。
在一种可选地实施方式中,该目标厚度为5微米至10微米。
具体地,从图6可以看出,先对第二键合碳化硅衬底106进行机械研磨,一般研磨后,碳化硅晶圆101的厚度为5微米至10微米,得到机械研磨后的第二键合碳化硅衬底107,再对上述机械研磨后的第二键合碳化硅衬底107进行化学抛光处理得到上述具有二氧化硅介质层1031的碳化硅薄膜衬底1,处理后,一般碳化硅晶圆101的厚度为400纳米至5微米,第二键合碳化硅衬底106的表面粗糙度小于等于0.5纳米。上述方案为提高了碳化硅薄膜衬底1制备的灵活性,而且不需要进行离子注入和退火剥离工序,降低了成型成本。
在一种可选地实施方式中,该第三直接键合的温度为室温到200℃;该第三直接键合的气氛为常温常压、真空环境和氮气气氛中至少一种;
步骤S303之后,还包括:
对该第二键合碳化硅衬底106进行第二后退火;该第二后退火的温度为300℃至500℃;该第二后退火的时间为2小时至12小时,从而加强第二键合碳化硅衬底106的第三直接键合的强度,提高衬底的性能。
在一种可选地实施方式中,该图形化该阻挡层2,包括:
如图7所示,图7为本申请曝光阻挡层后的碳化硅薄膜衬底的结构示意图。对该阻挡层2进行曝光,形成预留图形201和预去除曝光图形202;
去除该预去除曝光图形202,以使该阻挡层2上形成圆孔阵列3,该圆孔阵列3中的每个圆孔301的直径为100纳米至5毫米,该圆孔阵列3中的相邻圆孔301之间的间距为50微米至5毫米;
如图2所示,再通过去除预留图形201,即可得到待键合碳化硅薄膜衬底6;该曝光的方式为传统紫外光刻,或,该曝光的方式为电子束曝光,该阻挡层2的材料为铬、聚甲基丙烯酸甲酯(PMMA)、聚二甲基硅氧烷(PDMS)、AB胶、二氧化硅和氢硅倍半环氧乙烷(HSQ)中至少一种;该阻挡层2的厚度为1微米至5微米。
在一种可选地实施方式中,步骤S104之后,还包括:
对该待键合碳化硅薄膜衬底6进行第四后退火,该第四后退火的温度为400℃至600℃;该第四后退火的时间为2小时至24小时;该第四后退火的温度大于该第一退火剥离的温度,且小于该第一退火剥离的剥离温度与300之和;该第四后退火的退火时间随退火温度的升高而降低。
在一种可选地实施方式中,该第一离子注入的离子为氢离子和钒离子中至少一种;该第一离子注入的注入能量为20千电子伏特至10兆电子伏特;该第一离子注入的注入剂量为1×1012个/平方厘米至1×1015个/平方厘米;该电子注入剂量为1×1012个/平方厘米至1×1018个/平方厘米;
通过上述在第一碳化硅层1021的表面进行第一离子注入或者电子注入,从而形成原子缺陷区域501,也就是缺陷区域或者富电子区域,从而形成可控的量子色心,其中,离子注入一般用于制备量子系综,电子注入一般用于形成密度较低的单光子VSi。
在一种可选地实施方式中,该去除该第二图形化碳化硅薄膜衬底5上残留的该阻挡层2的方法为lift-off工艺;该lift-off工艺的溶液为去胶液、浓硫酸、丙酮和酒精中至少一种,在另一种可选地实施方式中,该去除第二图形化碳化硅薄膜衬底5上的预留图形201的阻挡层2的方法为湿法刻蚀工艺。
在一种可选地实施方式中,如图8所示,图8为本申请制备压电薄膜衬底7的过程示意图。步骤S105包括:
提供压电衬底701;
对该压电衬底701进行第三离子注入,得到该压电薄膜衬底7;
从图8可以看出,进行第三离子注入后,在压电衬底701内形成第二缺陷层702,该第二缺陷层702分割该压电衬底701为两部分的压电薄膜,即第二缺陷层702的顶部为第一压电薄膜层703;第二缺陷层702的底部为第二压电薄膜层704;
后续通过第一退火剥离,得到的碳化硅-压电薄膜结构9中仅包括第一压电薄膜层703,形成的该第一压电薄膜衬底7,由于其具有在耦合谐振中具有优异的高频压电信号输出特性,再通过其与上述第一碳化硅层1021的结合,能够实现高效率的电光耦合调制,从而满足对于高频磁场的探测需求,提高了现有技术中探测器的耦合效率和信噪比。
在一种可选地实施方式中,该压电材料为铌酸锂和钽酸锂中至少一种;该第三离子注入的离子包括氢或者氦;该第三离子注入的注入能量为20千电子伏特至1兆电子伏特;该第三离子注入的注入剂量为1×1016个/平方厘米至2×1017个/平方厘米;
优选地,钽酸锂采用氢离子注入;铌酸锂采用氦离子注入。
在一种可选地实施方式中,该等离子处理的气体源为氧气、氮气和氩气中至少一种;该等离子处理的能量范围为500电子伏特至2千电子伏特。
在一种可选地实施方式中,该第一退火剥离的温度小于1350℃,以适应于当碳化硅薄膜衬底1中包括硅的情景,避免由于退火剥离温度过高而导致硅熔融,破坏碳化硅薄膜衬底1结构,影响最终器件的性能。优选地,该第一直接键合的温度为室温到500℃;且该第一直接键合的温度小于该第一退火剥离的温度;该第一直接键合的气氛包括常温常压、真空环境和氮气气氛中至少一种,具体地,为了有利于不同材料的压电薄膜衬底7的退火剥离效果更好,对不同的压电薄膜衬底7采用不同的第一退火剥离的温度,其中,钽酸锂材料的压电薄膜衬底7的第一退火剥离的温度区间为100℃至300℃,铌酸锂材料的压电薄膜衬底7的第一退火剥离的温度区间为200℃至500℃。
在一种可选地实施方式中,该第一退火剥离的气氛为为氮气、氩气、氢气和真空中至少一种;该第一退火剥离的时间为2小时至24小时;该第一退火剥离的剥离温度高于该第一直接键合的温度。
在一种可选地实施方式中,步骤S107之后,还包括:
对该碳化硅-压电薄膜结构9进行第三后退火,以提高该碳化硅-压电薄膜结构9的键合强度;
该第三后退火的气氛为氮气、氩气、氢气、真空中至少一种;
该第一离子注入的离子为氢离子,该第三后退火的温度为900至1250℃,该第三后退火的时间为2小时至12小时,或,该第一离子注入的离子为钒离子,该第三后退火的温度为1200~1350℃。
在一种可选地实施方式中,步骤S108之后,还包括:
对该碳化硅-压电薄膜结构9进行表面处理;该表面处理的方法为化学机械抛光、干湿法混合氧化后腐蚀和低能离子束辐照中至少一种,以使该碳化硅-压电薄膜结构9的表面粗糙度小于1纳米。
在一种可选地实施方式中,该预设区域包括一个悬空区域1001;一个悬空区域1001的面积为15平方微米至10平方毫米,在另一种可选地实施方式中,该预设区域包括两个悬空区域1001,每个悬空区域1001的面积为15平方微米至10平方毫米;上述悬空区域1001的形成使得悬空区域1001对应的压电薄膜和碳化硅薄膜具有传感性能,形成传感器的主要起传感的结构。
在一种可选地实施方式中,该叉指电极11与该预设区域对应,也就是说该叉指电极11与悬空区域1001对应,该叉指电极11的材料为铬、铝、镍、钛和铜中至少一种;该叉指电极11的生长方式为电子束蒸发;该叉指电极11的厚度为50纳米至200纳米。
在一种可选地实施方式中,该低温快速退火的温度为100℃至300℃;该低温块速退火的时间30秒至5分钟,进行低温快退火后的叉指电极11具有优良的电性能。
本申请在另一方面公开了一种磁场探测器,如图9所示,图9为本申请磁场探测器的结构示意图。该探测器包括表面具有二氧化硅介质层1031的第一碳化硅衬底103或者表面具有二氧化硅介质层1031的硅衬底105、第一碳化硅层1021、第一压电薄膜层703和叉指电极11;
该二氧化硅介质层1031内设有悬空区域1001;该表面具有二氧化硅介质层1031的第一碳化硅衬底103的顶面或者表面具有二氧化硅介质层1031的硅衬底105的顶面设有该第一碳化硅层1021;第一碳化硅层1021的靠近顶面的区域设有原子缺陷区域501;该第一碳化硅层1021的顶面设有该第一压电薄膜层703;该第一压电薄膜层703的顶面设有该叉指电极11。该结构的探测器通过创造性地将压电薄膜与碳化硅薄膜结合,从而使得其具有高频和高灵敏度。
为了更好地、详细地描述本申请技术方案的有益效果,将以一个具体实施例进行说明:
提供一低掺杂的碳化硅晶圆101,在碳化硅晶圆101的<0001>面形成氧化硅保护层,其中,氧化硅保护层的厚度为200纳米,氧化硅保护层的形成方法为湿法热氧化,该湿热氧化的温度为1000℃,湿热氧化的氧化时间为1小时。
对碳化硅晶圆101的表面进行第二离子注入,在所述碳化硅晶圆101内形成第一缺陷层1022,得到第二碳化硅衬底102,该第二离子注入的离子为小时,注入能量为200千电子伏特,注入剂量为1×1017个/平方厘米。
提供另一个多晶碳化硅晶圆101,在该多晶碳化硅晶圆101的<0001>面形成氧化硅保护层,得到表面具有二氧化硅介质层1031的第一碳化硅衬底103,其中,氧化硅保护层的厚度为5微米,该氧化硅保护层的形成方法为气相化学沉积,而后对其进行化学机械抛光处理。
利用1千电子伏特的低能氩等离子处理第一碳化硅衬底103和第二碳化硅衬底102的表面,处理面均为氧化面,而后在上述两晶圆表面形成约2纳米深的富氩层,再在真空环境中将两晶圆表面进行第二直接键合,形成第一键合碳化硅衬底104,该第二直接键合的温度为常温,具有键合方法简单和键合环境要求低的优点。
将第一键合碳化硅衬底104在氮气环境中进行第二退火剥离,该第二退火剥离温度为750℃,第二退火剥离的时间为12小时,对上述第二碳化硅衬底102进行剥离转移,即剥离掉第二碳化硅层1023和部分第一缺陷层1022,将第一碳化硅层1021留着第一碳化硅层1021上,形成SiC-SiO2-SiC结构,再在氮气环境中进行第二后退火处理,第二后退火的温度1500℃,且退火时间2小时,再对进行第二后退火后的第二键合碳化硅衬底106进行化学机械抛光处理该衬底的表面。
利用电子束曝光方法在第二键合碳化硅衬底106的靠近第一碳化硅层1021的表面形成阻挡层2,并对该阻挡层2进行曝光,形成预留图形201和预去除曝光图形202,图形见图7,其中,阻挡层2的厚度为1微米,该预去除曝光图形202为圆孔阵列3,该圆孔阵列3的每个圆孔301的直径为100纳米,相邻两个圆孔301的间隔为50微米,阻挡层2的材料为HSQ。
去除预去除曝光图形202的阻挡层2,得到第一图形化碳化硅薄膜衬底4。
如图3所示,对该第一图形化碳化硅薄膜衬底4进行电子注入,从而在第一碳化硅层1021形成原子缺陷区域501,也可以说在第一碳化硅层1021的内部形成富电子区域,得到第二图形化碳化硅薄膜衬底5,其中,注入电子剂量为1×1018个/平方厘米,注入能量为2兆电子伏特,再后可选地进行第三后退火处理,根据上述制备过程,可不进行第三后退火处理。
去除阻挡层2中的预留图形201,得到待键合碳化硅薄膜衬底6,具体地,采用剥离工艺去除,剥离工艺的溶液为去胶液。
提供一压电衬底701,该压电衬底701的才来为铌酸锂,对压电衬底701进行第三离子注入,得到压电薄膜衬底7,该第三离子注入的离子为小时e,注入能量为150千电子伏特,注入剂量为1×1017个/平方厘米。
利用1千电子伏特低能氧等离子处理待键合碳化硅薄膜衬底6和压电薄膜衬底7的表面,而后在上述衬底表面形成约2纳米深的富氧层,进而再在真空环境中将上述两个衬底进行第一直接键合,形成键合薄膜衬底8,第一直接键合温度为350℃。
将键合薄膜衬底8在氩气环境中进行第一退火剥离,该第一退火剥离的温度为450℃,第一退火剥离的时间为2小时,使得该压电薄膜衬底7的第一压电薄膜层703剥离转移至第一碳化硅层1021上,形成铌酸锂薄膜-SiC薄膜-SiO2-SiC结构,即碳化硅-压电薄膜结构9,具体如图2所示,再对给碳化硅-压电薄膜结构9进行第四后退火处理,第四后退火的温度为600℃,第四后退火的时间为12小时,第四退火之后并对上述结构进行化学机械抛光处理铌酸锂表面,保持表面的清洁度以及平整度,以提高后续工序的效果。
利用湿法刻蚀选择性去除二氧化硅介质层1031,形成一个悬空区域1001,即使得第一碳化硅层1021、第一压电薄膜层703部分悬空,从而形成传感薄膜,得到刻蚀后碳化硅-压电薄膜结构10。制备该悬空区域1001的方法可通过电子束曝光进行精准定位图形化实现,阻挡材料为PDMS。该悬空区域1001的面积为15平方微米。
在悬空区域1001对应的刻蚀后碳化硅-压电薄膜结构10的顶部制备叉指电极11,该叉指电极11材料为铝,叉指电极11的厚度为100纳米,采用电子束蒸发生长叉指电极11。
并对上述结构进行低温快退火处理,该低温快退火的温度为300℃,退火时间为30秒,得到磁场探测器。
由于上述的磁场探测器的自旋色心由电子或离子注入过程中产生,而自旋共振的频率将由上述产生的自旋类型调控,同时结合压电薄膜形成传感薄膜,能够大幅度提升现有技术的磁场探测器的机械频率至GHz。
以上所述仅为本申请可选实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (28)
1.一种高频可调节磁场探测器的制备方法,其特征在于,包括以下步骤:
提供具有二氧化硅介质层(1031)的碳化硅薄膜衬底(1);
在所述碳化硅薄膜衬底(1)的顶面形成阻挡层(2),并图形化所述阻挡层(2),得到第一图形化碳化硅薄膜衬底(4);
对所述第一图形化碳化硅薄膜衬底(4)的顶面进行第一离子注入和电子注入,使得在所述碳化硅薄膜衬底(1)内形成原子缺陷区域(501),得到第二图形化碳化硅薄膜衬底(5);
去除所述第二图形化碳化硅薄膜衬底(5)上残留的所述阻挡层(2),得到待键合碳化硅薄膜衬底(6);
提供压电薄膜衬底(7);
将等离子处理后的所述压电薄膜衬底(7)置于等离子处理后的所述待键合碳化硅薄膜衬底(6)的顶面进行第一直接键合,得到键合薄膜衬底(8);
对所述键合薄膜衬底(8)进行第一退火剥离,得到碳化硅-压电薄膜结构(9);
通过湿法刻蚀工艺去除所述碳化硅-压电薄膜结构(9)内预设区域的所述二氧化硅介质层(1031),得到刻蚀后碳化硅-压电薄膜结构(10);
在所述刻蚀后碳化硅-压电薄膜结构(10)的顶面形成叉指电极(11),并对所述叉指电极(11)进行低温快退火,得到磁场探测器。
2.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述提供具有二氧化硅介质层(1031)的碳化硅薄膜衬底(1),包括:
提供表面具有二氧化硅介质层(1031)的第一碳化硅衬底(103);
提供碳化硅晶圆(101);
对所述碳化硅晶圆(101)进行第二离子注入,在所述碳化硅晶圆(101)的预设深度形成缺陷层,得到第二碳化硅衬底(102);
将等离子处理后的所述第一碳化硅衬底(103)与等离子处理后的所述第二碳化硅衬底(102)进行第二直接键合,得到第一键合碳化硅衬底(104);
对所述第一键合碳化硅衬底(104)进行第二退火剥离和后处理,得到所述具有二氧化硅介质层(1031)的碳化硅薄膜衬底(1)。
3.根据权利要求2所述的高频可调节磁场探测器的制备方法,其特征在于,在所述提供碳化硅晶圆(101)之后,还包括:
在所述碳化硅晶圆(101)的<0001>面形成二氧化硅保护层;
且所述二氧化硅保护层与所述二氧化硅介质层(1031)键合连接;
所述二氧化硅保护层的厚度介于100纳米至5微米之间;
所述二氧化硅保护层的沉积方法包括等离子体增强化学的气相沉积法、低压力化学气相沉积法和湿法热氧化法中至少一种。
4.根据权利要求3所述的高频可调节磁场探测器的制备方法,其特征在于,所述二氧化硅保护层的沉积方法为湿法热氧化;
所述湿法热氧化的为1000℃至1150℃;
所述湿法热氧化的氧化时间为30分钟至24小时。
5.根据权利要求2所述的高频可调节磁场探测器的制备方法,其特征在于,所述第二离子注入的注入温度为常温至400℃之间;
所述第二离子注入的注入方向为沿碳化硅晶圆(101)的<0001>面偏3至7°;
所述第二离子注入的离子为氢,所述第二离子注入的注入剂量为1×1015个/平方厘米至5×1017个/平方厘米,所述第二离子注入的注入能量为20千电子伏特至2兆电子伏特,或,所述第二离子注入的离子为氦,所述第二离子注入的注入剂量为1×1017个/平方厘米至5×1018个/平方厘米,所述第二离子注入的注入能量为20千电子伏特至2兆电子伏特。
6.根据权利要求2所述的高频可调节磁场探测器的制备方法,其特征在于,所述第一碳化硅衬底(103)的材料为多晶碳化硅、α-碳化硅和β-碳化硅中至少一种;
所述第一碳化硅衬底(103)的厚度为300微米至500微米。
7.根据权利要求2所述的高频可调节磁场探测器的制备方法,其特征在于,所述二氧化硅介质层(1031)的厚度为2微米至10微米;
所述二氧化硅介质层(1031)的生长方法为热氧化或者化学气相沉积。
8.根据权利要求2所述的高频可调节磁场探测器的制备方法,其特征在于,所述第二直接键合的温度为室温到750℃;
且所述第二直接键合的温度小于第二退火剥离的温度;
所述第二直接键合的气氛包括常温常压、真空环境和氮气气氛中至少一种。
9.根据权利要求2所述的高频可调节磁场探测器的制备方法,其特征在于,所述第二退火剥离的气氛为氮气、氩气、氢气和真空中至少一种;
所述第二退火剥离的退火时间为30分钟到24小时;
所述第二退火剥离的退火温度为700℃至1000℃。
10.根据权利要求2所述的高频可调节磁场探测器的制备方法,其特征在于,所述后处理包括第一后退火、化学机械抛光、反应离子刻蚀、离子束刻蚀和离子束掠入射抛光中至少一种;
所述第一后退火的温度为1000至1500℃;
所述第一后退火的时间为2小时至12小时;
所述第一后退火的气氛为氮气、氩气、氢气和真空中至少一种。
11.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述提供具有二氧化硅介质层(1031)的碳化硅薄膜衬底(1),包括:
提供碳化硅晶圆(101);
提供表面具有二氧化硅介质层(1031)的硅衬底(105);
将等离子处理后的所述碳化硅晶圆(101)与所述硅衬底(105)进行第三直接键合,得到第二键合碳化硅衬底(106);
对所述第二键合碳化硅衬底(106)进行机械研磨和化学抛光,以使所述碳化硅晶圆(101)至目标厚度,得到所述具有二氧化硅介质层(1031)的碳化硅薄膜衬底(1)。
12.根据权利要求11所述的高频可调节磁场探测器的制备方法,其特征在于,所述第三直接键合的温度为室温到200℃;
所述第三直接键合的气氛为常温常压、真空环境和氮气气氛中至少一种;
所述将等离子处理后的所述碳化硅晶圆(101)与所述硅衬底(105)进行第三直接键合,得到第二键合碳化硅衬底(106)之后,还包括:
对所述第二键合碳化硅衬底(106)进行第二后退火;
所述第二后退火的温度为300℃至500℃;
所述第二后退火的时间为2小时至12小时。
13.根据权利要求11所述的高频可调节磁场探测器的制备方法,其特征在于,所述目标厚度为5微米至10微米;
所述化学抛光以使所述第二键合碳化硅衬底(106)的表面粗糙度小于等于0.5纳米。
14.根据权利要求11所述的高频可调节磁场探测器的制备方法,其特征在于,所述第一退火剥离的温度小于1350℃。
15.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述图形化所述阻挡层(2),包括:
对所述阻挡层(2)进行曝光,形成预去除曝光图形(202);
去除所述预去除曝光图形(202),以使所述阻挡层(2)上形成圆孔阵列(3);
所述曝光的方式为传统紫外光刻,或,所述曝光的方式为电子束曝光,所述阻挡层(2)的材料为铬、聚甲基丙烯酸甲酯(PMMA)、聚二甲基硅氧烷(PDMS)、AB胶、二氧化硅和氢硅倍半环氧乙烷(HSQ)中至少一种;
所述圆孔阵列(3)中的每个圆孔(301)的直径为100纳米至5毫米;
所述圆孔阵列(3)中的相邻圆孔(301)之间的间距为50微米至5毫米;
所述阻挡层(2)的厚度为1微米至5微米。
16.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述第一离子注入的离子为氢离子和钒离子中至少一种;
所述第一离子注入的注入能量为20千电子伏特至10兆电子伏特;
所述第一离子注入的注入剂量为1×1012个/平方厘米至1×1015个/平方厘米;
所述电子注入剂量为1×1012个/平方厘米至1×1018个/平方厘米。
17.根据权利要求16所述的高频可调节磁场探测器的制备方法,其特征在于,所述对所述键合薄膜衬底(8)进行第一退火剥离,得到碳化硅-压电薄膜结构(9)之后,还包括:
对所述碳化硅-压电薄膜结构(9)进行第三后退火;
所述第三后退火的气氛为氮气、氩气、氢气、真空中至少一种;
所述第一离子注入的离子为氢离子,所述第三后退火的温度为900至1250℃,所述第三后退火的时间为2小时至12小时,或,所述第一离子注入的离子为钒离子,所述第三后退火的温度为1200~1350℃。
18.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述去除所述第二图形化碳化硅薄膜衬底(5)上残留的所述阻挡层(2)的方法为lift-off工艺;
所述lift-off工艺的溶液为去胶液、浓硫酸、丙酮和酒精中至少一种。
19.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述提供压电薄膜衬底(7),包括:
提供压电衬底(701);
对所述压电衬底(701)进行第三离子注入,得到所述压电薄膜衬底(7)。
20.根据权利要求19所述的高频可调节磁场探测器的制备方法,其特征在于,所述压电材料为铌酸锂和钽酸锂中至少一种;
所述第三离子注入的离子包括氢或者氦;
所述第三离子注入的注入能量为20千电子伏特至1兆电子伏特;
所述第三离子注入的注入剂量为1×1016个/平方厘米至2×1017个/平方厘米。
21.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述第一直接键合的温度为室温到450℃;
且所述第一直接键合的温度小于所述第一退火剥离的温度;
所述第一直接键合的气氛包括常温常压、真空环境和氮气气氛中至少一种。
22.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述等离子处理的气体源为氧气、氮气和氩气中至少一种;
所述等离子处理的能量范围为500电子伏特至2千电子伏特。
23.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述第一退火剥离的气氛为为氮气、氩气、氢气和真空中至少一种;
所述第一退火剥离的时间为2小时至24小时;
所述第一退火剥离的温度为200℃至500℃;
所述第一退火剥离的剥离温度高于所述第一直接键合的温度。
24.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述在所述去除所述第二图形化碳化硅薄膜衬底(5)上残留的所述阻挡层(2),得到待键合碳化硅薄膜衬底(6)之后,还包括:
对所述待键合碳化硅薄膜衬底(6)进行第四后退火;
所述第四后退火的温度为400℃至600℃;
所述第四后退火的时间为2小时至24小时;
所述第四后退火的温度大于所述第一退火剥离的温度,且小于所述第一退火剥离的剥离温度与300之和;
所述第四后退火的退火时间随退火温度的升高而降低。
25.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述对所述键合薄膜衬底(8)进行第一退火剥离,得到碳化硅-压电薄膜结构(9),之后还包括:
对所述碳化硅-压电薄膜结构(9)进行表面处理;
所述表面处理的方法为化学机械抛光、干湿法混合氧化后腐蚀和低能离子束辐照中至少一种,以使所述碳化硅-压电薄膜结构(9)的表面粗糙度小于1纳米。
26.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述预设区域包括悬空区域(1001);
所述悬空区域(1001)的每个所述悬空区域(1001)的面积为15平方微米至10平方毫米。
27.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述叉指电极(11)与所述预设区域对应;
所述叉指电极(11)的材料为铬、铝、镍、钛和铜中至少一种;
所述叉指电极(11)的生长方式为电子束蒸发;
所述叉指电极(11)的厚度为50纳米至200纳米。
28.根据权利要求1所述的高频可调节磁场探测器的制备方法,其特征在于,所述低温快速退火的温度为100℃至300℃;
所述低温块速退火的时间30秒至5分钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010661706.8A CN111880124B (zh) | 2020-07-10 | 2020-07-10 | 一种高频可调节磁场探测器的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010661706.8A CN111880124B (zh) | 2020-07-10 | 2020-07-10 | 一种高频可调节磁场探测器的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111880124A CN111880124A (zh) | 2020-11-03 |
CN111880124B true CN111880124B (zh) | 2021-11-19 |
Family
ID=73150081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010661706.8A Active CN111880124B (zh) | 2020-07-10 | 2020-07-10 | 一种高频可调节磁场探测器的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111880124B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112864006B (zh) * | 2021-01-11 | 2022-11-08 | 中国科学院上海微系统与信息技术研究所 | 一种半导体衬底的制备方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015109456A1 (zh) * | 2014-01-22 | 2015-07-30 | 华为技术有限公司 | Soi衬底制备方法和soi衬底 |
CN107093994A (zh) * | 2017-03-24 | 2017-08-25 | 杭州左蓝微电子技术有限公司 | 薄膜体声波谐振器及其加工方法 |
CN108493334A (zh) * | 2018-03-15 | 2018-09-04 | 中国科学院上海微系统与信息技术研究所 | 一种薄膜异质结构的制备方法 |
CN109891747A (zh) * | 2016-11-11 | 2019-06-14 | 信越化学工业株式会社 | 复合基板、表面弹性波器件及复合基板的制造方法 |
EP3525347A1 (en) * | 2016-10-06 | 2019-08-14 | Shin-Etsu Chemical Co., Ltd. | Composite substrate and method of manufacturing composite substrate |
CN110534474A (zh) * | 2019-09-03 | 2019-12-03 | 中国科学院上海微系统与信息技术研究所 | 衬底上薄膜的制备方法 |
CN110880920A (zh) * | 2018-09-06 | 2020-03-13 | 中国科学院上海微系统与信息技术研究所 | 异质薄膜结构的制备方法 |
JP2020061684A (ja) * | 2018-10-11 | 2020-04-16 | 住友金属鉱山株式会社 | 表面弾性波素子用複合基板とその製造方法 |
-
2020
- 2020-07-10 CN CN202010661706.8A patent/CN111880124B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015109456A1 (zh) * | 2014-01-22 | 2015-07-30 | 华为技术有限公司 | Soi衬底制备方法和soi衬底 |
EP3525347A1 (en) * | 2016-10-06 | 2019-08-14 | Shin-Etsu Chemical Co., Ltd. | Composite substrate and method of manufacturing composite substrate |
CN109891747A (zh) * | 2016-11-11 | 2019-06-14 | 信越化学工业株式会社 | 复合基板、表面弹性波器件及复合基板的制造方法 |
CN107093994A (zh) * | 2017-03-24 | 2017-08-25 | 杭州左蓝微电子技术有限公司 | 薄膜体声波谐振器及其加工方法 |
CN108493334A (zh) * | 2018-03-15 | 2018-09-04 | 中国科学院上海微系统与信息技术研究所 | 一种薄膜异质结构的制备方法 |
CN110880920A (zh) * | 2018-09-06 | 2020-03-13 | 中国科学院上海微系统与信息技术研究所 | 异质薄膜结构的制备方法 |
JP2020061684A (ja) * | 2018-10-11 | 2020-04-16 | 住友金属鉱山株式会社 | 表面弾性波素子用複合基板とその製造方法 |
CN110534474A (zh) * | 2019-09-03 | 2019-12-03 | 中国科学院上海微系统与信息技术研究所 | 衬底上薄膜的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111880124A (zh) | 2020-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
KR100307310B1 (ko) | 다이아몬드 나노 휘스커 제조방법 | |
KR20070116224A (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
JPH09252100A (ja) | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ | |
JP2008124480A (ja) | 2つの固体材料の分子接着界面における結晶欠陥および/または応力場の顕在化プロセス | |
KR101526245B1 (ko) | 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법 | |
WO2002080276A1 (fr) | Procede de production de substrat simox et substrat simox correspondant | |
CN111880124B (zh) | 一种高频可调节磁场探测器的制备方法 | |
KR101340002B1 (ko) | Soi웨이퍼의 제조방법 | |
CN104701146B (zh) | 石墨烯纳米电子器件及其制备方法 | |
KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
CN108539009A (zh) | 纳米级单晶薄膜 | |
CN110061715B (zh) | 一种在非硅基底上制造压电薄膜谐振器的方法 | |
JP3921823B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
CN113541626A (zh) | 一种复合单晶压电基板及制备方法 | |
JP4239676B2 (ja) | Soiウェーハおよびその製造方法 | |
ES2827200T3 (es) | Procedimiento de exfoliación de grafeno | |
WO2005015596B1 (fr) | Procede de croissance localisee de nanofils ou nanotubes | |
Cullinan et al. | Transfer-free, wafer-scale fabrication of graphene-based nanoelectromechanical resonators | |
JP2857456B2 (ja) | 半導体膜の製造方法 | |
CN114527587A (zh) | 一种声光耦合衬底、器件及器件制备方法 | |
CN112259677B (zh) | 一种具有图案的薄膜键合体、制备方法及电子器件 | |
JP3293688B2 (ja) | 半導体基板の作製方法 | |
JP2000031225A (ja) | 半導体基板の欠陥評価方法 | |
JPH08130199A (ja) | 段差基体の平坦化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |