CN112864006B - 一种半导体衬底的制备方法 - Google Patents

一种半导体衬底的制备方法 Download PDF

Info

Publication number
CN112864006B
CN112864006B CN202110034385.3A CN202110034385A CN112864006B CN 112864006 B CN112864006 B CN 112864006B CN 202110034385 A CN202110034385 A CN 202110034385A CN 112864006 B CN112864006 B CN 112864006B
Authority
CN
China
Prior art keywords
substrate
silicon carbide
semiconductor substrate
carbide wafer
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110034385.3A
Other languages
English (en)
Other versions
CN112864006A (zh
Inventor
欧欣
伊艾伦
游天桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202110034385.3A priority Critical patent/CN112864006B/zh
Publication of CN112864006A publication Critical patent/CN112864006A/zh
Application granted granted Critical
Publication of CN112864006B publication Critical patent/CN112864006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及半导体技术领域,特别涉及一种半导体衬底的制备方法。该半导体衬底的制备方法包括以下步骤:提供一碳化硅晶圆,该碳化硅晶圆为重掺杂晶圆;在该碳化硅晶圆的第一表面上形成二氧化硅保护层;从该第一表面对该碳化硅晶圆进行离子注入,得到第一衬底;去除该第一衬底上的二氧化硅保护层,得到第二衬底;对该第二衬底进行退火处理,得到该半导体衬底。使用本申请提供的制备碳化硅衬底的制备方法具有制造成本低的优点。

Description

一种半导体衬底的制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体衬底的制备方法。
背景技术
随着半导体技术的发展,对于制备半导体器件的基本结构衬底的要求也越来越高,碳化硅(SiC)作为第三代宽禁带半导体中的代表性材料,具有在高温环境中仍然具有稳定的电学性能、耐化学腐蚀性能、机械性能和光学性能,与其他材料相比,SiC结合了高折射率(n=2.6),宽禁带,高二阶和三阶非线性系数。高折射率实现了光学模式的高限制,在色散领域将带来更大的灵活性。宽带隙使得在大功率下的光吸收损失最小化,高二阶和三阶使得SiC在非线性光学应用中具有出色的性能。
SiC材料具有200多种晶型,目前在产业界中4H-SiC晶型被最为广泛应用,6寸晶圆制备技术趋于成熟。目前4H-SiC主要分为高掺杂导电与高纯半绝缘两种,导电衬底光泛应用于超高压高功率器件领域,如国家电网输电,高铁运输,以及新兴快速增长行业汽车逆变器等,晶圆成本相对较低已实现大规模商业化应用。高纯半绝缘主要用于外延衬底,并具有良好的散热性能,最具代表性的即为用于氮化镓高功率射频器件的外延衬底。氮化镓(GaN)材料可以在本征硅、高纯半绝缘碳化硅、蓝宝石衬底上通过金属有机物化学气相沉积(MOCVD)、氢化物气相外延(HVPE)等方法异质外延生长,并中间优先生长过渡buffer层以辅助生长。一般意义上来说,硅基异质外延受到GaN、Si晶格失配、热失配巨大的限制,严重损害了GaN的晶体质量,位错密度高达108/平方厘米,GaN器件的性能和可靠性难以保证。另一方面,目前蓝宝石衬底上生长的GaN拥有最好的材料质量。然而,以GaN高迁移率晶体管(HEMT)为元件的高频大功率电子器件在工作时往往产生大量的热量,但蓝宝石衬底薄弱的散热性质使GaN电子器件的性能受到了严重的限制,散热问题已成为蓝宝石基GaN微波功率器件应用和发展的最大瓶颈。综合来说,基于SiC衬底生长GaN薄膜并制备的射频HEMT器件拥有最优的综合性能并为产业界所广泛接受,并应用于手机5G射频前端等需要良好高频性能的射频应用场景当中,此种方法解决的GaN材料的晶格、电性、散热等多方面问题,但由于现有技术中的SiC晶圆的制造成本高,使得实际生产中并不能够大规模的使用这种SiC衬底来制备GaN薄膜的方法,而且由于现有技术中的SiC晶圆的制备成本高,进而使得基于其的射频HEMT器件成本高。
发明内容
本发明要解决的是现有技术中碳化硅晶圆制备成本高的技术问题。
为解决上述技术问题,本申请公开了一种半导体衬底的制备方法,其包括以下步骤:
提供一碳化硅晶圆,该碳化硅晶圆为重掺杂晶圆;
在该碳化硅晶圆的第一表面上形成二氧化硅保护层;
从该第一表面对该碳化硅晶圆进行离子注入,得到第一衬底;
去除该第一衬底上的二氧化硅保护层,得到第二衬底;
对该第二衬底进行退火处理,得到该半导体衬底。
可选地,该碳化硅晶圆的硅面晶向为沿[0001]轴或者沿[0001]轴偏4度。
可选地,该碳化硅晶圆包括第二表面;
该第二表面为与该第一表面相对的面;
该在该碳化硅晶圆的第一表面上形成二氧化硅保护层之后,还包括:
在该第二表面上形成二氧化硅保护层;
从该第二表面对该第一衬底进行离子注入,得到第三衬底;
去除该第三衬底上的二氧化硅保护层,得到该第二衬底。
可选地,该离子注入的次数为1至5次;
每次进行离子注入的能量范围为20千电子伏特至2兆电子伏特;
每次进行离子注入的离子为氢、氦、硼、氮、铝或者钒中的至少一种;
每次进行离子注入的剂量为1×1014个/平米厘米至5×1016个/平米厘米。
可选地,该退火处理的气氛为氮气、氩气和真空中的至少一种;
该离子注入的离子为氢、氦和氮中的至少一种,该退火处理的温度为900至1150摄氏度,该退火处理的时间为2至12小时;
或,
该离子注入的离子为硼、铝和钒中的至少一种,该退火处理的温度为1050至1600摄氏度,该退火处理的时间为2至12小时。
可选地,该离子注入的注入温度为常温至400℃之间;
该离子注入的注入方向为偏第一方向3至7°的方向,该第一方向为垂直于该碳化硅晶圆表面的方向。
可选地,该去除该第一衬底上的二氧化硅保护层的方式为湿法腐蚀、电感耦合反应离子干法刻蚀、反应离子干法刻蚀、离子束干法刻蚀中的至少一种。
可选地,该去除该第一衬底上的二氧化硅保护层的方式为湿法腐蚀;
该湿法腐蚀的溶液为氟化氢和缓冲氧化物刻蚀液中的至少一种。
可选地,该去除该第一衬底上的二氧化硅保护层,得到第二衬底之后,还包括:
在该第二衬底的表面形成碳层;
该退火处理的温度大于1200摄氏度;
该形成碳层的方式为光刻胶碳化法或者磁控溅射法;
该碳层的厚度为20纳米至100纳米。
可选地,该对该第二衬底进行退火处理之后,包括:
去除该碳层;
该去除该碳层的方法为浓硫酸-双氧水湿法腐蚀和氧气气氛反应离子干法刻蚀中的至少一种。
采用上述技术方案,本申请提供的半导体衬底具有如下有益效果:
本申请公开了一种半导体衬底的制备方法,其包括以下步骤:提供一碳化硅晶圆,该碳化硅晶圆为重掺杂晶圆;在该碳化硅晶圆的第一表面上形成二氧化硅保护层;从该第一表面对该碳化硅晶圆进行离子注入,得到第一衬底;去除该第一衬底上的二氧化硅保护层,得到第二衬底;对该第二衬底进行退火处理,得到该半导体衬底。如此情况下,能够有效降低制备上述半导体衬底的成本,进而降低该半导体衬底的成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请一种可选地实施方式中半导体衬底的流程图;
图2为本申请碳化硅晶圆的结构示意图;
图3为本申请可选地形成二氧化硅保护层后结构的结构示意图;
图4为本申请可选地第一衬底的结构示意图;
图5为本申请可选地第二衬底的结构示意图;
图6为本申请可选地第三衬底的结构示意图。
以下对附图作补充说明:
1-碳化硅晶圆;2-二氧化硅保护层;3-碳化硅层;4-第一缺陷层;5-第二缺陷层。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中,需要理解的是,术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且,术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
如图1所示,图1为本申请一种可选地实施方式中半导体衬底的流程图。本申请公开了一种半导体衬底的制备方法,其包括以下步骤:
S101:如图2所示,图2为本申请碳化硅晶圆的结构示意图。提供一碳化硅晶圆1,该碳化硅晶圆1为重掺杂晶圆。
在一种可选地实施方式中,该碳化硅晶圆1的硅面晶向为沿[0001]轴或者沿[0001]轴偏4度。
S102:在该碳化硅晶圆1的第一表面上形成二氧化硅保护层2。
在一种可选的实施方式中,该碳化硅晶圆1还包括第二表面,该第二表面为与第一表面相对的面,可选地,该第一表面为硅表面,该第二表面为碳表面,步骤S102之后,还包括:在第二表面上形成二氧化硅保护层2,得到如图3所示的结构,图3为本申请可选地形成二氧化硅保护层后结构的结构示意图。
S103:如图4所示,图4为本申请可选地第一衬底的结构示意图。从该第一表面对该碳化硅晶圆1进行离子注入,得到第一衬底。
可选的,从图4可以看出,该第一衬底包括第一缺陷层4、碳化硅层3、二氧化硅保护层2,该碳化硅层3的顶部设于该第一缺陷层4,该第一缺陷层4的顶部设有该二氧化硅保护层2,该碳化硅层3的底部还设有该二氧化硅保护层2,当然根据需要,如果只对该碳化硅晶圆1进行单面离子注入,则只需要注入的一面具有该二氧化硅保护层2即可,该第一缺陷层4时通过对碳化硅晶圆1的第一表面进行离子注入形成的,该第一缺陷层4为补偿掺杂钝化层。
在一种可选地实施方式中,步骤S103之后,还包括:从该第二表面对该第一衬底进行离子注入,得到如图5所示的第三衬底,图5为本申请可选地第二衬底的结构示意图。
可选的,该第三衬底包括第二缺陷层5,该第二缺陷层5是通过对第一衬底的第二表面进行离子注入形成的。
需要说明的是,上述从第一表面或者第二表面进行离子注入的面均为形成有二氧化硅保护层2的面。上述对碳化硅晶圆的第一表面和第二表面均进行离子注入得到的衬底用于高功率器件应用场景,用于减小绝缘层较薄造成的电容较小,用于解决由于绝缘层较薄导致剩余导电碳化硅衬底与器件部分形成符合电场区域影响器件性能的问题。
S104:去除该第一衬底上的二氧化硅保护层2,得到第二衬底。
在一种可选地实施方式中,步骤S104包括:去除该第三衬底上的二氧化硅保护层2,得到如图6所示的第二衬底,图6为本申请可选地第三衬底的结构示意图。
S105:对该第二衬底进行退火处理,得到该半导体衬底。
在本实施例中,通过对第二衬底进行退火处理,从而达到恢复碳化硅晶圆1晶格的目的。
在一种可选地实施方式中,该离子注入的次数为1至5次;
每次进行离子注入的能量范围为20千电子伏特至2兆电子伏特;
每次进行离子注入的离子为氢、氦、硼、氮、铝或者钒中的至少一种;
每次进行离子注入的剂量为1×1014个/平米厘米至5×1016个/平米厘米。
在一种可选地实施方式中,该退火处理的气氛为氮气、氩气和真空中的至少一种;
该离子注入的离子为氢、氦和氮中的至少一种,该退火处理的温度为900至1150摄氏度,该退火处理的时间为2至12小时;或,该离子注入的离子为硼、铝和钒中的至少一种,该退火处理的温度为1050至1600摄氏度,该退火处理的时间为2至12小时。
在一种可选地实施方式中,该离子注入的注入温度为常温至400℃之间;该离子注入的注入方向为偏第一方向3至7°的方向,该第一方向为垂直于该碳化硅晶圆1的表面的方向。
在一种可选地实施方式中,该去除该第一衬底上的二氧化硅保护层2的方式为湿法腐蚀、电感耦合反应离子(ICP-RIE)干法刻蚀、反应离子(RIE)干法刻蚀、离子束干法刻蚀中的至少一种。
在一种可选地实施方式中,该去除该第一衬底上的二氧化硅保护层2的方式为湿法腐蚀;该湿法腐蚀的溶液为氟化氢和缓冲氧化物刻蚀液中的至少一种。
在一种可选地实施方式中,采用热氧化法形成该二氧化硅保护层2,在步骤S105之后,还包括:对第一表面进行化学机械抛光处理,抛光去除量为20纳米至50纳米。
在一种可选地实施方式中,步骤S104之后,还包括:在该第二衬底的表面形成碳层;该退火处理的温度大于1200摄氏度;该形成碳层的方式为光刻胶碳化法或者磁控溅射法;该碳层的厚度为20纳米至100纳米。
在一种可选地实施方式中,步骤S105中对该第二衬底进行退火处理之后,包括:去除该碳层;该去除该碳层的方法为浓硫酸-双氧水湿法腐蚀和氧气气氛反应离子干法刻蚀中的至少一种。
为了更好地、详细地描述本申请技术方案的有益效果,将以一个具体实施例进行说明:
1)提供一重掺杂碳化硅晶圆1,该重掺杂碳化硅晶圆1包括相对的第一表面和第二表面,该第一表面为硅面,该第一表面的晶向为[0001],第二表面为碳面,利用等离子体增强化学的气相沉积法于该第一表面和第二表面分别沉积50纳米厚的二氧化硅保护层2,如图3所示。
2)从该第一表面对该碳化硅晶圆1进行四次氢离子注入,形成富氢层,得到第一衬底,四次离子注入过程中依次注入的能量为50千电子伏特、250千电子伏特、550千电子伏特和800千电子伏特,四次离子注入过程中依次注入的剂量为2×1015个/平方厘米、5.5×1015个/平方厘米、6.8×1015个/平方厘米和1×1016个/平方厘米,该离子注入温度为常温,离子注入的方向为沿垂直于碳化硅晶圆表面偏7度的方向。
3)从该碳面对该碳化硅晶圆1进行四次氢离子注入,该四次氢离子注入的条件参数与上述从硅面注入的相同,得到第三衬底。
4)利用缓冲氧化物刻蚀液湿法腐蚀去除沉积的二氧化硅保护层2,得到第二衬底。
5)再对第二衬底进行退火处理,恢复注入损伤,退火温度为1100摄氏度,退火时间10小时,退火气氛为氮气,退火处理后即可得到所需的半导体衬底。
以上所述仅为本申请可选实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (9)

1.一种半导体衬底的制备方法,其特征在于,包括以下步骤:
提供一碳化硅晶圆,所述碳化硅晶圆为重掺杂晶圆;
在所述碳化硅晶圆的第一表面上形成二氧化硅保护层;
在所述碳化硅晶圆的第二表面上形成二氧化硅保护层,所述第二表面为与所述第一表面相对的面;
从所述第一表面对所述碳化硅晶圆进行至少一次的氢离子注入,得到第一衬底;
从所述第二表面对所述第一衬底进行至少一次的氢离子注入,得到第三衬底;
每次氢离子注入的剂量为1×1014个/平米厘米至5×1016个/平米厘米;
去除所述第三衬底上的二氧化硅保护层,得到第二衬底;
对所述第二衬底进行温度为900-1150摄氏度的退火处理,得到所述半导体衬底。
2.根据权利要求1所述的半导体衬底的制备方法,其特征在于,所述碳化硅晶圆的硅面晶向为沿[0001]轴或者沿[0001]轴偏4度。
3.根据权利要求1所述的半导体衬底的制备方法,其特征在于,所述离子注入的次数为1至5次;
每次进行离子注入的能量范围为20千电子伏特至2兆电子伏特。
4.根据权利要求3所述的半导体衬底的制备方法,其特征在于,所述退火处理的气氛为氮气、氩气和真空中的至少一种;
所述退火处理的时间为2至12小时。
5.根据权利要求1所述的半导体衬底的制备方法,其特征在于,所述离子注入的注入温度为常温至400℃之间;
所述离子注入的注入方向为偏第一方向3至7°的方向,所述第一方向为垂直于所述碳化硅晶圆表面的方向。
6.根据权利要求1所述的半导体衬底的制备方法,其特征在于,所述去除所述第一衬底上的二氧化硅保护层的方式为湿法腐蚀、电感耦合反应离子干法刻蚀、反应离子干法刻蚀、离子束干法刻蚀中的至少一种。
7.根据权利要求6所述的半导体衬底的制备方法,其特征在于,所述去除所述第一衬底上的二氧化硅保护层的方式为湿法腐蚀;
所述湿法腐蚀的溶液为氟化氢和缓冲氧化物刻蚀液中的至少一种。
8.根据权利要求1所述的半导体衬底的制备方法,其特征在于,所述去除所述第一衬底上的二氧化硅保护层,得到第二衬底之后,还包括:
在所述第二衬底的表面形成碳层;所述退火处理的温度大于1200摄氏度;
所述形成碳层的方式为光刻胶碳化法或者磁控溅射法;所述碳层的厚度为20纳米至100纳米。
9.根据权利要求8所述的半导体衬底的制备方法,其特征在于,所述对所述第二衬底进行退火处理之后,包括:
去除所述碳层;
所述去除所述碳层的方法为浓硫酸-双氧水湿法腐蚀和氧气气氛反应离子干法刻蚀中的至少一种。
CN202110034385.3A 2021-01-11 2021-01-11 一种半导体衬底的制备方法 Active CN112864006B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110034385.3A CN112864006B (zh) 2021-01-11 2021-01-11 一种半导体衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110034385.3A CN112864006B (zh) 2021-01-11 2021-01-11 一种半导体衬底的制备方法

Publications (2)

Publication Number Publication Date
CN112864006A CN112864006A (zh) 2021-05-28
CN112864006B true CN112864006B (zh) 2022-11-08

Family

ID=76002656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110034385.3A Active CN112864006B (zh) 2021-01-11 2021-01-11 一种半导体衬底的制备方法

Country Status (1)

Country Link
CN (1) CN112864006B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113904645B (zh) * 2021-10-26 2023-07-25 中国科学院上海微系统与信息技术研究所 一种氮化铝/碳化硅复合声波谐振器的制备方法及谐振器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214107B1 (en) * 1996-04-18 2001-04-10 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a SiC device
CN102810465A (zh) * 2011-06-02 2012-12-05 中国科学院微电子研究所 一种在SiC材料上生长SiO2钝化层的方法
JP2013107788A (ja) * 2011-11-18 2013-06-06 Central Research Institute Of Electric Power Industry 炭化珪素ウェハの製造方法、炭化珪素ウェハ及び炭化珪素半導体素子並びに電力変換装置
CN107723797A (zh) * 2016-08-11 2018-02-23 北大方正集团有限公司 碳化硅晶圆片的制备方法和碳化硅晶圆片
CN109979829A (zh) * 2017-12-27 2019-07-05 无锡华润微电子有限公司 碳化硅激活退火方法
JP2019208077A (ja) * 2019-09-03 2019-12-05 ローム株式会社 SiCエピタキシャルウェハおよび半導体装置
CN110739207A (zh) * 2019-10-25 2020-01-31 北京华进创威电子有限公司 一种在导电SiC衬底上生长GaN外延材料的方法及器件
CN111564533A (zh) * 2020-04-07 2020-08-21 中国科学院上海微系统与信息技术研究所 一种1550nm波段单光子源的制备方法及单光子源和光学器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010110123A1 (ja) * 2009-03-26 2010-09-30 キヤノンアネルバ株式会社 基板処理方法および結晶性炭化ケイ素(SiC)基板の製造方法
CN107154378B (zh) * 2016-03-03 2020-11-20 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法
CN111880124B (zh) * 2020-07-10 2021-11-19 中国科学院上海微系统与信息技术研究所 一种高频可调节磁场探测器的制备方法
CN112635323B (zh) * 2020-12-15 2021-12-28 中国科学院上海微系统与信息技术研究所 一种SiC基异质集成氮化镓薄膜与HEMT器件的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214107B1 (en) * 1996-04-18 2001-04-10 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a SiC device
CN102810465A (zh) * 2011-06-02 2012-12-05 中国科学院微电子研究所 一种在SiC材料上生长SiO2钝化层的方法
JP2013107788A (ja) * 2011-11-18 2013-06-06 Central Research Institute Of Electric Power Industry 炭化珪素ウェハの製造方法、炭化珪素ウェハ及び炭化珪素半導体素子並びに電力変換装置
CN107723797A (zh) * 2016-08-11 2018-02-23 北大方正集团有限公司 碳化硅晶圆片的制备方法和碳化硅晶圆片
CN109979829A (zh) * 2017-12-27 2019-07-05 无锡华润微电子有限公司 碳化硅激活退火方法
JP2019208077A (ja) * 2019-09-03 2019-12-05 ローム株式会社 SiCエピタキシャルウェハおよび半導体装置
CN110739207A (zh) * 2019-10-25 2020-01-31 北京华进创威电子有限公司 一种在导电SiC衬底上生长GaN外延材料的方法及器件
CN111564533A (zh) * 2020-04-07 2020-08-21 中国科学院上海微系统与信息技术研究所 一种1550nm波段单光子源的制备方法及单光子源和光学器件

Also Published As

Publication number Publication date
CN112864006A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
US20190109208A1 (en) Enhancement-mode gan-based hemt device on si substrate and manufacturing method thereof
JPH0831419B2 (ja) 単結晶珪素基板上への化合物半導体単結晶の作製方法
EP3767667A1 (en) Semiconductor material having tunable permittivity and tunable thermal conductivity
KR20100055187A (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP7433370B2 (ja) 複合基板及びその作製方法、半導体デバイス、並びに電子機器
CN111564756B (zh) 一种硅基无磷激光器及其制备方法
CN110211880B (zh) 金刚石基氮化镓hemt结构制造方法
CN112864006B (zh) 一种半导体衬底的制备方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN116759457A (zh) 一种氧化镓异相集成垂直晶体管器件及其制备方法、应用
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
CN110079859A (zh) 一种SiC基GaN外延片的剥离方法
CN111584627A (zh) 一种近似同质外延hemt器件结构及其制备方法
CN112635323B (zh) 一种SiC基异质集成氮化镓薄膜与HEMT器件的制备方法
CN116190215A (zh) 一种金刚石半导体器件的制备方法
JP5532248B2 (ja) ダイヤモンド電子素子及びその製造方法
KR20190087861A (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
CN114823303A (zh) 半导体器件及其制备方法
CN114525589A (zh) 利用离子注入释放单晶氮化铝应力的方法
JP5540296B2 (ja) ダイヤモンド電子素子及びその製造方法
CN113838817A (zh) 一种金刚石基氮化镓异质结二极管器件的制备方法
Feng et al. SiC based Si/SiC heterojunction and its rectifying characteristics
WO2012050157A1 (ja) ダイヤモンド電子素子及びその製造方法
CN110739207A (zh) 一种在导电SiC衬底上生长GaN外延材料的方法及器件
CN219716879U (zh) 一种复合半导体衬底结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant