JP5532248B2 - ダイヤモンド電子素子及びその製造方法 - Google Patents
ダイヤモンド電子素子及びその製造方法 Download PDFInfo
- Publication number
- JP5532248B2 JP5532248B2 JP2010230120A JP2010230120A JP5532248B2 JP 5532248 B2 JP5532248 B2 JP 5532248B2 JP 2010230120 A JP2010230120 A JP 2010230120A JP 2010230120 A JP2010230120 A JP 2010230120A JP 5532248 B2 JP5532248 B2 JP 5532248B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- layer
- electronic device
- single crystal
- drift layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
本発明の実施例1のダイヤモンド電子素子について図2〜5を参照して以下説明する。図2は、本実施例のダイヤモンド電子素子の積層構造と欠陥の様子を示す図であり、図3は製造工程を示す図である。図3を参照して、本実施例のダイヤモンド電子素子の製造工程について説明する。
オフ角・オフ方向制御された、低表面欠陥密度の3×3mm高品質半絶縁性単結晶ダイヤモンド(001)Ib基板を100μmの厚さに調整した。ここで、基板のオフ角制御は、<110>方向に、<001>ベクトルが表面の法線ベクトルに対して2.5°のオフ角度を持っている。また、転位密度は104/cm2程度で、XRD(004)ロッキングカーブの半値幅は7arcsec以下である。
基板にCVD法によってp−ドリフト層2をエピタキシャル成長させる(図3(a)参照)。ドリフト層のエピタキシャル成長は、2.45GHzマイクロ波を用いたCVDにて行い、120Torr、3900Wの環境で行った。H2流量384sccmに対してCH4流量は16sccmで、総流量を400sccmとした。合成時間は10時間で25μmの膜厚である。チャンバ内環境からのホウ素取り込みにより、膜中のホウ素濃度は1016/cm3程度であった。
次に、マイクロ波プラズマCVD法によりp+コンタクト層3をエピタキシャル成長させる(図3(b)参照)。H2流量390sccmに対して、CH4流量4sccm、トリメチルボロン(TMB)(水素1%希釈)6sccmであり、プラズマ出力を1500Wとした。ここで、p+コンタクト層は、30μmの厚さで、2×1020/cm3のホウ素濃度である。
次に、混酸処理(硝酸20ccと硫酸20cc)を行い、CVD処理時に付着する非ダイヤモンド成分の除去と表面の酸素化による高抵抗化を行った。
次の手順で、裏面の基板側にフォトリソグラフィー手法を用いてマスクを形成し、エッチング法によりp−ドリフト層を選択的に露出させた(図3(c)参照)。まず、テトラエトキシシラン(TEOS)/CVD法によりSiO2を0.8μmの厚さで基板全面に形成する。次に、フォトリソグラフィー法によりレジストを開口する。開口部は500μmの角丸構造であり、750μmピッチで格子状に配列されたが、この領域は最終的にショットキー電極領域となり、必要となる素子電流に応じて設計する。レジストには3μm厚のクラリアント社製AZ5214Eを用いた。続いてICP法(容量結合型プラズマによる反応性イオンエッチング)により、CF4ガスを用い、レジスト開口部のSiO2を選択的にエッチングして、高品質半絶縁性単結晶ダイヤモンド(001)Ib基板表面を露出させる。プラズマ条件は、200Wのプラズマ出力で20Wのバイアスを印加して、CF4ガス20sccmで2Paの圧力で行った。マスクに用いたレジストは、アセトン処理とO2プラズマアッシングにより除去する。続いて、選択形成されたSiO2をマスクとして開口部のダイヤモンドをエッチングした。エッチングは同じくICP法を用い、O2ガスプラズマによって行った。プラズマ条件は、700Wのプラズマ出力で、250Wのバイアスを印加して、O2ガス100sccmで2Paの圧力で行った。エッチング処理はドリフト層が露出するまで行い、エッチングの都度表裏で電流特性を評価してドリフト層の露出を確認した。
続いて、素子用ダイヤモンド基板を混酸洗浄し酸素終端化を行うとともに非ダイヤモンド成分を除去する。
次にp+コンタクト層へTi/Pt/Auのオーミック電極4を形成し、420℃でAr雰囲気1時間のアニール処理を行って低接触抵抗化する(図3(d)参照)。p−ドリフト層側に300μmの角丸型で厚さ100nmのRuショットキー電極5を形成し、ショットキーバリアダイオード素子とした(図3(d)参照)。
本発明の実施例2のダイヤモンド電子素子の積層構造について、図6を参照して以下詳しく説明する。
2 p−層
3 p+層
4 オーミック電極
5 ショットキー電極
11、21 構造保持層
12、23 p−ダイヤモンド層
13、24 p+ダイヤモンド層
14、26 アノード(オーミック)電極
15 カソード(ショットキー)電極
22 n+ダイヤモンド層
23 p−ダイヤモンド層
25 オーミック金属
31 半絶縁性基板
32、42 p+コンタクト層
33、43 p−ドリフト層
34、44 オーミック電極
35、45 ショットキー電極
Claims (10)
- 半絶縁性単結晶ダイヤモンドを備える構造保持材、p − ダイヤモンド層からなるドリフト層、p + ダイヤモンド層からなるコンタクト層の順に積層された積層構造を有し、
前記p + ダイヤモンド層は前記p − ダイヤモンド層上にエピタキシャル成長した層であり、
前記構造保持材に設けた開口部の前記ドリフト層にカソード電極が設けられ、前記コンタクト層にアノード電極が設けられ、
前記ドリフト層中の欠陥密度が10 3 個/cm 2 以下であることを特徴とするダイヤモンド電子素子。 - 前記ドリフト層は、ホウ素濃度が1015/cm3以上1017/cm3以下のp−ダイヤモンド層であり、前記コンタクト層は、ホウ素濃度が1019/cm3以上1022/cm3以下のp+ダイヤモンド層であることを特徴とする請求項1記載のダイヤモンド電子素子。
- 前記カソード電極は、n+ダイヤモンド層とオーミック金属の積層構造からなることを特徴とする請求項1又は2記載のダイヤモンド電子素子。
- 前記ドリフト層が厚さ1μm以上50μm以下であり、前記コンタクト層が厚さ1μm以上100μm以下であり、さらに前記積層構造の曲率半径が5m以上500m以下であることを特徴とする請求項1乃至3のいずれか1項記載のダイヤモンド電子素子。
- 前記半絶縁性単結晶ダイヤモンドは、転位密度が0個/cm3以上103個/cm3以下であり、表面および裏面の凹凸がRa<1nmであることを特徴とする請求項1乃至4のいずれか1項記載のダイヤモンド電子素子。
- 前記半絶縁性単結晶ダイヤモンドは、窒素入り単結晶ダイヤモンドであることを特徴とする請求項1乃至5のいずれか1項記載のダイヤモンド電子素子。
- 前記ドリフト層は、前記半絶縁性単結晶ダイヤモンド上にCVD合成により形成されたことを特徴とする請求項1乃至6のいずれか1項記載のダイヤモンド電子素子。
- 前記ダイヤモンド電子素子が、ショットキーダイオード、pn接合ダイオード又はpin接合ダイオードであることを特徴とする前記請求項1乃至7のいずれか1項記載のダイヤモンド電子素子。
- ダイヤモンド電子素子の製造方法であって、
半絶縁性単結晶ダイヤモンド基板の一方の面に、ダイヤモンド半導体からなるドリフト層を成膜し、該ドリフト層の上にダイヤモンド半導体からなるコンタクト層を成膜する工程と、
前記半絶縁性単結晶ダイヤモンド基板の他方の面に開口部をエッチングにより形成して、半絶縁性単結晶ダイヤモンド基板を構造保持材として前記ドリフト層の一部が露出した露出部を形成する工程と、
前記露出部にカソード電極を設け、前記コンタクト層にアノード電極を設ける工程と、
を備えることを特徴とするダイヤモンド電子素子の製造方法。 - ダイヤモンド電子素子の製造方法であって、
半絶縁性単結晶ダイヤモンド基板の一方の面に、n+ダイヤモンド層を設けてダイヤモンド半導体からなるドリフト層を成膜し、該ドリフト層の上にダイヤモンド半導体からなるコンタクト層を成膜する工程と、
前記半絶縁性単結晶ダイヤモンド基板の他方の面に開口部をエッチングにより形成して、半絶縁性単結晶ダイヤモンド基板を構造保持材としてn+ダイヤモンド層の一部が露出した露出部を形成する工程と、
前記露出部にオーミック金属を設けてカソード電極を形成し、前記コンタクト層にアノード電極を設ける工程と、
を備えることを特徴とするダイヤモンド電子素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010230120A JP5532248B2 (ja) | 2010-10-13 | 2010-10-13 | ダイヤモンド電子素子及びその製造方法 |
PCT/JP2011/073517 WO2012050157A1 (ja) | 2010-10-13 | 2011-10-13 | ダイヤモンド電子素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010230120A JP5532248B2 (ja) | 2010-10-13 | 2010-10-13 | ダイヤモンド電子素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012084702A JP2012084702A (ja) | 2012-04-26 |
JP5532248B2 true JP5532248B2 (ja) | 2014-06-25 |
Family
ID=46243276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010230120A Expired - Fee Related JP5532248B2 (ja) | 2010-10-13 | 2010-10-13 | ダイヤモンド電子素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5532248B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6636239B2 (ja) * | 2014-08-29 | 2020-01-29 | 国立大学法人電気通信大学 | 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス |
CN104617159A (zh) * | 2015-01-17 | 2015-05-13 | 王宏兴 | 一种金刚石肖特基二极管及其制作方法 |
CN110517804B (zh) * | 2019-09-20 | 2024-06-14 | 西安交通大学 | 一种单晶金刚石n-i-p结核动力电池及其制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302172A (ja) * | 1991-03-29 | 1992-10-26 | Kobe Steel Ltd | ダイヤモンドショットキーダイオード |
JP3249967B2 (ja) * | 1992-05-15 | 2002-01-28 | 学校法人東海大学 | ダイヤモンド半導体デバイスの製造方法 |
US5362975A (en) * | 1992-09-02 | 1994-11-08 | Kobe Steel Usa | Diamond-based chemical sensors |
JP2002220299A (ja) * | 2001-01-19 | 2002-08-09 | Hoya Corp | 単結晶SiC及びその製造方法、SiC半導体装置並びにSiC複合材料 |
JP4557507B2 (ja) * | 2002-06-13 | 2010-10-06 | パナソニック株式会社 | 半導体デバイス及びその製造方法 |
JP2007129166A (ja) * | 2005-11-07 | 2007-05-24 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5099486B2 (ja) * | 2007-08-23 | 2012-12-19 | 独立行政法人産業技術総合研究所 | 高出力ダイヤモンド半導体素子 |
JP2009200343A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | ダイヤモンド電子素子 |
-
2010
- 2010-10-13 JP JP2010230120A patent/JP5532248B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012084702A (ja) | 2012-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108292686B (zh) | 碳化硅外延基板及碳化硅半导体装置 | |
US8203150B2 (en) | Silicon carbide semiconductor substrate and method of manufacturing the same | |
JP4939777B2 (ja) | 低オフアクシスSiCウエハ上のSiCのホモエピタキシャル成長 | |
US20090085044A1 (en) | Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof | |
US10522667B2 (en) | Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same | |
WO2011126145A1 (ja) | エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板 | |
US20110006310A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
WO2015056714A1 (ja) | n型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス | |
KR20120023710A (ko) | 반도체 장치 | |
JP2016063190A (ja) | 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
WO2018150861A1 (ja) | 炭化ケイ素積層基板およびその製造方法 | |
JP2010056285A (ja) | 炭化珪素半導体装置の製造方法 | |
WO2007032214A1 (ja) | 炭化珪素半導体素子の製造方法 | |
JP2014192163A (ja) | SiCエピタキシャルウエハの製造方法 | |
JP5999687B2 (ja) | SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子 | |
JP6482732B2 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
JP5545310B2 (ja) | 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置 | |
JP5532248B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
JP2019067982A (ja) | 炭化珪素半導体装置 | |
CN114334651A (zh) | 一种基于超薄氮化镓自支撑衬底的hemt制备方法 | |
JP2007246350A (ja) | SiC基板の製造方法及びSiC基板並びに半導体装置 | |
JP4613682B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2012050157A1 (ja) | ダイヤモンド電子素子及びその製造方法 | |
CN111584627A (zh) | 一种近似同质外延hemt器件结构及其制备方法 | |
JP5540296B2 (ja) | ダイヤモンド電子素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140408 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5532248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |