JP5545310B2 - 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置 - Google Patents

Description

この発明は、電力用半導体装置などに適用される炭化珪素エピタキシャルウエハ、および、炭化珪素半導体装置に関する。

炭化珪素（ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きく、また絶縁破壊電界強度、飽和電子速度および熱伝導度などの物性値が優れており、半導体パワーデバイス材料として優れた性質を有する。特に、この炭化珪素を用いたパワーデバイス（電力用半導体装置）では電力損失の大幅な低減・小型化等が可能となり、電源電力変換時の省エネルギー化が実現できるため、電気自動車の高性能化、太陽電池システム等の高機能化等、低炭素社会実現の上で、キーデバイスとなる可能性を有している。

炭化珪素半導体装置を製造するためには、炭化珪素バルク基板上に半導体装置の活性領域となる不純物濃度および膜厚が高精度に制御された層をＣＶＤ法（熱化学気相堆積法）などによりエピタキシャル成長する。炭化珪素バルク基板上へ炭化珪素エピタキシャル成長層を形成したウエハを、以下、炭化珪素エピタキシャルウエハと称する。

炭化珪素半導体装置は、炭化珪素エピタキシャルウエハに対して様々な加工を施して作製されるが、炭化珪素バルク基板および炭化珪素エピタキシャル成長層の成長時の不具合に起因する炭化珪素エピタキシャルウエハの欠陥があると、炭化珪素半導体装置に局所的に高電圧を保持できない箇所ができリーク電流が発生する。炭化珪素半導体装置の中にリーク電流が発生するとその半導体装置は不良品になる可能性が高いので、このような高電圧を保持できない箇所の密度が増加すると、炭化珪素半導体装置の製造時の良品率が低下する。良品率を低下させる欠陥は、第一義的にはエピタキシャルウエハの結晶学的な均一性の欠如、たとえば、結晶における原子配列の周期性が結晶成長方向に沿って局所的に不完全になることによる欠陥である。このような欠陥には、その表面形状から、キャロット欠陥、三角欠陥等と呼称される電流リーク欠陥が知られている。

また、炭化珪素結晶には、ＳｉとＣが１：１と同じ化学量論比的組成で、結晶格子が六方最密充填構造であってもｃ軸に沿った原子配列の周期性が異なる結晶型（ポリタイプ）があり、その周期性によって物性が規定される。現在デバイス応用の観点から最も注目を集めているのは、４Ｈ型と呼ばれるタイプである。同じ結晶型をエピタキシャル成長させるために、炭化珪素バルク基板の表面は、結晶のある面方位から傾斜させた面に設定され、（０００１）面からたとえば＜１１−２０＞方向に８°または４°傾斜させた表面を持つように加工される。

このような炭化珪素バルク基板や炭化エピタキシャル成長層の電流リーク欠陥などの結晶欠陥を低減させる方法がいくつか知られている。

例えば、特許文献１には、バッファー層に転位を曲げ開放するためのスリットを設けることにより、エピタキシャル層の転位を低減する方法が記載されている。スリットは、炭化珪素基板上に溝を掘りその溝中に成長抑止層を設けることまたは炭化珪素基板に広い溝を設けることなどによって形成していた。
また、非特許文献１には、炭化珪素の結晶において不純物濃度に依存して結晶の格子定数が変動することが記載されている。さらに、非特許文献２には、炭化珪素結晶のｎ型不純物濃度と熱膨張率との間に相関があることが記載されている。

特開２００５−１２９６２９号公報

Ｈ．Ｊａｃｏｂｓｏｎ他， "Ｄｏｐｉｎｇ−ｉｎｄｕｃｅｄ ｓｔｒａｉｎ ｉｎ Ｎ−ｄｏｐｅｄ ４Ｈ−ＳｉＣ ｃｒｙｓｔａｌｓ，" Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ８２（２００３），ｐｐ３６８９−３６９１ M．Ｓｔｏｃｋｍｅｉｅｒ他， "Ｏｎ ｔｈｅ ｌａｔｔｉｃｅ ｐａｒａｍｅｔｅｒｓ ｏｆ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ，" Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ．Ｐｈｙｓ． １０５，０３３５１１（２００９）

しかしながら、特許文献１に記載された発明によれば、素子領域に使用しない広い幅の溝を設けたり、また、エピタキシャル層とは異なる成長抑止層を縦横に別の方法で形成したりする必要があり、工程を簡略化したままでエピタキシャル膜の転位等の欠陥を低減させることが困難であった。

この発明は、上記のような問題を解決するためになされたもので、工程を簡略化したままで有効にエピタキシャル膜の転位等の電流リーク欠陥を低減させた炭化珪素エピタキシャルウエハの製造方法を提供することを目的とする。

本発明の炭化珪素エピタキシャルウエハの製造方法は、高濃度の窒素が添加され、（０００１）面から所定の方向に傾斜した面を表面に有し、前記所定の方向から垂直な方向にのみに間隔Ｄで溝が形成された４Ｈ型の炭化珪素半導体基板を用意する工程と、
前記炭化珪素半導体基板上に低濃度の窒素が添加された厚さＴの炭化珪素のエピタキシャル成長層を形成する工程とを備え、前記Ｄと前記Ｔが、Ｄ×Ｔ≦６×１０^４μｍ^２の関係を満たすものである。
また、本発明の炭化珪素エピタキシャルウエハおよび炭化珪素半導体装置は、高濃度の窒素が添加され、所定の方向に平行方向のみに間隔Ｄで溝が形成された（０００１）面から傾斜した面を表面に有する４Ｈ型炭化珪素半導体基板と、前記炭化珪素半導体基板上に形成された、低濃度の窒素が添加された厚さＴの炭化珪素のエピタキシャル成長層とを備え、前記Ｄと前記Ｔが、Ｄ×Ｔ≦６×１０^４μｍ^２の関係を満たすものである。

本発明の炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハによれば、（０００１）面から所定の方向に傾斜した面を表面に有し、前記所定の方向から垂直な方向に平行な方向な方向に溝を形成することにより、有効にエピタキシャル成長層の電流リーク欠陥を低減できる。また、本発明の炭化珪素半導体装置によれば、高い良品率で炭化珪素半導体装置を得ることができる。

この発明の実施の形態１に係る炭化珪素エピタキシャルウエハを製造するために使用するエピタキシャル用炭化珪素半導体基板を示す上面図である。 この発明の実施の形態１に係る炭化珪素エピタキシャルウエハおよびエピタキシャル用炭化珪素半導体基板の断面図である。 高濃度窒素ドープ炭化珪素基板上に窒素ドープエピタキシャル成長層を形成したときの、電流リーク欠陥密度のエピタキシャル成長層不純物濃度依存性を示す図である。 この発明の実施の形態１に係る炭化珪素エピタキシャルウエハを製造するために使用するエピタキシャル用炭化珪素半導体基板上にエピタキシャル成長層をエピタキシャル成長させたときのエピタキシャル成長層の欠陥密度の溝間隔依存性を示す関係図である。 この発明の実施の形態１に係る炭化珪素エピタキシャルウエハを製造するために使用するエピタキシャル用炭化珪素半導体基板の製造工程を示す断面図である。 この発明の実施の形態１に係る炭化珪素半導体装置の一部を示す断面模式図である。 この発明の実施の形態１に係る炭化珪素半導体装置の一部を示す断面模式図である。 この発明の実施の形態２に係る炭化珪素半導体装置を示す平面図である。

実施の形態１．
図１は、この発明の実施の形態における炭化珪素エピタキシャルウエハを製造するために使用するエピタキシャル用炭化珪素半導体基板１１を上面から見た平面図である。図１において、表面が（０００１）面から＜１１−２０＞方向に４°傾斜した４Ｈ型炭化珪素のエピタキシャル用炭化珪素半導体基板１１の表面に、＜１−１００＞方向と平行な方向に複数の溝４０が形成されている。エピタキシャル用炭化珪素半導体基板１１には、＜１１−２０＞方向に平行に第１オリフラ４１が、また、＜１−１００＞方向と平行に第２オリフラ４２が形成されている。
エピタキシャル用炭化珪素半導体基板１１には、窒素が１×１０^１９ｃｍ^−３程度ドープされている。また、エピタキシャル成長層３０には、窒素がおおよそ１×１０^１５ｃｍ^−３ドープされている。

図２は、図１で説明したエピタキシャル用炭化珪素半導体基板１１の一部を拡大して断面方向から見た断面模式図であり、図２（ａ）は、エピタキシャル用炭化珪素半導体基板１１の断面図、図２（ｂ）は、エピタキシャル用炭化珪素半導体基板１１にエピタキシャル成長層３０を形成した後の炭化珪素エピタキシャルウエハの断面模式図である。
図２において、Ｄは＜１−１００＞方向に平行に形成された溝４０の間隔、Ｌは溝４０の深さ、Ｓは溝４０の幅である。また、Ｔはエピタキシャル成長層３０の厚さ、Ｔ２は溝４０の側面に形成されたエピタキシャル成長層３０の厚さである。全体としてエピタキシャル成長層３０は、＜０００１＞方向に成長する。

ここで、図３に、窒素が１×１０^１９ｃｍ^−３程度ドープされた（０００１）面から＜１１−２０＞方向に４°傾斜した表面を有する溝を形成していない３インチ径炭化珪素基板に、１〜２０×１０^１５ｃｍ^−３の窒素濃度のエピタキシャル成長層を形成したときの電流リーク欠陥密度を調べた結果を示す。
図３において、エピタキシャル成長層の窒素不純物濃度が低いほど、電流リーク欠陥密度が増加する傾向を示している。すなわち、炭化珪素基板の窒素濃度とエピタキシャル成長層の窒素濃度の差が増大するほど、電流リーク欠陥が高密度化する。なお、図３において、電流リーク欠陥密度は、基板端から３ｍｍ以内の領域を除いた領域を対象として求めた。

非特許文献１によれば、窒素のドープ量が減少するに従い炭化珪素の格子定数が増加する。このことから、炭化珪素基板の窒素濃度とエピタキシャル成長層の窒素濃度の差が大きいほど、両者の格子定数差に起因する応力が増大し、図３に示した結果のように、電流リーク欠陥密度が増大すると推察される。

このような格子定数差に起因する応力は、基板が６インチ径、８インチ径大型化するにしたがって増大し、これに応じて電流リーク欠陥も高密度化する可能性が高い。

再び非特許文献１によれば、１×１０^１５ｃｍ^−３の濃度にドープした炭化珪素エピタキシャル成長層と、窒素を１×１０^１９ｃｍ^−３の濃度にドープした４Ｈ型炭化珪素基板との格子定数の差は、０．０３％程度である。この格子定数差から考えると、それぞれ同一の原子数を並べた場合、２５ｍｍ幅では約２．５×１０^４個分、７６ｍｍ幅では約７．６×１０^４個分、１０．１ｍｍ幅では約１０．１×１０^４個分だけエピタキシャル成長層の方が炭化珪素基板より長くなることがわかる。このような格子定数差に起因する原子数差を低減するために、本発明では、基板の表面に溝を形成している。

また、表面が（０００１）面から＜１１−２０＞方向に傾斜した炭化珪素基板の表面にエピタキシャル成長層を形成するときに、エピタキシャル成長層は＜１１−２０＞方向にステップフロー成長する。エピタキシャル成長表面の電流リーク欠陥もステップフロー成長方向に沿って発生するため、溝４０を＜１１−２０＞方向と垂直な＜１−１００＞方向に平行に形成することによって、エピタキシャル成長層面内応力を溝端面に解放できる。したがって、溝４０は、少なくとも＜１−１００＞方向に平行な方向に形成すればよい。格子状の溝など、二方向以上に溝を形成すると、溝４０端面から発生する異物が良質なエピタキシャル成長層３０の形成の妨げになる場合があるので、溝４０は、＜１−１００＞方向に平行な方向にのみ形成することがより望ましい。

溝は、＜１−１００＞方向に平行に所定の間隔で形成する。
素子の製造歩留まりは、素子面積Ａと電流リーク欠陥密度Ｂを用いてｅｘｐ（−Ａ×Ｂ）として求められるが、例えばチップサイズ１ｃｍ角の素子で９０％以上の製造歩留まりを得るためには、電流リーク欠陥密度を０．１個／ｃｍ^２以下とする必要がある。図４に、窒素不純物濃度を１×１０^１９ｃｍ^−３として溝の間隔を２５ｍｍ、７６ｍｍ、１０１ｍｍとした３種類の炭化珪素バルク基板１０に窒素不純物濃度を１×１０^１５ｃｍ^−３とした５μｍ厚のエピタキシャル成長層３０を形成したときの電流リーク欠陥密度を測定した結果を示す。図４によれば、電流リーク欠陥密度は溝間隔Ｄに対して線形に減少している。この関係から、電流リーク欠陥密度を０．１個／ｃｍ^２以下にするために必要な溝間隔Ｄは、１２ｍｍと見積もられる。また、電流リーク欠陥が発生しないようにするためには、溝間隔Ｄを９ｍｍとすればよいことがわかる。

さらに、我々は、溝間隔Ｄを一定にしてエピタキシャル成長層３０の厚さを増大させることによって、電流リーク欠陥密度が増大する結果を得ている。この結果から、エピタキシャル成長層３０の厚さと溝間隔Ｄの積を一定値以下にすれば、電流リーク欠陥密度を０．１個／ｃｍ以下、あるいは、限りなく０に近い値にすることができると推定できる。

炭化珪素バルク基板１０の窒素不純物濃度が１×１０^１９ｃｍ^−３であり、エピタキシャル成長層３０の窒素不純物濃度が１×１０^１５ｃｍ^−３であるとき、エピタキシャル成長層３０の厚さが５μｍの場合、溝間隔Ｄを１２ｍｍ以下にすれば電流リーク欠陥密度を０．１個／ｃｍ^２以下にすることができるので、この結果から、エピタキシャル成長層３０の厚さがＴであれば溝間隔をＤとして、Ｔ×Ｄ≦６×１０^４μｍ²とすればよい。

なお、炭化珪素バルク基板１０に形成される溝４０の幅Ｓに関しては、溝４０の側面に形成されるエピタキシャル成長層３０の厚さＴ２と相関があり、Ｔ２＜Ｓ＜３×Ｔ２であればよい。溝４０の幅Ｓが狭すぎると、エピタキシャル成長初期に埋まってしまい溝の効果が発現せず、また、溝４０の幅Ｓを必要以上に広くする必要はない。

また、溝４０の深さＬに関しては、少なくともエピタキシャル成長層３０の厚さＴより大きく、また、必要以上に深く形成する必要もないことから、Ｔ≦Ｌ≦２００μｍであればよい。溝４０の深さの上限は、エピタキシャル成長後のデバイス作製工程を考慮すると、炭化珪素バルク基板１０にデバイス作製に支障の無い厚みを確保する条件から決めればよい。溝４０の深さＬをエピタキシャル成長層３０の厚さより小さくすると、溝４０以外の場所に形成されたエピタキシャル成長層３０の端面で格子不整合を起因とした応力が解放されなくなるので、溝４０の深さＬはエピタキシャル成長層３０の厚さ以上とする。

次に、本発明の本実施の形態の炭化珪素エピタキシャルウエハの製造方法について説明する。

まず、エピタキシャル用炭化珪素半導体基板１１の製造方法について、図５を用いて順を追って説明する。
図５は、エピタキシャル用炭化珪素半導体基板１１の製造方法を示す工程フロー図である。

まず、図５（ａ）に示すように、４Ｈのポリタイプで（０００１）面から＜１１−２０＞方向に４°傾斜した表面を有する炭化珪素バルク基板１０の第１の表面を、あらかじめ機械研磨、および、酸又はアルカリ薬液を用いた化学機械研磨により平坦化処理する。次に、図５（ｂ）に示すように、炭化珪素バルク基板１０の第１の表面上に二酸化珪素膜２０を形成する。
つづいて、図５（ｃ）に示すように、二酸化珪素膜２０上に所定の間隔をおいて開口部５１が設けられたフォトレジスト５０を形成する。開口部５１は、炭化珪素バルク基板１０の＜１−１００＞方向に平行な方向に設けられる。

次に、図５（ｄ）に示すように、開口部５１が設けられたフォトレジスト５０越しに二酸化珪素膜２０をエッチングする。つづいて、図５（ｅ）に示すように、フォトレジスト５０を除去した後、図５（ｆ）に示すように、炭化珪素バルク基板１０をエッチングする。つづいて、図５（ｇ）に示すように、二酸化珪素膜２０を除去する。
このようにして、エピタキシャル用炭化珪素半導体基板１１を得ることができる。

次に、図５に示したようにして作製したエピタキシャル用炭化珪素半導体基板１１上に、炭化珪素エピタキシャル膜３０を成長させて炭化珪素エピタキシャルウエハを製造する。

まず、溝４０を形成したエピタキシャル用炭化珪素半導体基板１１に対して、アセトン等の有機溶剤を用いた有機物除去洗浄、または、超音波洗浄を行ない、つづけて、アンモニアと過酸化水素水との混合溶液によるＳＣ１洗浄、塩酸と過酸化水素水との混合溶液によるＳＣ２洗浄、希釈フッ酸洗浄を順次行なう。

一連の洗浄後、水洗、乾燥されたエピタキシャル用炭化珪素半導体基板１１を炭化珪素膜によってコーティングされたグラファイト製の基板ホルダ上に載置して、ＣＶＤ装置の反応炉内に設置する。反応炉内に残存する意図しない分子状あるいは原子状の不純物のエピタキシャル成長層３０への混入を抑制するため、反応炉内を約１×１０^−７ｋＰａ以下にまで真空引きを行なった後、ＣＶＤ装置で基板ホルダを高周波誘導電流によって所定の成長温度に加熱し、圧力を所定の減圧範囲にしてから成長ガスを流動させ、所定の厚さのエピタキシャル成長層３０を形成する。

上述の成長ガスは、シリコン原子を含むガスとしてシランガス、炭素原子を含むガスとプロパンなどを使用すればよい。成長ガスの流量は、反応炉の構造あるいは圧力、成長速度にあわせて適宜選択すればよい。また、本実施の形態においては、希釈されたシランとプロパンとを同時に供給し始めるシーケンスによって、所定の膜厚Ｔのエピタキシャル成長層３０を形成した。

このように、溝４０が所定の間隔Ｄで形成されたエピタキシャル用炭化珪素半導体基板１１に厚さＴのエピタキシャル成長層３０を成長させ、Ｔ×Ｄ≦６×１０^４μｍ²を満足するようにすれば、電流リーク欠陥の少ない炭化珪素エピタキシャルウエハを得ることができる。

さらに、このようにして得られた炭化珪素エピタキシャルウエハを用いて炭化珪素半導体装置を製造すれば、高い素子歩留まりで炭化珪素半導体装置を得ることができる。

図６および図７に本実施の形態の炭化珪素半導体装置の断面図を示す。図６は、炭化珪素半導体装置であるＭＯＳＦＥＴの断面模式図であり、図７は炭化珪素半導体装置であるショットキバリアダイオードの断面模式図である。また、図６および図７においては、溝４０の記載を省略している

図６において、溝４０が形成された炭化珪素エピタキシャルウエハは、炭化珪素基板１と炭化珪素ドリフト層２に対応する。炭化珪素ドリフト層２の表面側の所定の幅だけ離間した部位には、アルミニウム（Ａｌ）をｐ型不純物として含有するｐ型のベース領域３が形成されている。また、ベース領域３のそれぞれの断面方向の内側の表層部には、窒素（Ｎ）をｎ型不純物として含有する、ｎ型のソース領域４が、ベース領域３のより浅く形成されている。

また、ベース領域３、および、ソース領域４を含む炭化珪素ドリフト層２の表面側には、ソース領域４の表面側の一部を除き酸化珪素で構成されるゲート絶縁膜５が形成されている。さらに、ゲート絶縁膜５上の、一対のソース領域４間の領域を含む部位に対向する位置にはゲート電極６が形成されている。また、ゲート絶縁膜５が形成されていないソース領域４の表面にはソース電極７が、また、炭化珪素基板１の第一の主面と反対側の第二の主面、すなわち、裏面側にはドレイン電極８がそれぞれ形成されている。

本実施の形態の炭化珪素半導体装置である炭化珪素ＭＯＳＦＥＴは、電流リーク欠陥が少ないため、高い素子歩留まりで製造できる。

図７は、本発明の実施の形態における炭化珪素ショットキバリアダイオードを示した断面図である。
図７において、溝４０が形成された炭化珪素エピタキシャルウエハは、炭化珪素基板１と炭化珪素エピタキシャル層２に対応する。炭化珪素エピタキシャル層２の表面側のある幅だけ離間した部位には、アルミニウム（Ａｌ）をｐ型不純物として含有するｐ型のイオン注入領域１４が形成されている。

また、周辺をイオン注入領域１４で囲まれた炭化珪素エピタキシャル層２の表面側には、イオン注入領域１４に周辺をはみ出すようにショットキ電極１５が形成されている。また、炭化珪素基板１の第一の主面と反対側の第二の主面、すなわち、裏面側にはオーミック電極１６が形成されている。

本実施の形態の炭化珪素半導体装置である炭化珪素ショットキバリアダイオードは、電流リーク欠陥が少ないため、高い素子歩留まりで製造できる。

なお、本実施の形態においては、傾斜方向は＜１１−２０＞方向に限定されるものではなく、他の方向に傾斜した仕様の基板でも良い。

また、本実施の形態においては、炭化珪素基板の窒素濃度が１×１０^１９ｃｍ^−３、エピタキシャル成長層の窒素濃度を１×１０^１５ｃｍ^−３とした場合の例について詳しく説明したが、本発明の炭化珪素基板の窒素濃度は、３×１０^１８ｃｍ^−３以上３×１０^１９ｃｍ^−３以下程度の範囲であってもよい。また、エピタキシャル成長層の窒素濃度は、３×１０^１４ｃｍ^−３以上３×１０^１５ｃｍ^−３以下程度の範囲であれば、同様の効果を奏する。

さらに、上記では、フォトリソグラフィー工程によりマスクを開口させ、選択的エッチングを行なうことによって溝４０を形成させる工程を説明したが、他の方法、例えばダイシング機によって溝４０を形成しても良い。この場合、炭化珪素バルク基板１０が切断されない範囲で、ダイシングブレードを炭化珪素バルク基板１０に当てることによっても溝４０を形成できる。

この方法を用いることによって、フォトリソグラフィー工程によりマスクを開口させ、選択的エッチングを行なう工程を省略することができ、少ない工程で溝４０を形成することができる。
なお、ダイシング機による溝４０形成の場合は、フォトリソグラフィーによる溝４０形成の場合とは異なり溝４０周辺に残留金属付着物が残るため、有機溶剤を用いた有機物除去洗浄後に、王水による洗浄工程を追加すればよい。

実施の形態２．
実施の形態１では、図１に示したように、炭化珪素バルク基板１０の傾斜方向に垂直な方向に所定の値以下の間隔の溝４０を形成したエピタキシャル用炭化珪素半導体基板１１に炭化珪素のエピタキシャル成長層３０を成長させる形態について説明したが、本実施の形態においては、実施の形態１で説明した溝４０に加えて、炭化珪素半導体装置チップの境界に沿って、＜１−１００＞方向に沿った小さな溝４４を多数配置する。その他の内容は実施の形態１と同様であるので、詳細に記載しない。

図８は、本実施の形態の炭化珪素半導体装置を炭化珪素バルク基板１０上面から見た平面図である。図８において、等間隔に配置された炭化珪素半導体装置チップ部６０の境界の＜１１−２０＞方向に沿って、＜１−１００＞方向に平行な長さの短い溝４４が多数配置されている。

非特許文献２には、炭化珪素結晶のｎ型不純物濃度と熱膨張率との間に相関があり、炭化珪素基板上にエピタキシャル成長層を形成すると、それぞれの熱膨張率の違いから、基板形状がエピタキシャル成長層形成前と比較して歪になることが記載されている。

本実施の形態の炭化珪素半導体装置によれば、炭化珪素半導体装置チップ部６０の境界の＜１１−２０＞方向に沿って＜１−１００＞方向に平行な長さの短い溝４４が多数配置されているので、窒素を高濃度にドープした炭化珪素バルク基板１０と窒素を低濃度にドープしたエピタキシャル成長層３０との間の熱膨張率差による応力、及び、歪を緩和することができる。したがって、炭化珪素半導体装置チップ６０内部に発生する応力をより緩和することができる。したがって、電流リーク欠陥をより低減できる。
また、歪の発生を抑制できるので、デバイス作製工程、例えば、マスクのパターニング工程の位置ずれ量が減少し、高精度の炭化珪素半導体装置を作製することができる。
なお、溝４４と炭化珪素半導体装置チップ部６０との位置関係を合わせるために、実施の形態１の図５で説明したエピタキシャル用炭化珪素半導体基板１１の製造工程において、デバイス作製工程で使用できるアライメントマークを溝４４形成と同時に行なっておくとよい。

以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。すなわち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。例えば、＜１−１００＞方向と異なる方向に影響の少ない溝を意図的に形成したものなどは、本発明の範囲に含まれるものとする。

１０ 炭化珪素バルク基板、１１ エピタキシャル用炭化珪素半導体基板１１、２０ 二酸化珪素膜、３０ エピタキシャル成長層、４０ 溝、５０ レジスト。

Claims (10)

1. 高濃度の窒素が添加され、（０００１）面から所定の方向に傾斜した面を表面に有し、前記所定の方向から垂直な方向にのみに間隔Ｄで溝が形成された４Ｈ型の炭化珪素半導体基板を用意する工程と、
   前記炭化珪素半導体基板上に低濃度の窒素が添加された厚さＴの炭化珪素のエピタキシャル成長層を形成する工程と
   を備え、
   前記Ｄと前記Ｔが、Ｄ×Ｔ≦６×１０⁴μｍ^２の関係を満たすことを特徴とする
   炭化珪素エピタキシャルウエハの製造方法。
2. 所定の方向が＜１１−２０＞方向であり、前記所定の方向から垂直な方向が＜１−１００＞方向であることを特徴とする
   請求項１に記載の炭化珪素エピタキシャルウエハの製造方法。
3. 高濃度は、１×１０¹⁹ｃｍ^-3であり、低濃度は、１×１０¹⁵ｃｍ^-3であることを特徴とする
   請求項１または２に記載の炭化珪素エピタキシャルウエハの製造方法。
4. 溝の幅Ｓは、溝の側面に形成されるエピタキシャル成長層の厚さをＴ２として、Ｔ２＜Ｓ＜３×Ｔ２の関係を満たすことを特徴とする請求項１乃至３のいずれか１項に記載の炭化珪素エピタキシャルウエハの製造方法。
5. 溝の深さＬは、Ｔ≦Ｌ≦２００μｍの関係を満たすことを特徴とする
   請求項１乃至３のいずれか１項に記載の炭化珪素エピタキシャルウエハの製造方法。
6. ＜１−１００＞方向に平行方向に形成された短い溝が＜１１−２０＞方向に多数並んだ、炭化珪素半導体基板上を用意する工程を備えたことを特徴とする
   請求項１乃至３のいずれか１項に記載の炭化珪素エピタキシャルウエハの製造方法。
7. 高濃度の窒素が添加され、所定の方向に平行方向のみに間隔Ｄで溝が形成された（０００１）面から傾斜した面を表面に有する４Ｈ型炭化珪素半導体基板と、前記炭化珪素半導体基板上に形成された、低濃度の窒素が添加された厚さＴの炭化珪素のエピタキシャル成長層とを備え、
   前記Ｄと前記Ｔが、Ｄ×Ｔ≦６×１０⁴μｍ^２の関係を満たすことを特徴とする
   炭化珪素エピタキシャルウエハ。
8. 所定の方向が＜１１−２０＞方向であり、前記所定の方向から垂直な方向が＜１−１００＞方向であることを特徴とする
   請求項７に記載の炭化珪素エピタキシャルウエハ。
9. 高濃度は、１×１０¹⁹ｃｍ^-3であり、低濃度は、１×１０¹⁵ｃｍ^-3であることを特徴とする
   請求項７または８に記載の炭化珪素エピタキシャルウエハ。
10. 請求項７乃至９のいずれか１項に記載の炭化珪素エピタキシャルウエハ上に形成された炭化珪素半導体装置。

Images