JP2015179787A - 半導体基板の製造方法、半導体基板および半導体装置 - Google Patents

半導体基板の製造方法、半導体基板および半導体装置 Download PDF

Info

Publication number
JP2015179787A
JP2015179787A JP2014057283A JP2014057283A JP2015179787A JP 2015179787 A JP2015179787 A JP 2015179787A JP 2014057283 A JP2014057283 A JP 2014057283A JP 2014057283 A JP2014057283 A JP 2014057283A JP 2015179787 A JP2015179787 A JP 2015179787A
Authority
JP
Japan
Prior art keywords
type
sic
substrate
semiconductor substrate
sic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014057283A
Other languages
English (en)
Other versions
JP6271309B2 (ja
Inventor
西尾　譲司
Joji Nishio
譲司 西尾
良介 飯島
Ryosuke Iijima
良介 飯島
和人 高尾
Kazuto Takao
和人 高尾
四戸　孝
Takashi Shinohe
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014057283A priority Critical patent/JP6271309B2/ja
Priority to US14/614,699 priority patent/US9941361B2/en
Publication of JP2015179787A publication Critical patent/JP2015179787A/ja
Application granted granted Critical
Publication of JP6271309B2 publication Critical patent/JP6271309B2/ja
Priority to US15/905,984 priority patent/US10312330B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】少数キャリアのライフタイムの向上を可能にする半導体基板の製造方法を提供する。
【解決手段】実施形態の半導体基板の製造方法は、ＳｉＣ基板を気相成長法により形成し、ＳｉＣ基板表面にＣ（炭素）を導入し、ＳｉＣ基板上にｎ型ＳｉＣ層をエピタキシャル成長法により形成する。
【選択図】図４

Description

本発明の実施形態は、半導体基板の製造方法、半導体基板および半導体装置に関する。
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、および熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば高耐圧、低損失かつ高温動作可能な半導体デバイスを実現することができる。
一方、ｎ型ＳｉＣには、少数キャリアのライフタイムが短いという欠点がある。少数キャリアのライフタイムが短いことにより、ｎ型ＳｉＣをドリフト層に用いたバイポーラデバイスのオン抵抗を低減することが困難である。
本発明が解決しようとする課題は、少数キャリアのライフタイムの向上を可能にする半導体基板の製造方法、半導体基板および半導体装置を提供することにある。
実施形態の半導体基板の製造方法は、ＳｉＣ基板を気相成長法により形成し、ＳｉＣ基板表面にＣ（炭素）を導入し、ＳｉＣ基板上にｎ型ＳｉＣ層をエピタキシャル成長法により形成する。
第１の実施形態の半導体基板の模式断面図。 第１の実施形態の半導体基板の作用を説明する図。 第１の実施形態の変形例の半導体基板の模式断面図。 第２の実施形態の半導体基板の模式断面図。 第２の実施形態の変形例の半導体基板の模式断面図。 第３の実施形態の半導体基板の模式断面図。 第３の実施形態の半導体基板の製造方法における製造途中の半導体基板の模式断面図である。 第４の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体基板は、ＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｒｏｓｃｏｐｙ）により測定されるＺ１／２準位密度が１×１０１１ｃｍ−３以下の領域を有するＳｉＣ基板を備える。
図１は、本実施形態の半導体基板の模式断面図である。半導体基板１００は、ＳｉＣ基板１０である。ＳｉＣ基板１０は表面に、高炭素濃度領域（領域）１１を備えている。
ＳｉＣ基板１０は、ｎ＋型の単結晶ＳｉＣ基板である。例えば、表面が０．２度以上１０度以下のオフ角で｛０００１｝面から傾斜する４Ｈ−ＳｉＣの基板である。
ＳｉＣ基板１０に含まれるｎ型不純物は、例えば、Ｎ（窒素）であり、ｎ型不純物の不純物濃度は、例えば、５×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。ＳｉＣ基板１０の膜厚は、例えば、１００μｍ以上４００μｍ以下である。
高炭素濃度領域１１は、ＳｉＣ基板１０中の他の領域と比較して、格子間炭素濃度が高い。格子間炭素濃度は、炭素空孔濃度と負の相関がある。したがって、高炭素濃度領域１１は、ＳｉＣ基板１０中の他の領域と比較して、炭素空孔濃度が低い。
炭素空孔濃度とＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｒｏｓｃｏｐｙ）により測定されるＺ１／２準位密度は、正の相関がある。高炭素濃度領域１１のＤＬＴＳにより測定されるＺ１／２準位密度は、１×１０１１ｃｍ−３以下である。
本実施形態の半導体基板１００は、例えば、バイポーラデバイスであるＰＩＮダイオードに適用可能な半導体基板の製造に用いられる半導体基板である。
ｎ型ＳｉＣは、例えば、ｎ型Ｓｉと比較して、少数キャリア（正孔）のライフタイムが短いという欠点がある。少数キャリアのライフタイムが短いと、例えば、ｎ型ＳｉＣをドリフト層に用いるようなバイポーラデバイスの場合、ドリフト層における伝導度変調が不十分となり、デバイスのオン抵抗を低減することが困難である。
少数キャリアのライフタイムが短いことの、一要因として、ｎ型ＳｉＣ中の炭素空孔が考えられる。すなわち、炭素空孔が正孔のキラーセンターとなり、正孔のライフタイムが短くなる。したがって、ｎ型ＳｉＣ中の炭素空孔を低減することで、正孔のライフタイムが長くなると考えられる。
図２は、本実施形態の半導体基板の作用を説明する図である。図２（ａ）は、高炭素濃度領域を有しないＳｉＣ基板上に、エピタキシャル成長法によりｎ型ＳｉＣ層を形成する場合、図２（ｂ）は、高炭素濃度領域を有する本実施形態のＳｉＣ基板上に、エピタキシャル成長法によりｎ型ＳｉＣ層を形成する場合である。それぞれについて、ＳｉＣ基板の膜厚方向の格子間炭素濃度の分布を、エピタキシャル成長中の熱拡散を考慮しない場合（熱拡散無）と考慮する場合（熱拡散有）とに分けて示す。
バイポーラデバイスのドリフト層に用いられるｎ型ＳｉＣ層は、一般に、昇華法や高温ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｏｎ）法など、１７００℃以上の高温の工程を経て製造される単結晶のＳｉＣ基板上に、エピタキシャル法を用いて形成される。格子間炭素濃度は、ＳｉＣの形成温度に依存し、高温で製造されるＳｉＣ基板は、格子間炭素濃度が低い。言い換えれば、炭素空孔濃度はＳｉＣの形成温度に依存し、高温で製造されるＳｉＣ基板は、炭素空孔濃度が高い。一般に、ｎ型ＳｉＣ層のエピタキシャル成長温度は、ＳｉＣ基板の形成温度よりも低温である。
図２（ａ）の実線（拡散無）は、仮に、ｎ型ＳｉＣ層の形成中、あるいは、その後の熱処理により、格子間炭素が拡散しないとした場合の格子間炭素濃度の分布である。ＳｉＣ基板より低温で形成されるｎ型ＳｉＣ層の格子間炭素濃度が高くなる。
現実的には、図２（ａ）の点線（拡散有）で示すように、ｎ型ＳｉＣ層の形成中、あるいは、その後の熱処理により、格子間炭素が拡散し濃度勾配ができる。この際、炭素空孔も同様に拡散し濃度勾配ができる。
ｎ型ＳｉＣ層の形成中に、ｎ型ＳｉＣ層の格子間炭素が、格子間炭素濃度の低いＳｉＣ基板に向かって拡散し、ｎ型ＳｉＣ層中の格子間炭素濃度が低下する。特に、ｎ型ＳｉＣ層のＳｉＣ基板側の格子間炭素濃度が低下する。言い換えれば、ｎ型ＳｉＣ層のＳｉＣ基板側の炭素空孔が増加する。
一方、図２（ｂ）に示すように、本実施形態では、ＳｉＣ基板の表面に、格子間炭素濃度の高い高炭素濃度領域がある。したがって、ｎ型ＳｉＣ層の形成中に、高炭素濃度領域域中の格子間炭素が、ｎ型ＳｉＣ層側に向かって拡散し、ｎ型ＳｉＣ層中の格子間炭素濃度が増加する。特に、ｎ型ＳｉＣ層のＳｉＣ基板側の格子間炭素濃度が増加する。言い換えれば、ｎ型ＳｉＣ層のＳｉＣ基板側の炭素空孔が減少する。
したがって、本実施形態の半導体基板１００を用いて、ｎ型ＳｉＣ層をエピタキシャル成長法によって形成すれば、ｎ型ＳｉＣ層中の炭素空孔濃度を低減することができる。よって、ｎ型ＳｉＣ層中の少数キャリア、すなわち正孔のライフタイムを向上させることが可能となる。
（変形例）
図３は、本実施形態の変形例の半導体基板の模式断面図である。半導体基板２００は、ＳｉＣ基板１０が、ｐ＋型の単結晶ＳｉＣ基板である点で、第１の実施形態の半導体基板１００と異なっている。
ＳｉＣ基板１０中のｐ型不純物は、例えば、Ａｌ（アルミニウム）であり、ｐ型不純物の不純物濃度は、例えば、５×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。
本実施形態の半導体基板２００は、例えば、バイポーラデバイスである縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）に適用可能な半導体基板の製造に用いられる半導体基板である。
本実施形態の半導体基板２００を用いて、ｎ型ＳｉＣ層をエピタキシャル成長法によって形成すれば、第１の実施形態同様、ｎ型ＳｉＣ層中の炭素空孔濃度を低減することができる。よって、ｎ型ＳｉＣ層中の少数キャリアのライフタイムを向上させることが可能となる。
（第２の実施形態）
本実施形態の半導体基板の製造方法は、ＳｉＣ基板を気相成長法により形成し、ＳｉＣ基板にＣ（炭素）を導入し、ＳｉＣ基板上にｎ型ＳｉＣ層をエピタキシャル成長法により形成する。本実施形態の半導体基板の製造方法は、第１の実施形態の半導体基板を用いる製造方法である。したがって、第１の実施形態と重複する内容については、一部記述を省略する。また、本実施形態の半導体基板は、上記製造方法を用いて製造される半導体基板である。
図４は、本実施形態の半導体基板の模式断面図である。半導体基板３００は、ＳｉＣ基板１０と、ＳｉＣ基板１０上にｎ型ＳｉＣ層１２を備える。ＳｉＣ基板１０のｎ型ＳｉＣ層１２と接する部分に、高炭素濃度領域１１が設けられる。
ＳｉＣ基板１０は、ｎ＋型の単結晶ＳｉＣ基板である。例えば、表面が０．２度以上１０度以下のオフ角で｛０００１｝面から傾斜する４Ｈ−ＳｉＣの基板である。
ＳｉＣ基板１０に含まれるｎ型不純物は、例えば、Ｎ（窒素）であり、ｎ型不純物の不純物濃度は、例えば、５×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。ＳｉＣ基板１０の膜厚は、例えば、１００μｍ以上４００μｍ以下である。
高炭素濃度領域１１は、ＳｉＣ基板１０中の他の領域と比較して、格子間炭素濃度が高い。格子間炭素濃度は、炭素空孔濃度と負の相関がある。したがって、高炭素濃度領域１１は、ＳｉＣ基板１０中の他の領域と比較して、炭素空孔濃度が低い。
炭素空孔濃度とＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｒｏｓｃｏｐｙ）により測定されるＺ１／２準位密度は、正の相関がある。高炭素濃度領域１１のＤＬＴＳにより測定されるＺ１／２準位密度は、１×１０１１ｃｍ−３以下である。
ｎ型ＳｉＣ層１２は、ｎ型不純物として、例えば、Ｎ（窒素）を含む。ｎ型ＳｉＣ層１２のｎ型不純物の不純物濃度は、ＳｉＣ基板１０のｎ型不純物の不純物濃度よりも低い。ｎ型ＳｉＣ層１２のｎ型不純物の不純物濃度は、例えば、１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。
ｎ型ＳｉＣ層１２の膜厚は、例えば、５μｍ以上２００μｍ以下である。高耐圧のデバイスの製造に用いる観点から、ｎ型ＳｉＣ層１２の膜厚は５０μｍ以上であることが望ましく、１００μｍ以上であることがより望ましい。
本実施形態の半導体基板３００は、例えば、バイポーラデバイスであるＰＩＮダイオードの製造に用いられる半導体基板である。
次に、本実施形態の半導体基板の製造方法について、図４を参照しつつ説明する。
最初にＳｉＣ基板１０を気相成長法により形成する。気相成長法は、例えば、昇華法や高温ＣＶＤ法である。ＳｉＣ基板１０の形成温度は、成長速度を高くし製造のスループットを向上させる観点から、１７００℃以上であることが望ましく、１８００℃以上であることがより望ましく、１９００℃以上であることがさらに望ましい。ＳｉＣ基板１０の形成温度が高いと、ＳｉＣ基板１０中の格子間炭素の濃度が低下し、炭素空孔の濃度が上昇する。
次に、ＳｉＣ基板１０表面にＣ（炭素）を導入し、高炭素濃度領域１１を形成する。高炭素濃度領域１１の形成は、Ｃ（炭素）のイオン注入法により行う。
イオン注入後のＳｉＣ基板１０表面の、イオン注入によるダメージを極力低減することが、後にエピタキシャル成長法で形成されるｎ型ＳｉＣ層１２の結晶性を良くする観点から望ましい。この観点から、Ｃ（炭素）のイオン注入時のプロジェクテッドレンジ（Ｒｐ）を制御することが望ましい。すなわち、イオンのピーク濃度に対し濃度が２桁落ちとなるＲｐ±３σの位置が、ＳｉＣ基板１０表面よりも内部に位置するようイオンの加速エネルギーを設定することが望ましい。イオンのピーク濃度に対し濃度が５桁落ちとなるＲｐ±４．８σの位置が、ＳｉＣ基板１０表面よりも内部に位置するようイオンの加速エネルギーを設定することがより望ましい。
また、同様の観点から、（炭素）のイオン注入時のプロジェクテッドレンジ（Ｒｐ）を、同一加速エネルギーで、より基板深部に位置させるために、ＳｉＣ基板１０表面に酸化膜等のスルー膜を設けず、ＳｉＣ基板１０表面が露出した状態でイオン注入することが望ましい。
次に、ＳｉＣ基板１０上にｎ型ＳｉＣ層１２をエピタキシャル成長法により形成する。ｎ型ＳｉＣ層１２は、ＳｉＣ基板１０の高炭素濃度領域１１側の表面に形成する。
ｎ型ＳｉＣ層１２を形成する際の形成温度は、炭素空孔を低減する観点から、ＳｉＣ基板１０の形成温度よりも低温で行われることが望ましい。形成温度は、例えば、１５５０℃以上１６５０℃以下である。
ｎ型ＳｉＣ層１２を形成する際の、Ｓｉ（シリコン）の原料ガスは、例えば、水素ガス（Ｈ２）をキャリアガスとするモノシラン（ＳｉＨ４）である。また、Ｃ（炭素）の原料ガスは、例えば、水素ガスをキャリアガスとするプロパン（Ｃ３Ｈ８）である。また、ｎ型不純物であるＮ（窒素）の原料ガスは、例えば、水素ガスで希釈された窒素ガス（Ｎ２）である。
形成するｎ型ＳｉＣ層１２の膜厚は、例えば、５０μｍ以上である。
本実施形態の半導体基板の製造方法によれば、ＳｉＣ基板１０表面にＣ（炭素）を導入し、高炭素濃度領域１１を形成することで、ｎ型ＳｉＣ層１２の炭素空孔濃度が低減する。したがって、少数キャリアのライフタイムが向上した半導体基板３００を製造することが可能である。そして、本実施形態の半導体基板３００を用いることで、オン抵抗の低減するバイポーラデバイスを製造することが可能となる。
本実施形態の半導体基板の製造方法は、ＳｉＣ基板１０側からｎ型ＳｉＣ層に格子間炭素を導入するため、特に高耐圧デバイス用の厚いｎ型ＳｉＣ層を形成する際の、炭素空孔低減に有効である。
なお、ＳｉＣ基板１０表面にＣ（炭素）を導入する方法として、ＳｉＣ基板１０表面に炭素含有膜を形成し、熱処理を行うことで炭素含有膜からＳｉＣ基板１０中にＣ（炭素）を拡散させる方法であってもかまわない。炭素含有膜には、例えば、スパッタ法により形成される炭素膜や、フォトレジストを熱処理により炭化した膜等を適用することが可能である。
（変形例）
図５は、本実施形態の変形例の半導体基板の模式断面図である。半導体基板４００は、ＳｉＣ基板１０が、ｐ＋型の単結晶ＳｉＣ基板である点で、第２の実施形態の半導体基板１００と異なっている。
ＳｉＣ基板１０中のｐ型不純物は、例えば、Ａｌ（アルミニウム）であり、ｐ型不純物の不純物濃度は、例えば、５×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。ｎ型ＳｉＣ層１２のｎ型不純物の不純物濃度は、ＳｉＣ基板１０中のｐ型不純物の不純物濃度よりも低い。
本実施形態の半導体基板４００は、例えば、バイポーラデバイスである縦型ＩＧＢＴの製造に用いられる半導体基板である。
（第３の実施形態）
本実施形態の半導体基板の製造方法は、ＳｉＣ基板へのＣ（炭素）の導入が、ＳｉＣ基板表面に選択的に行われること以外は、第２の実施形態と同様である。また、本実施形態の半導体基板は、上記領域が、ＳｉＣ基板の表面に選択的に設けられること以外は、第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については、一部記述を省略する。
図６は、本実施形態の半導体基板の模式断面図である。半導体基板５００は、ＳｉＣ基板１０と、ＳｉＣ基板１０上にｎ型ＳｉＣ層１２を備える。ＳｉＣ基板１０のｎ型ＳｉＣ層１２と接する部分に、高炭素濃度領域１１が設けられる。
高炭素濃度領域１１は、ＳｉＣ基板１０とｎ型ＳｉＣ層１２との界面のＳｉＣ基板１０側に選択的に設けられる。言い換えれば、ｎ型ＳｉＣ層１２は、ＳｉＣ基板１０の高炭素濃度領域１１以外の部分とも接している。
次に、本実施形態の半導体基板の製造方法について、図６および図７を参照しつつ説明する。図７は、本実施形態の半導体基板の製造方法における製造途中の半導体基板の模式断面図である。
ＳｉＣ基板１０表面にＣ（炭素）をイオン注入法により導入する際に、第２の実施形態と異なり、ＳｉＣ基板１０表面にパターニングされたマスク材３３をマスクにイオン注入を行う。マスク材３３は、例えば、フォトレジストである。
イオン注入後にマスク材を除去した後に、ｎ型ＳｉＣ層１２を形成する。
本実施形態の半導体基板の製造方法によれば、ｎ型ＳｉＣ層１２をエピタキシャル成長により形成する際に、ＳｉＣ基板１０の表面に、高炭素濃度領域１１以外の、炭素濃度が低く、イオン注入によるダメージを受けていない低炭素濃度領域１３が存在する。
ｎ型ＳｉＣ層１２が、結晶性の良好な低炭素濃度領域１３を種結晶として成長することで、結晶性の優れたｎ型ＳｉＣ層１２が形成可能となる。
したがって、本実施形態の半導体基板５００を用いることで、特性の優れたデバイスを製造することが可能となる。
なお、ＳｉＣ基板１０表面にＣ（炭素）を導入する際、炭素含有膜からＳｉＣ基板１０中にＣ（炭素）を拡散させる方法を用いても、本実施形態の効果が得られる。炭素濃度が高いＳｉＣ基板１０表面より、炭素濃度が低いＳｉＣ基板１０表面の方が、結晶性の良いｎ型ＳｉＣ層１２を形成しやすい。なお、炭素含有膜を、熱処理に先立ちパターニングすることで、Ｃ（炭素）のＳｉＣ基板１０表面への導入を選択的に行うことが出来る。
（第４の実施形態）
本実施形態の半導体装置は、第２の実施形態の半導体基板を備える。したがって、第２の実施形態と重複する内容については記述を省略する。
図８は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置６００は、メサ型のＰＩＮダイオードである。
このＰＩＮダイオード６００は、ＳｉＣ基板１０を備えている。ＳｉＣ基板１０は、ｎ＋型の単結晶ＳｉＣ基板である。例えば、表面が０．２度以上１０度以下のオフ角で｛０００１｝面から傾斜する４Ｈ−ＳｉＣの基板である。
このＳｉＣ基板１０上にはｎ型ＳｉＣ層１２が形成されている。ｎ型ＳｉＣ層１２は、エピタキシャル成長層である。ｎ型ＳｉＣ層１２は、ＰＩＮダイオード６００のドリフト層である。ＳｉＣ基板１０のｎ型ＳｉＣ層１２と接する部分に、高炭素濃度領域１１が設けられる。
ｎ型ＳｉＣ層１２は、ｎ型不純物として、例えば、Ｎ（窒素）を含む。ｎ型ＳｉＣ層１２の不純物濃度は、例えば、１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。ｎ型ＳｉＣ層１２の膜厚は、例えば、５μｍ以上２００μｍ以下である。
ｎ型ＳｉＣ層１２上に、ｐ型不純物を含むｐ型ＳｉＣ層１４が形成される。ｐ型ＳｉＣ層１４は、エピタキシャル成長層である。
ｐ型ＳｉＣ層１４は、例えば、Ａｌ（アルミニウム）をｐ型不純物として含み、不純物濃度が１×１０１６ｃｍ−３以上１×１０２２ｃｍ−３以下である。ｐ型ＳｉＣ層１４の膜厚は、例えば、０．２μｍ以上３μｍ以下である。
そして、ｐ型ＳｉＣ層１４と電気的に接続される導電性のアノード電極１６を備えている。アノード電極１６は、例えば、Ｎｉ（ニッケル）のバリアメタル層１６ａと、バリアメタル層１６ａ上のＡｌ（アルミニウム）のメタル層１６ｂとで構成される。
また、ＳｉＣ基板１０の裏面には、導電性のカソード電極１８が形成されている。カソード電極１８は、例えば、Ｎｉ（ニッケル）である。
ＰＩＮダイオード６００には、アノード電極１６の両側に設けられ、ｐ型ＳｉＣ層１４表面からｎ型ＳｉＣ層１２に達する溝部２０が設けられている。溝部２０は、例えば、図示しない酸化膜で埋め込まれる。溝部２０を設けることにより、リーク電流を低減し、高耐圧のＰＩＮダイオード６００が実現される。
本実施形態の半導体装置は、ドリフト層となるｎ型ＳｉＣ層１２中の炭素空孔が低減されている。したがって、ｎ型ＳｉＣ層１２中の正孔のライフタイムが長くなり、低オン抵抗のＰＩＮダイオード６００が実現される。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に本発明を適用することも可能である。
また、実施形態では、バイポーラデバイスとしてＰＩＮダイオードを例に説明したが、ドリフト層にｎ型のＳｉＣ層を用いるバイポーラデバイスであれば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）等、その他のバイポーラデバイスにも本発明を適用することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ＳｉＣ基板
１１ 高炭素濃度領域（領域）
１２ ｎ型ＳｉＣ層
１００ 半導体基板
２００ 半導体基板
３００ 半導体基板
４００ 半導体基板
５００ 半導体基板
６００ ＰＩＮダイオード（半導体装置）

Claims (16)

  1. ＳｉＣ基板を気相成長法により形成し、
    前記ＳｉＣ基板にＣ（炭素）を導入し、
    前記ＳｉＣ基板上にｎ型ＳｉＣ層をエピタキシャル成長法により形成することを特徴とする半導体基板の製造方法。
  2. 前記ｎ型ＳｉＣ層の形成が、前記ＳｉＣ基板の形成よりも低温で行われることを特徴とする請求項１記載の半導体基板の製造方法。
  3. 前記気相成長法が昇華法または高温ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法であることを特徴とする請求項１または請求項２記載の半導体基板の製造方法。
  4. 前記Ｃ（炭素）の導入が、イオン注入法により行われることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体基板の製造方法。
  5. 前記Ｃ（炭素）の導入が、前記ＳｉＣ基板に選択的に行われることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体基板の製造方法。
  6. 前記ＳｉＣ基板の形成が１７００℃以上で行われることを特徴とする請求項１ないし請求項５いずれか一項記載の半導体基板の製造方法。
  7. 前記ＳｉＣ基板中のｎ型またはｐ型不純物の不純物濃度が、５×１０１８ｃｍ−３以上であることを特徴とする請求項１ないし請求項６いずれか一項記載の半導体基板の製造方法。
  8. ＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｒｏｓｃｏｐｙ）により測定されるＺ１／２準位密度が１×１０１１ｃｍ−３以下の領域を有するＳｉＣ基板を備えることを特徴とする半導体基板。
  9. 前記ＳｉＣ基板上に前記ＳｉＣ基板のｎ型およびｐ型不純物の不純物濃度よりも、ｎ型不純物の不純物濃度が低いｎ型ＳｉＣ層を、さらに備えることを特徴とする請求項８記載の半導体基板。
  10. 前記ＳｉＣ基板中のｎ型またはｐ型不純物の不純物濃度が、５×１０１８ｃｍ−３以上であることを特徴とする請求項８または請求項９記載の半導体基板。
  11. 前記ｎ型ＳｉＣ層の膜厚が５０μｍ以上であることを特徴とする請求項９記載の半導体基板。
  12. 前記領域が、前記ＳｉＣ基板に選択的に設けられることを特徴とする請求項８ないし請求項１１いずれか一項記載の半導体基板。
  13. ＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｒｏｓｃｏｐｙ）により測定されるＺ１／２準位密度が１×１０１１ｃｍ−３以下の領域を有するＳｉＣ基板と、
    前記ＳｉＣ基板上に設けられ、前記ＳｉＣ基板のｎ型およびｐ型不純物の不純物濃度よりも、ｎ型不純物の不純物濃度が低いｎ型ＳｉＣ層と、
    を備えることを特徴とする半導体装置。
  14. 前記ＳｉＣ基板中のｎ型またはｐ型不純物の不純物濃度が、５×１０１８ｃｍ−３以上であることを特徴とする請求項１３記載の半導体装置。
  15. 前記ｎ型ＳｉＣ層の膜厚が５０μｍ以上であることを特徴とする請求項１３または請求項１４記載の半導体装置。
  16. 前記領域が、前記ＳｉＣ基板と前記ｎ型ＳｉＣ層との界面の前記ＳｉＣ基板側に選択的に設けられることを特徴とする請求項１３ないし請求項１５いずれか一項記載の半導体装置。
JP2014057283A 2014-03-19 2014-03-19 半導体基板の製造方法、半導体基板および半導体装置 Active JP6271309B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014057283A JP6271309B2 (ja) 2014-03-19 2014-03-19 半導体基板の製造方法、半導体基板および半導体装置
US14/614,699 US9941361B2 (en) 2014-03-19 2015-02-05 Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
US15/905,984 US10312330B2 (en) 2014-03-19 2018-02-27 Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014057283A JP6271309B2 (ja) 2014-03-19 2014-03-19 半導体基板の製造方法、半導体基板および半導体装置

Publications (2)

Publication Number Publication Date
JP2015179787A true JP2015179787A (ja) 2015-10-08
JP6271309B2 JP6271309B2 (ja) 2018-01-31

Family

ID=54142890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014057283A Active JP6271309B2 (ja) 2014-03-19 2014-03-19 半導体基板の製造方法、半導体基板および半導体装置

Country Status (2)

Country Link
US (2) US9941361B2 (ja)
JP (1) JP6271309B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018861A (ja) * 2014-07-07 2016-02-01 株式会社東芝 半導体装置の製造方法および半導体装置
US10651280B2 (en) 2018-03-02 2020-05-12 Kabushiki Kaisha Toshiba Silicon carbide semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014116666B4 (de) * 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
DE102019118803A1 (de) 2019-07-11 2021-01-14 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
US20220415653A1 (en) * 2019-11-29 2022-12-29 Soitec Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
FR3103962B1 (fr) * 2019-11-29 2021-11-05 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
WO2024056185A1 (en) * 2022-09-16 2024-03-21 Hitachi Energy Ltd Method for producing a semiconductor body, semiconductor body and power semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053667A (ja) * 2006-07-28 2008-03-06 Central Res Inst Of Electric Power Ind ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子
JPWO2007032214A1 (ja) * 2005-09-14 2009-03-19 関西電力株式会社 炭化珪素半導体素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
JP2004352537A (ja) 2003-05-28 2004-12-16 National Institute Of Advanced Industrial & Technology 単結晶ダイヤモンド薄膜成長用基板及びその製造方法
JP4903439B2 (ja) * 2005-05-31 2012-03-28 株式会社東芝 電界効果トランジスタ
JP2009049045A (ja) 2007-08-13 2009-03-05 Kansai Electric Power Co Inc:The ソフトリカバリーダイオード
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
US8679952B2 (en) 2010-05-10 2014-03-25 Mitsubishi Electric Corporation Method of manufacturing silicon carbide epitaxial wafer
JP5814881B2 (ja) * 2012-07-31 2015-11-17 株式会社東芝 トランジスタ及びその製造方法
JP6289952B2 (ja) 2014-03-19 2018-03-07 株式会社東芝 ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007032214A1 (ja) * 2005-09-14 2009-03-19 関西電力株式会社 炭化珪素半導体素子の製造方法
JP2008053667A (ja) * 2006-07-28 2008-03-06 Central Res Inst Of Electric Power Ind ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018861A (ja) * 2014-07-07 2016-02-01 株式会社東芝 半導体装置の製造方法および半導体装置
US9786513B2 (en) 2014-07-07 2017-10-10 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device including first and second thermal treatments
US10177009B2 (en) 2014-07-07 2019-01-08 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device including first and second thermal treatments
US10651280B2 (en) 2018-03-02 2020-05-12 Kabushiki Kaisha Toshiba Silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP6271309B2 (ja) 2018-01-31
US20180190775A1 (en) 2018-07-05
US10312330B2 (en) 2019-06-04
US9941361B2 (en) 2018-04-10
US20150270351A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
JP6271309B2 (ja) 半導体基板の製造方法、半導体基板および半導体装置
US9722017B2 (en) Silicon carbide semiconductor device
JP6271356B2 (ja) 半導体装置の製造方法
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9318324B2 (en) Manufacturing method of SiC epitaxial substrate, manufacturing method of semiconductor device, and semiconductor device
US9373686B2 (en) Semiconductor device and method for manufacturing same and semiconductor substrate
JP6219044B2 (ja) 半導体装置およびその製造方法
US10680058B2 (en) Semiconductor device having regions of different concentraton of lifetime killer impurity provided in a silicon carbide layer
US9716186B2 (en) Semiconductor device manufacturing method, and semiconductor device
JP2014187112A (ja) 半導体装置およびその製造方法
JP2016063110A (ja) 半導体装置及びその製造方法
JP2019004010A (ja) 半導体装置およびその製造方法
US20160276497A1 (en) Semiconductor device and manufacturing method thereof
JP6189131B2 (ja) 半導体装置およびその製造方法
JP2014067909A (ja) 半導体装置
JP2013058668A (ja) 半導体素子及びその製造方法
JP2022003711A (ja) 半導体装置
JP6862782B2 (ja) 半導体装置および半導体装置の製造方法
JP2005005578A (ja) 半導体装置およびその製造方法
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
US9484415B2 (en) Semiconductor device and method for manufacturing the same
JP6567601B2 (ja) 半導体装置
JP2020150242A (ja) 半導体装置
US20160211332A1 (en) Silicon carbide semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171227

R151 Written notification of patent or utility model registration

Ref document number: 6271309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151