JP2019004010A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2019004010A
JP2019004010A JP2017116508A JP2017116508A JP2019004010A JP 2019004010 A JP2019004010 A JP 2019004010A JP 2017116508 A JP2017116508 A JP 2017116508A JP 2017116508 A JP2017116508 A JP 2017116508A JP 2019004010 A JP2019004010 A JP 2019004010A
Authority
JP
Japan
Prior art keywords
silicon carbide
region
conductivity type
forming
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017116508A
Other languages
English (en)
Inventor
貴仁 小島
Takahito Kojima
貴仁 小島
崇 辻
Takashi Tsuji
崇 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017116508A priority Critical patent/JP2019004010A/ja
Priority to US15/989,399 priority patent/US20180366549A1/en
Publication of JP2019004010A publication Critical patent/JP2019004010A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

【課題】結晶欠陥、特に格子間原子を抑制し、リーク電流の発生を抑えること。【解決手段】ｎ+型炭化珪素基板１の表面に形成されたｎ型炭化珪素エピタキシャル層２と、ｎ型炭化珪素エピタキシャル層２に選択的に形成されたｐ+ベース領域３，４と、ｎ型炭化珪素エピタキシャル層２の表面に選択的に形成された濃いｎ型領域５と、濃いｎ型領域５上に形成されたｐベース層６と、ｐベース層６の表面層に選択的に形成されたｎ+ソース領域７およびｐ++コンタクト領域８と、ｐベース層６を貫通し、一部のｐ+ベース領域４の深さ方向に形成されたトレンチと、トレンチ内部にゲート絶縁膜を介して形成されたゲート電極１０と、を有する半導体装置において、ｎ+ソース領域７形成のドーパントが燐と炭素の２種類であり、炭素のドーズ量ＤCは燐のドーズ量Ｄpに対して０．７≦ＤC／Ｄp≦１．３を満たし、ｎ+ソース領域の不純物濃度が１０18台〜１０21台の範囲である。【選択図】図１

Description

この発明は、トレンチ構造を有するワイドバンドギャップ半導体を用いた縦型ＭＯＳＦＥＴ等の半導体装置およびその製造方法に関する。
縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）では、チャネルが基板表面に対して並行に形成されるプレーナー型よりも基板面に対して垂直に形成されるトレンチ型の方が単位面積当たりのセル密度を増やすことが出来るため、単位面積当たりの電流密度を増やすことができ、コスト面から有利である。
Ｐｈｉｌｏｓｏｐｈｉｃａｌ Ｍａｇａｚｉｎｅ Ｌｅｔｔｅｒｓ Ｖｏｌｕｍｅ９３，Ｉｓｓｕｅ８，２０１３ 「Ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ ｓｔｕｄｙ ｏｆ ａ ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ ｗｉｔｈ ｂ＝［０００１］＋〈１−１００〉 ａｎｄ ｉｔｓ ｅｆｆｅｃｔ ｏｎ ｌｅａｋａｇｅ ｉｎ ａ ４Ｈ−ＳｉＣ ＭＯＳＦＥＴ」 Ｓｈｏｉｃｈｉ Ｏｎｄａ ｅｔ ａｌ．
しかしながら、炭化珪素半導体装置のソース部形成の際に高い加速電圧を用いたイオン注入や、注入したイオンを活性化するための１５００℃以上のアニールにより結晶欠陥が形成され、結晶欠陥がＭＯＳデバイスのリーク電流に影響することが報告されている（例えば、上記非特許文献１参照。）。
本発明者らが４Ｈ−ＳｉＣ基板を用い半導体装置を作成したところ、上記非特許文献１と同様にリーク電流が生じることを確認した。
本発明は、上述した従来技術による問題点を解消するため、結晶欠陥、特に格子間原子を抑制し、リーク電流の発生を抑えることを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第１導電型の高濃度炭化珪素半導体基板の表面に形成された低濃度の第１導電型の第１炭化珪素半導体層と、前記第１炭化珪素半導体層の表面層に選択的に形成された第２導電型の第１ベース領域と、前記第１導電型の第１炭化珪素半導体層上に形成された第２導電型の炭化珪素半導体層と、前記第２導電型の炭化珪素半導体層の表面層に選択的に形成された第１導電型のソース領域および第２導電型のコンタクト領域と、前記第２導電型の炭化珪素半導体層を貫通して形成されたトレンチと、前記トレンチ内部にゲート絶縁膜を介して形成されたゲート電極と、を有する半導体装置において、前記ソース領域形成のドーパントが燐と炭素の２種類であり、炭素のドーズ量ＤCは燐のドーズ量Ｄpに対して０．７≦ＤC／Ｄp≦１．３を満たし、前記ソース領域の不純物濃度が１０18台〜１０21台の範囲にあることを特徴とする。
また、前記第１炭化珪素半導体層と、前記第２導電型の炭化珪素半導体層の間に前記第１炭化珪素半導体層より高濃度の第１導電型の領域を有し、前記第１ベース領域の下端及び前記トレンチの下端が前記第１導電型の領域内であることを特徴とする。
また、前記ソース領域の珪素と炭素の比で炭素が高いことを特徴とする。
前記ソース領域の形成のドーパントが窒素と珪素の２種類であり、珪素のドーズ量ＤSiは窒素のドーズ量ＤNに対して０．７≦ＤSi／ＤN≦１．３を満たし、前記ソース領域の不純物濃度が１０18台〜１０21台の範囲にあることを特徴とする。
また、前記ソース領域の珪素と炭素の比で珪素が高いことを特徴とする。
また、前記トレンチの下端に第２導電型の第２ベース領域を有し、前記第１ベース領域と前記第２ベース領域の不純物濃度が同じであり、前記第１ベース領域の幅Ｗｂｐは、前記第２ベース領域の幅Ｗｔｂｐよりも狭い（Ｗｂｐ＜Ｗｔｂｐ）ことを特徴とする。
また、この発明の半導体装置の製造方法は、第１導電型の高濃度炭化珪素半導体基板の表面に低濃度の第１導電型の第１炭化珪素半導体層を形成する工程と、前記第１炭化珪素半導体層の表面層に第２導電型の第１ベース領域および第２導電型の第２ベース領域を選択的に形成する工程と、前記第１炭化珪素半導体層の表面に低濃度の第２導電型の炭化珪素半導体層を形成する工程と、前記第２導電型の炭化珪素半導体層の表面に第１導電型のソース領域を選択的に形成する工程と、前記ソース領域に隣接するように前記第２導電型の炭化珪素半導体層の表面に第２導電型のコンタクト領域を形成する工程と、前記第２導電型の炭化珪素半導体層の表面のうち前記ソース領域の一部に前記第２導電型の炭化珪素半導体層を貫通し、前記第２ベース領域よりも浅いトレンチを形成する工程と、前記トレンチ底部および側部にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に層間絶縁膜を形成する工程と、前記ソース領域および前記コンタクト領域の表面にソース電極を形成する工程と、高濃度ワイドバンドギャップ半導体基板の裏面にドレイン電極を形成する工程と、を含む半導体装置の製造方法において、前記ソース領域を形成する際のドーパントとして燐と炭素の２種類を用い、炭素のドーズ量ＤCは燐のドーズ量Ｄpに対して０．７≦ＤC／Ｄp≦１．３を満たし、前記ソース領域の不純物濃度が１０18台〜１０21台の範囲にあることを特徴とする。
また、前記ソース領域を形成する際のドーパントとして窒素と珪素の２種類を用い、珪素のドーズ量ＤSiは窒素のドーズ量ＤNに対して０．７≦ＤSi／ＤN≦１．３を満たし、前記ソース領域の不純物濃度が１０18台〜１０21台の範囲にあることを特徴とする。
また、前記炭化珪素半導体層の表面側から前記第１ベース領域および前記第２ベース領域よりも深く第１導電型の領域を形成することを特徴とする。
本発明によれば、結晶欠陥、特に格子間原子を抑制し、リーク電流の発生を抑えることができる。
図１は、実施の形態にかかる半導体装置の構成を示す断面図である。 図２は、実施の形態にかかる半導体装置のＤpとＤSiの比とドレイン飽和電流（ＩＤＳＳ）の関係を示す図表である。 図３は、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その１） 図４は、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その２） 図５は、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その３） 図６は、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その４） 図７は、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その５） 図８は、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その６）
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。
（実施の形態）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として、炭化珪素（ＳｉＣ）を用いて作製されたＭＯＳ型の炭化珪素半導体装置を例に説明する。
図１は、実施の形態にかかる半導体装置の構成を示す断面図である。図１に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ+型炭化珪素基板（ワイドバンドギャップ半導体基板）１の第１主面、例えば（０００１）面（Ｓｉ面）、にｎ型炭化珪素エピタキシャル層（ワイドバンドギャップ半導体堆積層）２が堆積されている。
ｎ+型炭化珪素基板１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ型炭化珪素エピタキシャル層２は、ｎ+型炭化珪素基板１よりも低い不純物濃度で、例えば窒素がドーピングされている低濃度ｎ型ドリフト層である。ｎ型炭化珪素エピタキシャル層２の第１主面側には、濃いｎ型領域５が形成されており、濃いｎ型領域５はｎ+型炭化珪素基板１よりも低くｎ型炭化珪素エピタキシャル層２よりも高い不純物濃度で、例えば窒素がドーピングされている。以下、ｎ+型炭化珪素基板１単体、またはｎ+型炭化珪素基板１とｎ型炭化珪素エピタキシャル層２、またはｎ+型炭化珪素基板１とｎ型炭化珪素エピタキシャル層２と後述するｐベース層とを併せて炭化珪素半導体基体とする。
図１に示すように、ｎ+型炭化珪素基板１のｎ型炭化珪素エピタキシャル層２側に対して反対側の表面（炭化珪素半導体基体の裏面）には、裏面電極１３が設けられている。裏面電極１３は、ドレイン電極を構成する。
炭化珪素半導体基体の第１主面側には、トレンチ構造が形成されている。具体的には、トレンチは、ｐベース層６のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面からｐベース層６を貫通する。また、トレンチの表面に沿って、トレンチの底部および側部に形成されたゲート絶縁膜９が形成されており、ゲート絶縁膜９によりｎ型炭化珪素エピタキシャル層２およびｐベース層６と絶縁されているゲート電極１０がトレンチ内部に形成されている。ゲート電極１０の一部はトレンチ外部に突出していても良い。
ｎ型炭化珪素エピタキシャル層２のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面層には、第１ｐ+ベース領域（第１の第２導電型半導体領域）３と第２ｐ+ベース領域４が選択的に設けられている。第１ｐ+ベース領域３の幅はＷｂｐであり、第２ｐ+ベース領域４の幅はＷｔｂｐであり、Ｗｂｐ＜Ｗｔｂｐとする。第２ｐ+ベース領域４はトレンチ下に形成されている。第２ｐ+ベース領域４の幅（Ｗｔｂｐ）はトレンチの幅と同じかそれよりも広い。第１ｐ+ベース領域３と第２ｐ+ベース領域４は、例えばアルミニウムがドーピングされている。
第１ｐ+ベース領域３の一部をトレンチ側に引き伸ばすことで第２ｐ+ベース領域４に接続した構造となっていても良い。その理由はゲート電極１０下の第２ｐ+ベース領域４とｎ型炭化珪素エピタキシャル層２の接合部分でアバランシェ降伏が起こったときに発生するホールを効率よくソース電極１２に退避させることでゲート酸化膜への負担を軽減し信頼性をあげるためである。
ｎ型炭化珪素エピタキシャル層２の第１主面側には第２導電型のｐベース層６が設けられており、ｐベース層６の第１主面側に第１導電型のｎ+ソース領域７および第２導電型のｐ++コンタクト領域８が設けられている。また、ｎ+ソース領域７およびｐ++コンタクト領域８は互いに接する。また、ｎ型炭化珪素エピタキシャル層２の表面層の第１ｐ+ベース領域３と第２ｐ+ベース領域４に挟まれた領域と、ｐベース層６と第２ｐ+ベース領域４に挟まれた領域には濃いｎ型領域５が設けられており、この濃いｎ型領域５は第１ｐ+ベース領域３と第２ｐ+ベース領域４よりも深い位置まで形成されている。
図１では、２つのトレンチＭＯＳ構造のみを図示しているが、さらに多くのトレンチＭＯＳ構造が並列に配置されていてもよい。
層間絶縁膜１１は、炭化珪素半導体基体の第１主面側の全面に、トレンチに埋め込まれたゲート電極１０を覆うように設けられている。ソース電極１２は、層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ+ソース領域７およびｐ++コンタクト領域８に接する。ソース電極１２は、層間絶縁膜１１によって、ゲート電極１０と電気的に絶縁されている。ソース電極１２上には、ソース電極パッド１４が設けられている。
ここで、ｎ+ソース領域７を形成する際のドーパントとして燐と炭素の２種類を共注入し、この時の炭素のドーズ量ＤCは、燐のドーズ量Ｄpに対して０．７≦ＤC／Ｄp≦１．３を満たすように形成する。これにより、注入した燐が炭化珪素中の珪素サイトに入った際に余剰となった珪素と、共注入した炭素が結合して炭化珪素となり、格子間原子を低減する。燐のみの注入の場合は、ｎ+ソース領域７で炭化珪素の炭素と珪素の原子比は略等しい。これに対して、燐と炭素の共注入をすることで、ｎ+ソース領域７の炭化珪素の炭素と珪素の原子比は炭素が高くなる。この際、燐のドーズ量は、ｎ+ソース領域７の不純物濃度が１０18台〜１０21台となる様にドーズ量を調整し、多段注入で形成する事が望ましい。例えば、ドーズ量をそれぞれ２×１０14、１×１０14、５×１０13とした多段注入で形成する。
また、ｎ+ソース領域７を形成する際のドーパントとして窒素と珪素の２種類を共注入する場合は、珪素のドーズ量ＤSiは窒素のドーズ量ＤNに対して０．７≦ＤSi／ＤN≦１．３を満たすように形成する。これにより、注入した窒素が炭化珪素中の炭素サイトに入った際に余剰となった炭素と、共注入した珪素が結合して炭化珪素となり、格子間原子を低減する。窒素のみの注入の場合は、ｎ+ソース領域７で炭化珪素の炭素と珪素の原子比は略等しい。これに対して、窒素と珪素の共注入をすることで、ｎ+ソース領域７の炭化珪素の炭素と珪素の原子比は珪素が高くなる。この際、窒素のドーズ量は、ｎ+ソース領域７の不純物濃度が１０18台〜１０21台となる様にドーズ量を調整し、多段注入で形成する事が望ましい。例えば、ドーズ量をそれぞれ２×１０14、１．７×１０14、１．１×１０14、１×１０14とした多段注入で形成する。格子間原子を低減できることにより、ドレイン飽和電流（ＩＤＳＳ）を低減することが可能となる。
図２は、実施の形態にかかる半導体装置のＤpとＤSiの比とドレイン飽和電流（ＩＤＳＳ）の関係を示す図表である。ｎ+ソース領域７を形成する際のドーパントとして燐と炭素の２種類を共注入した時の、ＤpとＤSiの比とＩＤＳＳの関係を示す。炭素の共注入量を増加させることにより、格子間原子が減少し、ＩＤＳＳが減少しているのが分かる。ドーズ量ＤCとＤpについて、０．７≦ＤC／Ｄp≦１．３を満たすように形成するとＩＤＳＳが１×１０-7Ａ以下となった。炭素の共注入量を増やしすぎた場合は、注入により格子欠陥や注入ダメージを形成してしまうため、ＩＤＳＳの増加が現れる。また、ｎ+ソース領域７を形成する際のドーパントとして窒素と珪素の２種類を共注入する場合も同様の結果が得られた。
図３〜図８は、それぞれ実施の形態にかかる半導体装置の製造工程を示す断面図である。以下、図１に示す炭化珪素半導体装置の各製造工程を順に説明する。はじめに、図３に示すように、ｎ型の炭化珪素でできたｎ+型炭化珪素基板１を用意する。そして、このｎ+型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら炭化珪素でできた第１ｎ型炭化珪素エピタキシャル層２ａを、例えば１０μｍ程度の厚さまでエピタキシャル成長させる。この第１ｎ型炭化珪素エピタキシャル層２ａは、ｎ型炭化珪素エピタキシャル層２の一部（下層）となる。ここまでの状態が図３に示されている。
次いで、図４に示すように、第１ｎ型炭化珪素エピタキシャル層２ａの表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、イオン注入法によってｐ型の不純物、例えばアルミニウム原子をイオン注入する。それによって、図４に示すように、第１ｎ型炭化珪素エピタキシャル層２ａの表面領域の一部に、例えば深さ０．５μｍ程度の深い位置に第１ｐ+ベース領域３ａと第２ｐ+ベース領域４が、例えば隣り合う第１ｐ+ベース領域３ａと第２ｐ+ベース領域４との間の距離が１〜１．５μｍ程度となるように設けられる。このとき、第１ｐ+ベース領域３ａの幅Ｗｂｐを第２ｐ+ベース領域４の幅Ｗｔｂｐよりも狭く形成する（Ｗｂｐ＜Ｗｔｂｐ）。これにより、電界が、第２ｐ+ベース領域よりも狭い第１ｐ+ベース領域３ａの幅Ｗｂｐの方へ集中しやすくなり、アバランシェ電流が第１ｐ+ベース領域３ａの方へ流れ、トレンチ内のゲート電極１０が保護される。
また、第１ｐ+ベース領域３ａと第２ｐ+ベース領域４を設けるためのイオン注入時のドーズ量を、例えば不純物濃度が１×１０18〜１×１０19／ｃｍ3程度となるように設定してもよい。次いで、第１ｐ+ベース領域３ａと第２ｐ+ベース領域４を設けるためのイオン注入時に用いたマスクを除去する。そして、イオン注入法によってｎ型の不純物、例えば窒素原子をイオン注入する。それによって、図４に示すように、第１ｎ型炭化珪素エピタキシャル層２ａの表面領域の一部に、第１ｐ+ベース領域３ａと第２ｐ+ベース領域４よりも深い位置まで濃いｎ型領域５ａが設けられる。深く濃いｎ型領域５ａを設けるためのイオン注入時のドーズ量は、例えば不純物濃度が５×１０16〜５×１０17／ｃｍ3程度となるように設定してもよい。ここまでの状態が図４に示されている。
次いで、図５に示すように、第１ｎ型炭化珪素エピタキシャル層２ａの表面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら第２ｎ型炭化珪素エピタキシャル層２ｂを、例えば０．５μｍ程度の厚さまでエピタキシャル成長させる。この第２ｎ型炭化珪素エピタキシャル層２ｂと第１ｎ型炭化珪素エピタキシャル層２ａを合わせてｎ型炭化珪素エピタキシャル層２となる。第２ｎ型炭化珪素エピタキシャル層２ｂを設けるためのエピタキシャル成長の条件を、例えば第２ｎ型炭化珪素エピタキシャル層２ｂの不純物濃度が８×１０15／ｃｍ3程度となるように設定してもよい。
次いで、ｎ型炭化珪素エピタキシャル層２の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、イオン注入法によってｐ型の不純物、例えばアルミニウム原子をイオン注入する。それによって、図５に示すように、ｎ型炭化珪素エピタキシャル層２の表面領域の一部に、例えば深さ０．５μｍ程度の浅い第１ｐ+ベース領域３ｂが、例えば深い第１ｐ+ベース領域３ａの上部に重なるように設けられる。この浅い第１ｐ+ベース領域３ｂと深い第１ｐ+ベース領域３ａを合わせてｐ+ベース領域３となる。浅い第１ｐ+ベース領域３ｂを設けるためのイオン注入時のドーズ量を、例えば不純物濃度が１×１０18〜１×１０19／ｃｍ3程度となるように設定してもよい。
次いで、浅い第１ｐ+ベース領域３ｂを設けるためのイオン注入時に用いたマスクを除去する。そして、イオン注入法によってｎ型の不純物、例えば窒素原子をイオン注入する。それによって、図５に示すように、第２ｎ型炭化珪素エピタキシャル層２ｂの表面領域の一部に、例えば深さ０．５μｍ程度の浅く濃いｎ型領域５ｂが設けられる。浅く濃いｎ型領域５ｂを設けるためのイオン注入時のドーズ量は、例えば不純物濃度が５×１０16〜５×１０17／ｃｍ3程度となるように設定してもよい。この浅く濃いｎ型領域５ｂと深く濃いｎ型領域５ａを合わせて濃いｎ型領域５となる。ここまでの状態が図５に示されている。
そして、ｎ型炭化珪素エピタキシャル層２の表面上に、ｐ型の不純物、例えばアルミニウム原子をドーピングしながらｐベース層６を、例えば０．７〜１．３μｍ程度の厚さまでエピタキシャル成長させる。ｐベース層６を設けるためのエピタキシャル成長の条件を、例えば不純物濃度が１×１０16〜５×１０18／ｃｍ3程度となるように設定してもよい。
次いで、露出したｐベース層６の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成する。そして、イオン注入法によってｎ型の不純物、例えば燐をイオン注入する。それによって、図６に示すように、ｐベース層６の表面領域の一部にｎ+型のソース領域７が設けられる。
ここで、ソース領域７を形成する際のドーパントとして燐と炭素の２種類を、ドーズ量が０．７≦ＤC／Ｄp≦１．３を満たすように共注入する。またソース領域７を形成する際のドーパントとして窒素と珪素の２種類を用いる場合は、ドーズ量が０．７≦ＤSi／ＤN≦１．３を満たすように共注入する。ソース領域７を設けるためのイオン注入時のドーズ量を、例えば第１ｐ+ベース領域３よりも不純物濃度が高くなるように設定してもよい。
次いで、ソース領域７を設けるためのイオン注入時に用いたマスクを除去する。そして、露出したｐベース層６の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成し、ｐベース層６の表面上にｐ型の不純物、例えばアルミニウムをイオン注入する。それによって、図６に示すように、ｐベース層６の表面領域の一部にｐ++コンタクト領域８が設けられる。
ｐ++コンタクト領域８を設けるためのイオン注入時のドーズ量を、例えば第２ｐ+ベース領域４よりも不純物濃度が高くなるように設定してもよい。続いて、ｐ++コンタクト領域８を設けるためのイオン注入時に用いたマスクを除去する。ここまでの状態が図６に示されている。
次いで、熱処理（アニール）を行って、例えば第１ｐ+ベース領域３、ソース領域７、ｐ++コンタクト領域８を活性化させる。熱処理の温度は、例えば１７００℃程度であってもよい。熱処理の時間は、例えば２分程度であってもよい。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。
次いで、図７に示すように、露出したｐベース層６の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成する。そして、ドライエッチング用によってｐベース層６を貫通してｎ型炭化珪素エピタキシャル層２に達するトレンチを形成する。トレンチの底部は第２ｐ+ベース領域４に達しても良く、ｐベース層６と第２ｐ+ベース領域４に挟まれたｎ型炭化珪素エピタキシャル層２内に設置されても良い。続いて、トレンチを設けるために用いたマスクを除去する。ここまでの状態が図７に示されている。
次いで、図８に示すように、ｎ+ソース領域７、ｐ++コンタクト領域８、トレンチの表面に沿ったトレンチの底部および側部にゲート絶縁膜９を形成する。このゲート絶縁膜９は、酸素雰囲気中において１０００℃程度の温度の熱処理によって酸化膜を熱酸化することによって形成してもよい。また、このゲート絶縁膜９はＨｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ（ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。
次いで、ゲート絶縁膜９上に、例えば燐原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層はトレンチ内を埋めるように形成しても良い。この多結晶シリコン層をパターニングして、トレンチ内部に残すことによって、ゲート電極１０を設ける。ゲート電極１０の一部はトレンチ外部に突出していても良い。
次いで、ゲート絶縁膜９及びゲート電極１０を覆うように、例えば燐ガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を設ける。層間絶縁膜１１及びゲート絶縁膜９をパターニングして選択的に除去することによって、コンタクトホールを形成し、ｎ+ソース領域７及びｐ++コンタクト領域８を露出させる。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。ここまでの状態が図８に示されている。
次いで、コンタクトホール内及び層間絶縁膜１１の上にソース電極１２となる導電性の膜を設ける。この導電性の膜を選択的に除去して、例えばコンタクトホール内にのみソース電極１２を残す。
次いで、ｎ+型炭化珪素基板１の第２主面上に、例えばニッケルの膜でできたドレイン電極１３を設ける。その後、例えば９７０℃程度の温度で熱処理を行って、ｎ+型炭化珪素基板１とドレイン電極１３とをオーミック接合する。
次いで、図１に示すように、例えばスパッタ法によって、ソース電極１２及び層間絶縁膜１１を覆うように、例えばアルミニウムの膜を、厚さが例えば５μｍ程度になるように、設ける。その後、Ａｌの膜を選択的に除去して、素子全体の活性部を覆うように残すことによって、ソース電極パッド１４を形成する。
次いで、ドレイン電極１３の表面に、例えばチタン、ニッケル及び金を順に積層することによって、ドレイン電極パッド１５を設ける。以上のようにして、図１に示す半導体装置が完成する。
以上説明した実施の形態によれば、ｎ+ソース領域７を形成する際のドーパントとして燐と炭素の２種類を共注入する場合には、炭素のドーズ量ＤCは、燐のドーズ量Ｄpに対して０．７≦ＤC／Ｄp≦１．３を満たすようにする。これにより、注入した燐が炭化珪素中の珪素サイトに入った際に余剰となった珪素と、共注入した炭素が結合して炭化珪素となり、格子間原子を低減する。また、ｎ+ソース領域７を形成する際のドーパントとして窒素と珪素の２種類を共注入する場合には、珪素のドーズ量ＤSiは窒素のドーズ量ＤNに対して０．７≦ＤSi／ＤN≦１．３を満たすように形成する。これにより、注入した窒素が炭化珪素中の炭素サイトに入った際に余剰となった炭素と、共注入した珪素が結合して炭化珪素となり、格子間原子を低減する。格子間原子を低減できることにより、ドレイン飽和電流（ＩＤＳＳ）を低減することが可能となり、リーク電流の発生を抑えることができる。
なお、本実施の形態においては、浅く濃いｎ型領域５ｂの形成をイオン注入で行う形態を示したが、第２ｎ型炭化珪素エピタキシャル層２ｂのエピタキシャル成長時に窒素の不純物濃度が５×１０16〜５×１０17／ｃｍ3程度となるように設定し、イオン注入を省略する製造方法としても良い。
以上において本発明では、炭化珪素でできた炭化珪素基板の主面を（０００１）面とし当該（０００１）面上にＭＯＳを構成した場合を例に説明したが、面方位およびＭＯＳに限らず、ＩＧＢＴ，ＳＩＴ等のｎ型領域を有する素子および基板主面の面方位などを種々変更可能である。
また、本発明では、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型とした。
以上のように、本発明にかかる半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
１ ｎ+型炭化珪素基板
２ ｎ型炭化珪素エピタキシャル層
２ａ 第１ｎ型炭化珪素エピタキシャル層
２ｂ 第２ｎ型炭化珪素エピタキシャル層
３ 第１ｐ+ベース領域
３ａ 深い位置の第１ｐ+ベース領域
３ｂ 浅い位置の第１ｐ+ベース領域
４ 第２ｐ+ベース領域
５ 濃いｎ型領域
５ａ 深い位置の濃いｎ型領域
５ｂ 浅い位置の濃いｎ型領域
６ ｐベース層
７ ｎ+ソース領域
８ ｐ++コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソース電極
１３ 裏面電極
１４ ソース電極パッド
１５ ドレイン電極パッド
Ｗｂｐ 第１ｐ+ベース領域３の幅
Ｗｔｂｐ 第２ｐ+ベース領域４の幅

Claims (9)

  1. 第１導電型の高濃度炭化珪素半導体基板の表面に形成された低濃度の第１導電型の第１炭化珪素半導体層と、前記第１炭化珪素半導体層の表面層に選択的に形成された第２導電型の第１ベース領域と、前記第１導電型の第１炭化珪素半導体層上に形成された第２導電型の炭化珪素半導体層と、前記第２導電型の炭化珪素半導体層の表面層に選択的に形成された第１導電型のソース領域および第２導電型のコンタクト領域と、前記第２導電型の炭化珪素半導体層を貫通して形成されたトレンチと、前記トレンチ内部にゲート絶縁膜を介して形成されたゲート電極と、を有する半導体装置において、
    前記ソース領域形成のドーパントが燐と炭素の２種類であり、炭素のドーズ量ＤCは燐のドーズ量Ｄpに対して０．７≦ＤC／Ｄp≦１．３を満たし、前記ソース領域の不純物濃度が１０18台〜１０21台の範囲にあることを特徴とする半導体装置。
  2. 前記第１炭化珪素半導体層と、前記第２導電型の炭化珪素半導体層の間に前記第１炭化珪素半導体層より高濃度の第１導電型の領域を有し、前記第１ベース領域の下端及び前記トレンチの下端が前記第１導電型の領域内であることを特徴とする請求項１に記載の半導体装置。
  3. 前記ソース領域の珪素と炭素の比で炭素が高いことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ソース領域の形成のドーパントが窒素と珪素の２種類であり、珪素のドーズ量ＤSiは窒素のドーズ量ＤNに対して０．７≦ＤSi／ＤN≦１．３を満たし、前記ソース領域の不純物濃度が１０18台〜１０21台の範囲にあることを特徴とする請求項１または２に記載の半導体装置。
  5. 前記ソース領域の珪素と炭素の比で珪素が高いことを特徴とする請求項４に記載の半導体装置。
  6. 前記トレンチの下端に第２導電型の第２ベース領域を有し、前記第１ベース領域と前記第２ベース領域の不純物濃度が同じであり、
    前記第１ベース領域の幅Ｗｂｐは、前記第２ベース領域の幅Ｗｔｂｐよりも狭い（Ｗｂｐ＜Ｗｔｂｐ）ことを特徴とする請求項１または２に記載の半導体装置。
  7. 第１導電型の高濃度炭化珪素半導体基板の表面に低濃度の第１導電型の第１炭化珪素半導体層を形成する工程と、前記第１炭化珪素半導体層の表面層に第２導電型の第１ベース領域および第２導電型の第２ベース領域を選択的に形成する工程と、前記第１炭化珪素半導体層の表面に低濃度の第２導電型の炭化珪素半導体層を形成する工程と、前記第２導電型の炭化珪素半導体層の表面に第１導電型のソース領域を選択的に形成する工程と、前記ソース領域に隣接するように前記第２導電型の炭化珪素半導体層の表面に第２導電型のコンタクト領域を形成する工程と、前記第２導電型の炭化珪素半導体層の表面のうち前記ソース領域の一部に前記第２導電型の炭化珪素半導体層を貫通し、前記第２ベース領域よりも浅いトレンチを形成する工程と、前記トレンチ底部および側部にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に層間絶縁膜を形成する工程と、前記ソース領域および前記コンタクト領域の表面にソース電極を形成する工程と、高濃度ワイドバンドギャップ半導体基板の裏面にドレイン電極を形成する工程と、を含む半導体装置の製造方法において、
    前記ソース領域を形成する際のドーパントとして燐と炭素の２種類を用い、炭素のドーズ量ＤCは燐のドーズ量Ｄpに対して０．７≦ＤC／Ｄp≦１．３を満たし、前記ソース領域の不純物濃度が１０18台〜１０21台の範囲にあることを特徴とする半導体装置の製造方法。
  8. 前記ソース領域を形成する際のドーパントとして窒素と珪素の２種類を用い、珪素のドーズ量ＤSiは窒素のドーズ量ＤNに対して０．７≦ＤSi／ＤN≦１．３を満たし、前記ソース領域の不純物濃度が１０18台〜１０21台の範囲にあることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記炭化珪素半導体層の表面側から前記第１ベース領域および前記第２ベース領域よりも深く第１導電型の領域を形成することを特徴とする請求項７または８に記載の半導体装置の製造方法。
JP2017116508A 2017-06-14 2017-06-14 半導体装置およびその製造方法 Pending JP2019004010A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017116508A JP2019004010A (ja) 2017-06-14 2017-06-14 半導体装置およびその製造方法
US15/989,399 US20180366549A1 (en) 2017-06-14 2018-05-25 Semiconductor device and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017116508A JP2019004010A (ja) 2017-06-14 2017-06-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2019004010A true JP2019004010A (ja) 2019-01-10

Family

ID=64658420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017116508A Pending JP2019004010A (ja) 2017-06-14 2017-06-14 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20180366549A1 (ja)
JP (1) JP2019004010A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208074A (ja) * 2015-10-16 2019-12-05 富士電機株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3474314A1 (en) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Semiconductor device and method for manufacturing a semiconductor method
CN111384171B (zh) * 2018-12-28 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 高沟道迁移率垂直型umosfet器件及其制备方法
TWI752512B (zh) * 2020-05-29 2022-01-11 國立陽明交通大學 溝槽式電晶體及其製造方法
JP2021197384A (ja) * 2020-06-09 2021-12-27 富士電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208074A (ja) * 2015-10-16 2019-12-05 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20180366549A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
JP6759563B2 (ja) 半導体装置および半導体装置の製造方法
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
WO2017064949A1 (ja) 半導体装置および半導体装置の製造方法
JP5433352B2 (ja) 半導体装置の製造方法
JP5884617B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6032831B2 (ja) ＳｉＣ半導体装置及びその製造方法
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP6485382B2 (ja) 化合物半導体装置の製造方法および化合物半導体装置
JP5995347B2 (ja) ＳｉＣ半導体装置及びその製造方法
US20110012132A1 (en) Semiconductor Device
JP2009182271A (ja) 炭化珪素半導体装置
JP2019004010A (ja) 半導体装置およびその製造方法
JP6853977B2 (ja) 半導体装置および半導体装置の製造方法
WO2010098076A1 (ja) 蓄積型絶縁ゲート型電界効果型トランジスタ
JP2017152490A (ja) 化合物半導体装置およびその製造方法
JP2019004078A (ja) 半導体装置および半導体装置の製造方法
JP5676923B2 (ja) 半導体装置の製造方法および半導体装置
WO2018117061A1 (ja) 半導体装置および半導体装置の製造方法
JP6844228B2 (ja) 半導体装置および半導体装置の製造方法
JP2018026562A (ja) 半導体装置および半導体装置の製造方法
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
WO2012105170A1 (ja) 半導体装置およびその製造方法
JP2013058668A (ja) 半導体素子及びその製造方法
JP6991476B2 (ja) 半導体装置
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180607