JPWO2007032214A1 - 炭化珪素半導体素子の製造方法 - Google Patents

炭化珪素半導体素子の製造方法 Download PDF

Info

Publication number
JPWO2007032214A1
JPWO2007032214A1 JP2007535421A JP2007535421A JPWO2007032214A1 JP WO2007032214 A1 JPWO2007032214 A1 JP WO2007032214A1 JP 2007535421 A JP2007535421 A JP 2007535421A JP 2007535421 A JP2007535421 A JP 2007535421A JP WO2007032214 A1 JPWO2007032214 A1 JP WO2007032214A1
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide semiconductor
bipolar
semiconductor element
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007535421A
Other languages
English (en)
Other versions
JP5011493B2 (ja
Inventor
俊之 三柳
俊之 三柳
秀一 土田
秀一 土田
功穂 鎌田
功穂 鎌田
長野　正裕
正裕 長野
良孝 菅原
良孝 菅原
中山　浩二
浩二 中山
竜介 石井
竜介 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Research Institute of Electric Power Industry
Kansai Electric Power Co Inc
Original Assignee
Central Research Institute of Electric Power Industry
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry, Kansai Electric Power Co Inc filed Critical Central Research Institute of Electric Power Industry
Priority to JP2007535421A priority Critical patent/JP5011493B2/ja
Publication of JPWO2007032214A1 publication Critical patent/JPWO2007032214A1/ja
Application granted granted Critical
Publication of JP5011493B2 publication Critical patent/JP5011493B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型炭化珪素半導体素子において、電流通電により拡大する積層欠陥の核となる欠陥を低減させ、これにより、バイポーラ型炭化珪素半導体素子の順方向電圧の増加を抑制させること。本発明のバイポーラ型炭化珪素半導体素子の製造方法では、製造工程の最後に当該素子を３００℃以上の温度で加熱処理する。好ましくは、電極形成後に上記の加熱処理を行い、その後、得られたバイポーラ型炭化珪素半導体素子をパッケージへ実装する。

Description

本発明は、炭化珪素半導体素子、特に、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で電流通電時に電子と正孔が再結合するバイポーラ型炭化珪素半導体素子の製造方法に関する。特に本発明は、電流通電に伴い経時で順方向電圧が増加する要因である積層欠陥の核となる欠陥を低減させる技術の改良に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界強度が約１０倍であり、この他に熱伝導率、電子移動度、バンドギャップなどにおいても優れた物性値を有する半導体であることから、従来のＳｉ系パワー半導体素子に比べて飛躍的な性能向上を実現する半導体材料として期待されている。
最近では、直径３インチまでの４Ｈ−炭化珪素単結晶基板、６Ｈ−炭化珪素単結晶基板が市販されるようになり、Ｓｉの性能限界を大幅に超える各種の半導体スイッチング素子の報告が相次いでなされるなど、高性能炭化珪素半導体素子の開発が進められている。
半導体素子は、電流通電時に電子あるいは正孔のみが電気伝導に作用するユニポーラ型半導体素子と、電子と正孔の両者が電気伝導に作用するバイポーラ型半導体素子に大別される。ユニポーラ型半導体素子にはショットキーバリヤダイオード（ＳＢＤ）、接合電界効果トランジスタ（Ｊ−ＦＥＴ）、金属／酸化膜／半導体電界効果トランジスタ（ＭＯＳ−ＦＥＴ）などが属する。バイポーラ型半導体素子にはｐｎダイオード、バイポーラ型接合トランジスタ（ＢＪＴ）、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯサイリスタ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などが属する。
炭化珪素単結晶を用いてパワー半導体素子を作製する場合、炭化珪素単結晶の拡散係数が極めて小さいために不純物を深く拡散させることが困難であることから、炭化珪素バルク単結晶基板上に、基板と同一の結晶型で、所定の膜厚およびドーピング濃度を有する単結晶膜をエピタキシャル成長させることが多い（特許文献１）。具体的には、昇華法あるいは化学気相成長法（Chemical Vapor Deposition：ＣＶＤ）によって得られたバルク単結晶をスライスした基板の表面に、ＣＶＤ法によりエピタキシャル単結晶膜を成長させた炭化珪素単結晶基板が使用されている。
炭化珪素単結晶には各種の結晶多形（ポリタイプ）が存在するが、パワー半導体素子の開発では、絶縁破壊電界強度および移動度が高く、異方性が比較的小さい４Ｈ−炭化珪素が主に使用されている。エピタキシャル成長を行う結晶面としては、（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面などがあるが、（０００１）Ｓｉ面および（０００−１）Ｃ面からエピタキシャル成長させる場合には、ステップフロー成長技術によりホモエピタキシャル成長させるために、これらの面を［１１−２０］方向あるいは［０１−１０］方向に数度傾けた結晶面が使用されることが多い。
国際公開ＷＯ０３／０３８８７６号パンフレット ジャーナル オブ アプライド フィジックス（Journal of Applied Physics）ボリューム９５ Ｎｏ．３ ２００４年 １４８５頁〜１４８８頁 ジャーナル オブ アプライド フィジックス（Journal of Applied Physics）ボリューム９２ Ｎｏ．８ ２００２年 ４６９９頁〜４７０４頁 ジャーナル オブ クリスタル グロウス（Journal of Crystal Growth）ボリューム２６２ ２００４年 １３０頁〜１３８頁
上記したように、炭化珪素を用いたパワー半導体素子は各種の優れた点を有しているが、以下の問題点があった。バイポーラ型炭化珪素半導体素子における炭化珪素単結晶の内部には、その製造工程において各種の結晶欠陥が発生する。具体的には、第１に、改良レーリー法またはＣＶＤ法により炭化珪素バルク単結晶を成長させる工程において、各種の結晶欠陥が発生する。このような各種の結晶欠陥が含まれた炭化珪素バルク単結晶から切り出したウエハを用いて作製したバイポーラ型炭化珪素半導体素子では、ウエハの内部に存在する結晶欠陥が素子の特性を低下させる要因となる。
第２に、炭化珪素エピタキシャル膜には、ＣＶＤ法により炭化珪素バルク単結晶基板の表面から成長させる工程において、各種の結晶欠陥が発生する。ここで発生する結晶欠陥には、線状欠陥、点欠陥、環状欠陥など各種のものがある。
図１（ａ）、（ｂ）は、炭化珪素単結晶基板と、ステップフロー成長技術によりその表面から形成した炭化珪素エピタキシャル膜との界面近傍を示した断面図である。図１（ａ）において５は結晶面（（０００１）Ｓｉ面）、θはオフ角である。図１（ａ）に示したように、炭化珪素単結晶基板１の上に形成されたエピタキシャル膜（ｎ型エピタキシャル膜２ａおよびｐ型エピタキシャル膜（またはｐ型注入層）２ｂには、線状欠陥６、点欠陥７、環状欠陥８などの各種の結晶欠陥が存在している。線状欠陥６には、例えば（０００１）Ｓｉ面と平行に延びるベーサルプレーン転位（basal plane dislocation）などがある。また、図１（ｂ）のように、炭化珪素エピタキシャル膜２の表面近傍には環状欠陥８が多く存在する。
ｐｎダイオードなどのバイポーラ素子では、ｎ型エピタキシャル膜と、ｎ型エピタキシャル膜とｐ型エピタキシャル膜との界面付近またはｎ型エピタキシャル膜とｐ型注入層との界面付近が通電時に電子と正孔が再結合する領域となるが、バーガースベクトルが［０１−１０］のショックレー型部分転位（Shockley partial dislocation、ショックレー型不完全部分転位とも呼ばれている）を持つ欠陥は、通電時に発生する電子と正孔の再結合エネルギーによって積層欠陥（stacking fault）へと変換される（上記の非特許文献１〜４）。この積層欠陥は図４に示したように、三角形や菱形等の形状を有する面状の欠陥として発生する。
積層欠陥の領域は、電流通電時に高抵抗領域として作用すると考えられ、その結果として、積層欠陥の面積拡大に伴ってバイポーラ型半導体素子の順方向電圧が増加することになる。
第３に、炭化珪素バルク単結晶基板の表面に炭化珪素エピタキシャル膜を形成した後、例えばメサ構造の形成、イオン注入、酸化膜の形成、電極の形成などの各種の工程を経てバイポーラ型炭化珪素半導体素子が作製されるが、炭化珪素単結晶基板への加工を行う工程においても上記の結晶欠陥、すなわち線状欠陥、点欠陥、環状欠陥などが発生する。例えば、炭化珪素バルク単結晶は不純物原子の拡散定数が小さく熱拡散法による不純物のドーピングを適用することが困難であるため、イオン注入によって窒素イオンやアルミニウムイオンを炭化珪素エピタキシャル膜へ導入する場合がある。また、ｐｎダイオードにおけるＪＴＥの形成時にも炭化珪素エピタキシャル膜へのイオン注入が行われる。これらのイオン注入時には、結晶内部に打ち込まれた不純物イオンが衝突することによって炭化珪素単結晶の結晶構造が破壊されて炭化珪素単結晶が損傷し、上記の結晶欠陥が発生すると考えられる。
以上のように、炭化珪素単結晶基板の形成工程、炭化珪素エピタキシャル膜の形成工程、およびその後の炭化珪素基板への加工工程において、炭化珪素単結晶の内部には各種の結晶欠陥が発生する。この結晶欠陥は、製造したバイポーラ型炭化珪素半導体素子の特性を低下させる要因となり、特に、電流通電によって炭化珪素エピタキシャル膜に存在する結晶欠陥が面状の積層欠陥となり、その面積が拡大すると、順方向電圧が増加することになる。順方向電圧の増加は炭化珪素バイポーラ型半導体素子の信頼性を低下させ、バイポーラ型炭化珪素半導体素子を組み込んだ電力制御装置の電力損失の増大を引き起こす。そのため、電流通電により拡大する積層欠陥の核となる欠陥を低減させるという課題があった。
本発明は、上記した従来技術における課題を解決するためになされたものであり、電流通電により拡大する積層欠陥の核となる欠陥を低減させ、これにより、バイポーラ型炭化珪素半導体素子の順方向電圧の増加を抑制させることを目的としている。
バイポーラ型炭化珪素半導体素子を３００℃以上の温度で予め加熱処理したところ、その後の電流通電による積層欠陥の形成が顕著に抑制された。この知見に基づいて、バイポーラ型炭化珪素半導体素子の製造工程の最後に３００℃以上の温度で加熱を行うことにより、電流通電後に順方向電圧の増加が抑制されることを見出し本発明を完成するに至った。
本発明のバイポーラ型炭化珪素半導体素子の製造方法は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で電流通電時に電子と正孔が再結合するバイポーラ型炭化珪素半導体素子の製造方法であって、
前記バイポーラ型炭化珪素半導体素子の製造工程の最後に、該バイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱することを特徴とする。
前記バイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱する工程は、通常は、電極を形成する工程の後に行われる。また、当該工程は、少なくとも全てのイオン注入工程よりも後に行われ、且つ、少なくとも素子表面を保護するための酸化膜を形成した当該素子表面における電極を形成する部位を含む各部位の酸化膜を除去し、当該部位においてエピタキシャル膜を露出させる工程よりも後に行われる。
上記の発明は特に、耐熱温度に制限があるパッケージに実装されるバイポーラ型炭化珪素半導体素子の製造に好ましく適用される。この場合、前記バイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱する工程によって該バイポーラ型炭化珪素半導体素子の製造を完了し、その後、得られたバイポーラ型炭化珪素半導体素子はパッケージに実装される。
上記の発明は、六方晶の炭化珪素単結晶基板の表面から六方晶の炭化珪素エピタキシャル膜を成長させる場合、より具体的には、六方晶四回周期型の炭化珪素単結晶基板の表面から六方晶四回周期型の炭化珪素エピタキシャル膜を成長させるか、六方晶六回周期型の炭化珪素単結晶基板の表面から六方晶六回周期型の炭化珪素エピタキシャル膜を成長させるか、または六方晶二回周期型の炭化珪素単結晶基板の表面から六方晶二回周期型の炭化珪素エピタキシャル膜を成長させる場合に好ましく適用される。あるいは、菱面十五回周期型の炭化珪素単結晶基板の表面から菱面十五回周期型の炭化珪素エピタキシャル膜を成長させる場合に好ましく適用される。
また、本発明のバイポーラ型炭化珪素半導体素子の製造方法は、前記バイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱する前に、該バイポーラ型炭化珪素半導体素子の動作領域に対して、電子−正孔対の生成が可能な波長における光照射を行うことを特徴とする。
このように、熱処理の前に光照射を行うことで、積層欠陥をより効果的に低減することができる。
また、本発明の炭化珪素半導体素子の製造方法は、素子形成過程にある炭化珪素半導体における素子の動作領域となる位置、または、素子形成が完了した炭化珪素半導体素子における当該素子の動作領域へ、電子−正孔対生成が可能な波長における光照射を行う工程と、
前記炭化珪素半導体または炭化珪素半導体素子を３００℃以上の温度で加熱する工程と、
を含むことを特徴とする。
ここで、「素子形成が完了した」とは、上記の光照射および熱処理以外の全ての素子形成工程が完了したことを意味する。
上記の発明によれば、積層欠陥を効果的に低減することができる。これにより、炭化珪素半導体素子の信頼性が向上する。
本発明によれば、電流通電により拡大する積層欠陥の核となる欠陥が低減され、これにより、バイポーラ型炭化珪素半導体素子の順方向電圧の増加を抑制できる。
図１は、炭化珪素単結晶基板と、ステップフロー成長技術によりその表面から形成した炭化珪素エピタキシャル膜との界面近傍を示した断面図である。 図２は、表面にエピタキシャル膜を形成した炭化珪素単結晶基板を用いて作製したｐｎダイオードの断面図である。 図３は、素子の動作領域に対して熱処理前に光照射を行う態様を説明する図である。 図４は、６００℃までの各温度において加熱処理を行ったそれぞれのｐｎダイオードに対して電流通電試験を行い、試験後のｐｎダイオードにおける炭化珪素エピタキシャル膜のフォトルミネッセンス像を観察した結果を示した概念図である。
符号の説明
１ 炭化珪素単結晶基板
２ 炭化珪素エピタキシャル膜
２ａ ｎ型エピタキシャル膜
２ｂ ｐ型エピタキシャル膜（またはｐ型注入層）
３ ベーサルプレーン転位
４ スレッディングエッジ転位
５ 結晶面
６ 線状欠陥
７ 点欠陥
８ 環状欠陥
１１ａ 積層欠陥（不完全転位ループ）
１１ｂ 積層欠陥（完全転位ループ）
１２ ＳｉＣエピタキシャル膜の表面
１３ （０００１）Ｓｉ面
２１ 炭化珪素単結晶基板
２３ ドリフト層
２４ ｐ型接合層
２５ ｐ＋型コンタクト層
２６ ＪＴＥ
２７ 酸化膜
２８ カソード電極
２９ アノード電極
θ オフ角
以下、図面を参照しながら本発明について説明する。なお、格子方位および格子面について、個別方位は［］、個別面は（）で示し、負の指数については結晶学上、“−”（バー）を数字の上に付けることになっているが、明細書作成の都合上、数字の前に負号を付けることにする。
本発明では、最終工程の前までは従来と同様の方法にてバイポーラ型炭化珪素半導体素子が製造される。電極などを形成する半導体基板として、炭化珪素エピタキシャル単結晶膜を表面から成長させた炭化珪素単結晶基板が使用される。
炭化珪素単結晶基板としては、昇華法あるいはＣＶＤ法によって得られたバルク結晶をスライスしたものを使用する。昇華法（改良レーリー法）による場合、例えば、坩堝に炭化珪素粉末を入れて、２２００〜２４００℃で加熱して気化し、種結晶の表面に典型的には０．８〜１ｍｍ／ｈの速度で堆積させてバルク成長させる。得られたインゴットを所定の厚さに、所望の結晶面が表出するようにスライスする。エピタキシャル膜へのベーサルプレーン転位の伝搬を抑制するために、切り出したウエハの表面を、研磨砥粒を用いた研磨処理、水素エッチング、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）などにより処理して鏡面状に平滑化することが好ましい。
この炭化珪素単結晶基板の表面から、炭化珪素単結晶エピタキシャル膜を成長させる。炭化珪素単結晶には結晶多形（ポリタイプ）が存在するが、例えば、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣなどが炭化珪素単結晶基板として用いられる。これらの中でも、４Ｈ−ＳｉＣは、絶縁破壊電界強度および移動度が高く、異方性が比較的小さい。エピタキシャル成長を行う結晶面としては、例えば（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面などが挙げられる。
（０００１）Ｓｉ面、（０００−１）Ｃ面でエピタキシャル成長させる場合、［０１−１０］方向、［１１−２０］方向、あるいは［０１−１０］方向と［１１−２０］方向との中間方向のオフ方位に、例えば１〜１２°のオフ角で傾斜させて切り出した基板を使用し、この結晶面からステップフロー成長技術により炭化珪素をエピタキシャル成長させる。
炭化珪素単結晶膜のエピタキシャル成長はＣＶＤ法を用いて行われる。Ｃの原料ガスとしてはプロパン等が用いられ、Ｓｉの原料ガスとしてはシラン等が用いられる。これらの原料ガスと、水素等のキャリアガスと、ドーパントガスとの混合ガスを炭化珪素単結晶基板の表面に供給する。ドーパントガスとしては、ｎ型エピタキシャル膜を成長させる場合には窒素等が用いられ、ｐ型エピタキシャル膜を成長させる場合にはトリメチルアルミニウム等が用いられる。
これらのガス雰囲気下、例えば１５００〜１６００℃、４０〜８０Ｔｏｒｒの条件で、２〜２０μｍ／ｈの成長速度で炭化珪素をエピタキシャル成長させる。これにより、炭化珪素単結晶基板と同一の結晶型の炭化珪素がステップフロー成長する。
エピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用いることができる。縦型ホットウォール炉には、石英で形成された水冷２重円筒管が設置され、水冷２重円筒管の内部には、円筒状断熱材、グラファイトで形成されたホットウォール、および炭化珪素単結晶基板を縦方向に保持するための楔形サセプタが設置されている。水冷２重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱により、楔形サセプタに保持された炭化珪素単結晶基板を加熱する。炭化珪素単結晶基板を加熱しながら水冷２重円筒管の下方より反応ガスを供給することによって、炭化珪素単結晶基板の表面に炭化珪素がエピタキシャル成長する。
このようにしてエピタキシャル膜を形成した炭化珪素単結晶基板を用いて、バイポーラ素子を作製する。以下、図２を参照しながら、バイポーラ素子の一つであるｐｎ（ｐｉｎ）ダイオードの製造方法の一例を説明する。改良レーリー法により成長させたインゴットを所定のオフ角でスライスし、表面を鏡面処理したｎ型の４Ｈ−炭化珪素単結晶（キャリア密度８×１０18ｃｍ-3、厚さ４００μｍ）からなる炭化珪素単結晶基板２１の上に、ＣＶＤ法によって窒素ドープｎ型炭化珪素層（ドリフト層２３：ドナー密度５×１０14ｃｍ-3、膜厚４０μｍ）とアルミニウムドープｐ型炭化珪素層（ｐ型接合層２４：アクセプタ密度５×１０17ｃｍ-3、膜厚１．５μｍ、およびｐ＋型コンタクト層２５：アクセプタ密度１×１０18ｃｍ-3、膜厚０．５μｍ）を順次エピタキシャル成長させる。
次に、反応性イオンエッチング（ＲＩＥ）によりエピタキシャル膜の外周部を除去してメサ構造を形成する。メサ構造を形成するために、エピタキシャル膜の上にＮｉ金属膜を蒸着する。蒸着には電子線加熱蒸着装置を使用する。電子線加熱蒸着装置は、電子線発生器と、Ｎｉ金属片を入れる坩堝と、エピタキシャル膜の表面を外側として炭化珪素単結晶基板を保持する基板ホルダとを備えている。坩堝の中に入れたＮｉ金属片に対して１０ｋＶ程度に加速された電子線を照射してＮｉ金属片を溶融し、エピタキシャル膜の上に蒸着させる。
エピタキシャル膜の上に蒸着したＮｉ金属膜の表面に、メサ構造をパターニングするためのフォトレジストをスピンコーターを用いて１μｍの厚さとなるように塗布し、オーブン内でレジスト膜を加熱処理する。このレジスト膜に対してメサ構造のパターンに対応したマスクを介して紫外線を露光し、レジスト現像液を用いて現像する。現像によって基板表面に露出したＮｉ金属膜を酸により除去し、次いで四フッ化炭素と酸素との混合ガスを用いたＲＩＥにより、Ｎｉ金属膜が除去されて基板表面に露出したエピタキシャル膜をエッチングし、高さ幅が４μｍのメサを形成する。
次に、メサ底部での電界集中を緩和するために、アルミイオンを注入してＪＴＥ（ジャンクション ターミネーション エクステンション）２６を形成する。ＪＴＥ２６は、トータルドーズ量１．２×１０13ｃｍ-2、幅２５０μｍ、深さ０．７μｍである。３０〜４５０ｋｅＶの間で順次エネルギーを変更しながらイオン注入することによって、注入されたアルミイオンは深さ方向の濃度が一定になるような濃度分布を有している。イオン注入した後、アルゴンガス雰囲気下で熱処理を行うことによりアルミイオンを活性化する。
次に、素子表面を保護するための酸化膜２７を形成する。熱酸化を行うために基板を熱酸化炉に入れ、乾燥した酸素ガスを流しながら基板を加熱して基板表面全体に厚さ４０ｎｍの熱酸化膜を形成する。その後、基板表面における電極を形成する部位などの所定部位を、フォトリソグラフィー技術によってパターニングし、フッ酸によりこれらの部位の熱酸化膜を除去してエピタキシャル膜を露出させる。
次に、電子線加熱蒸着装置を用いてカソード電極２８とアノード電極２９を蒸着する。カソード電極２８は、基板２１の下面にＮｉ（厚さ３５０ｎｍ）を蒸着して形成される。アノード電極２９は、ｐ＋型コンタクト層２５の上面に、Ｔｉ（厚さ１００ｎｍ）の膜とＡｌ（厚さ３５０ｎｍ）の膜とを順に蒸着して形成される。これらの電極は、蒸着後に熱処理を行い炭化珪素との合金を形成することによってオーミック電極とされる。
本発明では、バイポーラ型炭化珪素半導体素子を３００℃以上、好ましくは３００℃〜６００℃、より好ましくは４００℃〜５００℃で加熱を行う。６００℃を超えると、電極を構成する金属材料によっては溶融するなど、得られたバイポーラ型炭化珪素半導体素子が正常な作動を行うことができなくなる場合がある。
前述した方法で製造したバイポーラ型炭化珪素半導体素子を上記の温度範囲で加熱することによって、積層欠陥の核となる欠陥が低減し、電流通電による順方向電圧の増加を抑制させることができる。すなわち、後述する実施例にも示したように、３００℃近傍を境として積層欠陥の核となる欠陥が低減し、順方向電圧の増加が抑制できるようになる。
この現象は、次の理由により生じるものと考えられる。前述したように、ｐｎダイオードなどのバイポーラ型半導体素子では、ｎ型エピタキシャル膜と、ｐ型エピタキシャル膜とｐ型エピタキシャル膜との界面付近またはｎ型エピタキシャル膜とｐ型注入層との界面付近が電流通電時に電子と正孔が再結合領域となり、炭化珪素エピタキシャル膜に存在する欠陥がこの再結合エネルギーによって積層欠陥へと変換される。この積層欠陥が形成された領域は、電流通電時に高抵抗領域として作用すると考えられており、その結果として、積層欠陥の面積拡大に伴ってバイポーラ型炭化珪素半導体素子の順方向電圧が増加することになる。
しかし、３００℃以上の温度で加熱処理を行うと、積層欠陥の核となる欠陥を形成するＳｉ原子およびＣ原子は、欠陥として存在するよりも正常な格子位置で存在する方が安定な状態になるため欠陥は低減し、この結果として電流通電による順方向電圧の増加が抑制されると考えられる。なお、電流通電後のバイポーラ型炭化珪素半導体素子をＸ線トポグラフ像、フォトルミネッセンス像、エレクトロルミネッセンス像、カソードルミネッセンス像、溶融塩エッチングによるエッチピットなどにより観察することによって、核欠陥から拡大した積層欠陥を確認できる。また、上記の手段によって、積層欠陥の核欠陥も確認できる。
上記の加熱処理は、アルゴンガスなどの不活性ガス雰囲気下で、積層欠陥の核欠陥が充分に低減されるまで行う。加熱処理は、素子製造工程における最後の工程として行われ、通常は、電極を形成する工程の次の工程として行われる。少なくとも、この加熱処理は、全てのイオン注入工程の後に行われ、且つ、素子表面を保護するための酸化膜を形成した当該素子表面における電極を形成する部位を含む各部位の酸化膜を除去し、当該部位においてエピタキシャル膜を露出させる工程の後に行われる。
なお、電極形成工程の一部として、電極を構成する金属とＳｉＣとの界面におけるシンタリングを目的として電極蒸着後に所定の温度で熱処理する場合があるが、上記のように積層欠陥の核欠陥を充分に低減するには、これとは別途の工程として充分な加熱処理を行う必要がある。本発明における３００℃以上での加熱処理の時間は、加熱温度や欠陥密度によって変化し、前述の加熱温度範囲における加熱温度が低い場合や、欠陥密度が高い場合は、加熱時間を長くすることが望ましい。加熱処理の時間は、通常は１０分以上、好ましくは１０〜１２０分、より好ましくは３０〜６０分である。
上記の加熱処理を行うことによって得られたバイポーラ型炭化珪素半導体素子は、パッケージへ実装されることが多く、こうした素子は、パッケージに実装された形態で電力制御用の機器、装置などに組み込まれる。このようなパッケージの耐熱最低温度は、素子の絶縁基材への接着や封止のために使用される樹脂材料の耐熱性等の点から、通常は２００℃程度である。したがって、上記の加熱処理はパッケージへ実装する前に行う必要がある。
後述する実施例に示したように、結晶型が４Ｈである炭化珪素を用いて複数のｐｎダイオードを作製し、各温度で加熱処理を行ったｐｎダイオードおよび加熱処理を行わなかったｐｎダイオードのそれぞれに対して、電流密度１００Ａ／ｃｍ2で６０分間の通電を行ったところ、図４に示したように、加熱処理を行わなかったｐｎダイオードでは多くの積層欠陥が確認された。３００℃未満の温度で加熱を行ったものでも、加熱処理を行わなかったものと同程度の積層欠陥が確認されたが、３００℃で加熱処理を行うと、積層欠陥の低減が見られ始めた。そして、さらに加熱温度を上げると共に、積層欠陥は顕著に低減し、５００℃の加熱では積層欠陥がほとんど観察されなかった。さらに６００℃の加熱を行ったがさらなる低減は見られなかった。
このように、３００℃以上の温度で加熱することによって、電流通電後におけるバイポーラ型炭化珪素半導体素子の順方向電圧の増加を抑制させることができるが、この現象はエピタキシャル成長を行う結晶面には依存しないと考えられ、例えば（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面などをエピタキシャル成長を行う結晶面としても同様の現象が起きる。特に、積層欠陥の面と、電流通電経路の方向とが成す角度が大きい場合、例えば積層欠陥の面が電流通電経路を垂直に遮断するような場合に、積層欠陥が通電劣化に大きく影響するが、このような場合でも順方向電圧の増加を抑制できる。
一方、炭化珪素単結晶には複数の結晶型が存在するが、上記の現象は、３００℃以上の温度では炭化珪素バルク単結晶が安定化することに起因していると考えられ、この点から４Ｈ−ＳｉＣ（六方晶四回周期型）の他に、６Ｈ−ＳｉＣ（六方晶六回周期型）、２Ｈ−ＳｉＣ（六方晶二回周期型）、１５Ｒ−ＳｉＣ（菱面十五回周期型）を用いた場合にも、上記の加熱処理によって同様に積層欠陥の核となる欠陥が低減し、その結果として電流通電による順方向電圧の増加が抑制される。
また、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で電流通電時に電子と正孔が再結合するバイポーラ型炭化珪素半導体素子であれば、ｐｎダイオード以外の他のバイポーラ型炭化珪素半導体素子であっても、上記の温度で加熱処理することにより炭化珪素エピタキシャル膜が安定化し、積層欠陥の核となる欠陥が低減し、その結果として電流通電による順方向電圧の増加が抑制される。このようなバイポーラ型炭化珪素半導体素子としては、例えば、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯサイリスタ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ）などが挙げられる。
なお、本発明は、炭化珪素の昇華温度（２０００〜２２００℃）に比較して極めて低い温度で欠陥を除去できることを見出したものである。シリコン半導体素子では、欠陥除去を目的として熱処理が行われることがあるが、この熱処理はシリコンの融点温度（１４００℃）に近い１２００℃で行われ、本発明とは全く異なるものである。
以下、本発明における別の態様について説明する。この実施態様では、３００℃以上の温度での熱処理の前に、半導体素子の動作領域となるＳｉＣ単結晶部分に対して、電子−正孔対生成が可能な波長における光照射を実施する。
このように光照射を実施することで、積層欠陥の低減効果をさらに増すことができる。これは、ＳｉＣ単結晶内で電子−正孔対が生成されることにより、完全転位ループ型の積層欠陥が、加熱による低減効果がより高い不完全転位ループ型の積層欠陥に変化することによる。
以下、図３を参照しながら説明する。同図において、符号１２はＳｉＣエピタキシャル膜の表面、符号１３は（０００１）Ｓｉ面である。図３（ａ）に示すように、ＳｉＣ単結晶中には、不完全転位ループで構成される積層欠陥１１ａと、完全転位ループで構成される積層欠陥１１ｂの２種類が存在する。
このＳｉＣ単結晶に対して上述した熱処理を行うと、図３（ｂ）に示すように、不完全転位ループで構成される積層欠陥１１ａは消滅するが、完全転位ループで構成される積層欠陥１１ｂは消滅しない。これは、完全転位ループでは、完全転位が分解してできる２本の不完全転位同士が反発するため、２本の不完全転位の間にある積層欠陥を消滅できないためである。これに対して、不完全転位ループは１本の不完全転位のみで構成されるため、反発力が生じず積層欠陥の消滅が起きる。
一方、図３（ｃ）に示すように、熱処理前に、電子−正孔対生成が可能な波長における光を照射すると、光照射による積層欠陥の拡大効果によって、完全転位ループで構成される積層欠陥１１ｂが、不完全転位ループで構成される積層欠陥１１ａに変化する。その後、上述した熱処理を行うことによって、図３（ｄ）に示すように、図３（ａ）における積層欠陥１１ａと積層欠陥１１ｂの両方が消滅する。
光照射は、素子の動作領域において電子−正孔対生成が可能な波長および強度で行われ、例えば、波長３５０ｎｍ〜３６５ｎｍのレーザー光またはＬＥＤ光を用いることができる。
この実施態様における光照射工程および熱処理工程は、上述したように、バイポーラ型炭化珪素半導体素子の製造工程の最後において行うことができる。すなわち、該バイポーラ型炭化珪素半導体素子の動作領域に対して、電子−正孔対の生成が可能な波長における光照射を行い、次いで、このバイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱する。
さらに、この実施態様における光照射工程および熱処理工程は、炭化珪素半導体素子の製造工程において広く適用することができる。すなわち、素子形成過程にある炭化珪素半導体における素子の動作領域となる位置、または、素子形成が完了した炭化珪素半導体素子における当該素子の動作領域へ、電子−正孔対生成が可能な波長における光照射を行い、前記炭化珪素半導体または炭化珪素半導体素子を３００℃以上の温度で加熱することで、積層欠陥を効果的に低減することができる。
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることはなく、その要旨を逸脱しない範囲内において各種の変形、変更が可能である。
実施例
以下、実施例により本発明を説明するが、本発明はこれらの実施例に限定されるものではない。
［実施例１］
図２に示したｐｎダイオードを試験用に作製した。改良レーリー法により成長させたインゴットをオフ方向［１１−２０］、オフ角度８°でスライスし、表面を鏡面処理したｎ型の４Ｈ−炭化珪素（０００１）基板（キャリア密度８×１０18ｃｍ-3、厚さ４００μｍ）の上にＣＶＤ法によって窒素ドープｎ型炭化珪素層（ドナー密度５×１０14ｃｍ-3、膜厚４０μｍ）とアルミニウムドープｐ型炭化珪素層（ｐ型接合層：アクセプタ密度５×１０17ｃｍ-3、厚さ１．５μｍ、およびｐ＋コンタクト層：アクセプタ密度１×１０18ｃｍ-3、厚さ０．５μｍ）を順次エピタキシャル成長させた。
次に、反応性イオンエッチング（ＲＩＥ）によりエピタキシャル膜の外周部を除去して高さ幅４μｍのメサ構造を形成した。メサ底部での電界集中を緩和するために、メサ底部にアルミニウムイオンを注入してトータルドーズ量１．２×１０13ｃｍ-3、幅２５０μｍ、深さ０．７μｍのＪＴＥを形成した。イオン注入後、アルゴンガス雰囲気下で熱処理を行いアルミニウムイオンを活性化した。その後、素子表面に保護用の熱酸化膜を形成した。
得られた基板の表裏面に、電子線加熱蒸着装置を用いてカソード電極とアノード電極を蒸着した。カソード電極は、基板の下面にＮｉ（厚さ３５０μｍ）を蒸着して形成し、アノード電極は、ｐ＋型コンタクト層の上面にＴｉ（厚さ１００μｍ）とＡｌ（厚さ３５０μｍ）の膜を順に蒸着して形成した。これらの電極を蒸着した後、炭化珪素との合金を形成することによってオーミック電極とした。
このようにして得られたｐｎダイオードに対して、不活性ガス雰囲気下、３００℃で６０分の加熱処理を行った後に、以下の電流通電試験を行った。高融点半田を用いてｐｎダイオードのカソード電極を銅板上に貼り付け、超音波ボンディング装置を用いてアノード電極にアルミニウムワイヤをボンディングした。銅板とアルミニウムワイヤに電流源と電圧計を接続し、ｐｎダイオードを室温においた状態で、順方向に１００Ａ／ｃｍ2の直流電流を６０分間流した。続いて、このｐｎダイオードのフォトルミネッセンス像を観察したところ、図４に示したように、加熱処理を行わなかった下記比較例１の場合に比べて、積層欠陥の低減が見られた。
［実施例２〜４］
実施例１で作製したものと同様のｐｎダイオードに対して、加熱温度を変えた以外は実施例１と同様の条件にて、４００℃（実施例２）、５００℃（実施例３）、６００℃（実施例４）の加熱処理を行った。その後、実施例１と同様の電流通電試験を行った。続いて、これらのｐｎダイオードのフォトルミネッセンス像を観察したところ、図４に示したように、４００℃の加熱では積層欠陥の明らかな低減が見られ、加熱温度を高めると共に積層欠陥はさらに低減した。
［比較例１］
実施例１で作製したものと同様のｐｎダイオードに対して、加熱処理を行わないで、実施例１と同様の電流通電試験を行った。続いて、これらのｐｎダイオードのフォトルミネッセンス像を観察したところ、図４に示したように、面積が大きい多数の積層欠陥が観察された。
［比較例２、３］
実施例１で作製したものと同様のｐｎダイオードに対して、加熱温度を２００℃（比較例２）、２５０℃（比較例３）とした以外は実施例１と同様の条件にて加熱処理を行った。その後、実施例１と同様の電流通電試験を行った。続いて、これらのｐｎダイオードのフォトルミネッセンス像を観察したところ、加熱処理を行わなかった比較例１の場合と同程度の面積が大きい多数の積層欠陥が観察された。
[実施例５]
実施例１で作成したものと同様のｐｎダイオードに対して、加熱処理を行う前に、1ｍＷ以上の光強度を有する波長３５０ｎｍ〜３６５ｎｍのレーザー光またはＬＥＤ光を、これらのｐｎダイオードの動作領域となるＳｉＣ単結晶領域に対して照射した。その後、実施例１と同様の条件にて加熱処理を行った。
熱処理後のｐｎダイオードについて、実施例1と同様の電流通電試験を行った。続いて、これらのｐｎダイオードのフォトルミネッセンス像を観察したところ、レーザー光またはＬＥＤ光を照射しなかった実施例１の場合に比べて、積層欠陥の密度がさらに低減した。

Claims (10)

  1. 炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で電流通電時に電子と正孔が再結合するバイポーラ型炭化珪素半導体素子の製造方法であって、
    前記バイポーラ型炭化珪素半導体素子の製造工程の最後に、該バイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱することを特徴とするバイポーラ型炭化珪素半導体素子の製造方法。
  2. 前記バイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱する工程を、電極を形成する工程の後に行うことを特徴とする請求項１に記載のバイポーラ型炭化珪素半導体素子の製造方法。
  3. 前記バイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱する工程を、少なくとも全てのイオン注入工程よりも後に行うことを特徴とする請求項１に記載のバイポーラ型炭化珪素半導体素子の製造方法。
  4. 前記バイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱する工程を、少なくとも素子表面を保護するための酸化膜を形成した当該素子表面における電極を形成する部位を含む各部位の酸化膜を除去し、当該部位においてエピタキシャル膜を露出させる工程よりも後に行うことを特徴とする請求項１に記載のバイポーラ型炭化珪素半導体素子の製造方法。
  5. 前記バイポーラ型炭化珪素半導体素子は、パッケージに実装されるバイポーラ型半導体素子であり、
    前記バイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱する工程によって該バイポーラ型炭化珪素半導体素子の製造を完了し、その後、得られたバイポーラ型炭化珪素半導体素子はパッケージに実装されることを特徴とする請求項１〜４のいずれかに記載のバイポーラ型炭化珪素半導体素子の製造方法。
  6. 六方晶の炭化珪素単結晶基板の表面から六方晶の炭化珪素エピタキシャル膜を成長させることを特徴とする請求項１〜５のいずれかに記載のバイポーラ型炭化珪素半導体素子の製造方法。
  7. 六方晶四回周期型の炭化珪素単結晶基板の表面から六方晶四回周期型の炭化珪素エピタキシャル膜を成長させるか、六方晶六回周期型の炭化珪素単結晶基板の表面から六方晶六回周期型の炭化珪素エピタキシャル膜を成長させるか、または六方晶二回周期型の炭化珪素単結晶基板の表面から六方晶二回周期型の炭化珪素エピタキシャル膜を成長させることを特徴とする請求項６に記載のバイポーラ型炭化珪素半導体素子の製造方法。
  8. 菱面十五回周期型の炭化珪素単結晶基板の表面から菱面十五回周期型の炭化珪素エピタキシャル膜を成長させることを特徴とする請求項１〜５のいずれかに記載のバイポーラ型炭化珪素半導体素子の製造方法。
  9. 前記バイポーラ型炭化珪素半導体素子を３００℃以上の温度で加熱する前に、該バイポーラ型炭化珪素半導体素子の動作領域に対して、電子−正孔対の生成が可能な波長における光照射を行うことを特徴とする請求項１〜８のいずれかに記載のバイポーラ型炭化珪素半導体素子の製造方法。
  10. 素子形成過程にある炭化珪素半導体における素子の動作領域となる位置、または、素子形成が完了した炭化珪素半導体素子における当該素子の動作領域へ、電子−正孔対生成が可能な波長における光照射を行う工程と、
    前記炭化珪素半導体または炭化珪素半導体素子を３００℃以上の温度で加熱する工程と、
    を含むことを特徴とする炭化珪素半導体素子の製造方法。
JP2007535421A 2005-09-14 2006-09-01 炭化珪素半導体素子の製造方法 Active JP5011493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007535421A JP5011493B2 (ja) 2005-09-14 2006-09-01 炭化珪素半導体素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005266884 2005-09-14
JP2005266884 2005-09-14
PCT/JP2006/317339 WO2007032214A1 (ja) 2005-09-14 2006-09-01 炭化珪素半導体素子の製造方法
JP2007535421A JP5011493B2 (ja) 2005-09-14 2006-09-01 炭化珪素半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007032214A1 true JPWO2007032214A1 (ja) 2009-03-19
JP5011493B2 JP5011493B2 (ja) 2012-08-29

Family

ID=37864813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007535421A Active JP5011493B2 (ja) 2005-09-14 2006-09-01 炭化珪素半導体素子の製造方法

Country Status (4)

Country Link
US (1) US8367510B2 (ja)
EP (1) EP1933386B1 (ja)
JP (1) JP5011493B2 (ja)
WO (1) WO2007032214A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179787A (ja) * 2014-03-19 2015-10-08 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4964672B2 (ja) * 2007-05-23 2012-07-04 新日本製鐵株式会社 低抵抗率炭化珪素単結晶基板
JP5678622B2 (ja) * 2010-12-03 2015-03-04 株式会社デンソー 炭化珪素単結晶の製造方法
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP5649152B1 (ja) * 2013-04-30 2015-01-07 パナソニック株式会社 半導体装置及びその製造方法
ES2641188T3 (es) 2014-05-09 2017-11-08 Reemtsma Cigarettenfabriken Gmbh Envase para artículos relacionados con fumar y/o con tabaco
US10283595B2 (en) 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
WO2017061154A1 (ja) * 2015-10-07 2017-04-13 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10526699B2 (en) * 2017-09-08 2020-01-07 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP7163587B2 (ja) * 2018-02-07 2022-11-01 富士電機株式会社 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法
JP7023882B2 (ja) * 2019-02-04 2022-02-22 株式会社東芝 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
CN114093765B (zh) * 2022-01-18 2023-02-28 浙江大学杭州国际科创中心 一种提高碳化硅薄膜少子寿命的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945394A (en) * 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
US5323022A (en) * 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
SE9600199D0 (sv) 1996-01-19 1996-01-19 Abb Research Ltd A semiconductor device with a low resistance ohmic contact between a metal layer and a SiC-layer
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
EP1125320A1 (en) * 1998-09-16 2001-08-22 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6884644B1 (en) * 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
WO2001022498A1 (de) * 1999-09-22 2001-03-29 Siced Electronics Development Gmbh & Co. Kg Sic-halbleitervorrichtung mit einem schottky-kontakt und verfahren zu deren herstellung
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6429041B1 (en) * 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
JP4267810B2 (ja) * 2000-12-06 2009-05-27 日産自動車株式会社 炭化珪素半導体装置の製造方法
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP2004022878A (ja) 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4463482B2 (ja) 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
JP2004063860A (ja) * 2002-07-30 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004247545A (ja) * 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP4338178B2 (ja) 2003-03-24 2009-10-07 財団法人電力中央研究所 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法
JP3784393B2 (ja) * 2003-07-02 2006-06-07 松下電器産業株式会社 半導体装置及びその製造方法
US7473929B2 (en) 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
WO2005020320A1 (ja) * 2003-08-22 2005-03-03 The Kansai Electric Power Co., Inc. 半導体装置及びその製造方法、この半導体装置を用いた電力変換装置
US7679223B2 (en) * 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
WO2008015766A1 (en) * 2006-08-04 2008-02-07 The Kansai Electric Power Co., Inc. Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179787A (ja) * 2014-03-19 2015-10-08 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
US10312330B2 (en) 2014-03-19 2019-06-04 Kabushiki Kaisha Toshiba Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device

Also Published As

Publication number Publication date
EP1933386A1 (en) 2008-06-18
EP1933386A4 (en) 2010-01-27
WO2007032214A1 (ja) 2007-03-22
JP5011493B2 (ja) 2012-08-29
US8367510B2 (en) 2013-02-05
US20090317983A1 (en) 2009-12-24
EP1933386B1 (en) 2012-11-07

Similar Documents

Publication Publication Date Title
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
KR100853991B1 (ko) 바이폴라형 반도체 장치 및 그의 제조방법
JP3692076B2 (ja) ＳｉＣ単結晶およびその成長方法
KR100797855B1 (ko) 쇼트키 접합형 반도체 장치의 제조방법
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP6706786B2 (ja) エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
US10312330B2 (en) Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
JP2005311348A (ja) バイポーラ型半導体装置およびその製造方法
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
JP4858325B2 (ja) ＳｉＣエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
US20160254148A1 (en) Silicon carbide semiconductor device and manufacturing method for same
US20130237042A1 (en) Method of manufacturing semiconductor device
JP2005311347A (ja) ショットキー接合型半導体装置の製造方法
US8455269B2 (en) Method for recovering an on-state forward voltage and, shrinking stacking faults in bipolar semiconductor devices, and the bipolar semiconductor devices
CA2753709A1 (en) Method of manufacturing silicon carbide substrate
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP2006237125A (ja) バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
JP5540296B2 (ja) ダイヤモンド電子素子及びその製造方法
JP2007235162A (ja) ショットキー接合型半導体装置
WO2008015764A1 (fr) Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production
JP7151688B2 (ja) 炭化珪素エピ基板の製造方法及び半導体装置の製造方法
WO2023058493A1 (ja) エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5011493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S802 Written request for registration of partial abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311802

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250