JP2014154666A - 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014154666A JP2014154666A JP2013022220A JP2013022220A JP2014154666A JP 2014154666 A JP2014154666 A JP 2014154666A JP 2013022220 A JP2013022220 A JP 2013022220A JP 2013022220 A JP2013022220 A JP 2013022220A JP 2014154666 A JP2014154666 A JP 2014154666A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- semiconductor substrate
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/32—Carbides
- C23C16/325—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】不純物濃度の高いn型の炭化珪素エピタキシャル膜を備え、かつ、良好なモフォロジを有する炭化珪素半導体基板を容易に製造することができる、炭化珪素半導体基板の製造方法、および炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素基板を準備する工程と、炭化珪素基板上に、第1の原料ガスを用いて第1の炭化珪素半導体層を形成する工程と、第1の炭化珪素半導体層上に、第2の原料ガスを用いて第2の炭化珪素半導体層を形成する工程とを備え、第1の炭化珪素半導体層を形成する工程および第2の炭化珪素半導体層を形成する工程では、ドーパントガスとしてアンモニアガスを用い、かつ、第1の原料ガス中の珪素原子数に対する炭素原子数の比C/Siが1.6以上2.2以下である原料ガスを用いる。
【選択図】図1
【解決手段】炭化珪素基板を準備する工程と、炭化珪素基板上に、第1の原料ガスを用いて第1の炭化珪素半導体層を形成する工程と、第1の炭化珪素半導体層上に、第2の原料ガスを用いて第2の炭化珪素半導体層を形成する工程とを備え、第1の炭化珪素半導体層を形成する工程および第2の炭化珪素半導体層を形成する工程では、ドーパントガスとしてアンモニアガスを用い、かつ、第1の原料ガス中の珪素原子数に対する炭素原子数の比C/Siが1.6以上2.2以下である原料ガスを用いる。
【選択図】図1
Description
本発明は、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法に関し、特に、不純物濃度の高い炭化珪素半導体基板を容易に製造することができる、炭化珪素半導体基板の製造方法および当該炭化珪素半導体基板を用いて実施される炭化珪素半導体装置の製造方法に関する。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料として炭化珪素(SiC)の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素は、不純物の拡散係数がきわめて低いため、熱拡散処理によって不純物のドーピングを行うことは困難である。炭化珪素材料に活性領域を形成する方法として、エピタキシャル成長層にイオン注入する方法や、ドーパントガスによる不純物添加を伴ったエピタキシャル成長方法が存在する(たとえば、特許文献1参照)。
一般に、炭化珪素基板上において、n型のエピタキシャル層を成長させる場合には、ドーパントガスとして窒素(N2)ガスが用いられる。このときの成長温度は、一般に1400℃以上1700℃以下程度である。
しかし、窒素分子は窒素原子間の3重結合を含む。そのため、窒素分子を熱分解させ、活性種として窒素原子を炭化珪素エピタキシャル層中に取りこむことは難しい。
炭化珪素エピタキシャル層中への窒素原子の取りこみ量を増やして、炭化珪素エピタキシャル層の不純物濃度を高める方法として、エピタキシャル成長時に使用する原料ガスの珪素(Si)原子の原子数に対する炭素(C)原子の原子数の比(C/Si比)を下げる方法が考えられる。
一般に、ドーパントガスとしてN2ガスを用いてn型炭化珪素膜のエピタキシャル成長を行う際、原料ガスにおける珪素(Si)に対する炭素(C)の比率C/Siが1.0以上1.5以下程度となる条件で行われている。これは、ドーパントガスとしてN2ガスを用いた場合であって、C/Si比が1.5より大きい場合にはNが不純物としてエピタキシャル層中に十分に添加されにくいためである。また、ドーパントガスとしてN2ガスを用いた場合であって、C/Si比が1.0より低い場合には、Nを活性種としてエピタキシャル層中に十分に添加することができる一方で、成長させたエピタキシャル層のモフォロジが悪化すると考えられているためである。
よって、炭化珪素エピタキシャル層の不純物濃度を高めるために、上記従来の値よりもさらにC/Si比を下げた原料ガスを用いてエピタキシャル成長させた場合には、得られる炭化珪素エピタキシャル層のモフォロジはさらに悪化すると考えられる。
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、不純物濃度の高いn型の炭化珪素エピタキシャル膜を備え、かつ、良好なモフォロジを有する炭化珪素半導体基板を容易に製造することができる、炭化珪素半導体基板の製造方法、および炭化珪素半導体装置の製造方法を提供することにある。
本発明者らは、上記課題を解決するため鋭意研究を重ねた結果、ドーパントガスとしてアンモニア(NH3)ガスを用い、かつ、Si原子の原子数に対するC原子の原子数の比C/Siを1.6以上2.2以下である原料ガスを用いてn型の炭化珪素エピタキシャル層を成長することにより、高い不純物濃度を有するn型の炭化珪素エピタキシャル膜を備え、かつ、良好なモフォロジを有する炭化珪素半導体基板を製造することができることを見出した。
本発明の炭化珪素半導体基板の製造方法は、炭化珪素基板を準備する工程と、炭化珪素基板上に、第1の原料ガスを用いて第1の炭化珪素半導体層を形成する工程と、第1の炭化珪素半導体層上に、第2の原料ガスを用いて第2の炭化珪素半導体層を形成する工程とを備え、第1の炭化珪素半導体層を形成する工程および第2の炭化珪素半導体層を形成する工程では、ドーパントガスとしてアンモニアガスを用い、かつ、第1の原料ガス中の珪素原子数に対する炭素原子数の比C/Siが1.6以上2.2以下である原料ガスを用いる。
これにより、本発明の炭化珪素半導体基板の製造方法は、高い不純物濃度を有するn型の炭化珪素エピタキシャル膜を備え、かつ、良好な表面モフォロジを有する炭化珪素半導体基板を容易に製造することができる。
上記第1の炭化珪素半導体層の不純物濃度は、第2の炭化珪素半導体層の不純物濃度よりも高い。上記第1の炭化珪素半導体層の厚みは、第2の炭化珪素半導体層の厚みよりも薄い。
本発明の炭化珪素半導体装置の製造方法は、炭化珪素半導体基板を準備する工程と、炭化珪素半導体基板を加工する工程とを備える。炭化珪素半導体基板を準備する工程では、上記本発明の炭化珪素半導体基板の製造方法により、炭化珪素半導体基板が製造される。
これにより、高い不純物濃度を有するn型のエピタキシャル膜を備える炭化珪素半導体基板の欠陥やモフォロジの悪さに起因した炭化珪素半導体装置の性能低下を抑制でき、炭化珪素半導体装置を高歩留まりで製造することができる。
本発明の炭化珪素半導体基板の製造方法によれば、高い不純物濃度を有するn型の炭化珪素エピタキシャル膜を備え、かつ、良好なモフォロジを有する炭化珪素半導体基板を容易に製造することができる。また、本発明の炭化珪素半導体装置の製造方法によれば、炭化珪素半導体基板の欠陥やモフォロジの悪さに起因した炭化珪素半導体装置の性能低下を抑制できる。
以下、本発明の実施の形態に係る炭化珪素半導体基板の製造方法について説明する。本実施の形態に係る炭化珪素半導体基板の製造方法は、炭化珪素基板上に、不純物濃度の異なる複数の炭化珪素エピタキシャル層を積層させ、炭化珪素半導体基板を製造する方法である。まず、図1を参照して、本実施の形態に係る炭化珪素半導体基板10について、説明する。本実施の形態に係る炭化珪素半導体基板10は、炭化珪素基板1と、炭化珪素基板1上に形成された炭化珪素からなるバッファ層2と、バッファ層2上に形成された炭化珪素からなるドリフト層3とを備える。
炭化珪素基板1は、たとえば単結晶炭化珪素からなる。単結晶炭化珪素は、たとえば六方晶の結晶構造を有している。炭化珪素基板1は主表面1Aを含んでいる。
バッファ層2は、炭化珪素基板1の主表面1A上に形成されている。バッファ層2は、導電型がn型であり、その厚みは0.5μmである。バッファ層2におけるn型の不純物濃度は、1×1018cm−3程度である。バッファ層2は主表面2Aを含んでいる。
ドリフト層3は、バッファ層2上に形成されている。ドリフト層3は、導電型がn型であり、その厚みは10μmである。ドリフト層3におけるn型の不純物濃度は、7×1015cm−3程度である。ドリフト層3は主表面3Aを含み、当該主表面3Aが、炭化珪素半導体基板10の主表面となる。
次に、図1および2を参照して、上記の炭化珪素半導体基板を製造するための、本実施の形態の炭化珪素半導体基板の製造方法を説明する。当該炭化珪素半導体基板の製造方法は、炭化珪素基板を準備する工程(S11)と、炭化珪素基板上に、第1の原料ガスを用いてバッファ層を形成する工程(S12)と、バッファ層上に、第2の原料ガスを用いてドリフト層を形成する工程(S13)とを備える。
まず、工程(S11)では、炭化珪素基板1を準備する。炭化珪素基板1は、単結晶炭化珪素からなる。炭化珪素基板1は、厚みが350μmの円板形状である。
次に、工程(S12)では、先の工程(S11)で準備した炭化珪素基板1上に、気相エピタキシャル成長装置を用いてバッファ層2を形成する。図3を参照して、本実施の形態では、気相エピタキシャル成長装置として、CVD(Chemical Vapor Deposition)装置100を用いる。CVD装置100において、基板ホルダ11は、その周囲を誘導加熱用コイル12と、石英管13と、断熱材14と、発熱体15とによって囲まれている。具体的には、発熱体15は中空構造であって、内部に反応室を形成している。基板ホルダ11は、発熱体15の内部に設けられ、たとえば、炭化珪素基板1を載置したときにその主表面1Aが反応室表面と同一平面となるように形成されている。断熱材14は、発熱体15の外周囲を囲うように配置されている。石英管13は、断熱材14の外周側を囲うように配置されている。誘導加熱用コイル12は、複数のコイル部材を含み、たとえば、石英管13の外周側を巻回するように設けられている。誘導加熱用コイル12を高周波コイルとしてこれに高周波電流を流すと、電磁誘導作用により、発熱体15は誘導加熱される。これにより、炭化珪素基板1および炭化珪素基板1に供給される原料ガス等を所定の温度に加熱することができる。
まず、CVD装置100内に設けられた基板ホルダ11に、炭化珪素基板1を配置する。次に、CVD装置100内に配管16を介して、水素(H2)を含むキャリアガスと、モノシラン(SiH4)、プロパン(C3H8)およびアンモニア(NH3)などを含む原料ガスとを導入する。このとき、いずれのガスも、炭化珪素基板1の主表面1A上に供給される時点で十分に熱分解されているように反応室内に導入される。また、各ガスは、CVD装置100の反応室内に導入する前に混合されていてもよいし、CVD装置100の反応室内で混合されてもよい。
基板ホルダ11上に配置された炭化珪素基板1が、加熱されながら、上記キャリアガスおよび原料ガスの供給を受けることにより、主表面1A上に窒素(N)原子がドープされたエピタキシャル成長膜であるバッファ層2が形成される。具体的には、成長温度1500℃以上1650℃以下、圧力8×103Pa以上12×103Pa以下の条件下でバッファ層2を形成する。このとき、NH3ガスの流量を調整することにより、バッファ層2におけるn型の不純物濃度を1×1018cm−3程度とする。また、バッファ層2の厚みは0.5μm程度とする。
本工程(S12)においてバッファ層2の形成に用いられる第1の原料ガスは、Si原子の原子数に対するC原子の原子数の比(C/Si比)が1.6以上2.2以下である。これは、C/Si比が2.2越えの原料ガスを用いた場合には、形成されるバッファ層2には結晶欠陥が発生するためである。また、C/Si比が1.6未満の原料ガスを用いた場合には、形成されるバッファ層2において、N原子のバックグラウンド濃度が上昇するためである。なお、N原子のバックグラウンド濃度が許容できる限りにおいて、C/Si比は1.0以上としても、形成されるバッファ層2の表面モフォロジを有することができる。また、H原子の原子数に対するSi原子の原子数の比(Si/H比)は、0.0002以上0.0006以下である。水素分子の分子数に対するアンモニア分子の分子数の比(NH3/H2比)は2.0×10−8以上1.0×10−6以下である。
次に、工程(S13)では、先の工程(S12)で形成したバッファ層2上に、CVD装置を用いてドリフト層3を形成する。まず、反応室内に、H2を含むキャリアガスと、SiH4、C3H8およびNH3などを含む原料ガスとを導入する。このとき、いずれのガスも、炭化珪素基板1の主表面1A上に供給される時点で十分に熱分解されているように反応室内に導入される。
反応室内に配置された炭化珪素基板1が、加熱されながら、上記キャリアガスおよび原料ガスの供給を受けることにより、バッファ層2上にN原子がドープされたエピタキシャル成長膜であるドリフト層3が形成される。具体的には、成長温度1500℃以上1650℃以下、圧力8×103Pa以上12×103Pa以下の条件下でドリフト層3を形成する。このとき、NH3ガスの流量を調整することにより、ドリフト層3におけるn型の不純物濃度を7×1015cm−3程度とする。また、ドリフト層3の厚みは10μm以上15μm以下程度とする。
本工程(S13)においてドリフト層3の形成に用いられる第2の原料ガスは、Si原子の原子数に対するC原子の原子数の比(C/Si比)が1.6以上2.2以下である。これは、先の工程(S12)における第1の原料ガスと同等の理由による。また、このときH原子の原子数に対するSi原子の原子数の比(Si/H比)は、0.0002以上0.0006以下である。水素分子の分子数に対するアンモニア分子の分子数の比(NH3/H2比)は2.0×10−8以上1.0×10−6以下である。
本工程(S13)は、先の工程(S12)でのバッファ層2の形成が終了した後、炭化珪素基板1が基板ホルダ11上に設置した状態のままで、原料ガスの流量や分圧を変更することにより、先の工程(S12)と連続して実施してもよい。つまり、本実施の形態の炭化珪素半導体基板の製造方法では、第1の原料ガスと第2の原料ガスとは、含まれるガス種は同一であって、ガスの流量や分圧が異なる。そのため、バッファ層2とドリフト層3とを容易に連続成長することができる。
本実施の形態の炭化珪素半導体基板の製造方法において、特に重要であるのは、工程(S12)で用いる第1の原料ガスおよび工程(S13)で用いる第2の原料ガスのC/Si比である。
C/Si比が高い原料ガスを用いた場合には、形成される炭化珪素エピタキシャル層のモフォロジは良好となるが、当該炭化珪素エピタキシャル層中へのN原子のドープ量は制限される。よって、C/Si比が高い原料ガスを用いた場合には、高不純物濃度の炭化珪素エピタキシャル層を形成するのは困難である。
一方、C/Si比が低い原料ガスを用いた場合には、N原子がより高濃度にドープ形成された炭化珪素エピタキシャル層を形成することができるが、当該炭化珪素エピタキシャル層のモフォロジは悪化する。よって、C/Si比が低い原料ガスを用いた場合には、良好なモフォロジを有する炭化珪素エピタキシャル層を形成するのは困難である。
従来の炭化珪素半導体基板の製造方法では、ドーパントガスとしてN2ガスを用い、かつ、不純物濃度に関らずC/Si比が1.0以上1.5以下の原料ガスを用いて各炭化珪素エピタキシャル層を形成する。しかし、ドーパントガスに用いられる窒素分子は窒素原子間の3重結合を含む。そのため、窒素分子を熱分解させ、活性種として窒素原子を炭化珪素エピタキシャル層中に取りこむことは難しい。また、炭化珪素基板の主表面1A上に、面内均一にN原子をドープすることはさらに困難である。一方で、得られる炭化珪素半導体基板のモフォロジは悪く、欠陥が多数存在する。従来の方法でC/Si比が1.0以上1.5以下の原料ガスを用いて各炭化珪素エピタキシャル層を形成した場合には、窒素原子の取込み量は最大で2×1018cm−3程度とすることができるが、該炭化珪素エピタキシャル層は欠陥を多数含んだものになる。
つまり、ドーパントガスとしてN2を用いる従来の炭化珪素半導体基板の製造方法では、現状よりも高い不純物濃度を有するn型の炭化珪素エピタキシャル層を形成するために原料ガスのC/Si比を低く下げると、得られる炭化珪素半導体基板のモフォロジがさらに悪化してしまう。一方、現状よりもモフォロジを改善するために、原料ガスのC/Si比を高く上げると、高い不純物濃度を有するn型の炭化珪素エピタキシャル層を備える炭化珪素半導体基板を製造することは、より困難になる。
そこで、本実施の形態の炭化珪素半導体基板の製造方法では、ドーパントガスとしてNH3を用い、かつ、C/Si比が従来の炭化珪素半導体基板の製造方法と比べて高い原料ガスを用いる。
NH3は、熱分解に要する温度がN2と比べて低く、炭化珪素エピタキシャル層を形成する際の一般的な成長温度(上記1400℃〜1700℃程度)で容易に分解される。そのため、炭化珪素エピタキシャル層にN原子を活性種として取りこむことが容易である。その結果、従来の炭化珪素半導体基板の製造方法と比べてC/Si比を高く上げても、当該従来の製造方法と比べて高い不純物濃度の炭化珪素エピタキシャル層を形成することができる。具体的には、C/Si比を1.6以上2.2以下としても、2×1018cm−3程度の高い不純物濃度を有する炭化珪素エピタキシャル層を形成することができる。また、C/Si比を従来の炭化珪素半導体基板の製造方法と比べて高く上げることができるため、従来よりも良好なモフォロジを有する炭化珪素半導体基板を作製することができる。
また、上述のように、従来の炭化珪素半導体基板の製造方法のようにドーパントガスとしてN2ガスを用いた場合には、高い不純物濃度の炭化珪素エピタキシャル層を形成するためにC/Si比を低く下げるのが好ましいが、一方でモフォロジが悪化する。そのため、炭化珪素半導体基板において、高い不純物濃度の炭化珪素エピタキシャル層を最上層に設けることは、モフォロジの観点から困難であった。この場合、C/Si比を高く上げた原料ガスで形成した低い不純物濃度の炭化珪素エピタキシャル層を、上記高い不純物濃度の炭化珪素エピタキシャル層の上層に設けることで、炭化珪素半導体基板のモフォロジの悪化を抑制する必要があった。
これに対し、本実施の形態の炭化珪素半導体基板の製造方法は、C/Si比の高い原料ガスを用いて高い不純物濃度の炭化珪素エピタキシャル層を形成できるため、当該炭化珪素エピタキシャル層は良好なモフォロジを有することができる。そのため、本実施の形態の炭化珪素半導体基板の製造方法によれば、モフォロジの観点から制限を課すことなく、任意の構成の炭化珪素半導体基板を作製することができる。
また、相対的に高い不純物濃度の炭化珪素エピタキシャル層と、相対的に低い不純物濃度の炭化珪素エピタキシャル層を積層して形成する場合に、C/Si比が同一の原料ガスを用いることができるため、NH3ガスの流量以外の成長条件を変更せずに連続成長することもできる。
以上のように、本実施の形態の炭化珪素半導体基板の製造方法は、ドーパントガスにN2ガスを用いて、かつ、当該炭化珪素エピタキシャル層の成長に用いる原料ガスのC/Si比を1.6以上2.2以下とすることにより、高不純物濃度の炭化珪素エピタキシャル層を備えながら、結晶欠陥が少なく、かつ良好なモフォロジを有する炭化珪素半導体基板を容易に製造することができる。
本実施の形態の炭化珪素半導体基板は、第1の炭化珪素半導体層として、厚さ0.5μmで、不純物濃度が1×1018cm−3のバッファ層2、第2の炭化珪素半導体層として、厚さ10μmで、不純物濃度が7×1015cm−3のドリフト層3から構成されるが、これに限られるものではない。例えば、不純物濃度が2×1018cm−3以下程度の高不純物濃度層の上に、不純物濃度が1×1014cm−3以上5×1015cm−3以下程度の低不純物濃度層を、厚さ20μmとして積層した構成としてもよい。このようにしても、上記C/Si比が同一の原料ガスを用いて、良好なモフォロジを有する炭化珪素半導体基板を得ることができる。
また、本実施の形態の炭化珪素半導体基板は、炭化珪素基板上に不純物濃度の異なる2層が積層した構造を有しているが、炭化珪素基板上に不純物濃度の異なる3層以上が任意の構成で積層した構造であってもよい。このようにしても、従来の炭化珪素半導体基板の製造方法により得られる炭化珪素半導体基板と比べて、高い不純物濃度を有する炭化珪素エピタキシャル層を備え、かつ結晶欠陥が少なく、良好なモフォロジを有する炭化珪素半導体基板を得ることができる。
また、本実施の形態の炭化珪素半導体基板の製造方法では、気相エピタキシャル成長装置として、CVD(Chemical Vapor Deposition)装置を用いたが、これに限られるものではない。炭化珪素エピタキシャル層を気相成長法により形成することができる任意の装置を用いることができる。
なお、炭化珪素エピタキシャル層の形成工程において、成長温度を上げることによっても、モフォロジを改善することができる。成長温度によりモフォロジを改善するためには、成長温度を1700℃以上の高温条件とする必要がある。しかし、成長温度を1700℃以上としても、形成される炭化珪素エピタキシャル層は結晶欠陥を含み、さらにエピタキシャル成長装置の劣化が進行するといった問題があった。本実施の形態の炭化珪素半導体基板の製造方法は、従来の炭化珪素半導体基板の製造方法と比べて、成長温度を高めることなく、良好なモフォロジを有する炭化珪素半導体基板をせることができる。
本実施の形態の炭化珪素半導体基板の製造方法では、工程(S12)および工程(S13)において、いずれも成長温度を1500℃以上1650℃以下とするのが好ましい。上記温度範囲とすることで、より確実に欠陥の発生を抑制し、表面モフォロジの良好な炭化珪素半導体基板を得ることができる。
次に、図4を参照して、本実施の形態の炭化珪素半導体装置の製造方法について説明する。本実施の形態の炭化珪素半導体装置の製造方法は、炭化珪素半導体基板を準備する工程(S10)と、炭化珪素半導体基板を加工する工程(S20)とを備える。
工程(S10)では、本実施の形態の炭化珪素半導体の製造方法により炭化珪素半導体基板を製造する。これにより、良好なモフォロジを有する炭化珪素半導体基板を準備することができる。
工程(S20)では、先の工程(S10)で準備された炭化珪素半導体基板を加工して、炭化珪素半導体装置を製造する。具体的には、炭化珪素半導体基板に、イオン注入工程、トレンチ形成工程、成膜工程、電極形成工程等を実施することにより、炭化珪素半導体装置が製造される。これにより、当該炭化珪素半導体装置は、炭化珪素半導体基板が備える高い不純物濃度の炭化珪素エピタキシャル層を有効に活用することができる。また、炭化珪素半導体基板の欠陥やモフォロジの悪さに起因した炭化珪素半導体装置の性能低下を抑制でき、炭化珪素半導体装置を高歩留まりで製造することができる。
(実施例)
以下、本発明の実施例について説明する。
以下、本発明の実施例について説明する。
1.評価試料
(i)実施例試料
まず、外径が4インチで厚みが350μmの炭化珪素基板を準備した。
(i)実施例試料
まず、外径が4インチで厚みが350μmの炭化珪素基板を準備した。
次に、CVD装置を用いて、当該炭化珪素基板の主表面上に炭化珪素エピタキシャル層を成長させ、不純物濃度が1.0×1018cm−3のバッファ層を厚さ0.5μm形成した。このとき、CVD装置の反応室には、H2を含むキャリアガスと、SiH4、C3H8およびNH3を含む原料ガスを、C/Si比が1.9、Si/Hが0.0004、NH3/H2が1×10−5cm−3となる条件で導入した。NH3の流量は0.05sccmとした。成長室内の圧力は8×103Pa以上12×103Pa以下とし、成長温度は1580℃とした。
続けて、上記CVD装置を用いて、同一のガスおよび同一の圧力温度条件で、NH3の流量を0.05sccmとして、バッファ層の主表面上にドリフト層を形成した。ドリフト層は、不純物濃度が7.0×1015cm−3で、厚さが10μmとした。
(ii)比較例試料1
上記実施例試料1と基本的には同様の構成を有し、同様の条件で作製した。ただし、バッファ層とドリフト層との形成に用いた原料ガスをC/Si比が2.5となる条件で導入した点で異なる。
上記実施例試料1と基本的には同様の構成を有し、同様の条件で作製した。ただし、バッファ層とドリフト層との形成に用いた原料ガスをC/Si比が2.5となる条件で導入した点で異なる。
(iii)比較例試料2
上記実施例試料1と基本的に同様の構成を有す、同様の条件で作製した。ただし、バッファ層とドリフト層との形成に用いた原料ガスをC/Si比が1.5となる条件で導入した点で異なる。
上記実施例試料1と基本的に同様の構成を有す、同様の条件で作製した。ただし、バッファ層とドリフト層との形成に用いた原料ガスをC/Si比が1.5となる条件で導入した点で異なる。
このようにして、それぞれC/Si比の異なる原料ガスを用いて作製した3種類の炭化珪素半導体基板を作製した。
2.実験
上記のようにして得られた3種類の炭化珪素半導体基板の表面モフォロジを、微分干渉顕微鏡を用いて評価した。具体的には、10倍の対物レンズと10倍の接眼レンズを用いて炭化珪素半導体基板の表面を観察した。このときの微分干渉顕微鏡により観察された実施例試料の像を図5に示し、比較例試料1の像を図6に示し、比較例試料2の像を図7に示す。
上記のようにして得られた3種類の炭化珪素半導体基板の表面モフォロジを、微分干渉顕微鏡を用いて評価した。具体的には、10倍の対物レンズと10倍の接眼レンズを用いて炭化珪素半導体基板の表面を観察した。このときの微分干渉顕微鏡により観察された実施例試料の像を図5に示し、比較例試料1の像を図6に示し、比較例試料2の像を図7に示す。
3.結果
図5に示すように、C/Si比を1.9として作製された実施例試料の炭化珪素半導体基板の表面モフォロジは良好であった。一方、図6に示すように、C/Si比を2.5として作製された比較例試料1の炭化珪素半導体基板は、主表面にエッチピットが確認された。また、図7に示すように、C/Si比を1.5として作製された比較例試料2の炭化珪素半導体基板の表面モフォロジは良好であったが、C/Si比を1.9として作製された実施例試料の炭化珪素半導体基板の方がより良好な表面モフォロジを有していた。つまり、C/Si比を1.9として作製された炭化珪素半導体基板は、C/Si比を1.5あるいは2.5として作製された炭化珪素半導体基板と比べて良好な表面モフォロジを有していた。
図5に示すように、C/Si比を1.9として作製された実施例試料の炭化珪素半導体基板の表面モフォロジは良好であった。一方、図6に示すように、C/Si比を2.5として作製された比較例試料1の炭化珪素半導体基板は、主表面にエッチピットが確認された。また、図7に示すように、C/Si比を1.5として作製された比較例試料2の炭化珪素半導体基板の表面モフォロジは良好であったが、C/Si比を1.9として作製された実施例試料の炭化珪素半導体基板の方がより良好な表面モフォロジを有していた。つまり、C/Si比を1.9として作製された炭化珪素半導体基板は、C/Si比を1.5あるいは2.5として作製された炭化珪素半導体基板と比べて良好な表面モフォロジを有していた。
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の実施の形態および実施例を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態および実施例に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
本発明の炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法は、高濃度に窒素がドープされた炭化珪素エピタキシャル層を備え、かつ、良好なモフォロジを有する炭化珪素半導体基板が要求される炭化珪素半導体基板の製造方法、および炭化珪素半導体装置の製造方法に、特に有利に適用される。
1 炭化珪素基板、1A,2A,3A 主表面、2 バッファ層、3 ドリフト層、10 炭化珪素半導体基板、11 基板ホルダ、12 誘導加熱用コイル、13 石英管、14 断熱材、15 発熱体、16 配管、100 CVD装置。
Claims (4)
- 炭化珪素基板を準備する工程と、
前記炭化珪素基板上に、第1の原料ガスを用いて第1の炭化珪素半導体層を形成する工程と、
前記第1の炭化珪素半導体層上に、第2の原料ガスを用いて第2の炭化珪素半導体層を形成する工程とを備え、
前記第1の炭化珪素半導体層を形成する工程および第2の炭化珪素半導体層を形成する工程では、ドーパントガスとしてアンモニアガスを用い、かつ、前記第1の原料ガス中の珪素原子数に対する炭素原子数の比C/Siが1.6以上2.2以下である原料ガスを用いる、炭化珪素半導体基板の製造方法。 - 前記第1の炭化珪素半導体層の不純物濃度は、前記第2の炭化珪素半導体層の不純物濃度よりも高い、請求項1に記載の炭化珪素半導体基板の製造方法。
- 前記第1の炭化珪素半導体層の厚みは、前記第2の炭化珪素半導体層の厚みよりも薄い、請求項1に記載の炭化珪素半導体基板の製造方法。
- 炭化珪素半導体基板を準備する工程と、
前記炭化珪素半導体基板を加工する工程とを備え、
前記炭化珪素半導体基板を準備する工程では、請求項1〜3のいずれか1項に記載の炭化珪素半導体基板の製造方法により、前記炭化珪素半導体基板が製造される、炭化珪素半導体装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013022220A JP2014154666A (ja) | 2013-02-07 | 2013-02-07 | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
PCT/JP2013/083325 WO2014122854A1 (ja) | 2013-02-07 | 2013-12-12 | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
KR1020157016220A KR20150114461A (ko) | 2013-02-07 | 2013-12-12 | 탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법 |
EP13874534.4A EP2955743A4 (en) | 2013-02-07 | 2013-12-12 | METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR SUBSTRATE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE OF SILICON CARBIDE |
US14/424,768 US9368345B2 (en) | 2013-02-07 | 2013-12-12 | Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device |
CN201380069237.9A CN104885197B (zh) | 2013-02-07 | 2013-12-12 | 制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法 |
TW102147259A TW201432793A (zh) | 2013-02-07 | 2013-12-19 | 碳化矽半導體基板之製造方法及碳化矽半導體裝置之製造方法 |
US15/152,347 US9633840B2 (en) | 2013-02-07 | 2016-05-11 | Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013022220A JP2014154666A (ja) | 2013-02-07 | 2013-02-07 | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014154666A true JP2014154666A (ja) | 2014-08-25 |
Family
ID=51299458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013022220A Pending JP2014154666A (ja) | 2013-02-07 | 2013-02-07 | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US9368345B2 (ja) |
EP (1) | EP2955743A4 (ja) |
JP (1) | JP2014154666A (ja) |
KR (1) | KR20150114461A (ja) |
CN (1) | CN104885197B (ja) |
TW (1) | TW201432793A (ja) |
WO (1) | WO2014122854A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6090552B1 (ja) * | 2015-09-29 | 2017-03-08 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置 |
WO2017056691A1 (ja) * | 2015-09-29 | 2017-04-06 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置 |
WO2017138247A1 (ja) * | 2016-02-10 | 2017-08-17 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
WO2020115950A1 (ja) * | 2018-12-05 | 2020-06-11 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101926694B1 (ko) * | 2012-05-30 | 2018-12-07 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 및 이의 제조 방법 |
KR101926678B1 (ko) * | 2012-05-31 | 2018-12-11 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 및 이의 제조 방법 |
CN107709635B (zh) * | 2015-07-29 | 2021-02-26 | 昭和电工株式会社 | 外延碳化硅单晶晶片的制造方法 |
CN107636808B (zh) * | 2015-12-18 | 2021-03-23 | 富士电机株式会社 | 碳化硅半导体基板、碳化硅半导体基板的制造方法、半导体装置及半导体装置的制造方法 |
KR101914289B1 (ko) * | 2016-08-18 | 2018-11-01 | 주식회사 티씨케이 | 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318388A (ja) * | 2002-04-24 | 2003-11-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2010101016A1 (ja) * | 2009-03-05 | 2010-09-10 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2011044744A (ja) * | 2010-11-25 | 2011-03-03 | Sumitomo Electric Ind Ltd | 炭化珪素半導体 |
JP2011205059A (ja) * | 2010-03-01 | 2011-10-13 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板製造方法及び基板処理装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5709745A (en) | 1993-01-25 | 1998-01-20 | Ohio Aerospace Institute | Compound semi-conductors and controlled doping thereof |
CA2113336C (en) * | 1993-01-25 | 2001-10-23 | David J. Larkin | Compound semi-conductors and controlled doping thereof |
US6764958B1 (en) * | 2000-07-28 | 2004-07-20 | Applied Materials Inc. | Method of depositing dielectric films |
JP4042336B2 (ja) | 2001-03-21 | 2008-02-06 | 富士電機ホールディングス株式会社 | 炭化珪素半導体素子 |
JP4463482B2 (ja) * | 2002-07-11 | 2010-05-19 | パナソニック株式会社 | Misfet及びその製造方法 |
JP4839646B2 (ja) * | 2005-03-18 | 2011-12-21 | 住友電気工業株式会社 | 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置 |
US8367510B2 (en) * | 2005-09-14 | 2013-02-05 | Central Research Institute Of Electric Power Industry | Process for producing silicon carbide semiconductor device |
US8409352B2 (en) * | 2010-03-01 | 2013-04-02 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus |
JP2012164790A (ja) | 2011-02-07 | 2012-08-30 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
JP5897834B2 (ja) * | 2011-07-19 | 2016-03-30 | 昭和電工株式会社 | SiCエピタキシャルウェハの製造方法 |
JP2013110388A (ja) * | 2011-10-28 | 2013-06-06 | Hitachi Ltd | 半導体装置 |
US9496345B2 (en) * | 2012-07-31 | 2016-11-15 | National Institute Of Advanced Industrial Science And Technology | Semiconductor structure, semiconductor device, and method for producing semiconductor structure |
-
2013
- 2013-02-07 JP JP2013022220A patent/JP2014154666A/ja active Pending
- 2013-12-12 KR KR1020157016220A patent/KR20150114461A/ko not_active Application Discontinuation
- 2013-12-12 EP EP13874534.4A patent/EP2955743A4/en not_active Withdrawn
- 2013-12-12 US US14/424,768 patent/US9368345B2/en not_active Expired - Fee Related
- 2013-12-12 WO PCT/JP2013/083325 patent/WO2014122854A1/ja active Application Filing
- 2013-12-12 CN CN201380069237.9A patent/CN104885197B/zh not_active Expired - Fee Related
- 2013-12-19 TW TW102147259A patent/TW201432793A/zh unknown
-
2016
- 2016-05-11 US US15/152,347 patent/US9633840B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318388A (ja) * | 2002-04-24 | 2003-11-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2010101016A1 (ja) * | 2009-03-05 | 2010-09-10 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2011205059A (ja) * | 2010-03-01 | 2011-10-13 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板製造方法及び基板処理装置 |
JP2011044744A (ja) * | 2010-11-25 | 2011-03-03 | Sumitomo Electric Ind Ltd | 炭化珪素半導体 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6090552B1 (ja) * | 2015-09-29 | 2017-03-08 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置 |
WO2017056691A1 (ja) * | 2015-09-29 | 2017-04-06 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置 |
CN107924823A (zh) * | 2015-09-29 | 2018-04-17 | 住友电气工业株式会社 | 制造碳化硅外延基板的方法、制造碳化硅半导体装置的方法以及制造碳化硅外延基板的设备 |
CN107924823B (zh) * | 2015-09-29 | 2021-09-28 | 住友电气工业株式会社 | 制造碳化硅外延基板的方法、制造碳化硅半导体装置的方法以及制造碳化硅外延基板的设备 |
WO2017138247A1 (ja) * | 2016-02-10 | 2017-08-17 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
WO2020115950A1 (ja) * | 2018-12-05 | 2020-06-11 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法 |
JPWO2020115950A1 (ja) * | 2018-12-05 | 2021-10-28 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法 |
US11373868B2 (en) | 2018-12-05 | 2022-06-28 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide epitaxial substrate |
JP7251553B2 (ja) | 2018-12-05 | 2023-04-04 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US9633840B2 (en) | 2017-04-25 |
EP2955743A1 (en) | 2015-12-16 |
US9368345B2 (en) | 2016-06-14 |
KR20150114461A (ko) | 2015-10-12 |
CN104885197B (zh) | 2017-05-10 |
TW201432793A (zh) | 2014-08-16 |
US20150221498A1 (en) | 2015-08-06 |
US20160254149A1 (en) | 2016-09-01 |
EP2955743A4 (en) | 2016-11-02 |
WO2014122854A1 (ja) | 2014-08-14 |
CN104885197A (zh) | 2015-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014122854A1 (ja) | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 | |
KR101478331B1 (ko) | 에피택셜 탄화규소 단결정 기판의 제조 방법 | |
KR101430217B1 (ko) | 에피택셜 탄화규소 단결정 기판 및 그 제조 방법 | |
JP5865777B2 (ja) | 炭化珪素エピタキシャルウェハの製造方法 | |
JP5637086B2 (ja) | エピタキシャルウエハ及び半導体素子 | |
US10026610B2 (en) | Silicon carbide semiconductor device manufacturing method | |
JP2008091656A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP2015143168A (ja) | 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法 | |
US20180053649A1 (en) | Method to grow a semi-conducting sic layer | |
JP2018107398A (ja) | p型SiCエピタキシャルウェハ及びその製造方法 | |
JP2014058411A (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
JP2013211500A (ja) | 炭化珪素基板への成膜方法 | |
JP6245416B1 (ja) | 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法 | |
JP2014232799A (ja) | 炭化珪素半導体基板の製造方法 | |
US8802546B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2015207695A (ja) | エピタキシャルウエハの製造方法およびエピタキシャルウエハ | |
JP2014103363A (ja) | 炭化珪素半導体基板の製造方法 | |
WO2012101968A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2014154587A (ja) | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 | |
JP6927429B2 (ja) | SiCエピタキシャル基板の製造方法 | |
JP2015042602A (ja) | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 | |
US9269572B2 (en) | Method for manufacturing silicon carbide semiconductor substrate | |
JP2010024066A (ja) | ダイヤモンド単結晶基板とその製造方法 | |
JP2021082641A (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
CN117672815A (zh) | 一种SiC外延片及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170307 |