JP5637086B2 - エピタキシャルウエハ及び半導体素子 - Google Patents
エピタキシャルウエハ及び半導体素子 Download PDFInfo
- Publication number
- JP5637086B2 JP5637086B2 JP2011150898A JP2011150898A JP5637086B2 JP 5637086 B2 JP5637086 B2 JP 5637086B2 JP 2011150898 A JP2011150898 A JP 2011150898A JP 2011150898 A JP2011150898 A JP 2011150898A JP 5637086 B2 JP5637086 B2 JP 5637086B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- buffer layer
- concentration
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
図1は本発明の実施の形態1における半導体素子の構成を示す断面図である。また、図2は、本発明の実施の形態1におけるエピタキシャルウエハの構成を示す断面図である。
ここで、所定の割合Pは、20%であれば良く、より望ましくは、10%であれば良い。所定の割合Pが小さい程、バッファ層2が炭化珪素基板1とバッファ層2との格子不整合を効果的に緩和できるので、格子定数差によって生じる結晶欠陥がエピタキシャル成長層に導入されることをより抑制できる。
所定の割合Pが10%であれば、ドリフト層3側の層2aの窒素濃度は、1.5×1018cm−3以上、1.8×1018cm−3以下、炭化珪素基板1側の層2bの窒素濃度は、6.0×1018cm−3以上、7.3×1018cm−3以下であれば良い。
このような条件を適宜変更することにより、バッファ層2の各層の厚さおよびドーピング濃度を設定できる。
このようにして、本実施の形態のエピタキシャルウエハを製造することができる。
たが、これ以外の値となる構成でも構わない。このようにバッファ層2を、ドーピング濃
度が全体としてリニアスケールで段階的に減少する多層構造としたことにより、炭化珪素
基板1とドリフト層3との間の格子定数差は、バッファ層2内部でほぼ均等に分割される
ことになる。その結果、バッファ層2の格子定数は、炭化珪素基板1からドリフト層3に
向かって、膜厚方向に均等に増加するので、炭化珪素基板1とドリフト層3との格子定数
差に伴う格子不整合の影響を効果的に緩和することができる。
したがって、エピタキシャル成長の初期段階ではC/Si比を小さくし、バッファ層2の成長終了時には、C/Si比を高くするように、炭素原子供給ガスであるプロパンガス流量を変化すれば、エピタキシャル成長前に炭化珪素基板1に存在するマイクロパイプ等の欠陥密度を低減することが可能となる。また、このようにすれば、炭素原子供給ガスの消費量を低減できるので、生産性も向上する。
図3は本発明の実施の形態2におけるエピタキシャルウエハの構成を示す断面図である。
図3において、実施の形態1の炭化珪素エピタキシャルウエハ100の炭化珪素基板1とバッファ層2との間に、低濃度層200を設けている。その他の構成については、実施の形態1の炭化珪素エピタキシャルウエハ100と同様であるので、詳しい説明は省略する。
図4は本発明の実施の形態3における半導体素子の構成を示す断面図である。
図4において半導体素子である炭化珪素MOSFET102は、実施の形態1と同様に、(0001)面からオフ角を有するn型低抵抗炭化珪素基板1と、この炭化珪素基板1上に形成されたn型バッファ層2と、このバッファ層2上にエピタキシャル成長により形成されたエピタキシャル成長層3とを有するエピタキシャルウエハ100を用いて形成されている。なお、バッファ層2の構成については実施の形態1と同様であり、エピタキシャル成長層3が耐圧を保持するためのn型炭化珪素ドリフト層として機能することも実施の形態1と同様である。
図4に示したMOSFET102にはチャネル層が設けられていないが、別途チャネル層を設けてもよい。チャネル層を設ける場合、その導電型はn型でもp型でもよく、イオン注入種の活性化熱処理によって生じた表面荒れを改善するには、例えばエピタキシャル成長による形成が望ましいが、活性化熱処理によって生じる表面荒れが少なければ選択的なイオン注入によってチャネル層を形成した構造としてもよい。
層間絶縁膜19を形成したのち、ソース電極20の接触部となる領域の層間絶縁膜を除去してから、ソース電極20を形成する。さらにドレイン電極21をn型基板1の裏面に、ソース電極20および層間絶縁膜19上に配線22を形成する。図示しないが、ゲート電極パッドが形成される素子外周部の一部領域においては層間絶縁膜上の配線22は除去された構成となる。
なお、バッファ層2は図3に示すような実施の形態2と同様の構成であっても、同様の効果を奏する。
Claims (7)
- ドーピングにより格子定数を減少させる窒素をドーパントとし、前記ドーパントを濃度Aでドーピングした第1導電型の炭化珪素基板と、
前記炭化珪素基板上に設けられ、前記ドーパントがドーピングされた第1導電型のバッファ層と、
前記バッファ層上に設けられ、前記ドーパントが前記炭化珪素基板よりも小さい濃度Bでドーピングされた第1導電型の炭化珪素エピタキシャル成長層とを有し、
前記バッファ層は、前記ドーパントのドーピング濃度が異なる層が2層以上積層した多層構造で形成され、前記多層構造の各層のドーパントのドーピング濃度Cが、前記各層の前記炭化珪素エピタキシャル成長層からの平均距離をx、前記バッファ層の厚さをd、所定の割合をPとし、前記Pの値を20%として、[B+(A−B)×x/d]×(1−P)≦C≦[B+(A−B)×x/d]×(1+P)の範囲にあることを特徴とするエピタキシャルウエハ。 - ドーピングにより格子定数を減少させる窒素をドーパントとし、前記ドーパントを濃度Aでドーピングした第1導電型の炭化珪素基板と、
前記炭化珪素基板上に設けられ、前記ドーパントがドーピングされた第1導電型のバッファ層と、
前記バッファ層上に設けられ、前記ドーパントが前記炭化珪素基板よりも小さい濃度Bでドーピングされた第1導電型の炭化珪素エピタキシャル成長層とを有し、
前記バッファ層は、前記ドーパントのドーピング濃度が異なる層が2層以上積層した多層構造で形成され、前記多層構造の各層のドーパントのドーピング濃度Cが、前記各層の前記炭化珪素エピタキシャル成長層からの平均距離をx、前記バッファ層の厚さをd、所定の割合をPとし、前記Pの値を10%として、[B+(A−B)×x/d]×(1−P)≦C≦[B+(A−B)×x/d]×(1+P)の範囲にあることを特徴とするエピタキシャルウエハ。 - 前記バッファ層の多層構造の各層は、100nm以下の層厚であることを特徴とする請求項1または請求項2に記載のエピタキシャルウエハ。
- 前記炭化珪素基板と前記バッファ層との間に、厚さが100nm以下で前記ドーパントのドーピング濃度が前記炭化珪素エピタキシャル成長層のドーピング濃度B以下の低濃度層を設けたことを特徴とする請求項1乃至請求項3のいずれか1項に記載のエピタキシャルウエハ。
- 前記バッファ層は、エピタキシャル成長の初期段階より成長終了時にはC/Siを高くして成長したことを特徴とする請求項1乃至請求項4のいずれか1項に記載のエピタキシャルウエハ。
- 前記炭化珪素エピタキシャル成長層は、前記バッファ層よりC/Siを増加して成長したことを特徴とする請求項1乃至請求項5のいずれか1項に記載のエピタキシャルウエハ。
- 請求項1乃至請求項6のいずれか1項に記載のエピタキシャルウエハの前記炭化珪素エピタキシャル成長層をドリフト層として備えたことを特徴とする半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011150898A JP5637086B2 (ja) | 2011-07-07 | 2011-07-07 | エピタキシャルウエハ及び半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011150898A JP5637086B2 (ja) | 2011-07-07 | 2011-07-07 | エピタキシャルウエハ及び半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013018659A JP2013018659A (ja) | 2013-01-31 |
JP5637086B2 true JP5637086B2 (ja) | 2014-12-10 |
Family
ID=47690485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011150898A Active JP5637086B2 (ja) | 2011-07-07 | 2011-07-07 | エピタキシャルウエハ及び半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5637086B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154587A (ja) * | 2013-02-05 | 2014-08-25 | Sumitomo Electric Ind Ltd | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
JP6123408B2 (ja) * | 2013-03-26 | 2017-05-10 | 三菱電機株式会社 | 単結晶4H−SiC基板及びその製造方法 |
WO2015115202A1 (ja) * | 2014-01-28 | 2015-08-06 | 三菱電機株式会社 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
JP6338490B2 (ja) * | 2014-08-27 | 2018-06-06 | 三菱電機株式会社 | 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法 |
JP2016185885A (ja) * | 2015-03-27 | 2016-10-27 | 京セラ株式会社 | インゴットおよびインゴットの製造方法 |
CN105869996A (zh) * | 2016-04-25 | 2016-08-17 | 全球能源互联网研究院 | 一种碳化硅外延生长系统及其生长方法 |
JP6743905B2 (ja) * | 2016-11-28 | 2020-08-19 | 三菱電機株式会社 | 炭化珪素半導体ウエハ、炭化珪素半導体チップ、および炭化珪素半導体装置の製造方法 |
CN107068539B (zh) * | 2016-12-15 | 2019-11-22 | 中国电子科技集团公司第五十五研究所 | 降低碳化硅外延基平面位错密度的方法 |
CN106711031B (zh) * | 2016-12-15 | 2019-08-20 | 中国电子科技集团公司第五十五研究所 | 降低基平面位错对碳化硅外延层影响的方法 |
JP2017122047A (ja) * | 2017-03-29 | 2017-07-13 | 三菱電機株式会社 | 単結晶4H−SiC基板及びその製造方法 |
CN111681947B (zh) * | 2020-05-22 | 2022-03-29 | 东莞市天域半导体科技有限公司 | 一种降低外延片堆垛层错缺陷的外延方法及其应用 |
CN112522781B (zh) * | 2021-02-18 | 2021-04-23 | 中芯集成电路制造(绍兴)有限公司 | 碳化硅衬底上的缓冲层及其形成方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4185215B2 (ja) * | 1999-05-07 | 2008-11-26 | 弘之 松波 | SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法 |
JP4874527B2 (ja) * | 2004-04-01 | 2012-02-15 | トヨタ自動車株式会社 | 炭化珪素半導体基板及びその製造方法 |
JP4937685B2 (ja) * | 2006-09-21 | 2012-05-23 | 新日本製鐵株式会社 | エピタキシャル炭化珪素単結晶基板及びその製造方法 |
JP5236281B2 (ja) * | 2007-12-27 | 2013-07-17 | ラピスセミコンダクタ株式会社 | 縦型mosfetの製造方法 |
JP5458509B2 (ja) * | 2008-06-04 | 2014-04-02 | 日立金属株式会社 | 炭化珪素半導体基板 |
JP2011140429A (ja) * | 2010-01-08 | 2011-07-21 | Mitsubishi Electric Corp | エピタキシャルウエハ及び半導体素子 |
CN102714143B (zh) * | 2010-01-08 | 2016-01-20 | 三菱电机株式会社 | 外延片以及半导体元件 |
-
2011
- 2011-07-07 JP JP2011150898A patent/JP5637086B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013018659A (ja) | 2013-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5637086B2 (ja) | エピタキシャルウエハ及び半導体素子 | |
JP6058170B2 (ja) | 炭化珪素半導体装置 | |
JP5430677B2 (ja) | エピタキシャルウエハ及び半導体素子 | |
US8901570B2 (en) | Epitaxial silicon carbide single crystal substrate and process for producing the same | |
EP1981076B1 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP5865777B2 (ja) | 炭化珪素エピタキシャルウェハの製造方法 | |
US20170179236A1 (en) | Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device | |
JP6856156B2 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 | |
JP2012038973A (ja) | シリコンウエハ及びその製造方法 | |
JP6245416B1 (ja) | 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法 | |
JPWO2017138247A1 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 | |
JP6239097B2 (ja) | SiCエピタキシャルウエハ | |
WO2016092887A1 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
US11094539B2 (en) | Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate | |
JP2011140429A (ja) | エピタキシャルウエハ及び半導体素子 | |
JP6035763B2 (ja) | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 | |
JP6965499B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP5921089B2 (ja) | エピタキシャルウエハの製造方法及び半導体装置の製造方法 | |
JP2011023502A (ja) | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 | |
JP2017084852A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
CN113874559A (zh) | 氮化物半导体衬底及其制造方法 | |
JP2024025184A (ja) | 半導体装置、半導体装置の製造方法 | |
JP2014154587A (ja) | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140320 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141007 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5637086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |