JP5865777B2 - 炭化珪素エピタキシャルウェハの製造方法 - Google Patents

炭化珪素エピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP5865777B2
JP5865777B2 JP2012112101A JP2012112101A JP5865777B2 JP 5865777 B2 JP5865777 B2 JP 5865777B2 JP 2012112101 A JP2012112101 A JP 2012112101A JP 2012112101 A JP2012112101 A JP 2012112101A JP 5865777 B2 JP5865777 B2 JP 5865777B2
Authority
JP
Japan
Prior art keywords
epitaxial growth
silicon carbide
layer
epitaxial
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012112101A
Other languages
English (en)
Other versions
JP2013239606A (ja
Inventor
貴規 田中
貴規 田中
陽一郎 三谷
陽一郎 三谷
直之 川畑
直之 川畑
信之 冨田
信之 冨田
丈晴 黒岩
丈晴 黒岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012112101A priority Critical patent/JP5865777B2/ja
Publication of JP2013239606A publication Critical patent/JP2013239606A/ja
Application granted granted Critical
Publication of JP5865777B2 publication Critical patent/JP5865777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、パワーデバイスなどに用いられる炭化珪素(SiC)エピタキシャルウェハの製造方法に関する。
炭化珪素(SiC)は、珪素(Si)に比べて、バンドギャップが広く、また絶縁破壊電界強度、飽和電子速度および熱伝導度などの物性値が優れているなど、半導体パワーデバイスの材料として優れた性質を有する。このようなSiCを用いたパワーデバイス(以下「SiCパワーデバイス」という場合がある)では、電力損失の大幅な低減および小型化などが可能となるので、電源電力変換時の省エネルギー化を実現することができる。したがって、SiCパワーデバイスは、電気自動車の高性能化、太陽電池システムの高機能化など、低炭素社会を実現する上で、キーデバイスとなる可能性を有している。
SiCパワーデバイスを作製するにあたっては、予め、熱化学気相堆積(Chemical Vapor Deposition;略称:CVD)法などによって、SiCバルク基板上に、半導体デバイスの活性領域としてエピタキシャル成長層を形成することが必須である。ここで、活性領域とは、結晶中におけるドーピング密度および層厚が精密に制御された上で作り込まれている成長方向軸を含む断面領域をいう。以下の説明では、SiCバルク基板上にエピタキシャル成長層を形成したものを、「エピタキシャルウェハ」、または単に「ウェハ」という。
バルク基板に加えて、エピタキシャル成長層が必要とされる理由としては、デバイスの設計仕様によって、活性領域のドーピング密度および層厚がほぼ既定されること、および、活性領域のドーピング密度および層厚には、バルク基板のドーピング密度および層厚よりも高精度の制御性が求められることが挙げられる。
SiCデバイスは、エピタキシャルウェハに対して様々な加工を施して作製される。したがって、一枚のウェハから、所望の特性を有するデバイスが作製される個数は、エピタキシャル成長層の電気的特性の均一性に強く依存している。
具体的に述べると、エピタキシャルウェハ面内において、他の領域に比べて絶縁破壊電界が小さいか、または一定の電界を印加したときに、相対的に大きな電流が流れるような局所的な領域が存在すれば、その領域を含むデバイスの特性は、たとえば耐電圧特性が劣ってしまい、相対的に小さな印加電圧によって、いわゆるリーク電流が流れる。
換言すれば、デバイスの歩留りを第一義的に既定する要素は、エピタキシャルウェハの結晶学的な均一性である。この均一性を阻害する要因として、エピタキシャル成長のときの不具合に起因する、いわゆる種々の電流リーク欠陥の存在が知られている。ここで、電流リーク欠陥とは、電流リークの原因となる結晶欠陥をいう。
結晶欠陥に共通する特徴は、結晶における原子配列の周期性が結晶成長方向に沿って局所的に不完全となっている点である。SiCのエピタキシャル成長によって生じる結晶欠陥としては、その表面形状の特徴から、キャロット欠陥、三角欠陥などと呼称される電流リーク欠陥が知られている。
また、エピタキシャル成長にかかるランニングコストの低減も産業上の観点から重要となる。ランニングコストの低減には、エピタキシャル成長時間の低減の寄与が大きい。換言すると、エピタキシャル成長速度の向上がランニングコストの低減に直結する。
したがって、電流リーク欠陥の少ないエピタキシャルウェハを、比較的短時間で製造することが求められる。このようにしてエピタキシャルウェハを製造することによって、生産性を向上させ、産業上非常に有利となる。
エピタキシャルウェハの製造方法は、たとえば特許文献1および特許文献2に開示されている。特許文献1には、<0001>面から0.8°傾斜した面方位を有するオフ角が0.8°のSiC基板上に、同じポリタイプのSiCホモエピタキシャル層を作製する方法が開示されている。特許文献1には、SiCホモエピタキシャル層をSiC基板上に成長させるステップと、1μmまでの厚さを有する境界層を3μm/h未満の平均成長速度で成長させることによって、ホモエピタキシャル成長を開始するステップとを含む成長方法が開示されている。
特許文献2には、マイクロパイプを閉塞するために、たとえば、原料ガス中のC/Si比を0.4とし、成長速度を7μm/hとして、層厚が7μmのバッファ層を成膜した後、C/Si比を0.8とし、成長速度を15μm/hとして、SiC結晶をエピタキシャル成長させるSiC結晶の製造方法が開示されている。
特開2006−028016号公報 特表2003−078702号公報
特許文献1に開示される技術では、SiC基板上に活性領域をエピタキシャル成長させる前に、バッファ層として機能する境界層を3μm/h未満の平均成長速度で成長させることによって、ウェハの、より広い範囲におけるホモエピタキシャル成長の実現を図っている。
しかし、特許文献1に開示される方法は、オフ角が0.8°以下と極めて小さいSiC基板上のエピタキシャル成長で行われたものである。このオフ角が0.8°以下のSiC基板上へのエピタキシャル成長と、パワーデバイスに用いられているオフ角が4°などのSiC基板上で行われているステップフロー成長とでは、成長機構が異なる。また、特許文献1に開示される方法では、エピタキシャル成長速度が低いので、高い生産性を得ることが本質的に不可能である。
また、特許文献2に開示される技術では、バッファ層を7μm/hの成長速度で成長させた後、活性領域となるSiC結晶を15μm/hの成長速度で成長させている。この成長速度の変化は、反応炉に導入する原料ガス流量比であるC/Si比を0.4から0.8に倍増させたことによって結果的に得られたものである。特許文献2に開示される技術では、成長速度がエピタキシャル成長に与える本質的な影響については、未解明のままである。
また特許文献2に開示される技術では、オフ角(以下「傾斜角」という場合がある)が8°のSiC基板が用いられている。このような傾斜角が8°程度のバルク基板上へのエピタキシャル成長に関する技術を、4H−SiC結晶から成り、基板の表面が<0001>面から<11−20>方向に5°程度よりも小さい角度で傾斜したバルク基板に適用すると、ステップバンチングと呼ばれる凹凸が形成される傾向が強い。したがって、ステップバンチングがデバイス特性へ及ぼす影響を回避するために、デバイス構造などが制限されるという問題が生じる。
このように、エピタキシャル成長速度が基板品質に与える影響は、未だ解明されておらず、電流リーク欠陥の少ない炭化珪素エピタキシャルウェハを比較的短時間で製造する方法が求められている。
本発明の目的は、電流リーク欠陥の少ない炭化珪素エピタキシャルウェハを比較的短時間で製造することができる炭化珪素エピタキシャルウェハの製造方法を提供することである。
本発明の炭化珪素エピタキシャルウェハの製造方法は、炭化珪素基板上に、炭化珪素がエピタキシャル成長した第1エピタキシャル成長層および第2エピタキシャル成長層が順次設けられた炭化珪素エピタキシャルウェハの製造方法であって、前記エピタキシャル成長の速度を、予め定める第1エピタキシャル成長速度Rとして、前記炭化珪素基板上に前記炭化珪素をエピタキシャル成長させることによって、前記第1エピタキシャル成長層を形成する第1エピタキシャル成長工程と、前記エピタキシャル成長の速度を、前記第1エピタキシャル成長速度Rから、前記第1エピタキシャル成長速度Rよりも高い第2エピタキシャル成長速度Rに変化させる速度変化工程と、前記第1エピタキシャル成長層上に、前記第2エピタキシャル成長速度Rで前記炭化珪素をエピタキシャル成長させることによって、前記第2エピタキシャル成長層を形成する第2エピタキシャル成長工程とを備え、前記第1エピタキシャル成長工程と前記速度変化工程と前記第2エピタキシャル成長工程とでは、前記炭化珪素の成長温度が同じであり、前記速度変化工程では、前記炭化珪素のエピタキシャル成長の速度が変化する間に前記エピタキシャル成長によって形成される層である速度変化層の層厚が30nm未満になるように、前記炭化珪素のエピタキシャル成長の速度を変化させることを特徴とする。
本発明の炭化珪素エピタキシャルウェハの製造方法によれば、第1エピタキシャル成長工程と速度変化工程と第2エピタキシャル成長工程とでは、炭化珪素の成長温度が同じであり、速度変化工程では、速度変化層の層厚が30nm未満になるように、炭化珪素のエピタキシャル成長の速度が変化される。これによって、電流リーク欠陥の発生を抑制するとともに、第2エピタキシャル成長層の成長速度である第2エピタキシャル成長速度を比較的高くすることができる。したがって、電流リーク欠陥の少ない炭化珪素エピタキシャルウェハを比較的短時間で製造することができる。
本発明の実施の一形態である炭化珪素(SiC)エピタキシャルウェハの製造方法によって製造されるSiCエピタキシャルウェハ1の構成を示す断面図である。 本発明の実施の一形態によるSiCエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。 第1エピタキシャル成長速度Rと、電流リーク欠陥密度との関係を示すグラフである。
図1は、本発明の実施の一形態である炭化珪素(SiC)エピタキシャルウェハの製造方法によって製造されるSiCエピタキシャルウェハ1の構成を示す断面図である。本実施の形態で製造されるSiCエピタキシャルウェハ1は、炭化珪素(SiC)基板11と、この炭化珪素基板11上に形成された第1エピタキシャル成長層12と、この第1エピタキシャル成長層12上に形成された第2エピタキシャル成長層13とを含んで構成される。
すなわち、SiCエピタキシャルウェハ1では、SiC基板11上に、第1エピタキシャル成長層12および第2エピタキシャル成長層13が順次設けられている。第1エピタキシャル成長層12および第2エピタキシャル成長層13は、炭化珪素(SiC)がエピタキシャル成長した層である。
本実施の形態では、SiC基板11は、n型の低抵抗のSiC基板である。第1エピタキシャル成長層12および第2エピタキシャル成長層13は、SiC基板11と同じ導電型であり、具体的には、n型である。
SiC基板11は、(0001)面からオフ角を有するSiC基板である。ここで、「オフ角」とは、基準面である(0001)面に対するSiC成長面の傾斜角度である。すなわち、SiC基板11は、基準面である(0001)面からオフ角の分傾斜したSiC成長面を有する。本実施の形態では、SiC基板11は、オフ角が5°よりも小さい4H−SiC型の結晶構造を有するSiC基板である。以下の説明では、4H−SiC型の結晶構造を有するSiC基板を、「4H−SiC基板」という場合がある。オフ角は、たとえば4°である。
本実施の形態のSiCエピタキシャルウェハ1の製造方法は、第1エピタキシャル成長工程と、速度変化工程と、第2エピタキシャル成長工程とを備える。第1エピタキシャル成長工程では、SiCのエピタキシャル成長の速度(以下「エピタキシャル成長速度」、または単に「成長速度」という場合がある)を、予め定める第1エピタキシャル成長速度Rとして、SiC基板11上にSiCをエピタキシャル成長させることによって、第1エピタキシャル成長層12を形成する。
第2エピタキシャル成長工程では、第1エピタキシャル成長層12上に、第1エピタキシャル成長速度Rよりも高い第2エピタキシャル成長速度RでSiCをエピタキシャル成長させることによって、第2エピタキシャル成長層13を形成する。このように本実施の形態では、第1エピタキシャル成長層12の成長速度である第1エピタキシャル成長速度Rは、第2エピタキシャル成長層13の成長速度である第2エピタキシャル成長速度Rに比べて、低くなっている。
本実施の形態では、速度変化工程において、SiCのエピタキシャル成長速度を、第1エピタキシャル成長速度Rから、第2エピタキシャル成長速度Rに変化させる。このとき、SiCのエピタキシャル成長速度が変化する間にエピタキシャル成長によって形成される層である速度変化層の層厚が30nm未満になるように、SiCのエピタキシャル成長速度を変化させる。
速度変化層は、第1エピタキシャル成長層12と第2エピタキシャル成長層13との境界部分に形成される。速度変化層の層厚は、第1エピタキシャル成長層12および第2エピタキシャル成長層13の層厚に比べて、極めて小さいので、図1では図示を省略している。
まず、エピタキシャル成長における成長速度の影響について述べる。パワーデバイスに用いられているオフ角が4°の4H−SiC基板上へのエピタキシャル成長において、成長速度がエピタキシャル成長層中の電流リーク欠陥の密度(以下「電流リーク欠陥密度」という)に与える影響は明らかになっていない。そこで、本願発明者は、鋭意研究を重ねた結果、成長速度とエピタキシャル成長層中の電流リーク欠陥密度とが、密接に関係していることを見出した。
具体的には、[実験1]として、以下の実験条件で、SiC基板11上に、SiCをエピタキシャル成長させてエピタキシャル成長層を形成する実験を行い、成長速度とエピタキシャル成長層中の電流リーク欠陥密度との関係を求めた。
SiCの成長温度は1520℃とした。SiCの原料ガスとしては、珪素(Si)原子を供給するためのSi原子供給ガスとしてシラン(SiH)ガスを用い、炭素(C)原子を供給するためのC原子供給ガスとしてプロパン(C)ガスを用いた。原料ガスの流量比である、SiHガスの流量に対するCガスの流量の比率(以下「C/Si比」という場合がある)を0.8に固定したまま、原料ガスの流量を増加させることによって、成長速度を高速化した。
その結果、成長速度を4.9μm/hから13.2μm/hに増加させることによって、電流リーク欠陥密度が0.3個/cmから3.7個/cmに増加した。これは、成長速度の高速化が、SiCエピタキシャルウェハの品質に悪影響を与えていることを示している。また、電流リーク欠陥の起点を調査したところ、SiC基板11とエピタキシャル成長層との界面で、欠陥が発生していることが明らかになった。
SiC基板11には、電流リーク欠陥の原因となる微小な結晶欠陥(以下「微小結晶欠陥」という場合がある)が多く存在しており、その微小結晶欠陥を起点に、電流リーク欠陥が発生する。したがって、本実験1での結果は、エピタキシャル成長を高速化することによって、エピタキシャル成長層の結晶品質が悪化し、SiC基板11に存在する微小結晶欠陥を起点に、容易に電流リーク欠陥が発生するようになったことを示していると考えられる。
本実施の形態では、電流リーク欠陥を低減するために、図1に示すように、SiC基板11と、活性領域である第2エピタキシャル成長層13との間に、バッファ層の役割を果たす第1エピタキシャル成長層12を設けている。第1エピタキシャル成長層12を設けることによって、SiC基板11中に存在して電流リーク欠陥を発生させる原因となる微小結晶欠陥が、第2エピタキシャル成長層13に及ぼす影響を軽減することができる。これによって、第2エピタキシャル成長層13中の結晶欠陥を低減することができる。
また本実施の形態では、第1エピタキシャル成長層12のドーピング濃度を、SiC基板11のドーピング濃度よりも低く、活性領域である第2エピタキシャル成長層13のドーピング濃度よりも高くしている。これによって、ドーピング濃度の違いによるSiC結晶の格子定数差を緩和し、電流リーク欠陥の発生を更に抑制することができる。ここで、「ドーピング濃度」とは、各層または基板に添加される不純物であるドーパントの濃度のことであり、本実施の形態では、n型不純物、たとえば窒素原子の濃度のことである。
図2は、本発明の実施の一形態によるSiCエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。図2において、横軸は時間(h)を示し、縦軸は成長速度(μm/h)を示す。図2では、第1エピタキシャル成長工程を参照符号「21」で示し、速度変化工程を参照符号「22」で示し、第2エピタキシャル成長工程を参照符号「23」で示す。
また図2において、Tは、第1エピタキシャル成長工程21の所要時間である第1エピタキシャル成長時間を示す。Tは、速度変化工程22の所要時間である成長速度変化時間を示す。Tは、第2エピタキシャル成長工程23の所要時間である第2エピタキシャル成長時間を示す。Rは、第1エピタキシャル成長層12の成長速度である第1エピタキシャル成長速度を示す。Rは、第2エピタキシャル層13の成長速度である第2エピタキシャル成長速度を示す。
第1エピタキシャル成長速度Rは、2μm/h以上5μm/h以下に選ばれる。第1エピタキシャル成長速度Rが2μm/h未満であると、エピタキシャル成長時間が増大し、生産性が悪化するので、産業上の観点から不利となる。第1エピタキシャル成長速度Rが5μm/hを超えると、第2エピタキシャル成長層13の電流リーク欠陥が増大し、SiCエピタキシャルウェハ1から製造されるデバイス素子の歩留まりが低下するので、産業上の観点から不利となる。
したがって、電流リーク欠陥が比較的少ないSiCエピタキシャルウェハ1を比較的短時間で得るためには、第1エピタキシャル成長速度Rが2μm/h以上5μm/h以下であることが好ましい。
第2エピタキシャル成長速度Rは、10μm/h以上に選ばれる。第2エピタキシャル成長速度Rが10μm/h未満であると、第2エピタキシャル成長層13を形成するためのエピタキシャル成長時間である第2エピタキシャル成長時間Tが比較的長くなる。これによって、第1エピタキシャル成長層12の成長速度Rが前述のように2μm/h以上5μm/h以下と比較的低速である場合に、エピタキシャル成長に要する時間の合計(T+T+T)である総エピタキシャル成長時間が増大する。したがって、産業上の観点からは不利となる。
第2エピタキシャル成長速度Rの上限は、生産性の観点からは、高い方が好ましいが、第2エピタキシャル成長速度Rが50μm/hを超えると、第2エピタキシャル成長層13に結晶欠陥が発生するおそれがある。したがって、第2エピタキシャル成長速度Rは、10μm/h以上50μm/h以下であることが好ましい。
また、第1エピタキシャル成長速度Rは、第2エピタキシャル成長速度Rに比べて、低い値に選ばれる。これによって、第1エピタキシャル成長層12のドーピング濃度を、より少ないドーパントで、すなわち、より少ない流量のドーパントガスで、容易に第2エピタキシャル成長層13のドーピング濃度よりも高くすることが可能となる。
このようにドーパントガスの流量を少なくできることによって、エピタキシャル成長装置内の意図しない部分にドーパント原子が吸着することを防ぎ、吸着したドーパント原子による、いわゆるメモリー効果を抑制することが可能となる。これによって、エピタキシャル成長装置を安定して運用することができる。
図3は、第1エピタキシャル成長速度Rと、電流リーク欠陥密度との関係を示すグラフである。図3では、[実験2]として、第1エピタキシャル成長速度Rを変えて、SiC基板11上に第1エピタキシャル成長層12および第2エピタキシャル成長層13を形成したときの結果を示す。第2エピタキシャル成長層13は、すべて5μm/hの成長速度で8μm成長させた。また、本実験2では、第1エピタキシャル成長層12のドーピング濃度は、第2エピタキシャル成長層13のドーピング濃度よりも大きく、SiC基板11のドーピング濃度よりも小さくなるように調整した。第1エピタキシャル成長層12の層厚は1μmとした。第1エピタキシャル成長工程におけるC/Si比は、0.6とし、第2エピタキシャル成長工程におけるC/Si比は、1.0とした。本実験2では、原料ガスの流量およびC/Si比を調整することによって、成長速度を調整した。
図3では、第1エピタキシャル成長速度Rが5μm/hである場合を参照符号「33」で示し、第1エピタキシャル成長速度Rが2.5μm/hである場合を参照符号「32」で示し、第1エピタキシャル成長速度Rが2.2μm/hである場合を参照符号「31」で示す。
図3に示すように、第1エピタキシャル成長速度Rを5μm/hから2.5μm/hに低下させた場合、電流リーク欠陥密度は、2.1個/cmから1.1個/cmに減少している。また第1エピタキシャル成長速度Rを5μm/hから2.2μm/hに低下させた場合、電流リーク欠陥密度は、2.1個/cmから0.5個/cmに減少している。
このように、電流リーク欠陥密度は、成長速度の低下と共に減少している。この結果から、第1エピタキシャル成長層12の成長速度Rを小さくすることによって、電流リーク欠陥を低減できることが明らかである。
この結果は、SiC基板11上に低速で第1エピタキシャル成長層12を形成することによって、第2エピタキシャル成長層13を高速で成長させたとしても低欠陥密度化が可能であることを示している。図3に示す実験2の結果では、電流リーク欠陥密度の値が、前述の図2に示す実験1の結果と異なっているが、これは、実験1および実験2に用いたSiC基板11の品質に差があったことが原因であり、本発明の効果には関係が無いと推察される。
C/Si比が小さい条件で結晶成長を行うことによって、いわゆるマイクロパイプなどのSiC基板11に含まれる欠陥を閉塞することができる。したがって、本実施の形態では、第1エピタキシャル成長層12を成長させるときにはC/Si比を小さくし、第2エピタキシャル成長層13を成長させるときには、C/Si比を大きくしている。これによって、活性領域を構成する第2エピタキシャル成長層13をエピタキシャル成長させる前に、SiC基板11に存在するマイクロパイプなどの欠陥の密度を低減することが、副次的に可能となる。
C/Si比の適切な範囲は、エピタキシャル成長装置の構成、成長温度、圧力などの条件によって異なることから規定し難いが、実験2の結果によれば、C/Si比の下限は約0.4である。C/Si比が0.4よりも小さい場合、炭素原子が過少であることに起因すると考えられる異常成長核が、SiC基板11の表面に形成される。また、C/Si比の上限は約1.5である。C/Si比が1.5よりも大きい場合、ドーパントである窒素原子の炭素原子位置への配置確率が著しく低下して、キャリア濃度が低下し、窒素原子を供給するための窒素原子供給ガスの使用効率が悪化するので、生産性が低下する。したがって、本実施の形態では、C/Si比を0.4以上1.5以下としている。
また、実験2では、第1エピタキシャル成長層12の層厚を1μmにしているが、第1エピタキシャル成長層12の層厚が100nm以上1μm以下であれば、実験2で得られた効果と同様の効果を得ることができる。第1エピタキシャル成長層12の層厚が100nm未満であると、第1エピタキシャル成長層12のバッファ層としての効果が小さい。第1エピタキシャル成長層12の層厚が1μmを超えると、第1エピタキシャル成長層12を形成するために必要な成長時間が比較的長時間になるので、産業上の観点から不利となる。したがって、第1エピタキシャル成長層12の層厚は、100nm以上1μm以下であることが好ましい。
次に、第1エピタキシャル成長層12および第2エピタキシャル成長層13の成長速度、ならびに成長速度の切替え方法と、電流リーク欠陥密度との関係を調べるために、[実験3]として、以下の実験を行った。表1に実験3の結果を示す。本実験3では、第1エピタキシャル成長層12および第2エピタキシャル成長層13の成長速度、ならびに成長速度の切替え方法以外の条件は、実験2と同様とした。
Figure 0005865777
比較例1として、第2エピタキシャル成長層13のみを12μm/hの成長速度で成長させた。その結果、電流リーク欠陥密度は0.7個/cmであった。また比較例2として、第1エピタキシャル成長層12および第2エピタキシャル成長層13をいずれも5μm/hの成長速度で成長させた。その結果、電流リーク欠陥密度は0.4個/cmであった。
また比較例3として、第1エピタキシャル成長層13を5μm/hの成長速度で成長させた後、約2分間かけて成長速度を12μm/hまで徐々に増加させ、その後、12μm/hの成長速度で第2エピタキシャル成長層13を形成した。すなわち、第1エピタキシャル成長層12と第2エピタキシャル成長層13との間に形成される速度変化層の形成時間を2分間とし、速度変化層の層厚を0.3μmとした。その結果、電流リーク欠陥密度は1.2個/cmと大きくなった。
そこで、実施例として、第1エピタキシャル成長層12を5μm/hの成長速度で成長した後、10秒間以下、すなわち0.17分間以下の時間で成長速度を切り替え、12μm/hの成長速度で第2エピタキシャル成長層13を形成した。その結果、電流リーク欠陥密度は0.4個/cmに減少した。
この結果から、速度変化層の層厚を、比較例3における値である0.3μmよりも小さくする、すなわち300nmよりも小さくすることによって、不安定成長に起因する電流リーク欠陥の発生を抑制することが可能となることが明らかである。
これは、速度変化層では、原料ガスの供給が不安定になることに伴って、エピタキシャル成長が不安定状態で進行するので、前述のように速度変化層の層厚が数100nmと大きいと、電流リーク欠陥が発生しやすくなるためであると推察される。速度変化層に電流リーク欠陥が発生すると、第2エピタキシャル成長層13に引き継がれるので、好ましくない。
そこで、本実施の形態では、実施例の結果に鑑み、速度変化層の層厚を、0.03μm未満、すなわち30nm未満としている。速度変化層の層厚は、可及的に小さくすることが好ましく、理想的には0nmとすることが好ましい。
速度変化層の層厚は、第1エピタキシャル成長層12の成長速度である第1エピタキシャル成長速度Rから第2エピタキシャル成長層13の成長速度である第2エピタキシャル成長速度Rへと、成長速度を急峻に変化させることによって、前述のように30nm未満にすることができる。
表1に示す実施例では、SiCのエピタキシャル成長速度の単位時間あたりの変化率である成長速度変化率ΔR{=(R−R)/T}は、(12−5)/(0.17/60)=2470.58…≒2500μm/hとなっている。成長速度変化率ΔRは、第1エピタキシャル成長層12の成長速度である第1エピタキシャル成長速度R(μm/h)から、第2エピタキシャル成長層13の成長速度である第2エピタキシャル成長速度R(μm/h)への成長速度変化の変化時間T(h)に対する変化率に相当する。
実施例の結果から、成長速度変化率ΔRを2500μm/h以上にすることによって、速度変化層の層厚を30nm未満にできることが判る。
成長速度変化率ΔRが2500μm/h未満であると、成長速度を変化させたときに、数100nmの層厚の速度変化層が形成されるので、前述のように速度変化層に電流リーク欠陥が発生し、第2エピタキシャル成長層13に引き継がれてしまう。したがって、成長速度変化率ΔRは、2500μm/h以上とすることが好ましい。
成長速度変化率ΔRの上限は、電流リーク欠陥の発生を抑えるという観点からは、大きい方が好ましいが、5000μm/hを超える値にすることは、操作性の観点から困難である。したがって、成長速度変化率ΔRは、2500μm/h以上5000μm/h以下であることが好ましい。
SiCの成長速度を、成長速度変化率Δが2500μm/h以上となるように急峻に変化させる方法としては、たとえば、原料ガスのマスフローコントローラーの設定値を、瞬間的に切り替え、原料ガスの流量を増加させる方法が挙げられる。これに限定されず、たとえば、原料ガスを供給するラインを、流量が比較的小さい小流量ラインから、流量が比較的大きい大流量ラインに切り替える方法などを用いてもよい。
以上に述べた本実施の形態では、第2エピタキシャル成長層13を成長させるときに、原料ガスの供給量を増加させることによって、第2エピタキシャル成長層13の成長速度を高めている。第2エピタキシャル成長層13の成長速度を高める方法としては、原料ガスの供給量を増加させることに加えて、ハライド系ガスを原料ガスと同時に導入する方法を用いてもよい。
ハライド系ガスを原料ガスと同時に導入することによって、エピタキシャル成長を高速化させても、前述の本実施の形態による効果を得ることができる。たとえば、SiH、Cなどの原料ガスに加え、塩化水素(HCl)または塩化シラン(SiHCl)などのハライド系ガスを同時に供給し、エピタキシャル成長させてもよい。このように原料ガスにハライド系含有ガスを添加することによって、成長速度が高くなり、生産性が向上する。
また本実施の形態では、SiC基板11は、オフ角が5°よりも小さい4H−SiC型の結晶構造を有する。本実施の形態のSiCエピタキシャルウェハの製造方法は、このようにオフ角が5°よりも小さい4H−SiC型の結晶構造を有するSiC基板11にエピタキシャル成長層を形成する場合に特に有効である。
また本実施の形態では、SiC基板11、第1エピタキシャル成長層12および第2エピタキシャル成長層13の導電型を、n型としているが、これに限定されず、p型としてもよい。
以上に述べた本実施の形態は、本発明の例示であって、本発明の範囲内において、実施の形態の任意の構成要素を適宜、変形または省略することが可能である。
1 SiCエピタキシャルウェハ、11 SiC基板、12 第1エピタキシャル成長層、13 第2エピタキシャル成長層。

Claims (7)

  1. 炭化珪素基板上に、炭化珪素がエピタキシャル成長した第1エピタキシャル成長層および第2エピタキシャル成長層が順次設けられた炭化珪素エピタキシャルウェハの製造方法であって、
    前記エピタキシャル成長の速度を、予め定める第1エピタキシャル成長速度Rとして、前記炭化珪素基板上に前記炭化珪素をエピタキシャル成長させることによって、前記第1エピタキシャル成長層を形成する第1エピタキシャル成長工程と、
    前記エピタキシャル成長の速度を、前記第1エピタキシャル成長速度Rから、前記第1エピタキシャル成長速度Rよりも高い第2エピタキシャル成長速度Rに変化させる速度変化工程と、
    前記第1エピタキシャル成長層上に、前記第2エピタキシャル成長速度Rで前記炭化珪素をエピタキシャル成長させることによって、前記第2エピタキシャル成長層を形成する第2エピタキシャル成長工程とを備え、
    前記第1エピタキシャル成長工程と前記速度変化工程と前記第2エピタキシャル成長工程とでは、前記炭化珪素の成長温度が同じであり、
    前記速度変化工程では、前記炭化珪素のエピタキシャル成長の速度が変化する間に前記エピタキシャル成長によって形成される層である速度変化層の層厚が30nm未満になるように、前記炭化珪素のエピタキシャル成長の速度を変化させることを特徴とする炭化珪素エピタキシャルウェハの製造方法。
  2. 前記速度変化工程では、前記エピタキシャル成長の速度の単位時間あたりの変化率である成長速度変化率ΔRが2500μm/h以上になるように、前記エピタキシャル成長の速度を変化させることを特徴とする請求項1に記載の炭化珪素エピタキシャルウェハの製造方法。
  3. 前記第1エピタキシャル成長速度Rは、2μm/h以上5μm/h以下であり、
    前記第2エピタキシャル成長度Rは、10μm/h以上であることを特徴とする請求項1または2に記載の炭化珪素エピタキシャルウェハの製造方法。
  4. 前記第1エピタキシャル成長層および前記第2エピタキシャル成長層は、前記第1エピタキシャル成長層のドーピング濃度よりも前記第2エピタキシャル成長層のドーピング濃度が低くなるように形成されることを特徴とする請求項1〜3のいずれか1つに記載の炭化珪素エピタキシャルウェハの製造方法。
  5. 前記第1エピタキシャル成長工程および前記第2エピタキシャル成長工程では、
    前記炭化珪素の原料ガスとして、珪素原子を供給するための珪素原子供給ガスと、炭素原子を供給するための炭素原子供給ガスとを含む原料ガスを反応室内に供給し、
    前記珪素原子供給ガスの流量に対する前記炭素原子供給ガスの流量の比率である炭素(C)/珪素(Si)比が、前記第1エピタキシャル工程よりも前記第2エピタキシャル成長工程の方が高くなるように、前記珪素原子供給ガスおよび前記炭素原子供給ガスの流量を調整することを特徴とする請求項1〜4のいずれか1つに記載の炭化珪素エピタキシャルウェハの製造方法。
  6. 前記第1エピタキシャル成長工程では、前記炭化珪素の原料ガスとして、珪素原子を供給するための珪素原子供給ガスと、炭素原子を供給するための炭素原子供給ガスとを含む原料ガスを反応室内に供給し、
    前記第2エピタキシャル成長工程では、前記炭化珪素の原料ガスとして、前記珪素原子供給ガスと、前記炭素原子供給ガスと、ハライド系ガスとを含む原料ガスを供給することを特徴とする請求項1〜5のいずれか1つに記載の炭化珪素エピタキシャルウェハの製造方法。
  7. 前記炭化珪素基板は、オフ角が5°よりも小さい4H−SiC型の結晶構造を有することを特徴とする請求項1〜6のいずれか1つに記載の炭化珪素エピタキシャルウェハの製造方法。
JP2012112101A 2012-05-16 2012-05-16 炭化珪素エピタキシャルウェハの製造方法 Active JP5865777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012112101A JP5865777B2 (ja) 2012-05-16 2012-05-16 炭化珪素エピタキシャルウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012112101A JP5865777B2 (ja) 2012-05-16 2012-05-16 炭化珪素エピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2013239606A JP2013239606A (ja) 2013-11-28
JP5865777B2 true JP5865777B2 (ja) 2016-02-17

Family

ID=49764384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012112101A Active JP5865777B2 (ja) 2012-05-16 2012-05-16 炭化珪素エピタキシャルウェハの製造方法

Country Status (1)

Country Link
JP (1) JP5865777B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015005064A1 (ja) * 2013-07-09 2015-01-15 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
KR102163490B1 (ko) * 2013-12-26 2020-10-07 재단법인 포항산업과학연구원 탄화 규소 기판의 제조 방법
JP6150075B2 (ja) * 2014-05-01 2017-06-21 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6542347B2 (ja) * 2015-02-18 2019-07-10 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
CN107709635B (zh) * 2015-07-29 2021-02-26 昭和电工株式会社 外延碳化硅单晶晶片的制造方法
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 SiCエピタキシャルウェハ、SiCエピタキシャルウェハの製造装置、SiCエピタキシャルウェハの製造方法、および半導体装置
KR101742210B1 (ko) * 2015-12-18 2017-06-01 재단법인 포항산업과학연구원 탄화규소 에피 박막 성장 방법
JP6579710B2 (ja) * 2015-12-24 2019-09-25 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
JP6372709B2 (ja) * 2016-04-20 2018-08-15 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6796407B2 (ja) * 2016-06-27 2020-12-09 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
WO2019044029A1 (ja) * 2017-09-01 2019-03-07 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN112136203B (zh) * 2018-05-23 2024-04-09 三菱电机株式会社 SiC外延基板的制造方法
JP6850845B2 (ja) * 2019-09-03 2021-03-31 ローム株式会社 SiCエピタキシャルウェハおよび半導体装置
CN116259534A (zh) * 2023-05-12 2023-06-13 比亚迪股份有限公司 碳化硅外延方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10297997A (ja) * 1997-04-24 1998-11-10 Denso Corp 炭化珪素単結晶の製造方法
JP4954654B2 (ja) * 2006-09-21 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
DE112010000953B4 (de) * 2009-03-05 2017-08-24 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung

Also Published As

Publication number Publication date
JP2013239606A (ja) 2013-11-28

Similar Documents

Publication Publication Date Title
JP5865777B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
JP4844330B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
JP6012841B2 (ja) SiCエピタキシャルウエハの製造方法
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
JP2008311541A (ja) 炭化珪素半導体基板の製造方法
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP6723219B2 (ja) SiCエピタキシャルウェハ、SiCエピタキシャルウェハの製造方法
KR101947926B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
WO2014122854A1 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US11107892B2 (en) SiC epitaxial wafer and method for producing same
JP4853364B2 (ja) SiC単結晶エピタキシャル薄膜の成長方法
JP6758491B2 (ja) SiCエピタキシャルウエハおよびその製造方法
JP6149931B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5996406B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
JP2022077723A (ja) SiCエピタキシャルウェハ
CN111293037A (zh) 一种P型SiC外延及其生长方法
TW202126866A (zh) 碳化矽基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法
JP2014154587A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2017100911A (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R150 Certificate of patent or registration of utility model

Ref document number: 5865777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250