TW202126866A - 碳化矽基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法 - Google Patents

碳化矽基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法 Download PDF

Info

Publication number
TW202126866A
TW202126866A TW109133566A TW109133566A TW202126866A TW 202126866 A TW202126866 A TW 202126866A TW 109133566 A TW109133566 A TW 109133566A TW 109133566 A TW109133566 A TW 109133566A TW 202126866 A TW202126866 A TW 202126866A
Authority
TW
Taiwan
Prior art keywords
silicon carbide
layer
conversion layer
differential
substrate
Prior art date
Application number
TW109133566A
Other languages
English (en)
Inventor
金子忠昭
Original Assignee
學校法人關西學院
日商豊田通商股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 學校法人關西學院, 日商豊田通商股份有限公司 filed Critical 學校法人關西學院
Publication of TW202126866A publication Critical patent/TW202126866A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0635—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明所欲解決之課題為提供一種有關於具有能夠降低電阻的差排轉換層之碳化矽基板以及碳化矽半導體之新穎的技術。本發明為一種碳化矽基板以及碳化矽半導體裝置，係具備摻雜濃度為1×1015 cm-3 以上的差排轉換層12。藉由具備此種摻雜濃度的差排轉換層12，能抑制基底面差排擴張且產生高電阻的層疊缺陷，而能降低製作出碳化矽半導體裝置時的電阻。

Description

碳化矽基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法
本發明為碳化矽(SiC)基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法。
與矽(Si)相比，碳化矽係絕緣崩潰電場(dielectric breakdown electric field)大一位數、能隙(bandgap)大三倍、熱傳導率高三倍左右。因此，碳化矽係期待被應用於功率器件(power device)、高頻器件、高溫動作器件等。
作為對碳化矽半導體器件(semiconductor device)造成致命性缺陷之器件殺傷缺陷(device killer defect)的一種，已知有基底面差排(BPD；Basal Plane Dislocation)。
碳化矽基板中的大多數的BPD係在形成有磊晶成長層(漂移(drift)層)時被轉換成貫穿刃狀差排(Threading Edge Dislocation；TED)。然而，一部分的BPD係存在有直接被繼承至磊晶成長層之問題。
在對器件施加順向電流時，若少數載子(carrier)到達至BPD，則BPD會擴張並變成高電阻的層疊缺陷(SF；Stacking Fault)。亦即，會因為屬於少數載子之孔(hole)(電洞(electron hole))與電子再次結合時所產生的能量而以BPD為起點產生SF。若於器件內產生高電阻部，則會降低器件的可靠性。
針對此種問題，已提出一種技術(參照例如專利文獻1)，係於基底基板與磊晶成長層之間設置用以進行BPD朝TED轉換之差排轉換層。如此，於基底基板與磊晶成長層之間設置差排的轉換效率高的差排轉換層，藉此抑制BPD被繼承至磊晶成長層。
此外，已提出一種技術(參照例如專利文獻2)，係於差排轉換層與磊晶成長層之間設置用以促進少數載子再次結合之再次結合促進層。如此，於差排轉換層與磊晶成長層之間設置用以使少數載子消滅之再次結合促進層，藉此抑制因為再次結合所產生的能量被施予至BPD從而產生SF。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-88223號公報。 [專利文獻2]日本特開2018-166196號公報。
[發明所欲解決之課題]
圖17係顯示已施予了用以抑制層疊缺陷之以往的處理的碳化矽基板的構成之剖視圖。如圖17所示，碳化矽基板100係具備n+ 型碳化矽基底基板101、n型差排轉換層102、n+ 型再次結合促進層103以及n型磊晶成長層104。
由於此種以往的n型差排轉換層102係使BPD朝TED轉換的轉換率(以下稱為從BPD朝TED的轉換率)提升，因此需要設定成降低摻雜(doping)濃度。例如，於專利文獻1記載有期望差排轉換層的摻雜濃度為1×1015 cm-3 以下。
然而，在如專利文獻1所記載般設置已設定成低的摻雜濃度的n 型差排轉換層102之情形中，存在有碳化矽半導體裝置的電阻增大之問題。亦即，從BPD朝TED的轉換率與碳化矽半導體裝置的電阻係處於權衡(trade-off)的關係而難以兩者兼具。
此外，在用以抑制層疊缺陷之以往的處理中，形成用以抑制SF的產生之n+ 型再次結合促進層103。因此，存在有需要使n型差排轉換層102、n+ 型再次結合促進層103以及n型磊晶成長層104成長至n+ 型碳化矽基底基板101上從而導致成長條件的設定等的製程複雜化之問題。
有鑑於上述問題，本發明所欲解決之課題為提供一種有關於具有能夠降低電阻的差排轉換層之碳化矽基板以及碳化矽半導體之新穎的技術。 此外，提供一種用以製造具有能夠降低電阻的差排轉換層之碳化矽基板以及碳化矽半導體之新穎的技術。 [用以解決課題之手段]
用以解決上述課題之本發明為一種碳化矽基板，係具備摻雜濃度為1×1015 cm-3 以上的差排轉換層。 藉由具備此種摻雜濃度的差排轉換層，能降低差排轉換層中的電阻。
在本發明的較佳形態中，具備摻雜濃度為1×1017 cm-3 以上的差排轉換層。 藉由具備此種摻雜濃度的差排轉換層，能發揮作為用以進行BPD朝TED轉換之差排轉換層的功能還有作為用以促進少數載子的再次結合之再次結合促進層的功能。
在本發明的較佳形態中，前述差排轉換層係具有1μm以上的厚度。 如此，與以往的差排轉換層相比形成為較厚，藉此能使差排的轉換率提升並促進少數載子的再次結合。
在本發明的較佳形態中，前述差排轉換層係從基底面差排朝貫穿刃狀差排的轉換率為大於95%。 此外，在本發明的較佳形態中，前述差排轉換層係從基底面差排朝貫穿刃狀差排的轉換率為100%。 如此，兩者兼具高的轉換率與高的摻雜濃度，藉此與以往的方法相比能刪減於基底基板上成長的層。藉此，能刪減碳化矽基板的製造程序、降低成本。
在本發明的較佳形態中，進一步具備基底基板以及磊晶成長層；前述差排轉換層係設置於前述基底基板與前述磊晶成長層之間；前述差排轉換層的摻雜濃度係比前述磊晶成長層的摻雜濃度還高。
此外，本發明亦有關於一種碳化矽基板的製造方法。亦即，用以解決上述課題之本發明為一種碳化矽基板的製造方法，係包含：結晶成長步驟，係以台階寬(terrace width)增大之條件使摻雜濃度為1×1015 cm-3 以上的差排轉換層成長。
在本發明的較佳形態中，前述結晶成長步驟係用以在碳化矽－碳(SiC-C)平衡蒸氣壓環境下進行成長之步驟。
在本發明的較佳形態中，前述結晶成長步驟係用以對未形成有MSB(Macro Step Bunching；宏階褶)的表面進行結晶成長之步驟。
此外，本發明亦有關於一種碳化矽半導體裝置。亦即，用以解決課題之本發明為一種碳化矽半導體裝置，係具備：差排轉換層，係摻雜濃度為1×1015 cm-3 以上。
在本發明的較佳形態中，具備：差排轉換層，係摻雜濃度為1×1017 cm-3 以上。
在本發明的較佳形態中，前述差排轉換層係具有1μm以上的厚度。
在本發明的較佳形態中，前述差排轉換層係從基底面差排朝貫穿刃狀差排的轉換率為大於95%。 此外，在本發明的較佳形態中，前述差排轉換層係從基底面差排朝貫穿刃狀差排的轉換率為100%。
在本發明的較佳形態中，進一步具備基底基板以及磊晶成長層；前述差排轉換層係設置於前述基底基板與前述磊晶成長層之間；前述差排轉換層的摻雜濃度係比前述磊晶成長層的摻雜濃度還高。
此外，本發明亦有關於一種碳化矽半導體裝置的製造方法。亦即，用以解決上述課題之本發明為一種碳化矽半導體裝置的製造方法，係包含：結晶成長步驟，係以台階寬增大之條件使摻雜濃度為1×1015 cm-3 以上的差排轉換層成長。
在本發明的較佳形態中，前述結晶成長步驟係用以在碳化矽－碳平衡蒸氣壓環境下進行成長之步驟。
在本發明的較佳形態中，前述結晶成長步驟係用以對未形成有宏階褶的表面進行結晶成長之步驟。 [發明功效]
依據所揭示的技術，能提供一種有關於具有能夠降低電阻的差排轉換層之碳化矽基板以及碳化矽半導體之新穎的技術。 此外，依據所揭示的技術，提供一種用以製造具有能夠降低電阻的差排轉換層之碳化矽基板以及碳化矽半導體之新穎的技術。
在一併結合圖式及申請專利範圍時，藉由參酌以下所記載的用以實施發明的形態，能夠明瞭其他的課題、特徵及優點。
以下參照隨附圖式詳細地說明本發明的碳化矽基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法的較佳實施形態。本發明的技術性範圍並未被限定於隨附圖式所示的實施形態，能夠在申請專利範圍所記載的範圍內適當地變更。在本說明書以及隨附圖式中，在冠上了n或者p之層或者區域中，各個電子或者電洞係意指多數載子。此在，附加於n或者p之＋ 以及－ 係意指為比各個未附加有＋ 以及－ 之層或者區域還高雜質濃度以及低雜質濃度。在包含了＋ 以及－ 之n或者p的標記為相同之情形中表示接近的濃度，但濃度不一定是同等。此外，在以下的實施形態的說明以及隨附圖式中，對同樣的構成附加相同的元件符號並省略重複的說明。
[碳化矽基板] 圖1係顯示實施形態的碳化矽基板10的構成之剖視圖。如圖1所示，實施形態的碳化矽基板10係具備屬於n＋ 型基板的基底基板11、屬於n＋ 型層的差排轉換層12以及屬於n型層的磊晶成長層13。
在本說明書中，將碳化矽基板10中之用以製作半導體裝置之側的面(具體而言為用以堆積磊晶成長層13之側的面) 稱為主面，將與該主面相對之面稱為背面。此外，將主面以及背面合稱為表面。
作為主面，係能例示從(0001)面或(000-1)面設置了數度(例如0.4°至8°)的偏離角(off angle)之表面。另外，在本說明書中，在指密勒指數(Miller index)的標記中「-」係意指隨附在後面的指數之桿(bar)。
通常，在已於原子等級(atomic level)平坦化的單晶碳化矽(single crystal SiC)的表面係形成有階－台階(step-terrace)構造。該階－台階構造係成為階14與台階15交互排列的階梯構造，該階14是一分子層以上的階差部位，該台階15是露出了{0001}面之平坦部位。
階14係以一分子層(0.25nm)為最小高度(最小單位)，將該一分子層重疊複數層，藉此形成各種階高度。在本說明書中將以下部分稱作MSB(宏階褶)：階14束化(褶化(bunching))而巨大化，且具有超過各多型體(polytype)之一晶胞(unit cell)的高度。
亦即，所謂的MSB在4H-SiC(4H型碳化矽)的情形是指超過四分子層(五分子層以上)而褶化了的階14；在6H-SiC(6H型碳化矽)的情形是指超過六分子層(七分子層以上)而褶化了的階14。
基底基板11只要是已將單晶碳化矽加工成板狀而成者即可。例如，為從以昇華法等製作之碳化矽鑄錠切片成碳化矽晶圓。另外，以作為單晶碳化矽的結晶多型(polycrystalline)來說，也能採用任意的多型體。
通常，經過機械性加工(例如切片或研磨、磨削(grinding))的基底基板11係具有：加工變質層111，係導入有加工傷害；以及體層(bulk layer)112，係未導入有此種加工傷害。
加工變質層111係例如包含應變113、傷114以及潛傷115(參照圖4)。該加工變質層111之有無係能藉由SEM-EBSD(Electron Back Scattering Diffraction；背向散射電子繞射技術)法、TEM(Transmission Electron Microscope；穿透式電子顯微鏡)、μXRD(Micro X-Ray Diffractometer；微X射線繞射儀)等來確認。
基底基板11係例如為摻雜有氮的單晶碳化矽基板。基底基板11的摻雜濃度係1×1017 cm-3 以上，較佳為1×1018 cm-3 以上，更佳為1×1019 cm-3 以上。
差排轉換層12係例如為摻雜有氮的碳化矽層。差排轉換層12的摻雜濃度係1×1015 cm-3 以上，較佳為1×1016 cm-3 以上，更佳為1×1017 cm-3 以上，再更佳為1×1018 cm-3 以上，再更佳為1×1019 cm-3 以上。
差排轉換層12的從BPD朝TED的轉換率係大於95.00%，較佳為96.00%以上，更佳為97.00%以上，再更佳為98.00%以上，再更佳為99.00%以上。
換言之，在使差排轉換層12成長於存在有5000個BPD之基底基板11的主面上之情形中，存在於差排轉換層12的主面之BPD係變成250個以下。此外，在使差排轉換層12成長於存在有10000個BPD之基底基板11的主面上之情形中，存在於差排轉換層12的主面之BPD係變成500個以下。 此外，在使差排轉換層12成長於存在有20000個BPD之基底基板11的主面上之情形中，存在於差排轉換層12的主面之BPD係變成1000個以下。
此外，差排轉換層12的從BPD朝TED的轉換率係大於99.95%，較佳為99.96%以上，更佳為99.97%以上，再更佳為99.98%以上，再更佳為99.99%以上，再更佳為100%。
亦即，期望存在於基底基板11的BPD係在形成差排轉換層12時被全部轉換成TED而於差排轉換層12的主面未存在有BPD。
差排轉換層12的厚度係1μm以上，較佳為3μm以上，更佳為5μm以上，再更佳為7μm以上，再更佳為10μm以上。
磊晶成長層13係例如為摻雜有氮的碳化矽層。磊晶成長層13的摻雜濃度係比差排轉換層12的摻雜濃度還低。換言之，差排轉換層12的摻雜濃度係比磊晶成長層13的摻雜濃度還大且器件作動時的電阻小。
此外，已知下述情形：在於磊晶成長層13的主面形成氧化膜而製造的MOSFET(Metal-Oxide Semiconductor Field Effect Transistor；金屬氧化物半導體場效電晶體)中，MSB的存在係對動作性能以及可靠性帶來致命性的影響。 因此，期望磊晶成長層13的主面未形成有MSB。此外，期望磊晶成長層13的主面係排列有一晶胞高度的階14。能藉由原子力顯微鏡(AFM：Atomic Force Microscope)或者日本特開2015-179082號公報所記載之用以評價SEM影像對比度之手法確認階14的高度以及台階寬W。
本發明的碳化矽基板10係具備摻雜濃度為1×1015 cm-3 以上的差排轉換層12。如此，將用以進行BPD朝TED轉換之差排轉換層12設定成比以往的n型差排轉換層102還高的摻雜濃度，藉此能降低碳化矽半導體裝置的電組。
此外，本發明的碳化矽基板10係具備摻雜濃度為1×1017 cm-3 以上的差排轉換層12。亦即，設定成比所形成的磊晶成長層13還高的摻雜濃度，藉此能促進少數載子的再次結合。藉此，差排轉換層12係能發揮差排的轉換的功能還有作為再次結合促進層的功能。 亦即，期望差排轉換層12的摻雜濃度係比磊晶成長層13的摻雜濃度還高。
此外，本發明的碳化矽基板10的差排轉換層12係具有1μm以上的厚度。藉由具有至少1μm以上的厚度，能使從BPD朝TED的轉換率提升。 再者，藉由如此地設置1μm以上的厚度，能擴大少數載子再次結合之區域，且能增大再次結合的頻率高之區域(差排轉換層12的主面側)與存在多個BPD之區域(差排轉換層12的背面側)之間的距離。因此，能抑制因為再次結合所產生的能量被施加至BPD。
此外，本實施形態的碳化矽基板10為三層構造，該三層構造為屬於n＋ 型基板的基底基板11、屬於n＋ 型層的差排轉換層12以及屬於n型層的磊晶成長層13。另一方面，以往的碳化矽基板100為四層構造(參照圖17)，該四層構造為屬於n＋ 型碳化矽基底基板101、n型差排轉換層102、n＋ 型再次結合促進層103以及n型磊晶成長層104。與以往的碳化矽基板100相比，依據本實施形態的碳化矽基板10，能刪減進行成長之層並減少步驟數量。藉此，能進行成長條件的簡化以及成本的刪減等。
圖2係顯示其他的實施形態的碳化矽基板10的構成之剖視圖。如圖2所示，其他實施形態的碳化矽基板10為磊晶完備(epi-ready)基板，具備屬於n＋ 型層的基底基板11以及屬於n＋ 型層的差排轉換層12。 如此，亦可製造磊晶成長層13形成前的碳化矽基板10。
此外，已知有下述情形：若於形成有MSB的表面形成磊晶成長層13，則會於磊晶成長層13中產生由MSB導致的缺陷。 因此，期望差排轉換層12的主面未形成有MSB。此外，期望差排轉換層12的主面係排列有一晶胞高度的階14。
依據本發明，具備有：屬於n＋ 型層的差排轉換層12，係摻雜濃度比施予了用以抑制層疊缺陷之以往的處理的碳化矽基板100的n型差排轉換層102還高。藉由此種新穎的構造，能達成抑制SF的產生、降低碳化矽半導體裝置的電組、簡略碳化矽基板的構造以及簡化製程此種顯著的功效。
[依據碳化矽基板的製造方法] 接著，詳細地說明實施形態的碳化矽基板的製造方法。圖3係顯示實施形態的碳化矽基板的製造步驟之說明圖。
本實施形態的碳化矽基板的製造方法係包含：加工變質層去除步驟S1，係去除基底基板11的加工變質層111；結晶成長步驟S2，係以台階寬W增大之條件使摻雜濃度為1×1015 cm-3 以上的差排轉換層12成長；以及磊晶成長步驟S3，係使磊晶成長層13成長。
此外，亦可於加工變質層去除步驟S1之後包含：褶分解步驟S4，係去除形成於基底基板11的主面的MSB。此外，亦可於結晶成長步驟S2之後包含：褶分解步驟S4，係去除形成於差排轉換層12的主面的MSB。此外，亦可於磊晶成長步驟S3之後包含：褶分解步驟S4，係去除形成於磊晶成長層13的主面的MSB。
以下，詳細地說明各個步驟。 此外，褶分解步驟S4係即使在以任何的順序實施之情形中皆能採用共通的手法。因此，於加工變質層去除步驟S1、結晶成長步驟S2以及磊晶成長步驟S3之後再說明褶分解步驟S4。
[加工變質層去除步驟] 圖4係顯示本發明的加工變質層去除S1之說明圖。加工變質層去除步驟S1係用以去除已導入至n＋ 型的基底基板11的加工變質層111之步驟。
加工變質層去除步驟S1係只要為能夠去除加工變質層111之手法則皆能採用。例如，能例示下述方法等：矽蒸氣壓蝕刻(SiVE：Si-Vapor Etching)法，係在矽蒸氣壓下進行加熱，藉此蝕刻單晶碳化矽；氫蝕刻法，係使用氫氣作為蝕刻氣體；以及化學機械研磨(CMP；Chemical Mechanical Polishing；又稱為化學機械拋光)。 以下，詳細地說明本步驟的較佳實施形態。
圖5係顯示實施形態的加工變質層去除步驟S1之說明圖。 本實施形態的加工變質層去除步驟S1係下述步驟：將碳化矽基板10收容於包含矽元素供給源以及碳元素供給源的準密閉空間內並加熱碳化矽基板10，藉此蝕刻碳化矽基板10。
另外，本說明書中的「準密閉空間」係指以下空間：容器內能夠抽真空、供給摻雜物(dopant)氣體，也能夠將已在容器內產生的蒸氣之至少一部分封入。此種準密閉空間係能形成於後述的本體容器30內以及／或者高熔點容器50內。
具體而言，加工變質層去除步驟S1係下述步驟(參照圖5中的(a))：以與碳化矽材料體20相對之方式將碳化矽基板10配置於已使碳化矽材料體20(矽元素供給源以及碳元素供給源)露出的本體容器30內並進行加熱。
將碳化矽基板10與溫度比該碳化矽基板10還低的碳化矽材料體20相對地配置，藉此於碳化矽基板10與碳化矽材料體20之間形成有蝕刻空間X。 在該蝕刻空間X中將加熱爐40所形成的溫度梯度作為驅動力引發原子的輸送，結果能蝕刻碳化矽基板10。
此外，控制配置於本體容器30內的原子數比Si／C，藉此能選擇在碳化矽－矽平衡蒸氣壓環境下的熱處理與在碳化矽－碳平衡蒸氣壓環境下的熱處理。
本說明書中的「碳化矽－矽平衡蒸氣壓環境」係指碳化矽(固相)與矽(液相)經由氣相變成相平衡狀態時之蒸氣壓的環境。 碳化矽－矽平衡蒸氣壓環境係藉由熱處理原子數比Si／C超過1的準密閉空間而形成。具體而言，在滿足化學計量比1：1之碳化矽製的本體容器30內配置了滿足化學計量比1：1之碳化矽基板10、滿足化學計量比1：1之碳化矽材料體20、矽蒸氣供給源35(矽丸(Si pellet)等)之情形中，本體容器30內的原子數比Si／C係超過1。
此外，本說明書中的「碳化矽－碳平衡蒸氣壓環境」係指碳化矽(固相)與碳(固相)經由氣相變成相平衡狀態時之蒸氣壓的環境。 碳化矽－碳平衡蒸氣壓環境係藉由熱處理原子數比Si／C為1以下的準密閉空間而形成。具體而言，在滿足化學計量比1：1之碳化矽製的本體容器30內配置了滿足化學計量比1：1之碳化矽基板10與滿足化學計量比1：1之碳化矽材料體20之情形中，本體容器30內的原子數比Si／C係變成1(參照圖5中的(a))。此外，亦可配置碳蒸氣供給源(碳丸(C pellet)等)並將原子數比Si／C設定成1以下。
此外，加工變質層去除步驟S1係下述步驟(參照圖5中的(a))：將上述本體容器30配置於已使矽蒸氣供給源54露出的高熔點容器50內並進行加熱。
如此，藉由將本體容器30與矽蒸氣供給源54一起配置在用以形成準密閉空間的高熔點容器50內並進行加熱，能抑制包含矽元素之氣相種從本體容器30內被排氣之情形。亦即，藉由使本體容器30內的包含矽元素之氣相種的蒸氣壓與本體容器30外的包含矽元素之氣相種的蒸氣壓平衡，能夠維持本體容器30內的環境。
碳化矽材料體20係由以下的碳化矽所構成：與碳化矽基板10相對地進行加熱，藉此能夠在與碳化矽基板10之間接受或交付矽元素與碳元素。例如，能採用碳化矽製的容器(本體容器30)或碳化矽製的基板(碳化矽材料基板)。另外，以作為該碳化矽材料體20的結晶多型來說，也能採用任意的多型體，亦可採用多晶碳化矽。 此外，作為碳化矽材料體20，亦可採用已使矽元素供給源以及碳元素供給源燒結的燒結體(sintered body)。
以作為輸送該蝕刻中的矽元素以及碳元素之驅動力來說，能採用碳化矽基板10與碳化矽材料體20之間的溫度梯度或化學位能(chemical potential)差。
本實施形態的加工變質層去除步驟S1係使碳化矽基板10與碳化矽材料體20相對地配置，並以碳化矽基板10變成高溫側且碳化矽材料體20變成低溫側之方式在1400℃以上至2300℃以下的溫度範圍進行加熱。 藉此，持續地進行以下1)至5)的反應，結果認為碳化矽基板10的蝕刻有在進行(參照圖5中的(b))。
1)　SiC(s)→Si(v)+C(s)。 2)　2C(s)+Si(v)→SiC2 (v)。 3)　C(s)+2Si(v)→Si2 C(v)。 4)　Si(v)+SiC2 (v)→2SiC(s)。 5)　Si2 C(v)→Si(v)+SiC(s)。
1)的說明：碳化矽基板10(SiC(s))被加熱，藉此矽原子(Si(v))因熱分解而從碳化矽基板10的表面脫離(矽原子昇華步驟)。 2)以及3)的說明：藉著矽原子(Si(v))脫離而殘留在碳化矽基板10的表面之碳原子(C(s))係與準密閉空間內的矽蒸氣(Si(v))反應。結果，碳原子(C(s))係成為Si2 C或者是SiC2 等而從碳化矽基板10的表面昇華(碳原子昇華步驟)。 4)以及5)的說明：已昇華的Si2 C或者是SiC2 等係藉由溫度梯度而到達準密閉空間內的碳化矽材料體20且結晶成長。
如此，本實施形態的加工變質層去除步驟S1係包含：矽原子昇華步驟，係使矽原子從碳化矽基板10的表面熱昇華；以及碳原子昇華步驟，係使殘留在碳化矽基板10的表面之碳原子與準密閉空間內的矽蒸氣反應，藉此使殘留在碳化矽基板10的表面之碳原子從碳化矽基板10的表面昇華。
本實施形態的蝕刻溫度較佳為以1400℃至2300℃的範圍設定。 本實施形態的蝕刻速度係能夠藉由上述溫度區域來控制，能夠在0.001μm／min至2μm／min的範圍選擇。 本實施形態的蝕刻時間係能以成為所期望的蝕刻量之方式設定成任意的時間。例如，在蝕刻速度為1μm／min時欲將蝕刻量設成1μm之情形下，蝕刻時間係變成1分鐘。 本實施形態的溫度梯度係例如設定成0.1℃／mm至5℃／mm的範圍。 此外，亦能夠在蝕刻中導入惰性氣體。該惰性氣體係能選擇Ar、He、N2 等，並能藉由在10-5 Pa至10000Pa的範圍導入該惰性氣體來調整加熱爐40(主加熱室41)的真空度。
此外，亦可在加工變質層去除步驟S1之後包含：褶分解步驟S4，係去除形成於基底基板11的表面的MSB。 此外，在加工變質層去除步驟S1中，於已在未於碳化矽基板10的主面形成有MSB之碳化矽－矽平衡蒸氣壓環境下施予蝕刻之情形中，亦可不包含褶分解步驟S4。換言之，亦可同時進行加工變質層去除步驟S1與褶分解步驟S4。
[結晶成長步驟] 圖6係顯示本發明的結晶成長步驟S2之說明圖。結晶成長步驟S2係下述步驟：以台階寬W增大之條件使n+ 型的差排轉換層12成長至n+ 型的基底基板11上。
如此，以台階寬W增大之條件使差排轉換層12成長，藉此能兼顧高的從BPD朝TED的轉換率以及高的摻雜濃度。此外，台階寬W增大之條件係能例示碳化矽－碳平衡蒸氣壓環境下或者富碳(C-rich)環境下。
因此，結晶成長步驟S2係只要為能夠在碳化矽－碳平衡蒸氣壓環境下或者富碳環境下結晶成長碳化矽基板10之手法即能採用。例如，能例示昇華法或者化學蒸鍍法(CVD(Chemical Vapor Deposition；化學氣相沈積法))等。 以下，詳細地說明本步驟的較佳實施形態。
圖7係顯示實施形態的結晶成長步驟S2之說明圖。 本實施形態的結晶成長步驟S2係下述步驟(參照圖7中的(a))：將碳化矽基板10收容至包含矽元素供給源以及碳元素供給源的準密閉空間內並進行加熱，藉此進行結晶成長。
具體而言，與加工變質層去除步驟S1同樣地，結晶成長步驟S2係下述步驟(參照圖7中的(b))：以與碳化矽材料體20相對之方式將碳化矽基板10配置於已使碳化矽材料體20(矽元素供給源以及碳元素供給源)露出的本體容器30內並進行加熱。
上述加工變質層去除步驟S1係下述步驟：從碳化矽基板10對碳化矽材料體20輸送矽元素以及碳元素並蝕刻碳化矽基板10。 與此相反地，結晶成長步驟S2係下述步驟：從碳化矽材料體20對碳化矽基板10輸送矽元素以及碳元素並使碳化矽基板10結晶成長。
將碳化矽基板10與溫度比該碳化矽基板10還高的碳化矽材料體20相對地配置，藉此於碳化矽基板10與碳化矽材料體20之間形成有結晶成長空間Y。 在該結晶成長空間Y中將加熱爐40所形成的溫度梯度作為驅動力引發原子的輸送，結果能在碳化矽基板10上結晶成長。
結晶成長步驟S2係下述步驟：在碳化矽－碳平衡蒸氣壓環境下使差排轉換層12成長。因此，藉由熱處理原子數比Si／C為1以下的準密閉空間而形成。 亦即，結晶成長步驟S2係下述步驟：使碳化矽基板10與碳化矽材料體20相對地配置於原子數比Si／C超過1的準密閉空間內，並以於碳化矽基板10與碳化矽材料體20之間形成有溫度梯度之方式進行加熱。
此外，與加工變質層去除步驟S1同樣地，結晶成長步驟S2係將上述本體容器30配置於已使矽蒸氣供給源54露出的高熔點容器50內並進行加熱，藉此維持本體容器30內的環境。
本實施形態的結晶成長步驟S2係使碳化矽基板10與碳化矽材料體20相對地配置，並以碳化矽基板10變成低溫側且碳化矽材料體20變成高溫側之方式在1400℃以上至2300℃以下的溫度範圍進行加熱。 藉此，持續地進行以下1)至5)的反應，結果認為碳化矽基板10的結晶成長有在進行(參照圖7中的(b))。
1)　Poly-SiC(s)→Si(v)+C(s)。 2)　2C(s)+Si(v)→SiC2 (v)。 3)　C(s)+2Si(v)→Si2 C(v)。 4)　Si(v)+SiC2 (v)→2SiC(s)。 5)　Si2 C(v)→Si(v)+SiC(s)。
1)的說明：碳化矽材料(Poly-SiC(s))被加熱，藉此矽原子(Si(v))因熱分解而從碳化矽脫離。 2)以及3)的說明：藉由矽原子(Si(v))脫離而殘留的碳原子(C(s))係與準密閉空間內的矽蒸氣(Si(v))反應。結果，碳原子(C(s))係成為Si2 C或者是SiC2 等而在準密閉空間內昇華。 4)以及5)的說明：已昇華的Si2 C或者是SiC2 等係藉由溫度梯度(或化學位能差)而到達／擴散至碳化矽基板10的台階並到達階，藉此繼承基底的碳化矽基板10的多型而成長(階流動成長(step-flow growth))。
此時，由於碳化矽材料體20的摻雜物係與原料(矽元素以及碳元素)一起被輸送，因此差排轉換層12係繼承碳化矽材料體20的摻雜濃度而成長。 因此，能藉由選擇碳化矽材料體20的摻雜物的種類以及摻雜濃度來控制差排轉換層12的摻雜物以及摻雜濃度。
亦即，在欲獲得氮的摻雜濃度為1×1015 cm-3 以上的差排轉換層12之情形中，只要使用氮的摻雜濃度為1×1015 cm-3 以上的碳化矽材料體20即可。此外，在欲獲得氮的摻雜濃度為1×1017 cm-3 以上的差排轉換層12之情形中，只要使用氮的摻雜濃度為1×1017 cm-3 以上的碳化矽材料體20即可。
因此，碳化矽材料體20的摻雜濃度係1×1015 cm-3 以上，較佳為1×1016 cm-3 以上，更佳為1×1017 cm-3 以上，再更佳為1×1018 cm-3 以上，再更佳為1×1019 cm-3 以上。 此外，亦能藉由在加熱處理中供給摻雜物氣體來進行摻雜。
本實施形態的成長溫度較佳為以1400℃至2300℃的範圍設定。 本實施形態的成長速度係能夠藉由上述溫度區域來控制，能夠在0.001μm／min至2μm／min的範圍選擇。 本實施形態的成長時間係能以成為所期望的成長量之方式設定成任意的時間。例如，在成長速度為1μm／min時欲將成長量設成1μm之情形下，成長量係變成1分鐘。 本實施形態的溫度梯度係例如設定成0.1℃／mm至5℃／mm的範圍。 在本手法中，能供給摻雜物氣體(N2 等)，並能藉由在10-5 Pa至10000Pa的範圍導入至主加熱室41。
此外，較佳為結晶成長步驟S2係對未形成有MSB的表面結晶成長。因此，在加工變質層去除步驟S1中，期望在於碳化矽基板10的主面未形成有MSB的碳化矽－矽平衡蒸氣壓環境下施予蝕刻。 此外，在加工變質層去除步驟S1中，在已以於碳化矽基板10的主面形成有MSB的條件施予蝕刻之情形中期望於結晶成長步驟S2的前段施予後述的褶分解步驟S4。
此外，亦可於結晶成長步驟S2之後包含：褶分解步驟S4，係去除已形成於差排轉換層12的表面的MSB。
[磊晶成長步驟] 圖8係顯示本發明的磊晶成長步驟S3之說明圖。磊晶成長步驟S3係下述步驟：使n型層的磊晶成長層13成長至差排轉換層12上。
磊晶成長步驟S3係只要為能夠成長磊晶成長層13之手法即能採用。例如，能例示化學氣相沈積法(CVD)、物理氣相傳輸(PVT；Physical Vapor Transport)法、準穩定溶劑磊晶法(MSE；Metastable Solvent Epitaxy)等。 以下，詳細地說明本步驟的較佳實施形態。
與結晶成長步驟S2同樣地，本實施形態的磊晶成長步驟S3係下述步驟：將碳化矽基板10收容於包含矽元素供給源以及碳元素供給源的準密閉空間內並進行加熱，藉此進行結晶成長。
具體而言，結晶成長步驟S2係使碳化矽基板10與碳化矽材料體20相對地配置，並以碳化矽基板10變成低溫側且碳化矽材料體20變成高溫側之方式在1400℃以上至2300℃以下的溫度範圍進行加熱(參照圖7)。
磊晶成長步驟S3係下述步驟：以比屬於n+ 型層的差排轉換層12還低的摻雜濃度進行結晶成長，亦即使屬於n型層的磊晶成長層13結晶成長。
因此，在磊晶成長步驟S3所使用的碳化矽材料體20的摻雜濃度係1×1017 cm-3 以下，較佳為1×1016 cm-3 以下，更佳為1×1015 cm-3 以下。
本實施形態的成長溫度較佳為以1400℃至2300℃的範圍設定。 本實施形態的成長速度係能夠藉由上述溫度區域來控制，能夠在0.001μm／min至2μm／min的範圍選擇。 本實施形態的成長時間係能以成為所期望的成長量之方式設定成任意的時間。例如，在成長速度為1μm／min時欲將成長量設成1μm之情形下，成長時間係變成1分鐘。 本實施形態的溫度梯度係例如設定成0.1℃／mm至5℃／mm的範圍。
此外，磊晶成長步驟S3係下述步驟：對未形成有MSB的表面進行結晶成長。因此，期望於磊晶成長步驟S3的前段施予後述的褶分解步驟S4。
此外，亦可於磊晶成長步驟S3之後包含：褶分解步驟S4，係去除已形成於磊晶成長層13的表面的MSB。
[褶分解步驟] 褶分解步驟S4係只要為能夠分解已形成於碳化矽基板10的表面的MSB之手法則皆能採用。例如，能例示下述方法等：矽蒸氣壓蝕刻(SiVE)法，係在矽蒸氣壓下進行加熱，藉此蝕刻單晶碳化矽。 以下，詳細地說明本步驟的較佳實施形態。
圖9係顯示實施形態的褶分解步驟S4之說明圖。 本實施形態的褶分解步驟S4係下述步驟：將碳化矽基板10收容於包含矽元素供給源以及碳元素供給源的準密閉空間內，在碳化矽－矽平衡蒸氣壓環境下進行蝕刻或者結晶成長。
具體而言，與加工變質層去除步驟S1以及結晶成長步驟S2同樣地，褶分解步驟S4係下述步驟(參照圖9)：以與碳化矽材料體20相對之方式將碳化矽基板10與矽蒸氣供給源35配置於已使碳化矽材料體20(矽元素供給源以及碳元素供給源)露出的本體容器30內並進行加熱。
此外，與加工變質層去除步驟S1以及結晶成長步驟S2同樣地，將上述本體容器30配置於已使矽蒸氣供給源54露出的高熔點容器50內並進行加熱，藉此維持本體容器30內的環境。
圖9中的(a)係顯示下述形態：在碳化矽－矽平衡蒸氣壓環境下進行蝕刻，藉此分解已形成於碳化矽基板10的表面的MSB。 亦即為下述形態：使碳化矽基板10與碳化矽材料體20相對地配置於原子數比Si／C超過1的準密閉空間內，並以碳化矽基板10變成高溫側且碳化矽材料體20變成低溫側之方式進行加熱。
另一方面，圖9中的(b)係顯示下述形態：在碳化矽－矽平衡蒸氣壓環境下進行結晶成長，藉此分解已形成於碳化矽基板10的表面的MSB。 亦即為下述形態：使碳化矽基板10與碳化矽材料體20相對地配置於原子數比Si／C超過1的準密閉空間內，並以碳化矽基板10變成低溫側且碳化矽材料體20變成高溫側之方式進行加熱。
依據本實施形態的褶分解步驟S4，在碳化矽－矽平衡蒸氣壓環境下熱處理碳化矽基板10，藉此能分解已形成於碳化矽基板10的表面的MSB。 此外，蝕刻條件以及成長條件係能採用已在加工變質層去除步驟S1或者結晶成長步驟S2所說明的條件。
[碳化矽基板的製造裝置] 接著，詳細地說明用以實現上述碳化矽基板的製造方法之製造裝置。 如圖10所示，本實施形態的碳化矽基板的製造方法係具備：本體容器30，係能夠收容碳化矽基板10；以及加熱爐40，係能夠以於碳化矽基板10與碳化矽材料體20之間形成有溫度梯度之方式進行加熱。
(本體容器) 本體容器30為嵌合容器，具備能夠互相地嵌合的上容器31與下容器32。於上容器31與下容器32的嵌合部係形成有微小的間隙33，且構成為能夠從該間隙33進行本體容器30內的排氣(抽真空)。
本實施形態的上容器31以及下容器32係由多晶碳化矽所構成。因此，亦可將本體容器30自身作為碳化矽材料體20。此外，亦可僅本體容器30中之與碳化矽基板10相對之部分由碳化矽材料體20所構成。在此情形中，碳化矽材料體20以外的部分係能採用高熔點材料(與後述的高熔點容器50同樣的材料)。
此外，如圖5、圖7、圖9所示，亦可採用另外收容基板狀的碳化矽材料體20之構成。在此情形中，亦可將間隔物(spacer)(基板保持具34等)配置於基板狀的碳化矽材料體20與碳化矽基板10之間並形成蝕刻空間X或者結晶成長空間Y。期望基板保持具34係由與高熔點容器50同樣的高熔點材料所構成。
亦即，本體容器30係成為下述構成：在收容了碳化矽基板10的狀態下進行加熱時，使內部空間產生包含矽元素以及碳元素的氛圍。在本實施形態中，加熱由多晶碳化矽所構成的碳化矽材料體20，藉此於內部空間形成包含矽元素以及碳元素的氛圍。
此外，期望被加熱的本體容器30內的空間係成為包含矽元素的氣相種以及包含碳元素的氣相種之混合系的蒸氣壓環境。作為包含有矽元素的氣相種，能例示Si、Si2 、Si3 、Si2 C、SiC2 、SiC。此外，作為包含碳元素的氣相種，能例示Si2 C、SiC2 、SiC、C。亦即，較佳為成為碳化矽系氣體存在於準密閉空間的狀態。
蝕刻空間X或者結晶成長空間Y係下述空間：將設置於碳化矽基板10與碳化矽材料體20之間的溫度梯度作為驅動力將原料從碳化矽基板10朝碳化矽材料體20輸送，並將原料從碳化矽材料體20朝碳化矽基板10輸送。
例如，考量下述情形(參照圖9中的(a))：在將碳化矽基板10的表面的溫度與相對於碳化矽基板10的表面之碳化矽材料體20的溫度予以比較時，以碳化矽基板10側的溫度變高且碳化矽材料體20的溫度變低之方式配置碳化矽基板10。如此，在已使碳化矽基板10與碳化矽材料體20相對地配置並以碳化矽基板10變成高溫側且碳化矽材料體20變成低溫側之方式進行加熱之情形中，原料從碳化矽基板10朝碳化矽材料體20輸送，碳化矽基板10被蝕刻。亦即，於碳化矽材料體20與碳化矽基板10之間形成有蝕刻空間X。
另一方面，考量下述情形(參照圖9中的(b))：在將碳化矽基板10的表面的溫度與相對於碳化矽基板10的表面之碳化矽材料體20的溫度予以比較時，以碳化矽基板10側的溫度變低且碳化矽材料體20的溫度變高之方式配置碳化矽基板10。如此，在已使碳化矽基板10與碳化矽材料體20相對地配置並以碳化矽基板10變成低溫側且碳化矽材料體20變成高溫側之方式進行加熱之情形中，原料從碳化矽材料體20朝碳化矽基板10輸送，於碳化矽基板10上成長有單晶碳化矽。亦即，於碳化矽材料體20與碳化矽基板10之間形成有結晶成長空間Y。
[加熱爐] 如圖10所示，加熱爐40係具備：主加熱室41，係能夠將被處理物(碳化矽基板10等)加熱到1000℃以上至2300℃以下的溫度；預備加熱室42，係能夠將被處理物預備加熱到500℃以上的溫度；高熔點容器50，係能夠收容本體容器30；以及移動機構43(移動台)，係能夠將高熔點容器50從預備加熱室42往主加熱室41移動。
主加熱室41係在俯視剖視觀看時形成為正六角形，且於主加熱室41的內側配置有高熔點容器50。 於主加熱室41的內部係具備有加熱單元44(網目加熱器(mesh heater))。此外，於主加熱室41的側壁以及／或者天花板係固定有多層熱反射金屬板(未圖示)。該多層熱反射金屬板係以使加熱單元44的熱朝向主加熱室41的大致中央部反射的方式所構成。
藉此，在主加熱室41內，以將收容有被處理物之高熔點容器50包圍之方式配置有加熱單元44，進一步地在高熔點容器50的外側配置有多層熱反射金屬板，藉此能夠升溫到1000℃以上至2300℃以下的溫度。 另外，以作為加熱單元44來說，能使用例如電阻加熱式的加熱器或者高頻率感應加熱式的加熱器。
此外，加熱單元44亦可採用能夠在高熔點容器50內形成溫度梯度之構成。例如，加熱單元44亦可在上側配置多個加熱器地構成。此外，加熱單元44亦可以寬度隨著朝向上側而變大之方式構成。或者，加熱單元44亦可以能夠隨著朝向上側而將所供給的電力增大之方式構成。
此外，於主加熱室41連接有：真空形成用閥45，係進行主加熱室41內的排氣；惰性氣體注入用閥46，係對主加熱室41內導入惰性氣體；以及真空計47，係測定主加熱室41內的真空度。
真空形成用閥45係與用以將主加熱室41內予以排氣並抽真空之抽真空泵連接(未圖示)。藉由真空形成用閥45以及抽真空泵，主加熱室41內的真空度係能調整至例如10 Pa以下，更佳為1 Pa以下，再更佳為10-3 Pa以下。作為該抽真空泵，能例示渦輪分子泵(turbomolecular pump)。
惰性氣體注入用閥46係與惰性氣體供給源連接(未圖示)。藉由該惰性氣體注入用閥46以及惰性氣體供給源，能以10-5 Pa至10000 Pa的範圍對主加熱室41內導入惰性氣體。作為該惰性氣體，能選擇Ar、He、N2 等。
此外，惰性氣體注入用閥46係摻雜物氣體供給機構，能夠將摻雜物氣體供給至本體容器30內。亦即，能藉由選擇摻雜物氣體(例如N2 等)作為惰性氣體來調整成長層的摻雜濃度。
預備加熱室42係與主加熱室41連接，且藉由移動機構43構成為能夠移動高熔點容器50。另外，以本實施形態的預備加熱室42來說，以能夠藉由主加熱室41的加熱單元44的餘熱而升溫之方式所構成。例如，在將主加熱室41升溫到2000℃之情形中，預備加熱室42係被升溫到1000℃左右，能進行被處理物(碳化矽基板10、本體容器30、高熔點容器50等)的脫氣處理。
移動機構43係構成為能夠載置高熔點容器50而在主加熱室41與預備加熱室42之間移動。由於由該移動機構43所進行的主加熱室41與預備加熱室42之間的搬運以最短1分鐘左右完成，因此能實現1 ℃至1000 ℃／min的升溫／降溫。 如此，由於能進行急速升溫以及急速降溫，因此能夠觀察升溫中以及降溫中的不具有低溫成長歷程之表面形狀，而這在習知的裝置上是困難的。 此外，在圖10中雖將預備加熱室42配置在主加熱室41的下方，但亦可不限於此地配置於任意方向。
此外，本實施形態的移動機構43是移動台，用以載置高熔點容器50。讓微小的熱從該移動台與高熔點容器50的接觸部散逸。藉此，能在高熔點容器50內(以及本體容器30內)形成溫度梯度。 亦即，在本實施形態的加熱爐40中，由於高熔點容器50的底部與移動台接觸，因此以溫度從高熔點容器50的上容器51朝向下容器52下降之方式設置有溫度梯度。該溫度梯度期望為沿著碳化矽基板10的表背方向所形成。 此外，亦可以如上述般，藉由加熱單元44的構成來形成溫度梯度。此外，亦可構成為藉由加熱單元44反轉溫度梯度。
[高熔點容器] 較佳為加熱爐40係形成包含矽元素的氛圍並能夠在該氛圍內加熱本體容器30。本實施形態的加熱爐40內之包含矽元素的氛圍係使用高熔點容器50以及矽蒸氣供給源54來形成。 此外，只要是能夠在本體容器30的周圍形成包含矽元素的氛圍之方法，則當然能採用。
高熔點容器50係包含高熔點材料而構成。例如，能夠例示：屬於泛用耐熱構件的C；屬於高熔點金屬的W、Re、Os、Ta、Mo；屬於碳化物的Ta9 C8 、HfC、TaC、NbC、ZrC、Ta2 C、TiC、WC、MoC；屬於氮化物的HfN、TaN、BN、Ta2 N、ZrN、TiN；屬於硼化物的HfB2 、TaB2 、ZrB2 、NB2 、TiB2 ；多晶碳化矽等。
與本體容器30同樣地，高熔點容器50是具備能夠互相地嵌合的上容器51與下容器52的嵌合容器，且構成為能夠收容本體容器30。於上容器51與下容器52的嵌合部係形成有微小的間隙53，且構成為能夠從該間隙53進行高熔點容器50內的排氣(抽真空)。
較佳為高熔點容器50係具有：矽蒸氣供給源55，係能夠對高熔點容器50內供給包含矽元素之氣相種的蒸氣壓。矽蒸氣供給源55只要是在加熱時使矽蒸氣在高熔點容器50內產生的構成即可，例如能例示固體的矽(單晶矽片或矽粉末等的矽丸)或矽化合物。
在本實施形態的碳化矽基板的製造裝置中，採用碳化鉭(TaC)作為高熔點容器50的材料，且採用矽化鉭(tantalum silicide)作為矽蒸氣供給源55。亦即，如圖5、圖7、圖9所示般構成為：於高熔點容器50的內側形成有矽化鉭層，於加熱時矽蒸氣從矽化鉭層供給至容器內，藉此形成有矽蒸氣壓環境。 除此之外，只要是在加熱時於高熔點容器50內形成有包含矽元素之氣相種的蒸氣壓之構成則能夠採用。
[碳化矽半導體裝置以及碳化矽半導體裝置的製造方法] 以由實施形態的碳化矽基板10製造pin二極體(p-intrinsic-n diode；正－本－負二極體)之情形為例子進行說明。例如，考量將實施形態的碳化矽基板10作為n型來製造n通道型pin二極體之情形。此時，基底基板11係成為陰極區域，差排轉換層12係作為緩衝層發揮作用，磊晶成長層13係作為本質半導體(intrinsic semiconductor)層(i層)發揮作用。
首先，藉由離子注入法將例如鋁(Al)之p型的雜質注入至磊晶成長層13的主面側的表面層，藉此形成p+ 型的陽極區域。 接著，於陽極區域的上表面成膜鎳(Ni)並進行熱處理等而形成陽極電極，並於陰極區域的上表面形成陰極電極。藉此，能製造n通道型pin二極體。
在此，雖然以n通道型pin二極體作為例子進行碳化矽半導體裝置的製造方法的說明，然而本發明的碳化矽基板亦可應用於雙極性(bipolar)元件、IGBT(Insulated Gate Bipolar Transistor；絕緣閘雙極電晶體)元件、MOS(Metal Oxied Semiconductor；金屬氧化物半導體)構造的寄生二極體(parasitic diode)等。
此外，在實施形態中，雖然顯示於n+ 型的碳化矽基板10的主面層疊了n+ 型層的差排轉換層12以及n型層的磊晶成長層13之例子，然而亦可為於p+ 型的碳化矽基板的主面層疊了p+ 型層的差排轉換層12以及p型層的磊晶成長層13之構成。
[實施例] 以下列舉實施例1、實施例2、實施例3、比較例1、比較例2、比較例3更具體地說明本發明。
[實施例1] 將去除加工變質層111後的碳化矽基板10收容於本體容器30以及高熔點容器50(參照圖11)，用以下的熱處理條件進行了熱處理。此外，在實施例1中，藉由多晶碳化矽形成本體容器30，藉此本體容器30自身係構成為作為碳化矽材料體20(矽元素供給源以及碳元素供給源)發揮作用。
[碳化矽基板10] 多型：4H-SiC。 基板尺寸：橫寬度10 mm × 縱寬度10 mm × 厚度0.45 mm。 偏離方向(off-direction)以及偏離角：＜11-20＞方向偏離4°。 成長面：(0001)面。 有無加工變質層111：無。 有無MSB：無。 階14的高度：1.0nm。 台階寬W1：14nm。
此外，藉由SEM-EBSD法確認了有無加工變質層111以及深度。此外，亦能藉由TEM、μXRD或拉曼分光法確認有無加工變質層111以及深度。 此外，藉由AFM以及日本特開2015-179082號公報所記載之用以評價SEM影像對比度之手法確認了有無MSB。 此外，藉由AFM測定了階14的高度。 此外，以作為台階寬W(包含台階寬W1以及台階寬W2)之值來說，例如可以對已拍攝的SEM像的階14畫出垂直的線，對存在於該條線上的階14的階數進行計數，藉此採用台階寬的平均值(台階寬W=線長度／線上的階數)。
[本體容器30(碳化矽材料體20)] 材料：多晶碳化矽。 容器尺寸：直徑60 mm × 高度4 mm。 碳化矽基板10與本體容器30的頂面之間的距離：2 mm。 容器內的原子數比Si／C：1以下。 摻雜物：N。 摻雜濃度：5×1017 cm-3 至5×1018 cm-3 。
[高熔點容器50] 材料：TaC。 容器尺寸：直徑160 mm × 高度60 mm。 矽蒸氣供給源54(矽化合物)：TaSi2 。
[熱處理條件] 將已用上述條件配置的碳化矽基板10用以下的條件熱處理。 加熱溫度：1800℃。 加熱時間：8min。 成長量：0.5μm。 溫度梯度：1℃／mm。
以上述熱處理條件進行加熱，藉此使差排轉換層12成長至碳化矽基板10上(結晶成長步驟S2)。此外，在實施例1中，雖然使差排轉換層12成長了0.5μm，然而亦可藉由延長加熱時間而成長至1μm以上。 圖12係實施例1的碳化矽基板的SIMS的分析結果。如圖12所示，實施例1的差排轉換層12的摻雜濃度為3×1017 cm-3 ，基底基板11的摻雜濃度為6×1018 cm-3 。 在實施例1的結晶成長步驟S2所成長的差排轉換層12係如下述。
[差排轉換層12] 摻雜物：N。 摻雜濃度：3×1017 cm-3 。 有無MSB：有。 階14的高度：＞1.0nm。 階端形狀：鋸齒形狀。 台階寬W2：55nm。 從BPD朝TED的轉換率：100%。
圖13係用以求出在結晶成長步驟S2中已從BPD轉換成其他的缺陷、差排(TED等)的轉換率的手法之說明圖。 圖13中的(a)係顯示具有加工變質層111的基底基板11。在此階段中，從體層112至加工變質層111存在有BPD。 圖13中的(b)係顯示已藉由加工變質層去除步驟S1去除了加工變質層111之基底基板11。在此階段中，於基底基板11(體層112)存在有BPD。 圖13中的(c)係顯示已藉由結晶成長步驟S2使差排轉換層12成長之碳化矽基板10。在此步驟中存在於體層112的BPD係以某種機率被轉換成TED。在此，只要未被100%轉換，則於差排轉換層12的表面混合存在有TED與BPD。 圖13中的(d)係顯示使用氫氧化鉀(KOH)溶解蝕刻法來對結晶成長步驟S2後的碳化矽基板10確認差排轉換層12中的缺陷之樣子。該KOH溶解蝕刻法係下述手法：將碳化矽基板浸漬在加熱到約500℃的溶解鹽(KOH等)，在差排、缺陷部分形成蝕坑(etch pit)，根據該蝕坑的大小、形狀來判別差排的種類。藉由該手法，得到於結晶成長步驟S2後的差排轉換層12中傳播之BPD數。 圖13中的(e)係顯示在KOH溶解蝕刻後將差排轉換層12去除的樣子。在本手法中，用機械研磨、CMP等平坦化到蝕坑深度後，藉由SiVE法等去除差排轉換層12來使基底基板11(體層112)露出。 圖13中的(f)係顯示使用KOH溶解蝕刻法針對已去除差排轉換層12之基底基板11來確認基底基板11中的缺陷之樣子。藉由該手法，得到存在於差排轉換層12的正下方的基底基板11之BPD數。
藉由圖13所示的一連串順序，將於圖13中的(d)中的差排轉換層12中傳播之BPD數與存在於圖13中的(f)中的基底基板11的表面之BPD數予以比較，藉此能夠得到在結晶成長步驟S2中從BPD轉換成其他缺陷、差排之從BPD朝TED的轉換率。
依據實施例1，在碳化矽－碳平衡蒸氣壓環境下使差排轉換層12成長至未形成有MSB的表面，藉此能製造具備摻雜濃度為1×1017 cm-3 以上且從BPD朝TED的轉換率高的差排轉換層12之碳化矽基板。 此外，在實施例1中，雖然使用摻雜濃度為5×1017 cm-3 至5×1018 cm-3 的碳化矽材料體20形成摻雜濃度為1×1017 cm-3 以上的差排轉換層12，然而亦可導入摻雜物氣體以提高摻雜濃度。
[實施例2以及實施例3] 接著，參照實施例2、實施例3、比較例1、比較例2、比較例3詳細地說明提升從BPD朝TED的轉換率之熱處理條件。
以表1所示的條件製造了實施例2、實施例3、比較例1、比較例2、比較例3的碳化矽半導體基板。此外，藉由SEM－EBSD確認到這些實施例以及比較例所使用的碳化矽基板10的加工變質層111的深度為5μm左右。此外，所使用的高熔點容器50的尺寸為直徑160mm×高度60mm，本體容器30的尺寸為直徑60mm×高度4mm。
[表1]
    實施例 2 實施例 3 比較例 1 比較例 2 比較例 3
加工變質層去除步驟S1前的碳化矽基板10 多型體 4H-SiC 4H-SiC 4H-SiC 4H-SiC 4H-SiC
偏離角 (偏離方向) 4度偏離 (＜11-20＞方向) 4度偏離 (＜11-20＞方向) 4度偏離 (＜11-20＞方向) 4度偏離 (＜11-20＞方向) 4度偏離 (＜11-20＞方向)
基板尺寸 [mm] 10×5 10×5 10×5 10×5 10×5
有無MSB 無 無 無 無 無
表面修飾 CMP CMP CMP CMP CMP
階14的高度 [nm] 0.25至1 0.25至1 0.25至1 0.25至1 0.25至1
台階15的寬度 [nm] 7 7 7 7 7
有無加工變質層111 有 有 有 有 有
SiVE條件(加工變質層去除步驟S1) 加熱溫度 [℃] 1800 1800 - 1945 1800
蝕刻時間 [min] 60 600 - 15 30
蝕刻量 [μm] 20 8 - 10 10
矽化鉭層 Ta5 Si3 Ta5 Si3 - TaSi2 Ta5 Si3
Ar氣體 [Pa] - 10000 - - -
結晶成長步驟S2前的碳化矽基板10 有無加工變質層 111 無 無 有 無 無
有無 MSB 無 有 無 有 無
階14的高度 [nm] 1.0 ＞1.0 0.25至1 ＞1.0 1.0
台階寬W1 [nm] 14 26 7 50 14
昇華法條件(結晶成長步驟S2) 成長溫度 [℃] 1800 1800 1800 1800 1800
成長時間 [min] 360 360 360 360 360
成長量 [μm] 10 10 10 10 10
Si基板量 [g] 無 無 無 無 0.45
容器內的原子數比 Si ／ C 1 以下 1 以下 1 以下 1 以下 超過 1
成長環境 SiC-C 平衡蒸氣壓環境 SiC-C 平衡蒸氣壓環境 SiC-C 平衡蒸氣壓環境 SiC-C 平衡蒸氣壓環境 SiC-Si 平衡蒸氣壓環境
條件 形成MSB 形成MSB 形成MSB 形成MSB 分解MSB
結晶成長步驟S2後的碳化矽基板10 有無MSB 有 有 有 有 無
階14的高度 [nm] ＞1.0 ＞1.0 ＞1.0 ＞1.0 1.0
階端形狀 鋸齒形狀 鋸齒形狀 鋸齒形狀 鋸齒形狀 直線(straight)形狀
台階寬W2 [nm] 55 40 45 48 14
BPD數 差排轉換層12的表面的 BPD數 [個] 0 2 12 2 15
基底基板11的表面的BPD數 [個] 1200 669 276 62 222
台階寬增減率 [%] 292.86 53.85 542.86 -4.00 0.00
從 BPD 朝 TED 的轉換率 [%] 100.00 99.70 95.65 96.77 93.24
實施例2係使用矽蒸氣壓蝕刻法以未形成有MSB之條件去除加工變質層111(加工變質層去除步驟S1)，且使用昇華法在碳化矽－碳平衡蒸氣壓環境下進行成長(結晶成長步驟S2)。結果，差排轉換層12的從BPD朝TED的轉換率是100%。此時，結晶成長步驟S2前的台階寬W1是14nm，結晶成長步驟S2後的台階寬W2是55nm(台階寬增減率=292.86%)。
實施例3係使用矽蒸氣壓蝕刻法以形成有MSB之條件去除加工變質層111(加工變質層去除步驟S1)，且在與實施例2相同的條件下(碳化矽－碳平衡蒸氣壓環境下)進行成長(結晶成長工序S2)。結果，差排轉換層12的從BPD朝TED的轉換率是99.7%。此時，結晶成長步驟S2前的台階寬W1是26nm，結晶成長步驟S2後的台階寬W2是40nm(台階寬增減率=53.85%)。
由該結果可知，於在差排轉換層12成長前之碳化矽基板10的表面形成有MSB之情形中，與實施例2比較起來從BPD朝TED的轉換率降低。
比較例1係在與實施例2及實施例3相同的條件下(碳化矽－碳平衡蒸氣壓環境下)進行成長(結晶成長步驟S2)，不進行用以去除加工變質層111之加工變質層去除步驟S1。結果，差排轉換層12的從BPD朝TED的轉換率是95.65%。此時，結晶成長步驟S2前的台階寬W1是7nm，結晶成長步驟S2後的台階寬W2是45nm(台階寬增減率=542.86%)。
根據該結果可知，在加工變質層111殘留於差排轉換層12前的碳化矽基板10之情形中，跟實施例2以及實施例3比較起來從BPD朝TED的轉換率降低。
比較例2係以形成有MSB之條件去除加工變質層111(加工變質層去除步驟S1)，且在與實施例2以及實施例3相同的條件下(碳化矽－碳平衡蒸氣壓環境下)進行成長(結晶成長步驟S2)。結果，差排轉換層12的從BPD朝TED的轉換率是96.77%。此時，結晶成長步驟S2前的台階寬W1是50nm，結晶成長步驟S2後的台階寬W2是48nm(台階寬增減率=-4.00%)。
根據該結果可知，在結晶成長步驟S2中，在以碳化矽基板的台階寬減少之條件進行成長之情形中，跟實施例2以及實施例3比較起來從BPD朝TED的轉換率降低。
另外，相對於在實施例3的加工變質層去除步驟S1中藉由導入Ar氣體10000 Pa來形成MSB，在該比較例2的加工變質層去除步驟S1中藉由在矽化鉭層採用TaSi2 來形成MSB。
比較例3係與實施例2同樣地以未形成有MSB之條件將加工變質層111予以去除(加工變質層去除步驟S1)，使用昇華法在碳化矽－矽平衡蒸氣壓環境下進行成長(結晶成長步驟S2)。此外，該碳化矽－矽平衡蒸氣壓環境係藉由在本體容器30內配置矽基板而形成。結果，差排轉換層12的從BPD朝TED的轉換率是93.24%。
根據該結果可知，在碳化矽－矽平衡蒸氣壓環境下進行成長的情形中，跟實施例2比較起來從BPD朝TED的轉換率降低。
此外，經過本發明人們等努力研究、實驗了從BPD朝TED的轉換率是否有法則性，如圖14所示，找出了從BPD朝TED的轉換率與磊晶成長前及磊晶成長後的台階寬W的增減率(台階寬增大率)大有關係的情形。
圖14是於橫軸繪示台階寬增大率((成長前的台階寬W2－成長後的台階寬W1)／成長後的台階寬W1)、於縱軸繪示從BPD朝TED的轉換率之圖表。於圖14所示的繪圖係表示以下複數個實驗結果：以1700℃、1800℃、1900℃任一個成長溫度且在碳化矽－矽平衡蒸氣壓環境下或者是碳化矽－碳平衡蒸氣壓環境下，使已去除加工變質層111且具有不同台階寬W1的複數個碳化矽基板10成長3μm。
根據該結果，在台階寬增大率比0大的情形中，亦即在以台階寬W於結晶成長中增大之條件使已去除加工變質層111的碳化矽基板10成長的情形中，從BPD朝TED的轉換率是99.00%以上。
亦即，根據本發明的碳化矽基板的製造方法，藉由包含用以去除碳化矽基板10的加工變質層111之加工變質層去除步驟S1以及用以以碳化矽基板10的台階寬W增大的條件進行成長之結晶成長步驟S2，能使差排轉換層12中的從BPD朝TED的轉換率提升。
此外，依據本發明的碳化矽基板的製造方法，結晶成長步驟S2係使差排轉換層12成長至未形成有MSB的碳化矽基板10，藉此能將差排轉換層12中的從BPD朝TED的轉換率設成略100%。
[熱力學計算] 圖15中的(a)是將本發明的蝕刻步驟中的加熱溫度與蝕刻速度之關係予以顯示的圖表。該圖表的橫軸是溫度的倒數，該圖表的縱軸係將蝕刻速度以對數顯示。
圖15中的(b)是將本發明的結晶成長步驟中的加熱溫度與成長速度之關係予以顯示的圖表。該圖表的橫軸是溫度的倒數，該圖表的縱軸係將成長速度以對數顯示。
在圖15的圖表中，將碳化矽基板10配置於原子數比Si／C超過1的空間(本體容器30內)並對碳化矽基板10進行了熱處理之結果以〇印顯示。此外，將碳化矽基板10配置於原子數比Si／C為1以下的空間(本體容器30內)並對碳化矽基板10進行了熱處理之結果以×印顯示。
此外，○印部位之碳化矽基板10的表面係皆未形成有MSB，階14的高度為一晶胞的高度。另一方面，×印部位之碳化矽基板10的表面皆形成有MSB。
又，在圖15的圖表中，將在碳化矽－矽平衡蒸氣壓環境下之熱力學計算的結果以虛線(阿瑞尼氏圖)顯示，將在碳化矽－碳平衡蒸氣壓環境下之熱力學計算的結果以二點鏈線(阿瑞尼氏圖)顯示。 以下，分為蝕刻步驟的熱力學計算與結晶成長步驟的熱力學計算來詳細說明。
(蝕刻步驟的熱力學計算) 在蝕刻步驟的熱力學計算中，在將本體容器30加熱時，能夠將從碳化矽基板10產生的蒸氣量(包含矽元素之氣相種以及包含碳元素之氣相種)換算成蝕刻量。在該情形下，藉由以下的數學式1求得碳化矽基板10的蝕刻速度。
[數學式1]
Figure 02_image001
在此，T是碳化矽基板10的溫度，mi 是氣相種(Six Cy )的一分子的質量，k是波茲曼常數。 此外，Pi 是將藉由加熱碳化矽基板10而於本體容器30內產生的蒸氣壓予以加總的值。此外，作為Pi 的氣相種係設想有SiC、Si2 C、SiC2 等。
亦即，圖15中的(a)的虛線是在碳化矽(固相)與矽(液相)經由氣相而成為相平衡狀態時的蒸氣壓環境下蝕刻單晶碳化矽時之熱力學計算的結果。具體來說，使用數學式1並用以下的條件(i)至條件(iv)進行了熱力學計算。(i)是體積固定的碳化矽－矽平衡蒸氣壓環境；(ii)蝕刻驅動力是本體容器30內的溫度梯度；(iii)原料氣體是SiC、Si2 C、SiC2 ；(iv)原料從階14昇華的脫離係數為0.001。
圖15中的(a)的二點鏈線是在碳化矽(固相)與碳(固相)經由氣相而成為相平衡狀態時的蒸氣壓環境下蝕刻單晶碳化矽時之熱力學計算的結果。具體來說，使用數學式1並用以下的條件(i)至條件(iv)進行了熱力學計算。(i)是體積固定的碳化矽－碳平衡蒸氣壓環境；(ii)蝕刻驅動力是本體容器30內的溫度梯度；(iii)原料氣體是SiC、Si2 C、SiC2 ；(iv)原料從階14昇華的脫離係數為0.001。 此外，用於熱力學計算之各化學種的資料係採用了JANAF熱化學表(JANAF thermochemical table)的值。
根據圖15中的(a)的圖表可知以下情形：將碳化矽基板10配置於原子數比Si／C超過1的空間(本體容器30內)並蝕刻碳化矽基板10之結果(〇印)係與碳化矽－矽平衡蒸氣壓環境下的單晶碳化矽蝕刻的熱力學計算之結果有一致傾向。
此外，可知以下情形：將碳化矽基板10配置於原子數比Si／C為1以下的空間(本體容器30內)並蝕刻碳化矽基板10之結果(×印)係與碳化矽－碳平衡蒸氣壓環境下的單晶碳化矽蝕刻的熱力學計算之結果有一致傾向。
此外，在碳化矽－矽平衡蒸氣壓環境下被蝕刻之〇印地方的條件中，分解、抑制MSB的形成，於碳化矽基板10的表面排列有1nm(一晶胞)高度的階14。 另一方面，在碳化矽－碳平衡蒸氣壓環境下被蝕刻之×印地方的條件中，形成有MSB。
(結晶成長步驟的熱力學計算) 接著，在結晶成長步驟的熱力學計算中，在將本體容器30內加熱時，能將從碳化矽原料與碳化矽基板產生之蒸氣的分壓差換算為成長量。以作為此時之成長驅動力來說，能夠設想化學位能差或溫度梯度。此外，該化學位能差係能夠設想在多晶碳化矽(碳化矽材料體20)與單晶碳化矽(碳化矽基板10)的表面產生之氣相種的分壓差。在該情形下，藉由以下的數學式2求得碳化矽的成長速度。
[數學式2]
Figure 02_image001
在此，T是碳化矽原料側的溫度，mi 是氣相種(Six Cy )的一分子的質量，k是波茲曼常數。 此外，P原料 i -P基板 i 是原料氣體成為過飽和的狀態而作為碳化矽析出之成長量，作為原料氣體來說設想有SiC、Si2 C、SiC2 。
亦即，圖15中的(b)的虛線是在碳化矽(固相)與矽(液相)經由氣相而成為相平衡狀態時的蒸氣壓環境下將多晶碳化矽作為原料來使單晶碳化矽成長時之熱力學計算的結果。
具體來說，使用數學式2，用以下的條件(i)至條件(iv)進行了熱力學計算。(i)是體積固定的碳化矽－矽平衡蒸氣壓環境；(ii)成長驅動力是本體容器30內的溫度梯度、以及多晶碳化矽與單晶碳化矽的蒸氣壓差(化學位能差)；(iii)原料氣體是SiC、Si2 C、SiC2 ；(iv)原料吸附於碳化矽基板10的階之吸附係數為0.001。
此外，圖15中的(b)的二點鏈線是在碳化矽(固相)與碳(固相)經由氣相而成為相平衡狀態時的蒸氣壓環境下將多晶碳化矽作為原料來使單晶碳化矽成長時之熱力學計算的結果。
具體來說，使用數學式2，用以下的條件(i)至條件(iv)進行了熱力學計算。(i)是體積固定的碳化矽－碳平衡蒸氣壓環境；(ii)成長驅動力是本體容器30內的溫度梯度、以及多晶碳化矽與單晶碳化矽的蒸氣壓差(化學位能差)；(iii)原料氣體是SiC、Si2 C、SiC2 ；(iv)原料吸附於碳化矽基板10的階之吸附係數為0.001。 此外，用於熱力學計算之各化學種的資料係採用了JANAF熱化學表的值。
根據圖15中的(b)之圖表可知以下情形：將碳化矽基板10配置於原子數比Si／C超過1的空間(本體容器30內)並使成長層成長於碳化矽基板10之結果(〇印)係與碳化矽－矽平衡蒸氣壓環境下的碳化矽成長的熱力學計算之結果有一致傾向。
此外，可知以下情形：將碳化矽基板10配置於原子數比Si／C為1以下的空間(本體容器30內)並使成長層成長於碳化矽基板10之結果(×印)係與碳化矽－碳平衡蒸氣壓環境下的碳化矽成長的熱力學計算之結果有一致傾向。
圖16中的(a)係以本體容器30內的原子數比Si／C變成1以下之方式配置並以1800℃進行結晶成長之4H-SiC(0001)面側的SEM影像。亦即，為圖15中的(b)的×印部位的一例，且為已在碳化矽－碳平衡蒸氣壓環境下使碳化矽基板10結晶成長之表面的一例。已知以此條件所獲得的表面形狀係例如為：形成有台階寬W為40nm至200nm且階14的高度為3nm至14nm的階－台階構造，且階端的形狀形成有鋸齒型狀的MSB。
另一方面，圖16中的(b)係以本體容器30內的原子數比Si／C超過1之方式配置並以1800℃進行結晶成長之4H-SiC(0001)面側的SEM影像。亦即，為圖15中的(b)的〇印部位的一例，且為已在碳化矽－矽平衡蒸氣壓環境下進行結晶成長之表面的一例。已知以此條件所獲得的表面形狀係例如為：形成有台階寬為14nm且階的高度為1.0nm(全晶胞)的階－台階構造，且未形成有MSB。
此外，能藉由AFM或者日本特開2015-179082號公報所記載之用以評價SEM影像對比度之手法來確認階高度以及台階寬。
10:碳化矽基板 11:基底基板 12:差排轉換層 13:磊晶成長層 14:階 15:台階 20:碳化矽材料體 30:本體容器 31,51:上容器 32,52:下容器 33,53:間隙 34:基板保持具 35,54:矽蒸氣供給源 40:加熱爐 41:主加熱室 42:預備加熱室 43:移動機構 44:加熱單元 45:真空形成用閥 46:惰性氣體注入用閥 47:真空計 50:高熔點容器 54:矽蒸氣供給源 101:n＋ 型碳化矽基底基板 102:n型差排轉換層 103:n＋ 型再次結合促進層 104:n型磊晶成長層 105:成長層 111:加工變質層 112:體層 113:應變 114:傷 115:潛傷 S1:加工變質層去除步驟 S2:結晶成長步驟 S3:磊晶成長步驟 S4:褶分解步驟 W,W1,W2:台階寬 X:蝕刻空間 Y:結晶成長空間
[圖1]係顯示實施形態的碳化矽基板的構成之剖視圖。 [圖2]係顯示其他實施形態的碳化矽基板的構成之剖視圖。 [圖3]係顯示實施形態的碳化矽基板的製造步驟之說明圖。 [圖4]係顯示本發明的加工變質層去除步驟之說明圖。 [圖5]係顯示實施形態的加工變質層去除步驟之說明圖。 [圖6]係顯示本發明的結晶成長步驟之說明圖。 [圖7]係顯示實施形態的結晶成長步驟之說明圖。 [圖8]係顯示本發明的磊晶成長步驟之說明圖。 [圖9]係顯示實施形態的磊晶成長步驟之說明圖。 [圖10]係實施形態的碳化矽基板的製造裝置之說明圖。 [圖11]實施例1的碳化矽基板的製造裝置之說明圖。 [圖12]係實施例1的碳化矽基板的SIMS(secondary ion mass spectrometry；二次離子質量分析法)的分析結果。 [圖13]係顯示用以求出從BPD朝TED的轉換率的手法之說明圖。 [圖14]係顯示從BPD朝TED的轉換率與台階寬增大率之間的關係之圖表。 [圖15]係蝕刻時以及結晶成長時的阿瑞尼氏圖(Arrhenius’ plot)。 [圖16]係蝕刻後以及結晶成長後的碳化矽基板表面的SEM(Scanning Electron Microscope；掃描式電子顯微鏡)影像。 [圖17]係顯示施予了用以抑制層疊缺陷之以往的處理的碳化矽基板的構成之剖視圖。
10:碳化矽基板
11:基底基板
12:差排轉換層
13:磊晶成長層

Claims (18)

  1. 一種碳化矽基板，係具備摻雜濃度為1×1015 cm-3 以上的差排轉換層。
  2. 如請求項1所記載之碳化矽基板，其中具備摻雜濃度為1×1017 cm-3 以上的差排轉換層。
  3. 如請求項1或2所記載之碳化矽基板，其中前述差排轉換層係具有1μm以上的厚度。
  4. 如請求項1或2所記載之碳化矽基板，其中前述差排轉換層係從基底面差排朝貫穿刃狀差排的轉換率為大於95%。
  5. 如請求項1或2所記載之碳化矽基板，其中前述差排轉換層係從基底面差排朝貫穿刃狀差排的轉換率為100%。
  6. 如請求項1或2所記載之碳化矽基板，其中進一步具備基底基板以及磊晶成長層； 前述差排轉換層係設置於前述基底基板與前述磊晶成長層之間； 前述差排轉換層的摻雜濃度係比前述磊晶成長層的摻雜濃度還高。
  7. 一種碳化矽基板的製造方法，係包含：結晶成長步驟，係以台階寬增大之條件使摻雜濃度為1×1015 cm-3 以上的差排轉換層成長。
  8. 如請求項7所記載之碳化矽基板的製造方法，其中前述結晶成長步驟係用以在碳化矽－碳平衡蒸氣壓環境下進行成長之步驟。
  9. 如請求項7或8所記載之碳化矽基板的製造方法，其中前述結晶成長步驟係用以對未形成有宏階褶的表面進行結晶成長之步驟。
  10. 一種碳化矽半導體裝置，係具備：差排轉換層，係摻雜濃度為1×1015 cm-3 以上。
  11. 如請求項10所記載之碳化矽半導體裝置，其中具備：差排轉換層，係摻雜濃度為1×1017 cm-3 以上。
  12. 如請求項10或11所記載之碳化矽半導體裝置，其中前述差排轉換層係具有1μm以上的厚度。
  13. 如請求項10或11所記載之碳化矽半導體裝置，其中前述差排轉換層係從基底面差排朝貫穿刃狀差排的轉換率為大於95%。
  14. 如請求項10或11所記載之碳化矽半導體裝置，其中前述差排轉換層係從基底面差排朝貫穿刃狀差排的轉換率為100%。
  15. 如請求項10或11所記載之碳化矽半導體裝置，其中進一步具備基底基板以及磊晶成長層； 前述差排轉換層係設置於前述基底基板與前述磊晶成長層之間； 前述差排轉換層的摻雜濃度係比前述磊晶成長層的摻雜濃度還高。
  16. 一種碳化矽半導體裝置的製造方法，係包含：結晶成長步驟，係以台階寬增大之條件使摻雜濃度為1×1015 cm-3 以上的差排轉換層成長。
  17. 如請求項16所記載之碳化矽半導體裝置的製造方法，其中前述結晶成長步驟係用以在碳化矽－碳平衡蒸氣壓環境下進行成長之步驟。
  18. 如請求項16或17所記載之碳化矽半導體裝置的製造方法，其中前述結晶成長步驟係用以對未形成有宏階褶的表面進行結晶成長之步驟。
TW109133566A 2019-09-27 2020-09-28 碳化矽基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法 TW202126866A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019178020 2019-09-27
JP2019-178020 2019-09-27

Publications (1)

Publication Number Publication Date
TW202126866A true TW202126866A (zh) 2021-07-16

Family

ID=75166992

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133566A TW202126866A (zh) 2019-09-27 2020-09-28 碳化矽基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法

Country Status (6)

Country Link
US (1) US20220359667A1 (zh)
EP (1) EP4036282A4 (zh)
JP (1) JPWO2021060369A1 (zh)
CN (1) CN114424343A (zh)
TW (1) TW202126866A (zh)
WO (1) WO2021060369A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6525189B2 (ja) 2014-02-28 2019-06-05 学校法人関西学院 走査型電子顕微鏡用標準試料、その製造方法、走査型電子顕微鏡の評価方法、及びＳｉＣ基板の評価方法。
JP6524233B2 (ja) * 2015-07-29 2019-06-05 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウェハの製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6791274B2 (ja) * 2017-02-20 2020-11-25 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
WO2018160785A1 (en) * 2017-03-02 2018-09-07 University Of South Carolina PINNING THE CONVERSION POINT BELOW THE EPILAYER INTERFACE FOR SiC POWER DEVICE
JP6911453B2 (ja) 2017-03-28 2021-07-28 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2021060369A1 (zh) 2021-04-01
CN114424343A (zh) 2022-04-29
US20220359667A1 (en) 2022-11-10
WO2021060369A1 (ja) 2021-04-01
EP4036282A1 (en) 2022-08-03
EP4036282A4 (en) 2023-10-25

Similar Documents

Publication Publication Date Title
JP5706823B2 (ja) ＳｉＣ単結晶ウエハーとその製造方法
EP2230332B1 (en) Silicon carbide single crystal ingot, and substrate and epitaxial wafer obtained from the silicon carbide single crystal ingot
US9691607B2 (en) Process for producing epitaxial silicon carbide single crystal substrate and epitaxial silicon carbide single crystal substrate obtained by the same
JP5865777B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
JP7278550B2 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
US20120056201A1 (en) Insulated gate bipolar transistor
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
JP6755524B2 (ja) ｐ型４Ｈ−ＳｉＣ単結晶及びｐ型４Ｈ−ＳｉＣ単結晶の製造方法
TWI824118B (zh) 碳化矽磊晶基板、碳化矽磊晶基板的製造方法以及碳化矽磊晶基板的製造裝置
US20220282395A1 (en) SiC SUBSTRATE, SiC EPITAXIAL SUBSTRATE, SiC INGOT AND PRODUCTION METHODS THEREOF
EP3879010A1 (en) Sic semiconductor substrate, and, production method therefor and production device therefor
JP2017065955A (ja) ｐ型低抵抗率炭化珪素単結晶基板
TW202113172A (zh) 碳化矽種晶及其製造方法、已使碳化矽種晶成長的碳化矽鑄錠及其製造方法、由碳化矽鑄錠所製造的碳化矽晶圓及其製造方法以及附磊晶膜的碳化矽晶圓及其製造方法
TW202120758A (zh) 單晶碳化矽的製造方法、單晶碳化矽的製造裝置以及單晶碳化矽晶圓
CN110462112B (zh) 碳化硅基板、碳化硅基板的制造方法及碳化硅半导体装置的制造方法
TW202126866A (zh) 碳化矽基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法
TW202129097A (zh) 碳化矽基板的製造方法
KR20220124696A (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
JP2017084852A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2023058491A1 (ja) 炭化ケイ素の積層欠陥を低減する方法及びその方法により作製された構造
TW202120753A (zh) 碳化矽基板的製造方法
TW202129093A (zh) 半導體基板的製造方法以及半導體基板的製造裝置