JP2017084852A - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017084852A JP2017084852A JP2015208455A JP2015208455A JP2017084852A JP 2017084852 A JP2017084852 A JP 2017084852A JP 2015208455 A JP2015208455 A JP 2015208455A JP 2015208455 A JP2015208455 A JP 2015208455A JP 2017084852 A JP2017084852 A JP 2017084852A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- layer
- substrate
- carbide semiconductor
- type silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】高耐圧を実現することができるとともに、デバイス特性の低下を防止することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。
【解決手段】n-型ドリフト層となるn-型炭化珪素基板1は、真性半導体ではない低不純物濃度の単結晶炭化珪素基板である。n-型炭化珪素基板1のおもて面1aは、1度以上程度のオフ角を有する。n-型炭化珪素基板1の両主面には、それぞれ、n-型炭化珪素基板1の原子配列に倣ってn-型炭化珪素基板1と同じ結晶構造で成長させた炭化珪素エピタキシャル層が設けられている。n-型炭化珪素基板1のおもて面1aに順に積層されたp+型炭化珪素エピタキシャル層2およびp++型炭化珪素エピタキシャル層3は、ともにアノード層として機能する。n-型炭化珪素基板1の裏面1bに成長させたn++型炭化珪素エピタキシャル層4は、カソード層として機能する。
【選択図】図1
【解決手段】n-型ドリフト層となるn-型炭化珪素基板1は、真性半導体ではない低不純物濃度の単結晶炭化珪素基板である。n-型炭化珪素基板1のおもて面1aは、1度以上程度のオフ角を有する。n-型炭化珪素基板1の両主面には、それぞれ、n-型炭化珪素基板1の原子配列に倣ってn-型炭化珪素基板1と同じ結晶構造で成長させた炭化珪素エピタキシャル層が設けられている。n-型炭化珪素基板1のおもて面1aに順に積層されたp+型炭化珪素エピタキシャル層2およびp++型炭化珪素エピタキシャル層3は、ともにアノード層として機能する。n-型炭化珪素基板1の裏面1bに成長させたn++型炭化珪素エピタキシャル層4は、カソード層として機能する。
【選択図】図1
Description
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
従来、単結晶炭化珪素(SiC)基板上に単結晶SiC層をエピタキシャル成長させた炭化珪素エピタキシャル基板を用いて、炭化珪素半導体装置を作製(製造)する方法が公知である。例えば耐圧1kV級の高耐圧ショットキーダイオードや高耐圧MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)用途として炭化珪素エピタキシャル基板の研究開発が進められ、実用化に至っている。
しかしながら、耐圧10kV超級の超高耐圧・低損失デバイスを実現するには、ドリフト層となる炭化珪素エピタキシャル基板は、ドーパント濃度を1×1016/cm3以下、好ましくは1×1015/cm3以下と極めて低不純物濃度とする必要がある。さらに、ドリフト層の厚さは数十μm〜数百μm程度要求されるが、エピタキシャル成長法では、炭化珪素層の厚さを厚くするほど、長時間にわたるエピタキシャル成長に伴うダウンフォール等の結晶欠陥が発生しやすいという問題がある。ダウンフォールとは、長時間にわたるエピタキシャル成長に伴ってエピタキシャル装置内のグラファイト(C)部材等の表面に成長する多結晶SiC等の剥離・発塵により穴となって残る結晶欠陥である。炭化珪素層中の結晶欠陥は、歩留りの低下やデバイス特性の低下の原因となる。
この問題を解消する方法として、高品質で低不純物濃度のn型結晶またはp型結晶から作製した結晶成長方向のずれ角度が生じていないオンアクシス(on axis)の低不純物濃度の単結晶炭化珪素基板をドリフト層とする方法が提案されている(例えば、下記特許文献1参照。)。下記特許文献1では、エピタキシャルCVD(Chemical Vapor Deposition:化学的気相成長)法ではなく、高温度CVD法によりオンアクシスの低不純物濃度の単結晶炭化珪素基板を作製している。
しかしながら、上記特許文献1では、高温度CVD法を用いるため、1900℃以上の高温度で炭化珪素層を成膜(形成)することとなる。このため、炭化珪素層の成膜条件の制御性や膜質の再現性が低い、炭化珪素層のキャリアライフタイムがナノ秒オーダーに低下してしまうという問題がある。
また、上記特許文献1のようにオンアクシスの低不純物濃度の単結晶炭化珪素基板を作製する場合、ドリフト層以外のフィールドストップ層や電荷蓄積層等の各構成部をエピタキシャル法で形成することは困難となる。このため、これら各構成部も高温度CVD法で形成されることとなるが、上述したようにキャリアライフタイムが短くなるため、ドリフト層以外の構成部でのキャリア再結合によるデバイス特性の低下が懸念される。
この発明は、上述した従来技術による問題点を解消するため、高耐圧を実現することができるとともに、デバイス特性の低下を防止することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、主面が1度以上のオフ角を有し、かつドナーまたはアクセプタとなる不純物が導入された、ドリフト層となる炭化珪素半導体基板と、前記炭化珪素半導体基板の少なくとも一方の主面に設けられた、前記炭化珪素半導体基板よりも不純物濃度の高い炭化珪素エピタキシャル層と、を備えた炭化珪素エピタキシャル基板を用いたことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素エピタキシャル層は、第1導電型の前記炭化珪素半導体基板の一方の主面に設けられた第2導電型の第1層と、前記第1層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた、前記第1層よりも不純物濃度の高い第2導電型の第2層と、前記炭化珪素半導体基板の他方の主面に設けられた第1導電型の第3層と、で構成されることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素エピタキシャル層は、第1導電型の前記炭化珪素半導体基板の一方の主面に設けられた第1導電型の第1層と、前記第1層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた、前記第1層よりも不純物濃度の高い第1導電型の第2層と、で構成されることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素エピタキシャル層は、さらに、前記炭化珪素半導体基板の他方の主面に設けられた第1導電型の第3層で構成されることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素エピタキシャル層は、第1導電型の前記炭化珪素半導体基板の一方の主面に設けられた第1導電型の第1層と、前記第1層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた第2導電型の第2層と、前記第2層の、前記第1層側に対して反対側の面に設けられた、前記第1層よりも不純物濃度の高い第2導電型の第3層と、で構成されることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素エピタキシャル層は、さらに、前記炭化珪素半導体基板の他方の主面に設けられた第1導電型の第4層で構成されることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素半導体基板の不純物濃度は、1×1016/cm3以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素半導体基板の厚さは、50μm以上であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素半導体基板の結晶構造は、四層周期六方晶構造、六層周期六方晶構造または立方晶構造であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、主面が1度以上のオフ角を有し、かつドナーまたはアクセプタとなる不純物が導入されたドリフト層となる炭化珪素半導体基板の少なくとも一方の主面に、前記炭化珪素半導体基板の原子配列に倣って、前記炭化珪素半導体基板よりも不純物濃度の高い炭化珪素層をエピタキシャル成長させて炭化珪素エピタキシャル基板を作製する工程を含むことを特徴とする。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、炭化珪素半導体基板をドリフト層として用いることで、ドリフト層の厚さを厚くしたとしてもドリフト層中に結晶欠陥が発生しにくい。このため、ドリフト層の厚さを厚くし、かつドリフト層の不純物濃度を低くして高耐圧化を図ることができるとともに、歩留りの低下やデバイス特性の低下を防止することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
(実施の形態1)
実施の形態1にかかる炭化珪素(SiC)半導体装置の製造方法について、耐圧10kV超級の超高耐圧のPiN(P−intrinsic−N)ダイオードを製造(作製)する場合を例に説明する。図1は、実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図2は、実施の形態1にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。図1,2には、実施の形態1にかかる炭化珪素半導体装置に用いる炭化珪素エピタキシャル基板(エピタキシャルウエハ)10の積層構造を示す。また、図1,2では、炭化珪素エピタキシャル基板10を構成する各炭化珪素エピタキシャル層を導電型に続けて「エピ」と図示し、当該炭化珪素エピタキシャル層を成長させる際の下地ウエハとなる炭化珪素基板(炭化珪素半導体基板)を導電型に続けて「基板」と図示することで示す(図3〜20においても同様)。
実施の形態1にかかる炭化珪素(SiC)半導体装置の製造方法について、耐圧10kV超級の超高耐圧のPiN(P−intrinsic−N)ダイオードを製造(作製)する場合を例に説明する。図1は、実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図2は、実施の形態1にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。図1,2には、実施の形態1にかかる炭化珪素半導体装置に用いる炭化珪素エピタキシャル基板(エピタキシャルウエハ)10の積層構造を示す。また、図1,2では、炭化珪素エピタキシャル基板10を構成する各炭化珪素エピタキシャル層を導電型に続けて「エピ」と図示し、当該炭化珪素エピタキシャル層を成長させる際の下地ウエハとなる炭化珪素基板(炭化珪素半導体基板)を導電型に続けて「基板」と図示することで示す(図3〜20においても同様)。
まず、n-型ドリフト層となるn-型炭化珪素基板(半導体ウエハ)1を用意する。n-型炭化珪素基板1は、例えば1×1016/cm3以下程度の不純物濃度(ドーパント濃度)でドナーとなる不純物(ドーパント)を導入してなる。n-型炭化珪素基板1の厚さは、例えば50μm以上程度である。n-型炭化珪素基板1の結晶構造は、例えば、四層周期六方晶構造(4H−SiC)であってもよいし、六層周期六方晶構造(6H−SiC)や立方晶構造(3C−SiC)であってもよい。n-型炭化珪素基板1のおもて面1aは、(0001)面、いわゆるSi面であってもよいし、(000−1)面、いわゆるC面であってもよい。例えば市販の4H−SiCの単結晶炭化珪素基板をn-型炭化珪素基板1として用いる場合、n-型炭化珪素基板1のおもて面1aはSi面であることが多い。図1,2では、n-型炭化珪素基板1の上側をSi面とし、下側をC面として図示する(図5〜8,13〜16においても同様)。
また、n-型炭化珪素基板1のおもて面1aは、1度以上程度のオフ角を有する。n-型炭化珪素基板1は、昇華法で作製された単結晶炭化珪素基板であってもよいし、高温度CVD法で作製された単結晶炭化珪素基板であってもよい。n-型炭化珪素基板1の両主面(おもて面1aおよび裏面1b)は、CMP(化学機械研磨:Chemical Mechanical Polishing)による鏡面加工により平坦度を高められていてもよい。n-型炭化珪素基板1の両主面の研削および研磨(またはいずれか一方)後に、CMPによる鏡面加工を行ってもよい。n-型炭化珪素基板1の端部は、面取り(ベベリング)加工されていてもよい。n-型炭化珪素基板1として例えば鏡面加工やベベリング加工が施された市販の単結晶炭化珪素基板をそのまま使用してもよい。
次に、純水超音波洗浄や有機溶剤超音波洗浄、SPM洗浄、RCA洗浄等の一般的な清浄処理により、n-型炭化珪素基板1を十分に清浄な表面状態にする。鏡面加工の前または後、n-型炭化珪素基板1の炭化珪素エピタキシャル層を成長させる主面に対して例えば光学方式の表面検査や平面度検査を行ってもよい。次に、n-型炭化珪素基板1を下地ウエハとし、エピタキシャル成長装置によりn-型炭化珪素基板1の主面に炭化珪素エピタキシャル層を成長させる(エピタキシャル成長工程)。具体的には、エピタキシャル成長工程においては、まず、エピタキシャル成長装置のチャンバー(反応炉)内のサセプタ上に、炭化珪素エピタキシャル層を成長させる主面(例えばおもて面1a)が露出されるように当該主面を上にしてn-型炭化珪素基板1を載置する。
次に、n-型炭化珪素基板1をエピタキシャル成長温度まで加熱する。次に、基板温度を保持した状態でチャンバー内に原料ガスおよびドーパントガスを供給し、n-型炭化珪素基板1の露出されている主面に、n-型炭化珪素基板1の原子配列(結晶格子)に倣ってn-型炭化珪素基板1と同じ結晶構造でシリコン(Si)原子および炭素(C)原子を連続的に積もらせて炭化珪素エピタキシャル層を成長させる(ステップ制御エピタキシー)。ステップ制御エピタキシーとは、オフ角を有する下地ウエハ上にエピタキシャル層を成長させることである。傾斜を付けた低指数面を主面とする下地ウエハの主面にはオフ角に応じて階段状に段差(ステップ)が生じ、平坦面(テラス)が狭くなっている。テラスよりも表面エネルギーの低いステップ端から結晶成長が始まるため、結晶構造が一意的に決まり、下地ウエハの原子配列を伝承した炭化珪素エピタキシャル層を比較的低温度で成長させることができる。原料ガスとは、例えばSiH4(モノシラン)ガス等のシリコン源ガス、および、例えばC3H8(プロパン)ガス等の炭素源ガスである。ドーパントガスは、n型の炭化珪素エピタキシャル層を成長させる場合には例えばN2(窒素)ガス等のn型ドーパントガスを用い、p型の炭化珪素エピタキシャル層を成長させる場合には例えばTMA(トリメチルアルミニウム)ガス等のp型ドーパントガスを用いる。
チャンバー内に原料ガスを供給する前に例えばアルゴン(Ar)ガスや水素(H2)ガス等のキャリアガスを供給してもよい。このとき、チャンバー内にキャリアガスのみを供給した状態を所定時間保持し、キャリアガスによりn-型炭化珪素基板1の露出されている主面をエッチングしてもよい。そして、チャンバー内に供給する各ガスの流量を調整し、かつチャンバー内の圧力(例えば高真空度)およびn-型炭化珪素基板1の温度を適切に制御する。これによって、所定の不純物濃度および所定の成長速度で所望の膜質を有する炭化珪素エピタキシャル層が所定の厚さまで成長される。所望の膜質とは、例えば、結晶性が高く(結晶欠陥の少ない)、結晶成長方向が均一な状態である。
例えば、n-型炭化珪素基板1の主面に不純物濃度や導電型の異なる複数の炭化珪素エピタキシャル層を積層して多層構造とする場合、同一のチャンバー内でドーパントガスの種類や不純物濃度を制御可能であれば、当該同一のチャンバー内で複数の炭化珪素エピタキシャル層を連続的に積層させてもよい。また、異なる複数のエピタキシャル成長装置や、同一のエピタキシャル成長装置の複数のチャンバーを用いて、n-型炭化珪素基板1の主面に不純物濃度や導電型の異なる複数の炭化珪素エピタキシャル層を積層し多層構造としてもよい。この場合、複数の炭化珪素エピタキシャル層を積層するための複数回のエピタキシャル成長工程の間に、エピタキシャル成長工程以外の工程を行ってもよい。
同一のチャンバー内で連続して行うすべてのエピタキシャル成長工程が終了した後、チャンバー内へのすべてのガスの供給を停止し、チャンバー内をほぼ大気圧になるまで排気した後にチャンバー内からn-型炭化珪素基板1を取り出す。このとき、チャンバー内のガスをアルゴンガス等の不活性ガスでパージ(置換)してからn-型炭化珪素基板1を取り出してもよい。また、キャリアガスだけを所定圧力または圧力を変えながら流した状態でn-型炭化珪素基板1への加熱を停止し、n-型炭化珪素基板1を十分に冷却させた後に、チャンバー内をほぼ大気圧になるまで排気してn-型炭化珪素基板1を取り出してもよい。チャンバー内から取り出したn-型炭化珪素基板1を、純水、有機溶剤、または酸性水溶液等により洗浄してもよい。
上記エピタキシャル成長工程は、n-型炭化珪素基板1のおもて面1aに、またはn-型炭化珪素基板1のおもて面1aおよび裏面1bの両面それぞれに行う。n-型炭化珪素基板1の一方の主面(例えばおもて面1a)に炭化珪素エピタキシャル層を成長させるためのエピタキシャル成長工程において、n-型炭化珪素基板1のサセプタに接触する他方の主面(例えば裏面1b)には、原料ガスの回り込みによるエピタキシャル層や、サセプタの昇華による昇華層(以下、まとめてエピ・昇華付着層とする)が形成されてしまうことが多い。このエピ・昇華付着層は、不純物濃度にばらつきがある(均一でない)状態や、厚さにばらつきがあり平面度が低い状態で形成されるため、抵抗成分となったり、その後の素子構造形成工程時にフォトリソグラフィーでのパターン不良を生じさせる原因となったりする。
このため、n-型炭化珪素基板1のおもて面1aに炭化珪素エピタキシャル層を成長させるためのエピタキシャル成長工程の後、次の工程を行う前に、研削および研磨(または研磨のみ)等によりエピ・昇華付着層を除去することが好ましい。n-型炭化珪素基板1の裏面1bのエピ・昇華付着層を除去するにあたって、n-型炭化珪素基板1のおもて面1aをプラズマCVD法などによる酸化膜(SiO2)などの保護膜により保護してもよい。また、エピ・昇華付着層を除去する前に、エピ・昇華付着層を除去するための研削および研磨時の基準面となる、n-型炭化珪素基板1のおもて面1a側の炭化珪素エピタキシャル層の表面の平坦性を、研磨(修正研磨、さらにCMPによる鏡面加工も追加可能)により調整してもよい。この場合、修正研磨の研磨量(厚さ)を考慮して厚めに炭化珪素エピタキシャル層を成長させる。
n-型炭化珪素基板1の裏面1bにエピ・昇華付着層が形成されていない、または問題とならない程度にエピ・昇華付着層の厚さが薄い場合には、エピ・昇華付着層の除去工程を行わなくてもよい。また、n-型炭化珪素基板1のおもて面1aに炭化珪素エピタキシャル層を成長させた後に、n-型炭化珪素基板1の裏面1bに炭化珪素エピタキシャル層を成長させる場合、n-型炭化珪素基板1の裏面1bの研削および研磨(またはいずれか一方)後に、CMPによる鏡面加工を行ってもよい。n-型炭化珪素基板1の裏面1bの研磨量によってはn-型炭化珪素基板1のシリアルナンバーを識別するためのマークが消失する虞があるが、n-型炭化珪素基板1の裏面1bに再度マークを印字する場合、n-型炭化珪素基板1の素子構造を形成するおもて面1aがステージに接触することから、歩留りの低下の要因となる。
このため、n-型炭化珪素基板1の裏面1bに炭化珪素エピタキシャル層を成長させる場合、n-型炭化珪素基板1のおもて面1aにマークを印字(加工)してもよい。このマークの再加工は、レーザマーキングにより行うことが好ましい。マークの再加工に用いるレーザ光源として、例えば、CO2レーザ、YAGレーザ、SHGレーザ、THGレーザおよびFHGレーザなどを用いてもよい。n-型炭化珪素基板1のおもて面1aにマークを再加工した後、炭化珪素エピタキシャル層を積層したn-型炭化珪素基板1を、純水超音波洗浄や有機溶剤超音波洗浄、SPM洗浄、RCA洗浄等の一般的な清浄処理により十分に清浄な表面状態にする。この清浄処理後に、後述する炭化珪素エピタキシャル基板10の両主面に対して、光学方式の表面検査や平面度検査を行ってもよい。
n-型炭化珪素基板1の両主面にそれぞれ行う各エピタキシャル成長工程の順序は入れ換え可能である。n-型炭化珪素基板1の両主面のうち、エピタキシャル成長装置のチャンバー内のサセプタに最初に接触する主面に形成されたエピ・昇華付着層を、当該主面に炭化珪素エピタキシャル層の成長させる前に研削、研磨およびCMP等により除去すればよい。ここまでの工程により、所定の層数で炭化珪素エピタキシャル層を積層した炭化珪素エピタキシャル基板10が作製される。より具体的には、上記エピタキシャル成長工程により、n-型炭化珪素基板1のおもて面1aに、p+型炭化珪素エピタキシャル層2およびp++型炭化珪素エピタキシャル層3を順に積層する。上記エピタキシャル成長工程により、n-型炭化珪素基板1の裏面1bに、n++型炭化珪素エピタキシャル層4を積層する(図1,2)。
炭化珪素エピタキシャル基板10は、n++型炭化珪素エピタキシャル層4側からn++型炭化珪素エピタキシャル層4、n-型炭化珪素基板1、p+型炭化珪素エピタキシャル層2およびp++型炭化珪素エピタキシャル層3の順に積層したエピタキシャルウエハとなる。p+型炭化珪素エピタキシャル層2およびp++型炭化珪素エピタキシャル層3は、ともにアノード層として機能する。n++型炭化珪素エピタキシャル層4は、カソード層として機能する。すなわち、n-型ドリフト層は1度以上のオフ角を有する実質的に真性半導体ではない低不純物濃度のn-型炭化珪素基板1で構成され、n-型ドリフト層以外の構成部は炭化珪素エピタキシャル層で構成される。図1には、n-型炭化珪素基板1のSi面をおもて面1aとし、C面を裏面1bとした場合を示す。図2には、n-型炭化珪素基板1のC面をおもて面1aとし、Si面を裏面1bとした場合を示す。
特に限定しないが、炭化珪素エピタキシャル基板10を構成する各炭化珪素エピタキシャル層の厚さおよび不純物濃度は次の値をとる。p+型炭化珪素エピタキシャル層2の厚さは、例えば0.1μm以上10μm以下程度である。p+型炭化珪素エピタキシャル層2の不純物濃度は、例えば1×1016/cm3以上5×1018/cm3以下程度である。p++型炭化珪素エピタキシャル層3の厚さは、例えば0.1μm以上程度である。p++型炭化珪素エピタキシャル層3の不純物濃度は、p+型炭化珪素エピタキシャル層2の不純物濃度よりも高く、例えば1×1018/cm3以上程度である。n++型炭化珪素エピタキシャル層4の厚さは、例えば0.1μm以上程度である。n++型炭化珪素エピタキシャル層4の不純物濃度は、1×1018/cm3以上程度である。
次に、炭化珪素エピタキシャル基板10のおもて面(p++型炭化珪素エピタキシャル層3側の面)に、p++型炭化珪素エピタキシャル層3に接しアノード電極として機能するおもて面電極(不図示)を形成する。炭化珪素エピタキシャル基板10の裏面(n++型炭化珪素エピタキシャル層4側の面)に、n++型炭化珪素エピタキシャル層4に接しカソード電極として機能する裏面電極(不図示)を形成する。おもて面電極および裏面電極の形成順序を入れ換えてもよい。その後、炭化珪素エピタキシャル基板10をチップ状に切断(ダイシング)して個片化することで、PiNダイオード(半導体チップ)が完成する。
なお、n-型炭化珪素基板1のキャリアライフタイムを改善し、PiNダイオードのn-型ドリフト層のキャリアライフタイムを長くしてもよい。具体的には、n-型炭化珪素基板1に炭化珪素エピタキシャル層を成長させる前、または炭化珪素エピタキシャル層を成長させた後に、高温度の酸素(O2)ガス雰囲気下にてn-型炭化珪素基板1を酸化してもよい。また、n-型炭化珪素基板1に炭化珪素エピタキシャル層を成長させる前に、n-型炭化珪素基板1に炭素をイオン注入し、その後、n-型炭化珪素基板1をアニールしてもよい。
(実施の形態2)
次に、実施の形態2にかかる炭化珪素半導体装置の製造方法について説明する。図3は、実施の形態2にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図4は、実施の形態2にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態2にかかる炭化珪素半導体装置の製造方法が実施の形態1にかかる炭化珪素半導体装置の製造方法と異なる点は、p-型ドリフト層となるp-型炭化珪素基板(半導体ウエハ)11を用いて、NiP(N−intrinsic−P)ダイオードを作製している点である。図3,4では、p-型炭化珪素基板11の上側をSi面とし、下側をC面として図示する(図9〜12,17〜20においても同様)。また、図3には、p-型炭化珪素基板11のSi面をおもて面11aとし、C面を裏面11bとした場合を示す。図4には、p-型炭化珪素基板11のC面をおもて面11aとし、Si面を裏面11bとした場合を示す。
次に、実施の形態2にかかる炭化珪素半導体装置の製造方法について説明する。図3は、実施の形態2にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図4は、実施の形態2にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態2にかかる炭化珪素半導体装置の製造方法が実施の形態1にかかる炭化珪素半導体装置の製造方法と異なる点は、p-型ドリフト層となるp-型炭化珪素基板(半導体ウエハ)11を用いて、NiP(N−intrinsic−P)ダイオードを作製している点である。図3,4では、p-型炭化珪素基板11の上側をSi面とし、下側をC面として図示する(図9〜12,17〜20においても同様)。また、図3には、p-型炭化珪素基板11のSi面をおもて面11aとし、C面を裏面11bとした場合を示す。図4には、p-型炭化珪素基板11のC面をおもて面11aとし、Si面を裏面11bとした場合を示す。
具体的には、図3,4に示すように、p-型炭化珪素基板11のおもて面11aに、n+型炭化珪素エピタキシャル層12およびn++型炭化珪素エピタキシャル層13を順に積層している。p-型炭化珪素基板11の裏面11bに、p++型炭化珪素エピタキシャル層14を成長させている。n+型炭化珪素エピタキシャル層12およびn++型炭化珪素エピタキシャル層13は、ともにカソード層として機能する。n++型炭化珪素エピタキシャル層13に接するおもて面電極(不図示)は、カソード電極として機能する。p++型炭化珪素エピタキシャル層14は、アノード層として機能する。p++型炭化珪素エピタキシャル層14に接する裏面電極(不図示)は、アノード電極として機能する。
実施の形態2にかかる炭化珪素半導体装置の製造方法は、炭化珪素エピタキシャル基板10を構成する炭化珪素基板および炭化珪素エピタキシャル層の導電型が反転している以外は実施の形態1にかかる炭化珪素半導体装置の製造方法と同様である。すなわち、p-型炭化珪素基板11は、例えば1×1016/cm3以下程度の不純物濃度でアクセプタとなる不純物(ドーパント)を導入してなる。p-型炭化珪素基板11の条件は、導電型を反転させた以外は実施の形態1のn-型炭化珪素基板1と同様である。n+型炭化珪素エピタキシャル層12、n++型炭化珪素エピタキシャル層13およびp++型炭化珪素エピタキシャル層14の条件および形成方法は、導電型を反転させた以外はそれぞれ実施の形態1のp+型炭化珪素エピタキシャル層2、p++型炭化珪素エピタキシャル層3およびn++型炭化珪素エピタキシャル層4と同様である。
(実施の形態3)
次に、実施の形態3にかかる炭化珪素半導体装置の製造方法について説明する。図5は、実施の形態3にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図6〜8は、実施の形態3にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態3にかかる炭化珪素半導体装置の製造方法が実施の形態1にかかる炭化珪素半導体装置の製造方法と異なる点は、n-型ドリフト層となるn-型炭化珪素基板1を用いて、nチャネル型MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)を作製している点である。図5,6には、n-型炭化珪素基板1のSi面をおもて面1aとし、C面を裏面1bとした場合を示す。図7,8には、n-型炭化珪素基板1のC面をおもて面1aとし、Si面を裏面1bとした場合を示す。
次に、実施の形態3にかかる炭化珪素半導体装置の製造方法について説明する。図5は、実施の形態3にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図6〜8は、実施の形態3にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態3にかかる炭化珪素半導体装置の製造方法が実施の形態1にかかる炭化珪素半導体装置の製造方法と異なる点は、n-型ドリフト層となるn-型炭化珪素基板1を用いて、nチャネル型MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)を作製している点である。図5,6には、n-型炭化珪素基板1のSi面をおもて面1aとし、C面を裏面1bとした場合を示す。図7,8には、n-型炭化珪素基板1のC面をおもて面1aとし、Si面を裏面1bとした場合を示す。
具体的には、図5〜8に示すように、n-型炭化珪素基板1の裏面1bに、n+型炭化珪素エピタキシャル層5およびn++型炭化珪素エピタキシャル層6を順に積層している。n-型炭化珪素基板1の条件は、実施の形態1のn-型炭化珪素基板1と同様である。n+型炭化珪素エピタキシャル層5は、n+型フィールドストップ(FS:Field Stop)層として機能する。n++型炭化珪素エピタキシャル層6は、n++型ドレイン層として機能する。図6,8に示すように、n-型炭化珪素基板1のおもて面1aに、n+型電荷蓄積(CS)層として機能するn+型炭化珪素エピタキシャル層7を成長させてもよい。すなわち、実施の形態1と同様に、n-型ドリフト層はn-型炭化珪素基板1で構成され、n-型ドリフト層以外の構成部は炭化珪素エピタキシャル層で構成される。
実施の形態3にかかる炭化珪素半導体装置の製造方法は、実施の形態1にかかる炭化珪素半導体装置の製造方法において、炭化珪素エピタキシャル基板10を構成する炭化珪素エピタキシャル層の積層構造が異なる。具体的には、まず、実施の形態1と同様に、主面を研削、研磨およびCMP等により平坦化し、かつ清浄な表面状態としたn-型炭化珪素基板1を用意する。次に、実施の形態1と同様のエピタキシャル成長工程により、n-型炭化珪素基板1の裏面1b、またはおもて面1aおよび裏面1bそれぞれに炭化珪素エピタキシャル層を成長させる。このエピタキシャル成長工程においては、n+型炭化珪素エピタキシャル層5およびn++型炭化珪素エピタキシャル層6、または、さらにn+型炭化珪素エピタキシャル層7を形成して、炭化珪素エピタキシャル基板10を作製する。
次に、炭化珪素エピタキシャル基板10のおもて面(図5,7ではn-型炭化珪素基板1のおもて面1a、図6,8ではn+型炭化珪素エピタキシャル層7側の面)側に、一般的なnチャネル型のMOSゲート(金属−酸化膜−半導体からなる絶縁ゲート)構造(不図示)を形成する。次に、炭化珪素エピタキシャル基板10のおもて面に、MOSゲートを構成するn++型ソース領域およびp型ベース領域に接しソース電極として機能するおもて面電極を形成する。炭化珪素エピタキシャル基板10の裏面(n++型炭化珪素エピタキシャル層6側の面)に、n++型炭化珪素エピタキシャル層6に接しドレイン電極として機能する裏面電極を形成する。おもて面電極および裏面電極の形成順序を入れ換えてもよい。その後、実施の形態1と同様に炭化珪素エピタキシャル基板10を個片化することで、nチャネル型MOSFET(半導体チップ)が完成する。
また、図5,7に示す炭化珪素エピタキシャル基板10のおもて面側にJBS(Junction Barrier Schottky)構造を構成するp型領域(不図示)を形成することで、ショットキーバリアダイオード(SBD:Schottky Barrier Diode)を作製することも可能である。
(実施の形態4)
次に、実施の形態4にかかる炭化珪素半導体装置の製造方法について説明する。図9は、実施の形態4にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図10〜12は、実施の形態4にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態4にかかる炭化珪素半導体装置の製造方法が実施の形態3にかかる炭化珪素半導体装置の製造方法と異なる点は、p-型ドリフト層となるp-型炭化珪素基板11を用いて、pチャネル型MOSFETを作製している点である。図9,10には、p-型炭化珪素基板11のSi面をおもて面11aとし、C面を裏面11bとした場合を示す。図11,12には、p-型炭化珪素基板11のC面をおもて面11aとし、Si面を裏面11bとした場合を示す。
次に、実施の形態4にかかる炭化珪素半導体装置の製造方法について説明する。図9は、実施の形態4にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図10〜12は、実施の形態4にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態4にかかる炭化珪素半導体装置の製造方法が実施の形態3にかかる炭化珪素半導体装置の製造方法と異なる点は、p-型ドリフト層となるp-型炭化珪素基板11を用いて、pチャネル型MOSFETを作製している点である。図9,10には、p-型炭化珪素基板11のSi面をおもて面11aとし、C面を裏面11bとした場合を示す。図11,12には、p-型炭化珪素基板11のC面をおもて面11aとし、Si面を裏面11bとした場合を示す。
具体的には、図9〜12に示すように、p-型炭化珪素基板11の裏面11bに、p+型炭化珪素エピタキシャル層15およびp++型炭化珪素エピタキシャル層16を順に積層している。図10,12に示すように、p-型炭化珪素基板11のおもて面11aに、p+型炭化珪素エピタキシャル層17を成長させてもよい。実施の形態4にかかる炭化珪素半導体装置の製造方法は、炭化珪素エピタキシャル基板10を構成する炭化珪素基板および炭化珪素エピタキシャル層の導電型が反転している以外は実施の形態3にかかる炭化珪素半導体装置の製造方法と同様である。
すなわち、p-型炭化珪素基板11の条件は、導電型を反転させた以外は実施の形態3のn-型炭化珪素基板1と同様である。p+型炭化珪素エピタキシャル層15、p++型炭化珪素エピタキシャル層16およびp+型炭化珪素エピタキシャル層17の条件および形成方法は、導電型を反転させた以外はそれぞれ実施の形態3のn+型炭化珪素エピタキシャル層5、n++型炭化珪素エピタキシャル層6およびn+型炭化珪素エピタキシャル層7と同様である。
(実施の形態5)
次に、実施の形態5にかかる炭化珪素半導体装置の製造方法について説明する。図13は、実施の形態5にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図14〜16は、実施の形態5にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態5にかかる炭化珪素半導体装置の製造方法が実施の形態1にかかる炭化珪素半導体装置の製造方法と異なる点は、n-型ドリフト層となるn-型炭化珪素基板1を用いて、nチャネル型IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)を作製している点である。図13,14には、n-型炭化珪素基板1のSi面をおもて面1aとし、C面を裏面1bとした場合を示す。図15,16には、n-型炭化珪素基板1のC面をおもて面1aとし、Si面を裏面1bとした場合を示す。
次に、実施の形態5にかかる炭化珪素半導体装置の製造方法について説明する。図13は、実施の形態5にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図14〜16は、実施の形態5にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態5にかかる炭化珪素半導体装置の製造方法が実施の形態1にかかる炭化珪素半導体装置の製造方法と異なる点は、n-型ドリフト層となるn-型炭化珪素基板1を用いて、nチャネル型IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)を作製している点である。図13,14には、n-型炭化珪素基板1のSi面をおもて面1aとし、C面を裏面1bとした場合を示す。図15,16には、n-型炭化珪素基板1のC面をおもて面1aとし、Si面を裏面1bとした場合を示す。
具体的には、図13〜16に示すように、n-型炭化珪素基板1の裏面1bに、n+型炭化珪素エピタキシャル層21、p+型炭化珪素エピタキシャル層22およびp++型炭化珪素エピタキシャル層23を順に積層している。n-型炭化珪素基板1の条件は、実施の形態1のn-型炭化珪素基板1と同様である。n+型炭化珪素エピタキシャル層21は、n+型フィールドストップ層として機能する。p+型炭化珪素エピタキシャル層22およびp++型炭化珪素エピタキシャル層23は、p++型コレクタ層として機能する。図14,16に示すように、n-型炭化珪素基板1のおもて面1aに、n+型電荷蓄積層として機能するn+型炭化珪素エピタキシャル層24を成長させてもよい。すなわち、実施の形態1と同様に、n-型ドリフト層はn-型炭化珪素基板1で構成され、n-型ドリフト層以外の構成部は炭化珪素エピタキシャル層で構成される。
実施の形態5にかかる炭化珪素半導体装置の製造方法は、実施の形態1にかかる炭化珪素半導体装置の製造方法において、炭化珪素エピタキシャル基板10を構成する炭化珪素エピタキシャル層の積層構造が異なる。具体的には、まず、実施の形態1と同様に、主面を研削、研磨およびCMP等により平坦化し、かつ清浄な表面状態としたn-型炭化珪素基板1を用意する。次に、実施の形態1と同様のエピタキシャル成長工程により、n-型炭化珪素基板1の裏面1b、またはおもて面1aおよび裏面1bそれぞれに炭化珪素エピタキシャル層を成長させる。このエピタキシャル成長工程においては、n+型炭化珪素エピタキシャル層21、p+型炭化珪素エピタキシャル層22およびp++型炭化珪素エピタキシャル層23、または、さらにn+型炭化珪素エピタキシャル層24を形成して、炭化珪素エピタキシャル基板10を作製する。
次に、炭化珪素エピタキシャル基板10のおもて面(図13,15ではn-型炭化珪素基板1のおもて面1a、図14,16ではn+型炭化珪素エピタキシャル層24側の面)側に、一般的なnチャネル型のMOSゲート構造(不図示)を形成する。次に、炭化珪素エピタキシャル基板10のおもて面に、MOSゲートを構成するn++型エミッタ領域およびp型ベース領域に接しエミッタ電極として機能するおもて面電極を形成する。炭化珪素エピタキシャル基板10の裏面(n++型炭化珪素エピタキシャル層23側の面)に、n++型炭化珪素エピタキシャル層23に接しコレクタ電極として機能する裏面電極を形成する。おもて面電極および裏面電極の形成順序を入れ換えてもよい。その後、実施の形態1と同様に炭化珪素エピタキシャル基板10を個片化することで、nチャネル型IGBT(半導体チップ)が完成する。
(実施の形態6)
次に、実施の形態6にかかる炭化珪素半導体装置の製造方法について説明する。図17は、実施の形態6にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図18〜20は、実施の形態6にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態6にかかる炭化珪素半導体装置の製造方法が実施の形態5にかかる半導体装置の製造方法と異なる点は、p-型ドリフト層となるp-型炭化珪素基板11を用いて、pチャネル型IGBTを作製している点である。図17,18には、p-型炭化珪素基板11のSi面をおもて面11aとし、C面を裏面11bとした場合を示す。図19,20には、p-型炭化珪素基板11のC面をおもて面11aとし、Si面を裏面11bとした場合を示す。
次に、実施の形態6にかかる炭化珪素半導体装置の製造方法について説明する。図17は、実施の形態6にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図18〜20は、実施の形態6にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態6にかかる炭化珪素半導体装置の製造方法が実施の形態5にかかる半導体装置の製造方法と異なる点は、p-型ドリフト層となるp-型炭化珪素基板11を用いて、pチャネル型IGBTを作製している点である。図17,18には、p-型炭化珪素基板11のSi面をおもて面11aとし、C面を裏面11bとした場合を示す。図19,20には、p-型炭化珪素基板11のC面をおもて面11aとし、Si面を裏面11bとした場合を示す。
具体的には、図17〜20に示すように、p-型炭化珪素基板11の裏面11bに、p+型炭化珪素エピタキシャル層31、n+型炭化珪素エピタキシャル層32およびn++型炭化珪素エピタキシャル層33を順に積層している。図18,20に示すように、p-型炭化珪素基板11のおもて面11aに、p+型炭化珪素エピタキシャル層34を成長させてもよい。実施の形態6にかかる炭化珪素半導体装置の製造方法は、炭化珪素エピタキシャル基板10を構成する炭化珪素基板および炭化珪素エピタキシャル層の導電型が反転している以外は実施の形態5にかかる炭化珪素半導体装置の製造方法と同様である。
すなわち、p-型炭化珪素基板11の条件は、導電型を反転させた以外は実施の形態5のn-型炭化珪素基板1と同様である。p+型炭化珪素エピタキシャル層31、n+型炭化珪素エピタキシャル層32、n++型炭化珪素エピタキシャル層33およびp+型炭化珪素エピタキシャル層34の条件および形成方法は、導電型を反転させた以外はそれぞれ実施の形態5のn+型炭化珪素エピタキシャル層21、p+型炭化珪素エピタキシャル層22、p++型炭化珪素エピタキシャル層23およびn+型炭化珪素エピタキシャル層24と同様である。
(実施例)
次に、発明にかかる炭化珪素半導体装置のデバイス特性について、実施の形態3にかかる炭化珪素半導体装置の製造方法により作製されるnチャネル型MOSFET(図7参照)を用いて検証した(以下、実施例とする)。おもて面1a(C面)のオフ角を4度とし、厚さを200μmとし、かつ窒素(N)を5×1014/cm3の不純物濃度でドーパントしたn-型炭化珪素基板1を用いた。n-型炭化珪素基板1の裏面1b(Si面)は、研削、研磨およびCMPにより鏡面加工し、かつ純水超音波洗浄、有機溶剤超音波洗浄、SPM洗浄およびRCA洗浄により十分に清浄な表面状態とした。
次に、発明にかかる炭化珪素半導体装置のデバイス特性について、実施の形態3にかかる炭化珪素半導体装置の製造方法により作製されるnチャネル型MOSFET(図7参照)を用いて検証した(以下、実施例とする)。おもて面1a(C面)のオフ角を4度とし、厚さを200μmとし、かつ窒素(N)を5×1014/cm3の不純物濃度でドーパントしたn-型炭化珪素基板1を用いた。n-型炭化珪素基板1の裏面1b(Si面)は、研削、研磨およびCMPにより鏡面加工し、かつ純水超音波洗浄、有機溶剤超音波洗浄、SPM洗浄およびRCA洗浄により十分に清浄な表面状態とした。
n-型炭化珪素基板1へのエピタキシャル成長には、断熱材で覆ったサセプタを設置した石英反応管(チャンバー)を備えたエピタキシャル成長装置を用いた。まず、チャンバー内のサセプタ上に、裏面1bを上にしてn-型炭化珪素基板1を載置した。次に、チャンバー内を排気し高真空度としてから、チャンバー内にアルゴンガスを導入した。次に、n-型炭化珪素基板1を高周波誘導加熱により加熱した。次に、チャンバー内へのアルゴンガスの供給を停止した後、水素ガスを10slm流し、1350℃の基板温度で5分間保持することで、n-型炭化珪素基板1の裏面1bをエッチングした。
次に、チャンバー内をアルゴンガスに置換した後、n-型炭化珪素基板1をエピタキシャル成長温度である1650℃まで加熱した。次に、基板温度を1650℃に保持し、チャンバー内に水素ガスを40slm、モノシランガスを20sccm、プロパンガスを10sccm、および窒素ガスを0.02sccmの供給量で供給し、かつチャンバー内の圧力を20Torrとした状態で、n-型炭化珪素基板1の裏面1bにn+型炭化珪素エピタキシャル層5を成長させた。n+型炭化珪素エピタキシャル層5の厚さは1μmとした。
次に、基板温度を保持し、チャンバー内の水素ガス、モノシランガスおよびプロパンガスの供給量を保持し、窒素ガスの供給量を2sccmに増やし、かつチャンバー内の圧力を保持した状態で、n+型炭化珪素エピタキシャル層5上にn++型炭化珪素エピタキシャル層6を成長させた。n++型炭化珪素エピタキシャル層6の厚さは1μmとした。次に、n-型炭化珪素基板1のおもて面1aを研削および研磨して厚さを25μm薄くした後、CMPにより鏡面加工した。次に、炭化珪素エピタキシャル層を積層したn-型炭化珪素基板1をアセトンによる超音波洗浄、SPM洗浄およびRCA洗浄により清浄した。
上記実施例において、歩留りの低下やデバイス特性の低下を生じさせることなく、耐圧10kV超級の超高耐圧を実現可能な炭化珪素エピタキシャル成長基板の製造が可能であることが確認された。その理由は、耐圧を維持するための非常に膜厚の厚いn-型ドリフト層を長時間にわたって成膜したときにダウンフォール等の結晶欠陥の発生しやすいエピタキシャル成長法で形成していないためである。ダウンフォールとは、長時間にわたるエピタキシャル成長に伴ってエピタキシャル装置内のグラファイト部材等の表面に成長する多結晶SiC等の剥離・発塵により穴となって残る結晶欠陥である。
また、上記実施例において、1度以上のオフ角を有する実質的に真性でない低不純物濃度の炭化珪素基板を下地ウエハとして炭化珪素エピタキシャル層をエピタキシャル成長させることで、高温度CVD法を用いる場合よりも、ドリフト層以外の構成部となる炭化珪素エピタキシャル層の成膜条件の制御性や膜質の再現性が高いことが確認された。すなわち、本発明は、1度以上のオフ角を有する実質的に真性半導体ではない低不純物濃度の炭化珪素基板を下地ウエハとしてステップ制御エピタキシャル成長法により炭化珪素エピタキシャル基板10を作製する点で、高温度CVD法によりオフ角度が1度未満のオンアクシスの単結晶炭化珪素基板を作製する上記特許文献1と技術的に異なる。
具体的には、上記実施例においては、例えば、n+型フィールドストップ層となるn+型炭化珪素エピタキシャル層5の成膜条件の制御性や膜質の再現性が高く、またエピタキシャル成長温度が比較的低いので、n+型フィールドストップ層でのキャリアライフタイムが短くなることを防止することができる。実施の形態3の別の一例および実施の形態4〜6(図5,6,8〜20)のフィールドストップ層においても同様の効果が得られる。また、実施の形態3〜6の別の一例(図6,8,10,12,14,16,18,20)の電荷蓄積層や実施の形態1,2(図1〜4)のカソード層およびアノード層においても実施例と同様のステップ制御エピタキシャル成長法で成長させた炭化珪素エピタキシャル層で構成されるため、オンアクシスの単結晶炭化珪素基板を用いて高温度CVD法により成膜する場合よりも、キャリアライフタイムが短くなることを防止することができる。また、イオン注入法などによりドーパントを注入して、フィールドストップ層、電荷蓄積層、カソード層およびアノード層などの高不純物濃度層を形成する場合よりも、結晶へのダメージが少なく、良質な膜質の高不純物濃度層を得ることができる。また、イオン注入法は注入深さに限界があるため、本発明のようにステップ制御エピタキシャル成長法を用いることで、デバイス設計上の自由度が高くなるという利点がある。
このように、上述した各実施の形態で作製した炭化珪素エピタキシャル基板10を用いることで、超高耐圧のMOSFETや、ショットキーバリアダイオード、IGBT、PiNダイオードおよびNiPダイオード等の作製が可能となる。
以上、説明したように、上述した各実施の形態によれば、炭化珪素基板をドリフト層として用いることで、ドリフト層の厚さを厚くしたとしてもドリフト層中に結晶欠陥が発生しにくい。このため、ドリフト層の厚さを厚くし、かつドリフト層の不純物濃度を低くして高耐圧化を図ることができるとともに、歩留りの低下やデバイス特性の低下を防止することができる。また、上述した各実施の形態によれば、1度以上のオフ角を有する実質的に真性でない炭化珪素基板を下地ウエハとしてドリフト層以外の構成部をステップ制御エピタキシャル成長法で形成することで、成膜条件の制御性や膜質の再現性を高くすることができる。これにより、オンアクシスの炭化珪素基板を用いて高温度CVD法により成膜する場合よりも、ドリフト層以外の構成部のキャリアライフタイムが短くなることを防止することができ、ドリフト層以外の構成部でのキャリア再結合によるデバイス特性の低下を防止することができる。また、イオン注入法などによりドーパントを注入して、ドリフト層以外の高不純物濃度層(構成部)を形成する場合よりも、結晶へのダメージが少なく、良質な膜質の高不純物濃度層を得ることができる。ドリフト層以外の構成部として、例えば、上述したようにフィールドストップ層、電荷蓄積層、カソード層およびアノード層が挙げられる。具体的には、ドリフト層以外の構成部のキャリアライフタイムが短くなることや、結晶品質へのダメージを抑制することで、キャリア移動度の低下やリーク電流の発生が抑制されるため、デバイス特性の低下を抑制することが可能となる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、耐圧10kV超級の超高耐圧・低損失の炭化珪素半導体装置に有用である。
1 n-型炭化珪素基板
1a n-型炭化珪素基板のおもて面
1b n-型炭化珪素基板の裏面
2,15,17,22,31,34 p+型炭化珪素エピタキシャル層
3,14,16,23 p++型炭化珪素エピタキシャル層
4,6,13,33 n++型炭化珪素エピタキシャル層
5,7,12,21,24,32 n+型炭化珪素エピタキシャル層
10 炭化珪素エピタキシャル基板
11 p-型炭化珪素基板
11a p-型炭化珪素基板のおもて面
11b p-型炭化珪素基板の裏面
1a n-型炭化珪素基板のおもて面
1b n-型炭化珪素基板の裏面
2,15,17,22,31,34 p+型炭化珪素エピタキシャル層
3,14,16,23 p++型炭化珪素エピタキシャル層
4,6,13,33 n++型炭化珪素エピタキシャル層
5,7,12,21,24,32 n+型炭化珪素エピタキシャル層
10 炭化珪素エピタキシャル基板
11 p-型炭化珪素基板
11a p-型炭化珪素基板のおもて面
11b p-型炭化珪素基板の裏面
Claims (10)
- 主面が1度以上のオフ角を有し、かつドナーまたはアクセプタとなる不純物が導入された、ドリフト層となる炭化珪素半導体基板と、
前記炭化珪素半導体基板の少なくとも一方の主面に設けられた、前記炭化珪素半導体基板よりも不純物濃度の高い炭化珪素エピタキシャル層と、
を備えた炭化珪素エピタキシャル基板を用いたことを特徴とする炭化珪素半導体装置。 - 前記炭化珪素エピタキシャル層は、
第1導電型の前記炭化珪素半導体基板の一方の主面に設けられた第2導電型の第1層と、
前記第1層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた、前記第1層よりも不純物濃度の高い第2導電型の第2層と、
前記炭化珪素半導体基板の他方の主面に設けられた第1導電型の第3層と、で構成されることを特徴とする請求項1に記載の炭化珪素半導体装置。 - 前記炭化珪素エピタキシャル層は、
第1導電型の前記炭化珪素半導体基板の一方の主面に設けられた第1導電型の第1層と、
前記第1層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた、前記第1層よりも不純物濃度の高い第1導電型の第2層と、で構成されることを特徴とする請求項1に記載の炭化珪素半導体装置。 - 前記炭化珪素エピタキシャル層は、さらに、
前記炭化珪素半導体基板の他方の主面に設けられた第1導電型の第3層で構成されることを特徴とする請求項3に記載の炭化珪素半導体装置。 - 前記炭化珪素エピタキシャル層は、
第1導電型の前記炭化珪素半導体基板の一方の主面に設けられた第1導電型の第1層と、
前記第1層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた第2導電型の第2層と、
前記第2層の、前記第1層側に対して反対側の面に設けられた、前記第1層よりも不純物濃度の高い第2導電型の第3層と、で構成されることを特徴とする請求項1に記載の炭化珪素半導体装置。 - 前記炭化珪素エピタキシャル層は、さらに、
前記炭化珪素半導体基板の他方の主面に設けられた第1導電型の第4層で構成されることを特徴とする請求項5に記載の炭化珪素半導体装置。 - 前記炭化珪素半導体基板の不純物濃度は、1×1016/cm3以下であることを特徴とする請求項1〜6のいずれか一つに記載の炭化珪素半導体装置。
- 前記炭化珪素半導体基板の厚さは、50μm以上であることを特徴とする請求項1〜7のいずれか一つに記載の炭化珪素半導体装置。
- 前記炭化珪素半導体基板の結晶構造は、四層周期六方晶構造、六層周期六方晶構造または立方晶構造であることを特徴とする請求項1〜8のいずれか一つに記載の炭化珪素半導体装置。
- 主面が1度以上のオフ角を有し、かつドナーまたはアクセプタとなる不純物が導入されたドリフト層となる炭化珪素半導体基板の少なくとも一方の主面に、前記炭化珪素半導体基板の原子配列に倣って、前記炭化珪素半導体基板よりも不純物濃度の高い炭化珪素層をエピタキシャル成長させて炭化珪素エピタキシャル基板を作製する工程を含むことを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015208455A JP2017084852A (ja) | 2015-10-22 | 2015-10-22 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015208455A JP2017084852A (ja) | 2015-10-22 | 2015-10-22 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017084852A true JP2017084852A (ja) | 2017-05-18 |
Family
ID=58711463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015208455A Pending JP2017084852A (ja) | 2015-10-22 | 2015-10-22 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017084852A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019096652A (ja) * | 2017-11-17 | 2019-06-20 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体基板および炭化珪素半導体基板の製造方法 |
JP2022051197A (ja) * | 2020-09-18 | 2022-03-31 | 株式会社東芝 | 半導体部材の製造方法及び半導体装置の製造方法 |
-
2015
- 2015-10-22 JP JP2015208455A patent/JP2017084852A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019096652A (ja) * | 2017-11-17 | 2019-06-20 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体基板および炭化珪素半導体基板の製造方法 |
JP7163575B2 (ja) | 2017-11-17 | 2022-11-01 | 富士電機株式会社 | 炭化珪素半導体基板および炭化珪素半導体基板の製造方法 |
JP2022051197A (ja) * | 2020-09-18 | 2022-03-31 | 株式会社東芝 | 半導体部材の製造方法及び半導体装置の製造方法 |
JP7339935B2 (ja) | 2020-09-18 | 2023-09-06 | 株式会社東芝 | 半導体部材の製造方法及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6351874B2 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
CN108807154B (zh) | 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法 | |
KR101430217B1 (ko) | 에피택셜 탄화규소 단결정 기판 및 그 제조 방법 | |
JP5458509B2 (ja) | 炭化珪素半導体基板 | |
WO2011126145A1 (ja) | エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板 | |
US20170179236A1 (en) | Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device | |
JP2009088223A (ja) | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 | |
WO2018021575A1 (ja) | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 | |
US20150311290A1 (en) | Epitaxial wafer and switch element and light-emitting element using same | |
JP2014192163A (ja) | SiCエピタキシャルウエハの製造方法 | |
WO2015170500A1 (ja) | SiCエピタキシャルウエハおよび炭化珪素半導体装置の製造方法 | |
US10964785B2 (en) | SiC epitaxial wafer and manufacturing method of the same | |
JP5545310B2 (ja) | 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置 | |
JP2007246350A (ja) | SiC基板の製造方法及びSiC基板並びに半導体装置 | |
JP2004363326A (ja) | 炭化珪素半導体素子の製造方法 | |
JP2017084852A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP5742712B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5921089B2 (ja) | エピタキシャルウエハの製造方法及び半導体装置の製造方法 | |
US11309389B2 (en) | Epitaxial wafer and switch element and light-emitting element using same | |
JP5532248B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
JP7009147B2 (ja) | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置 | |
US20040217457A1 (en) | System and method for fabricating diodes | |
JP5109912B2 (ja) | 半導体装置の製造方法、半導体装置 | |
JP5540296B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
JP6338490B2 (ja) | 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法 |