JP6338490B2 - 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法 - Google Patents

炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法 Download PDF

Info

Publication number
JP6338490B2
JP6338490B2 JP2014172272A JP2014172272A JP6338490B2 JP 6338490 B2 JP6338490 B2 JP 6338490B2 JP 2014172272 A JP2014172272 A JP 2014172272A JP 2014172272 A JP2014172272 A JP 2014172272A JP 6338490 B2 JP6338490 B2 JP 6338490B2
Authority
JP
Japan
Prior art keywords
silicon carbide
groove
carbide epitaxial
carbide substrate
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014172272A
Other languages
English (en)
Other versions
JP2016044115A (ja
Inventor
雅 酒井
雅 酒井
陽一郎 三谷
陽一郎 三谷
貴規 田中
貴規 田中
泰広 木村
泰広 木村
信之 冨田
信之 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014172272A priority Critical patent/JP6338490B2/ja
Publication of JP2016044115A publication Critical patent/JP2016044115A/ja
Application granted granted Critical
Publication of JP6338490B2 publication Critical patent/JP6338490B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

この発明は、炭化珪素(Silicon Carbide:SiC)パワーデバイスなどに用いられる炭化珪素エピタキシャルウエハの製造方法に関する。
炭化珪素(SiC)は、珪素(Si)に比べてバンドギャップが大きく、また絶縁破壊電界強度、飽和電子速度および熱伝導度などの物性値が優れており、半導体パワーデバイス材料として優れた性質を有する。特に、この炭化珪素を用いたパワーデバイスでは、小型化および電力損失の大幅な低減などが可能となり、電源電力変換時の省エネルギ化が実現できるため、電気自動車の高性能化および太陽電池システムの高機能化など、低炭素社会を実現する上でキーデバイスとなる可能性を有している。
炭化珪素半導体装置を製造するためには、炭化珪素基板上に不純物濃度および膜厚が高精度に制御された層を、CVD(Chemical Vapor Deposition、熱化学気相堆積)法などにより炭化珪素エピタキシャル成長し、半導体装置の活性領域とする。以下、炭化珪素基板上へエピタキシャル成長層を形成したウエハを、炭化珪素エピタキシャルウエハと称する。
炭化珪素半導体装置は、炭化珪素エピタキシャルウエハに対して様々な加工を施して作製される。炭化珪素エピタキシャルウエハに、炭化珪素基板および炭化珪素エピタキシャル成長層の成長時の不具合に起因する欠陥が存在すると、炭化珪素半導体装置に局所的に高電圧が保持できない箇所ができ、リーク電流が発生する。炭化珪素半導体装置の中にリーク電流が発生するとその半導体装置は不良品になる可能性が高いので、このような高電圧を保持できない箇所の密度が増加すると、炭化珪素半導体装置の製造時の良品率が低下する。良品率を低下させる欠陥は、第一義的には炭化珪素エピタキシャルウエハの結晶学的な均一性の欠如により、例えば、結晶における原子配列の周期性が結晶成長方向に沿って局所的に不完全になることによる欠陥である。このような欠陥の一つとして、その表面形状からキャロット欠陥または三角欠陥と呼称される電流リーク欠陥が知られている。
また、炭化珪素結晶には、SiとCが1:1と同じ化学量論比的組成で、結晶格子が六方最密充填構造であってもc軸に沿った原子配列の周期性が異なる結晶型(ポリタイプ)があり、その周期性によって物性が規定される。現在、デバイス応用の観点から最も注目を集めているのは、4H型と呼ばれるタイプである。同じ結晶型をエピタキシャル成長させるため、炭化珪素基板の表面は、結晶のある面方位から傾斜させた面に設定される。例えば、炭化珪素基板は、(0001)面から<11−20>方向に8°または4°傾斜させた表面を持つように加工される。
このようなエピタキシャルウエハの電流リーク欠陥などの結晶欠陥を低減させる方法が、特許文献1,2に開示されている。
特許文献1には、電流リーク欠陥発生を抑制する方法として、炭化珪素基板の表面に溝を形成し該溝中に成長抑止層を設けた後、該炭化珪素基板に半導体素子層として炭化珪素層を設ける方法が挙げられている。
また、特許文献2には、GaNの結晶成長において、格子整合するペロブスカイト結晶基板の裏面に所定の溝を形成し、基板の裏面を水素ガスでエッチングすることによって、熱膨張係数差に起因する結晶の割れや反りを抑制する方法が挙げられている。
特許第4410531号公報 特許第4233894号公報
Applied Physics Letters, Volume 82, Number 21, 26 May 2003, pp.3689-3691
しかしながら、先行文献1による方法では、炭化珪素基板のデバイスを形成する主面と同一面に溝を形成する必要があるため、溝形状がデバイスサイズに律則される他、溝の周辺では炭化珪素エピタキシャル成長層が不均一になるため、炭化珪素エピタキシャル成長層の膜厚にむらが生じ、デバイス特性に影響が及ぶという問題があった。また、炭化珪素エピタキシャル成長層とは異なる成長抑止層を別の方法で形成する必要があるため、工程を簡略化したままでエピタキシャル成長層の欠陥を低減させることが困難であった。
また、先行文献2による方法では、溝を形成した残りの部分を水素エッチングによって分断するため、溝の残りの深さを150μm以下に薄くする必要がある。そのため、エピタキシャル層の成長温度が1600度以上である炭化珪素基板では、反りが大きくなるため適さなかった。また、水素ガスによるエッチングで基板を分割する工程が余計に必要になるため、生産性が低下する問題があった。さらに、炭化珪素基板は水素ガスによるエッチングがされにくいため、炭化珪素基板上に炭化珪素エピタキシャル成長層を形成する場合の応力緩和には適さなかった。
本発明は、かかる課題を解決するためのもので、容易に製造可能な炭化珪素エピタキシャルウエハによって高い素子歩留まりを得ることを目的とする。
本発明に係る炭化珪素エピタキシャルウエハは、窒素5×10 18 cm −3 以上5×10 19 cm −3 以下の範囲でドーピングされた炭化珪素基板と、炭化珪素基板の第1主面に形成され、窒素1×10 14 cm −3 以上1×10 16 cm −3 以下の範囲でドーピングされた炭化珪素エピタキシャル成長層と、を備え、炭化珪素基板の第1主面に対向する第2主面に、複数の溝が形成され、溝の幅をWとし、隣り合う溝の間隔をLとしたとき、W/L≧3×10 −4 となり、溝の深さをDとし、炭化珪素エピタキシャル成長層の厚みをtとしたとき、t≦D≦2tを満たす
本発明に係る炭化珪素エピタキシャルウエハの製造方法は、窒素5×10 18 cm −3 以上5×10 19 cm −3 以下の範囲でドーピングされた炭化珪素基板を準備し、炭化珪素基板の第1主面に対向する第2主面に複数の溝を形成し、炭化珪素基板の第1主面に、窒素1×10 14 cm −3 以上1×10 16 cm −3 以下の範囲でドーピングされた炭化珪素エピタキシャル成長層を形成する。そして、溝を形成することは、溝の幅をWとし、隣り合う溝の間隔をLとしたとき、W/L≧3×10 −4 となり、溝の深さをDとし、炭化珪素エピタキシャル成長層の厚みをtとしたとき、t≦D≦2tを満たすように溝を形成することである。
本発明に係る炭化珪素エピタキシャルウエハは、窒素5×10 18 cm −3 以上5×10 19 cm −3 以下の範囲でドーピングされた炭化珪素基板と、炭化珪素基板の第1主面に形成され、窒素1×10 14 cm −3 以上1×10 16 cm −3 以下の範囲でドーピングされた炭化珪素エピタキシャル成長層と、を備え、炭化珪素基板の第1主面に対向する第2主面に、複数の溝が形成され、溝の幅をWとし、隣り合う溝の間隔をLとしたとき、W/L≧3×10 −4 となり、溝の深さをDとし、炭化珪素エピタキシャル成長層の厚みをtとしたとき、t≦D≦2tを満たす。従って、炭化珪素基板は第1主面側が凸となるように変形することが可能であるため、炭化珪素エピタキシャル成長層と炭化珪素基板のドーピング濃度に起因する応力が緩和され、炭化珪素エピタキシャル成長層の結晶欠陥が低減される。
本発明に係る炭化珪素エピタキシャルウエハの製造方法は、窒素5×10 18 cm −3 以上5×10 19 cm −3 以下の範囲でドーピングされた炭化珪素基板を準備し、炭化珪素基板の第1主面に対向する第2主面に複数の溝を形成し、炭化珪素基板の第1主面に、窒素1×10 14 cm −3 以上1×10 16 cm −3 以下の範囲でドーピングされた炭化珪素エピタキシャル成長層を形成する。そして、溝を形成することは、溝の幅をWとし、隣り合う溝の間隔をLとしたとき、W/L≧3×10 −4 となり、溝の深さをDとし、炭化珪素エピタキシャル成長層の厚みをtとしたとき、t≦D≦2tを満たすように溝を形成することである。従って、炭化珪素基板は第1主面側が凸となるように変形することが可能であるため、炭化珪素エピタキシャル成長層と炭化珪素基板のドーピング濃度に起因する応力が緩和され、炭化珪素エピタキシャル成長層の結晶欠陥が低減される。

実施の形態1に係る炭化珪素基板を下面から見た平面図である。 実施の形態1に係る炭化珪素基板の断面図である。 実施の形態1に係る炭化珪素エピタキシャルウエハの断面図である。 炭化珪素エピタキシャル成長層の不純物濃度と、炭化珪素エピタキシャルウエハの電流リーク欠陥密度との関係を示す図である。 実施の形態1に係る炭化珪素基板の製造工程を示す図である。 実施の形態1に係る炭化珪素基板の製造工程を示す図である。 実施の形態1に係る炭化珪素基板の製造工程を示す図である。 実施の形態1に係る炭化珪素基板の製造工程を示す図である。 実施の形態1に係る炭化珪素基板の製造工程を示す図である。 実施の形態1に係る炭化珪素基板の製造工程を示す図である。 実施の形態1に係る炭化珪素基板の製造工程を示す図である。 実施の形態1に係る炭化珪素半導体装置であるMOSFETの断面図である。 実施の形態1に係る炭化珪素半導体装置であるショットキバリアダイオードの断面図である。 実施の形態2に係る炭化珪素基板を下面から見た平面図である。
<A.実施の形態1>
<A−1.構成>
図1は、この発明の実施の形態における炭化珪素エピタキシャルウエハを製造するために使用する炭化珪素基板11を下面から見た平面図である。図2は、炭化珪素基板11の断面の一部を拡大した模式図である。
炭化珪素基板11の裏面(第2主面)には、溝40が形成されている。炭化珪素基板11の表面(第1主面)は、(0001)面から<11−20>方向に4°傾斜している。溝40は、<1−100>方向と<11−20>方向に沿って複数形成されている。すなわち、溝40は、互いに直交するよう形成されている。
図3は、炭化珪素基板11の表面に炭化珪素エピタキシャル成長層20を形成してなる、炭化珪素エピタキシャルウエハ30の断面模式図である。図2、3において、Wは溝40の幅、Dは溝40の深さを示している。
<A−2.窒素濃度差と欠陥密度との関係>
図4に、炭化珪素基板に炭化珪素エピタキシャル成長層を形成したときの、炭化珪素エピタキシャル成長層の電流リーク欠陥密度を、炭化珪素エピタキシャル成長層の窒素濃度(n型不純物濃度)を1×1015cm−3〜2×1016cm−3の範囲で変化させて調べた結果を示す。横軸は炭化珪素エピタキシャル成長層の電流リーク欠陥密度を示し、縦軸は炭化珪素エピタキシャル成長層の窒素濃度を示している。ここで、炭化珪素基板は、(0001)面から<11−20>方向に4°傾斜した表面を有し、裏面に溝が形成されておらず、3インチ径であり、その窒素濃度は1×1019cm−3程度とする。そして、電流リーク欠陥密度は、炭化珪素基板の端から3mm以内の領域を除いた領域を対象として求めている。
図4より、炭化珪素エピタキシャル成長層の窒素濃度が低いほど、電流リーク欠陥密度が増加する傾向にあることが分かる。すなわち、炭化珪素基板と炭化珪素エピタキシャル成長層において窒素濃度の差が増加するほど、電流リーク欠陥は高密度化する。
非特許文献1によれば、窒素のドープ量が減少するに従い炭化珪素の格子定数が増加する。炭化珪素基板の窒素濃度は、エピタキシャル成長層の窒素濃度より高濃度であるため、炭化珪素基板の格子定数は、エピタキシャル成長層の格子定数と比較して小さくなる。また、炭化珪素基板とエピタキシャル成長層において窒素濃度差が大きくなるほど、両者の格子定数差が増加し、それに伴い応力が増大するため、図4に示すように、電流リーク欠陥密度が増大すると推察される。
そして、こうした格子定数差に起因する応力は、基板が6インチ径、8インチ径と大型化するに従って増大し、これに応じて電流リーク欠陥も高密度化する可能性が高い。
再び、非特許文献1によれば、窒素濃度が1×1015cm−3である炭化珪素エピタキシャル成長層と、窒素濃度が1×1019cm−3である4H型炭化珪素基板との格子定数の差は0.03%程度であり、高濃度にドープされた炭化珪素基板の方が格子定数は小さい。
すなわち、4インチ系の炭化珪素基板上に炭化珪素エピタキシャル成長層を形成する場合、両者の原子数を同一とすると、約10.1×10個分だけ炭化珪素エピタキシャル成長層の方が炭化珪素基板より長くなる。したがって、炭化珪素基板の表側に引張り応力が生じる。同時に、炭化珪素エピタキシャル成長層には圧縮応力が生じる。そして、これらの応力が電流リーク欠陥の発生要因となる。
そこで、本発明では、裏面(第2主面)に溝40を有する炭化珪素基板11の表面(第1主面)に炭化珪素エピタキシャル成長層20を形成することにより、応力の減少を図る。
<A−3.溝>
炭化珪素基板11の裏面に溝40が形成されることによって、炭化珪素エピタキシャル成長層20が炭化珪素基板11の表面に形成されたとき、炭化珪素基板11は上凸(表面側を凸にする形)への変形が可能になる。
その変形のメカニズムは、以下のように考えられる。まず、炭化珪素エピタキシャル成長層20の形成によって、炭化珪素基板11の表面側は引張り応力を受けると同時に、裏面側は圧縮応力を受ける。
溝40が形成された炭化珪素基板11は、溝40が形成されない場合に比べて、炭化珪素基板11の上凸への変形が容易になるため、炭化珪素基板11の裏側が受ける圧縮応力によって、炭化珪素基板11は上凸に変形する。
この変形により、炭化珪素基板11の表面側の格子定数が増加し、炭化珪素エピタキシャル成長層20と炭化珪素基板11の格子定数差が減少する。つまり、炭化珪素基板11と炭化珪素エピタキシャル成長層20の格子定数差が無くなり応力が低減することによって、電流リーク欠陥密度が低減するという効果が得られる。
溝40は、炭化珪素基板11の裏面に、<1−100>方向と<11−20>方向に沿って、所定の間隔で形成する。また、炭化珪素エピタキシャル成長層20と炭化珪素基板11の格子定数差0.03%を減少するためには、溝40の幅をW、間隔をLとして、W/L≧3×10−4を満たせばよい。
4インチ径の炭化珪素基板11を用いて溝40を形成する場合を例に挙げて説明する。炭化珪素基板11と炭化珪素エピタキシャル成長層20の格子定数差は前述したように0.03%であり、格子定数は炭化珪素基板11の方が小さい。このため、両者の格子定数差を無くすには、炭化珪素基板11の表面側を、ウエハの全面において約0.03mm(=4インチ×(3×10−4))伸張する必要がある。炭化珪素基板11が上記のように伸張するためには、あらかじめ、炭化珪素基板11の裏側に、上記関係式を満たす溝40を有することが必要である。
また、溝40の深さは、炭化珪素エピタキシャル成長層20が炭化珪素基板11の裏面に回り込んだとしても埋まらずに、溝としての機能を保持する必要がある。そのため、炭化珪素エピタキシャル成長層20の膜厚をt、溝40の深さをDとして、t≦Dとする。また、溝40を必要以上に深くする必要はないため、D≦2tとする。すなわち、t≦D≦2tを満たせばよい。
<A−4.製造方法>
次に、炭化珪素基板11の裏面に溝40を形成する方法について、図5から図11を用いて説明する。
まず、図5に示すように、4Hのポリタイプで(0001)面から<11−20>方向に4°傾斜した表面を有する炭化珪素基板11の表面に、機械研磨、および、酸またはアルカリ薬液を用いた化学機械研磨により平坦化処理する。
次に、図6に示すように、炭化珪素基板11の裏面に二酸化珪素膜12を形成する。
つづいて、図7に示すように、二酸化珪素膜12上に、所定の間隔をおいて開口部51が設けられたフォトレジスト50を形成する。開口部51は、炭化珪素基板11の<1−100>および<11−20>方向に沿って設けられる。
次に、図8に示すように、開口部51が設けられたフォトレジスト50越しに二酸化珪素膜12をエッチングする。
つづいて、図9に示すように、フォトレジスト50を除去した後、図10に示すように、炭化珪素基板11の裏面をエッチングし、溝40が形成される。そして、図11に示すように、二酸化珪素膜12を除去する。こうして、裏面に溝40を有する炭化珪素基板11が形成される。
次に、炭化珪素エピタキシャルウエハ30の製造方法について説明する。
まず、溝40が形成された炭化珪素基板11に対して、アセトン等の有機溶剤を用いた有機物除去洗浄、または超音波洗浄を行ない、つづけて、アンモニアと過酸化水素水との混合溶液によるSC1(Standard Cleaning 1)洗浄、塩酸と過酸化水素水との混合溶液によるSC2(Standard Cleaning 2)洗浄、希釈フッ酸洗浄を順次行なう。
一連の洗浄後、水洗し、乾燥した炭化珪素基板11を、炭化珪素膜によってコーティングされたグラファイト製の基板ホルダ上に載置して、CVD装置の反応炉内に設置する。そして、反応炉内に残存する意図しない分子状あるいは原子状の不純物が炭化珪素エピタキシャル成長層20へ混入することを抑制するため、反応炉内を約1×10−7kPa以下にまで真空引きする。
次に、高周波誘導電流によってCVD装置内の基板ホルダを所定の成長温度に加熱する。そして、圧力を所定の減圧範囲にしてから成長ガスを流動させ、炭化珪素基板11の表面に所定の厚さの炭化珪素エピタキシャル成長層20を形成する。上述の成長ガスは、シリコン原子を含むガスとしてシランガス、炭素原子を含むガスとプロパンなどを使用すればよい。成長ガスの流量は、反応炉の構造あるいは圧力、成長速度にあわせて適宜選択すればよい。
このようにして、炭化珪素エピタキシャルウエハ30が得られる。この炭化珪素エピタキシャルウエハ30を用いて炭化珪素半導体装置を製造すれば、高い素子歩留まりで炭化珪素半導体装置を得ることができる。
<A−5.MOSデバイスへの適用>
図12は、炭化珪素エピタキシャルウエハ30を用いた炭化珪素半導体装置であるMOSFETの断面模式図である。なお、図12において、炭化珪素エピタキシャルウエハ30の溝40は記載を省略している。
図12において、炭化珪素エピタキシャルウエハ30は、炭化珪素基板11と炭化珪素エピタキシャル成長層20に対応する。炭化珪素エピタキシャル成長層20の表面側の所定の幅だけ離間した部位には、アルミニウム(Al)をp型不純物として含有するp型のベース領域3が形成されている。また、ベース領域3のそれぞれの断面方向の内側の表層部には、窒素(N)をn型不純物として含有するn型のソース領域4が、ベース領域3より浅く形成されている。ベース領域3及びソース領域4が形成されない炭化珪素エピタキシャル成長層20がドリフト層となる。
また、ベース領域3およびソース領域4を含む炭化珪素エピタキシャル成長層20の表面側には、ソース領域4の表面側の一部を除き、酸化珪素で構成されるゲート絶縁膜5が形成されている。さらに、ゲート絶縁膜5上の、一対のソース領域4間の領域を含む部位に対向する位置にはゲート電極6が形成されている。
また、ゲート絶縁膜5が形成されていないソース領域4の表面にはソース電極7が、炭化珪素エピタキシャルウエハ30の裏面にはドレイン電極8が、それぞれ形成されている。炭化珪素エピタキシャルウエハ30を用いた炭化珪素MOSFETは、電流リーク欠陥が少ないため、高い素子歩留まりで製造できる。
<A−6.SBDへの適用>
図13は、炭化珪素エピタキシャルウエハ30を用いた炭化珪素半導体装置であるショットキバリアダイオードの断面模式図である。なお、図13において、炭化珪素エピタキシャルウエハ30の溝40は記載を省略している。
図13において、炭化珪素エピタキシャルウエハ30は、炭化珪素基板11と炭化珪素エピタキシャル成長層20に対応する。炭化珪素エピタキシャル成長層20の表面側のある幅だけ離間した部位には、アルミニウム(Al)をp型不純物として含有するp型のイオン注入領域14が形成されている。
また、周辺をイオン注入領域14で囲まれた炭化珪素エピタキシャル成長層20の表面側には、周辺部がイオン注入領域14上にかかるようにしてショットキ電極15が形成されている。また、炭化珪素エピタキシャルウエハ30の裏面にはオーミック電極16が形成されている。炭化珪素エピタキシャルウエハ30を用いた炭化珪素ショットキバリアダイオードは、電流リーク欠陥が少ないため高い素子歩留まりで製造できる。
<A−7.変形例>
なお、本実施の形態1においては、炭化珪素基板11の傾斜方向は<11−20>方向に限定されるものではなく、他の方向に傾斜した仕様の基板でもよい。また、炭化珪素基板11のオフ角を4°としたが、それ以外のオフ角を有する炭化珪素基板11であっても、本発明の効果を奏する。また、実施の形態1では、炭化珪素基板11の窒素濃度を1×1019cm−3、エピタキシャル成長層の窒素濃度を1×1015cm−3とした場合の例について詳しく説明した。しかし、炭化珪素基板11の窒素濃度は、5×1018cm−3以上5×1019cm−3以下の範囲であり、炭化珪素エピタキシャル成長層20の窒素濃度は、1×1014cm−3以上1×1016cm−3以下の範囲であれば、同様の効果を奏する。
また、実施の形態1では、フォトリソグラフィー工程によりマスクを開口させ、選択的エッチングを行なうことによって溝40を形成させる工程を説明したが、他の方法、例えばダイシングマシンによって溝40を形成しても良い。この場合、炭化珪素基板11が切断されない範囲で、ダイシングブレードを炭化珪素基板11に当てることによって溝40を形成できる。この方法を用いることによって、マスクを開口させるフォトリソグラフィー工程と、選択的エッチングを行なう工程とを省略することができる。但し、フォトリソグラフィーによる溝40形成の場合とは異なり溝40周辺に残留金属付着物が残るため、有機溶剤を用いた有機物除去洗浄後に、王水による洗浄工程を追加する。
また、実施の形態1では、溝40は<11−20>方向と<1−100>方向に形成したが、これ以外の方向であっても良い。また、溝40の形成方向は3方向以上であっても良い。但し、3方向以上に溝40を形成する場合であっても、溝40が互いに交わる角度がいずれも同じ角度となるように、すなわち、溝40が組み合わさって平面視で正多角形の辺を描くように形成されることが、残留歪の対称性を保つ観点から望ましい。
また、溝40は直線で形成したが、複数の線分の組み合わせで溝40を形成しても良い。
<A−8.効果>
実施の形態1に係る炭化珪素エピタキシャルウエハ30は、不純物(例えば窒素)がドーピングされた炭化珪素基板11と、炭化珪素基板11の第1主面に形成され、炭化珪素基板11より低濃度に不純物(例えば窒素)がドーピングされた炭化珪素エピタキシャル成長層20と、を備えている。そして、炭化珪素基板11の表面(第1主面)に対向する裏面(第2主面)には、複数の溝40が形成されている。従って、炭化珪素基板11は表面側が凸となるように変形することが可能であるため、炭化珪素エピタキシャル成長層20と炭化珪素基板のドーピング濃度に起因する応力が緩和され、炭化珪素エピタキシャル成長層20の結晶欠陥が低減される。
そして、溝40の幅をWとし、隣り合う溝40の間隔をLとしたとき、W/L≧3×10−4という関係を満たすことにより、炭化珪素基板11と炭化珪素エピタキシャル成長層20の格子定数差に起因する応力を緩和することが可能となる。
そして、溝40は直線形状とし、溝40が組み合わさって平面視で正多角形の辺を描くように形成されることによって、均一に炭化珪素基板11を変形させ、残留応力を低減することが可能である。
また、炭化珪素基板11の不純物ドーピング濃度は、5×1018cm−3以上5×1019cm−3以下であり、炭化珪素エピタキシャル成長層20の不純物ドーピング濃度は、1×1014cm−3以上1×1016cm−3以下とする。このような炭化珪素エピタキシャル成長層20と炭化珪素基板11のドーピング濃度の差に起因して応力が発生するところ、炭化珪素基板11の裏面の溝40によって炭化珪素基板11が表面側を凸とするように変形するため、当該応力が緩和され、炭化珪素エピタキシャル成長層20の結晶欠陥が低減される。
また、溝40の深さをDとし、炭化珪素エピタキシャル成長層20の厚みをtとしたとき、t≦D≦2tを満たすように溝40を形成することで、炭化珪素エピタキシャル成長層20が炭化珪素基板11の裏面に回り込んだとしても、溝40が埋まらずに、溝としての機能を保持することが可能である。
また、実施の形態1に係る炭化珪素半導体装置(例えばMOSFET,ショットキバリアダイオード)は、実施の形態1に係る炭化珪素エピタキシャルウエハ30上に形成される。炭化珪素エピタキシャルウエハ30は電流リーク欠陥が少ないため、高い素子歩留まりで製造することが可能である。
実施の形態1に係る炭化珪素エピタキシャルウエハの製造方法によれば、不純物がドーピングされた炭化珪素基板11を準備し、炭化珪素基板11の第1主面に対向する第2主面に複数の溝40を形成し、炭化珪素基板11の第1主面に、炭化珪素基板11より低濃度に不純物がドーピングされた炭化珪素エピタキシャル成長層20を形成する。裏面に溝40が形成されることで、炭化珪素基板11は表面側が凸となるように変形することが可能であるため、炭化珪素エピタキシャル成長層20と炭化珪素基板のドーピング濃度に起因する応力が緩和され、炭化珪素エピタキシャル成長層20の結晶欠陥が低減される。
<B.実施の形態2>
<B−1.構成>
実施の形態1では、炭化珪素基板11の裏面に、<11−20>方向と<1−100>方向に平行となる溝40を形成した。これに対して、実施の形態2の炭化珪素基板11Aでは、その裏面の中心を基準として同心円状の溝40Aを複数形成する。
図14は、実施の形態2の炭化珪素エピタキシャルウエハ30Aを製造するために使用する炭化珪素基板11Aを下面から見た平面図である。
溝40Aは、応力の開放端となる炭化珪素基板11の端部と同心円状に形成されるため、炭化珪素エピタキシャルウエハ30Aは均一な形状で上凸に変形可能である。したがって、炭化珪素エピタキシャル成長層20と炭化珪素基板のドーピング濃度に起因する応力がより効果的に緩和され、炭化珪素エピタキシャル成長層20の結晶欠陥が低減される。
<B−2.溝>
炭化珪素基板11Aの中心を基準とし、同心円状の溝40Aを複数形成する。溝40Aの幅W、隣接する溝40Aの間隔Lは、実施の形態1の溝40と同様、W/L≧3×10−4を満たせばよい。また、溝40Aの深さDは、実施の形態1の溝40と同様、炭化珪素エピタキシャル成長層の膜厚をtとして、t≦D≦2tを満たせばよい。
その他の内容は、実施の形態1と同様であるので詳細は省略する。
<B−3.効果>
実施の形態2に係る炭化珪素エピタキシャルウエハ30Aは、炭化珪素基板11Aと、炭化珪素基板11Aの第1主面に形成され、炭化珪素基板11Aより低濃度に不純物(例えば窒素)がドーピングされた炭化珪素エピタキシャル成長層20Aと、を備えている。そして、炭化珪素基板11Aの第2主面には、第2主面の中央を中心とする同心円状の溝40Aが形成される。溝40Aが、応力の開放端となる炭化珪素基板11Aの端部と同心円状に形成されるため、炭化珪素エピタキシャルウエハ30Aは均一な形状で上凸に変形可能である。したがって、炭化珪素エピタキシャル成長層20Aと炭化珪素基板11Aのドーピング濃度に起因する応力がより効果的に緩和され、炭化珪素エピタキシャル成長層20Aの結晶欠陥が低減される。
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。すなわち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
5 ゲート絶縁膜、6 ゲート電極、7 ソース電極、8 ドレイン電極、11,11A 炭化珪素基板、12 二酸化珪素膜、14 イオン注入領域、15 ショットキ電極、16 オーミック電極、20,20A 炭化珪素エピタキシャル成長層、30,30A 炭化珪素エピタキシャルウエハ、40,40A 溝、50 レジスト。

Claims (9)

  1. 窒素5×10 18 cm −3 以上5×10 19 cm −3 以下の範囲でドーピングされた炭化珪素基板と、
    前記炭化珪素基板の第1主面に形成され、窒素1×10 14 cm −3 以上1×10 16 cm −3 以下の範囲でドーピングされた炭化珪素エピタキシャル成長層と、を備え、
    前記炭化珪素基板の前記第1主面に対向する第2主面に、複数の溝が形成され、
    前記溝の幅をWとし、隣り合う前記溝の間隔をLとしたとき、W/L≧3×10 −4 となり、
    前記溝の深さをDとし、前記炭化珪素エピタキシャル成長層の厚みをtとしたとき、t≦D≦2tを満たす、
    炭化珪素エピタキシャルウエハ。
  2. 前記溝は直線形状である、
    請求項1に記載の炭化珪素エピタキシャルウエハ。
  3. 前記溝は、複数の前記溝が組み合わさって平面視で正多角形の辺を描くように形成される、
    請求項1又は2に記載の炭化珪素エピタキシャルウエハ。
  4. 前記溝は前記第2主面の中央を中心とする同心円状である、
    請求項1に記載の炭化珪素エピタキシャルウエハ。
  5. 請求項1からのいずれか1項に記載の炭化珪素エピタキシャルウエハ上に形成された、
    炭化珪素半導体装置。
  6. 窒素5×10 18 cm −3 以上5×10 19 cm −3 以下の範囲でドーピングされた炭化珪素基板を準備し、
    前記炭化珪素基板の第1主面に対向する第2主面に複数の溝を形成し、
    前記炭化珪素基板の前記第1主面に、窒素1×10 14 cm −3 以上1×10 16 cm −3 以下の範囲でドーピングされた炭化珪素エピタキシャル成長層を形成する、
    炭化珪素エピタキシャルウエハの製造方法であり、
    前記溝を形成することは、前記溝の幅をWとし、隣り合う前記溝の間隔をLとしたとき、W/L≧3×10 −4 となり、前記溝の深さをDとし、前記炭化珪素エピタキシャル成長層の厚みをtとしたとき、t≦D≦2tを満たすように前記溝を形成することである、
    炭化珪素エピタキシャルウエハの製造方法
  7. 前記溝を形成することは、直線形状の前記溝を形成することである、
    請求項に記載の炭化珪素エピタキシャルウエハの製造方法。
  8. 前記溝を形成することは、複数の前記溝が組み合わさって平面視で正多角形の辺を描くように形成されることである、
    請求項6または7に記載の炭化珪素エピタキシャルウエハの製造方法。
  9. 前記溝を形成することは、前記第2主面の中央を中心とする同心円状の前記溝を形成することである、
    請求項に記載の炭化珪素エピタキシャルウエハの製造方法。
JP2014172272A 2014-08-27 2014-08-27 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法 Active JP6338490B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014172272A JP6338490B2 (ja) 2014-08-27 2014-08-27 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014172272A JP6338490B2 (ja) 2014-08-27 2014-08-27 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法

Publications (2)

Publication Number Publication Date
JP2016044115A JP2016044115A (ja) 2016-04-04
JP6338490B2 true JP6338490B2 (ja) 2018-06-06

Family

ID=55635005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014172272A Active JP6338490B2 (ja) 2014-08-27 2014-08-27 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法

Country Status (1)

Country Link
JP (1) JP6338490B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452629B (zh) * 2017-08-11 2023-06-16 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
WO2019224953A1 (ja) * 2018-05-23 2019-11-28 三菱電機株式会社 SiCエピタキシャル基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795145B2 (ja) * 1996-09-04 2006-07-12 松下電器産業株式会社 炭化珪素の成長法
JP2001335934A (ja) * 2000-05-25 2001-12-07 Japan Atom Energy Res Inst 立方晶炭化珪素単結晶薄膜におけるスリップの低減方法
JP4924200B2 (ja) * 2007-05-22 2012-04-25 トヨタ自動車株式会社 SiC単結晶の製造装置および製造方法
JP5564799B2 (ja) * 2009-01-28 2014-08-06 住友電気工業株式会社 窒化ガリウム系半導体電子デバイスを作製する方法
JP5637086B2 (ja) * 2011-07-07 2014-12-10 三菱電機株式会社 エピタキシャルウエハ及び半導体素子
JP5545310B2 (ja) * 2012-03-08 2014-07-09 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置
JP6197461B2 (ja) * 2013-08-06 2017-09-20 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016044115A (ja) 2016-04-04

Similar Documents

Publication Publication Date Title
CN108292686B (zh) 碳化硅外延基板及碳化硅半导体装置
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
CN108807154B (zh) 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法
JP6791274B2 (ja) 炭化ケイ素積層基板およびその製造方法
JP6543814B2 (ja) 半導体装置及びその製造方法
US11031483B2 (en) Forming semiconductor devices in silicon carbide
JP6271309B2 (ja) 半導体基板の製造方法、半導体基板および半導体装置
JP2016063190A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
JP6239097B2 (ja) SiCエピタキシャルウエハ
US20150354090A1 (en) Sic epitaxial wafer production method
JP2016066669A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2015032789A (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2014192163A (ja) SiCエピタキシャルウエハの製造方法
JP5545310B2 (ja) 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置
JP6482732B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2015044727A (ja) SiCエピタキシャルウエハの製造方法
JP6338490B2 (ja) 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法
JP7089329B2 (ja) 半導体装置とその製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP6101565B2 (ja) 窒化物半導体エピタキシャルウェハ
JP2017084852A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5540296B2 (ja) ダイヤモンド電子素子及びその製造方法
JP2019012801A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180508

R150 Certificate of patent or registration of utility model

Ref document number: 6338490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250