JP2004363326A - 炭化珪素半導体素子の製造方法 - Google Patents

Abstract

【課題】逆方向バイアス時に漏れ電流が増加するのを抑制すること。
【解決手段】４Ｈ−ＳｉＣよりなるｎ型基板１およびその表面に成長させたｎ型エピタキシャル層２よりなるウェハ３に、マスク４を介して、Ａｌ^＋イオン５を注入し、イオン注入層６を形成する。このウェハ３を、１気圧のＡｒ雰囲気中で１７００℃、３０分間熱処理して、注入されたＡｌ原子を活性化させる。つづいて、１８００℃で、水素流量が毎分１０リットルで、圧力が３ｋＰａの雰囲気中で２分間のエッチングをおこない、ウェハ３の表面の膜質低下層７を除去する。最後に、基板裏面にオーミック電極８を形成し、基板表面にショットキー電極９を形成する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体素子の製造方法に関し、特にショットキーバリアダイオードを構成する炭化珪素半導体素子の製造方法に関する。
【０００２】
【従来の技術】
炭化珪素（以下、ＳｉＣとする）は、シリコンと比較して、バンドギャップが大きい、飽和ドリフト速度が大きい、熱伝導度が高い、絶縁破壊電界強度が１桁程度大きいなどの優れた物性値を有している。そのため、ＳｉＣは、シリコンの限界を超える特性をもつパワーデバイスや高周波デバイス用の材料として期待されている。
【０００３】
図３は、従来のＳｉＣショットキーバリアダイオード（以下、ＳｉＣ−ＳＢＤとする）の製造プロセスを示す図である。図３に示すように、＜１１−２０＞方向に８゜程度傾けた四周期六方晶（４Ｈ）の炭化珪素単結晶（以下、４Ｈ−ＳｉＣとする）よりなるｎ型基板１の表面上に、低濃度のｎ型エピタキシャル層２を成長させたウェハ３を用いる。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する。
【０００４】
ついで、マスク４を用いてウェハ３の表面にＡｌ^＋イオン５を注入し、ｎ型エピタキシャル層２にイオン注入層６を形成する。ここまでの状態が図３（ａ）に示されている。マスク４を除去した後、１７００℃の高温で活性化熱処理をおこない、注入されたＡｌ原子を活性化させる。これによって、耐圧を得るためのガードリング構造ができあがる。
【０００５】
この活性化熱処理をおこなうと、図３（ｂ）に示すように、ウェハ３の表面には、おおよそ１００μｍの厚さの膜質低下層７が生じる。最後に、基板裏面にオーミック電極８を形成し、基板表面にショットキー電極９を形成することによって、図３（ｃ）に示すように、ＳｉＣ−ＳＢＤが完成する。
【０００６】
上述したＳｉＣ−ＳＢＤの製造方法に関連して、つぎのような技術が公知である。たとえば、化学気相成長（ＣＶＤ）法によりＳｉＣ膜を成膜すると、そのＳｉＣ膜の表面に、結晶性が悪く欠陥を含んだ余分な層ができるので、成膜直後にその結晶性の悪い層を除去することにより、結晶欠陥の少ないＳｉＣ膜を得る方法が公知である（たとえば、特許文献１参照。）。
【０００７】
また、ＳｉＣに不純物イオンを注入した後、水素含有雰囲気で予備熱処理をおこなってから、高温アニールをおこなうことによって、高温アニール後のＳｉＣ表面の面荒れを改善する方法が公知である（たとえば、特許文献２参照。）。特許文献２では、この改善効果が得られるメカニズムについて明確に言及していないが、結晶成長直後の結晶表面に存在する不完全層が予備熱処理によって除去されることが影響していると示唆している。
【０００８】
ところで、ＳｉＣ−ＳＢＤの製造方法において、不純物を活性化するための熱処理をおこなうことによって、逆方向バイアス時の漏れ電流が増加するという問題点が報告されている（たとえば、非特許文献１参照。）。これは、ＳｉＣ中における不純物の拡散係数が小さいため、活性化熱処理温度が１７００℃の高温になることが原因である。
【０００９】
ＳｉＣを１７００℃程度まで加熱すると、ＳｉＣの表面からＳｉ原子が脱離することによる表面付近の膜質の低下や、ステップバンチングと呼ばれる表面モフォロジーの低下が見られ、これがＳＢＤの特性に大きな影響を与えることになる。従来は、このような原因により膜質が低下した層、すなわち膜質低下層７の上に直接ショットキー電極９を作製しているため、表面欠陥部などから局所的に大きな漏れ電流が発生してしまい、素子の特性低下を招いている。
【００１０】
そこで、活性化熱処理後に、水素と酸素との混合ガスのプラズマや、フッ素原子を含むガスのプラズマでＳｉＣの表面をエッチングしたり、溶融アルカリ等の高温溶融塩中で表面をエッチングすることにより、膜質低下層を除去する方法が公知である（たとえば、特許文献３参照。）。あるいは、高温と低温の２枚のＳｉＣチップを重ねて熱処理をおこない、高温側チップ表面から蒸発した成分が低温側チップ表面に堆積することによって、高温側チップの表面に膜質低下層が形成されるのを抑制する方法が提案されている（たとえば、非特許文献２参照。）。
【００１１】
【特許文献１】
特開２０００−１５０３９３号公報
【特許文献２】
特許第３３４４５６２号公報
【特許文献３】
特開２００１−３５８３８号公報
【非特許文献１】
Ｔ．Ｔｓｕｊｉら、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、Ｖｏｌ．３８９−３９３（２００２）、ｐ．１１４１
【非特許文献２】
Ｓ．Ｉｚｕｍｉら、Ｅｕｒｏｐｅａｎ Ｃｏｎｆｅｒｅｎｃｅ ｏｎＳｉｌｉｃｏｎ Ｃａｒｂｉｄｅ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ、２００２、ＭｏＰ２−１０
【００１２】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された方法では、高温アニール中にＳｉＣ表面からＳｉ原子が脱離したり、不純物が混入することによって発生した膜質低下層を除去することはできない。上記特許文献２に開示された方法でも同様であり、膜質低下層を除去することはできない。したがって、これらの方法では、ＳｉＣ−ＳＢＤの逆方向バイアス時に漏れ電流が増加するのを抑制することはできない。
【００１３】
また、上記特許文献３に開示されたプラズマによるエッチングでは、ラジカルによりウェハ表面が損傷されることが考えられる。溶融アルカリによるエッチングでは、欠陥や転位が存在する箇所のエッチング速度が清浄な表面に比べて大きいため、エッチング後に窪みが生じるという問題点がある。したがって、これらの方法によっても、ＳｉＣ−ＳＢＤの逆方向バイアス時に漏れ電流が増加するのを抑制することは困難である。
【００１４】
本発明は、上記問題点に鑑みてなされたものであって、ＳｉＣ−ＳＢＤの逆方向バイアス時に漏れ電流が増加するのを抑制することができる炭化珪素半導体素子の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる炭化珪素半導体素子の製造方法は、炭化珪素半導体基板の表面層に不純物イオンを注入する工程と、熱処理をおこなって、炭化珪素半導体基板に注入された不純物を活性化させる工程と、水素を含む雰囲気中で基板表面をエッチングして、前記熱処理時に基板表面に生じた膜質低下層を除去する工程と、前記膜質低下層が除去された表面に電極を形成する工程と、を含むことを特徴とする。
【００１６】
この発明によれば、活性化熱処理後に、水素を含む雰囲気中で基板表面をエッチングすることによって、活性化熱処理時に基板表面に生じた膜質低下層を除去することができる。
【００１７】
また、上記目的を達成するため、本発明にかかる炭化珪素半導体素子の製造方法は、炭化珪素半導体基板の表面層に不純物イオンを注入する工程と、熱処理をおこなって、炭化珪素半導体基板に注入された不純物を活性化させる工程と、基板表面を研磨して、前記熱処理時に基板表面に生じた膜質低下層を除去する工程と、前記膜質低下層が除去された表面に電極を形成する工程と、を含むことを特徴とする。
【００１８】
この発明によれば、活性化熱処理後に、基板表面を研磨することによって、活性化熱処理時に基板表面に生じた膜質低下層を短時間で除去することができる。また、研磨中に表面を観察することによって、削り過ぎてしまうのを防ぐことができる。
【００１９】
上記発明において、前記不純物イオンを、所望の深さよりも、前記膜質低下層の除去工程により除去される厚さ分だけ深く注入する構成としてもよい。このようにすれば、活性化熱処理後に基板表面の膜質低下層を除去しても、不純物イオンの注入深さが所望の深さになるので、設計どおりのプロファイルを得ることができる。
【００２０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１にかかる製造方法を適用してＳｉＣ−ＳＢＤを製造するプロセスを示す図である。図１に示すように、＜１１−２０＞方向に８゜程度傾けた４Ｈ−ＳｉＣよりなるｎ型基板１（窒素濃度：１×１０^１９ｃｍ^３程度）の表面上に、１×１０^１５〜１０^１６ｃｍ^３程度の低濃度のｎ型エピタキシャル層２を成長させたウェハ３を用意し、そのウェハ３を犠牲酸化する。
【００２１】
ついで、耐圧を得るためのガードリング構造を作製するために、ｎ型エピタキシャル層２の表面上に所望のパターンのマスク４を形成する。そして、そのマスク４の上からＡｌ^＋イオン５を注入し、ｎ型エピタキシャル層２にイオン注入層６を形成する。ここまでの状態が図１（ａ）に示されている。マスク４および犠牲酸化膜を除去した後、注入されたＡｌ原子を活性化させるために、１気圧のＡｒ雰囲気中でウェハ３の熱処理をおこなう。このときの熱処理温度は１７００℃であり、熱処理時間は３０分間である。
【００２２】
熱処理後のウェハ３の表面には、図１（ｂ）に示すように、おおよそ１００ｎｍの厚さの膜質低下層７が生じてしまう。そこで、熱処理につづいて、水素を含む雰囲気中でウェハ３のエッチングをおこない、膜質低下層７を除去する。エッチング条件については、特に限定しないが、たとえば水素流量は毎分１０リットルであり、圧力は４ｋＰａである。また、ウェハ３の保持温度は１６００℃であり、処理時間は２分間である。膜質低下層７が除去された状態が、図１（ｃ）に示されている。
【００２３】
最後に、基板裏面にオーミック電極８を形成し、基板表面にショットキー電極９を形成する。それによって、図１（ｄ）に示すように、ショットキー電極９の下に膜質低下層７が存在しないＳｉＣ−ＳＢＤが完成する。したがって、実施の形態１によれば、逆方向バイアス時の漏れ電流が少ないＳｉＣ−ＳＢＤが得られる。
【００２４】
実施の形態２．
実施の形態２にかかる製造方法は、水素を含む雰囲気中でのエッチング処理に代わり、ＳｉＣ表面を機械的に研磨することにより、膜質低下層７を除去するものである。研磨剤として、たとえば粒径０．０２〜０．０５μｍのコロイダルシリカを用いる。研磨量は、たとえば約０．１μｍである。その他のプロセスおよび条件等は、実施の形態１と同じである。
【００２５】
実験をおこなったところ、活性化熱処理が終了した直後のＳｉＣの表面平均粗さ（Ｒａ）が約１６．５ｎｍであったのに対して、研磨後のＲａは約２．１ｎｍであり、研磨により表面モフォロジーが大幅に改善されたことが確認された。実施の形態２によれば、実施の形態１と同様に、ショットキー電極９の下に膜質低下層７が存在しないので、逆方向バイアス時の漏れ電流が少ないＳｉＣ−ＳＢＤが得られる。
【００２６】
また、実施の形態２によれば、研磨処理の準備から加工終了までに要する時間が１時間程度であるので、反応炉内の真空引き、および加熱や冷却の過程に数時間程度かかるプラズマエッチングや水素雰囲気中でのエッチングに比べて、スループットが向上する。さらに、研磨の途中で表面を観察することができるので、削りすぎを防ぐことができる。
【００２７】
実施の形態３．
図２は、本発明の実施の形態３にかかる製造方法を適用してＳｉＣ−ＳＢＤを製造するプロセスを示す図である。実施の形態３にかかる製造方法は、実施の形態１または実施の形態２において、図２（ａ）に示すように、活性化熱処理後に水素雰囲気中でのエッチングまたは機械的な研磨によりＳｉＣの表面を削る厚さ分だけ深い位置に、イオン注入層６を形成しておくものである。
【００２８】
つまり、水素雰囲気中でのエッチングや機械的な研磨によりＳｉＣ表面を削る際に、イオン注入層６も削られてしまうため、不純物の実質的な注入深さが所望の深さよりも浅くなってしまう。それによって、イオン注入層６の注入深さが耐圧に及ぼす影響が大きい場合には、理想の耐圧が得られなくなるおそれがある。そこで、耐圧を確保するため、あらかじめイオン注入層６を深い位置に形成しておけば、図２（ｃ）に示すように、膜質低下層７を除去した後のイオン注入層６の深さが所望の深さとなる。その他のプロセスおよび条件等は、実施の形態１または実施の形態２と同じである。
【００２９】
検証のため、実験をおこなった。まず、ＳｉＣ表面にＡｌ^＋イオンを、比較例１として１８０ｋｅＶ／２．７×１０^１３ｃｍ^−２、比較例２として１００ｋｅＶ／１．４×１０^１３ｃｍ^−２、比較例３として５０ｋｅＶ／９×１０^１２ｃｍ^−２（ドーズ量／注入エネルギー）の条件でそれぞれ注入した。比較例１〜３のいずれにおいても、深さが０．５μｍであり、ピーク濃度が２．５×１０^１８ｃｍ^−３であり、ピーク深さが約０．２μｍであるボックスプロファイルが得られた。
【００３０】
得られた比較例１〜３の各ウェハをＡｒ雰囲気中で１７００℃、３０分間のアニールをおこなった。アニール後のＳｉＣ表面をＡＦＭで測定した結果、表面の凹凸の最大高さは約７０ｎｍであった。つづいて、１６００℃で、水素流量が毎分１０リットルで、圧力が４ｋＰａの雰囲気中で、各ウェハを２分間エッチングしたところ、表面の凹凸の最大高さは約３ｎｍまで減少した。しかし、Ａｌのピーク濃度の深さは、約０．１μｍとなった。
【００３１】
それに対して、ＳｉＣ表面にＡｌ^＋イオンを、実施例１として２７０ｋｅＶ／４．０×１０^１３ｃｍ^−２、実施例２として１８０ｋｅＶ／２．１×１０^１３ｃｍ^−２、実施例３として９０ｋｅＶ／１．４×１０^１３ｃｍ^−２（ドーズ量／注入エネルギー）の条件でそれぞれ注入した。実施例１〜３のいずれにおいても、ピーク濃度の深さは約０．３μｍとなり、上記比較例１〜３よりも約０．１μｍ深かった。
【００３２】
得られた実施例１〜３の各ウェハをＡｒ雰囲気中で１７００℃、３０分間のアニールをおこなった。つづいて、１６００℃で、水素流量が毎分１０リットルで、圧力が４ｋＰａの雰囲気中で、各ウェハを２分間エッチングし、表面から約０．１μｍを削った。それによって、ピーク濃度の深さは約０．２μｍとなり、ほぼ設計どおりのプロファイルを得ることができた。
【００３３】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、水素を含む雰囲気中でのエッチング処理の処理条件、研磨処理に用いる研磨剤や研磨量、イオン注入処理の処理条件や注入されるイオン種、基板１の傾き、および不純物濃度などは、一例であり、本発明はこれらに限定されるものではない。また、本発明は、ＳｉＣ−ＳＢＤに限らず、絶縁ゲート構造を有する炭化珪素半導体素子などにも適用可能である。
【００３４】
【発明の効果】
本発明によれば、活性化熱処理時に基板表面に生じた膜質低下層を電極作製前に除去するので、ショットキー電極の下に膜質の悪い層が存在しなくなる。したがって、逆方向バイアス時の漏れ電流が少ない炭化珪素半導体素子を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる製造プロセスを示す図である。
【図２】本発明の実施の形態３にかかる製造プロセスを示す図である。
【図３】従来の製造プロセスを示す図である。
【符号の説明】
３ 炭化珪素半導体基板（ウェハ）
５ 不純物イオン（Ａｌ^＋イオン）
７ 膜質低下層
９ 電極

Claims (3)

1. 炭化珪素半導体基板の表面層に不純物イオンを注入する工程と、
   熱処理をおこなって、炭化珪素半導体基板に注入された不純物を活性化させる工程と、
   水素を含む雰囲気中で基板表面をエッチングして、前記熱処理時に基板表面に生じた膜質低下層を除去する工程と、
   前記膜質低下層が除去された表面に電極を形成する工程と、
   を含むことを特徴とする炭化珪素半導体素子の製造方法。
2. 炭化珪素半導体基板の表面層に不純物イオンを注入する工程と、
   熱処理をおこなって、炭化珪素半導体基板に注入された不純物を活性化させる工程と、
   基板表面を研磨して、前記熱処理時に基板表面に生じた膜質低下層を除去する工程と、
   前記膜質低下層が除去された表面に電極を形成する工程と、
   を含むことを特徴とする炭化珪素半導体素子の製造方法。
3. 前記不純物イオンを、所望の深さよりも、前記膜質低下層の除去工程により除去される厚さ分だけ深く注入することを特徴とする請求項１または２に記載の炭化珪素半導体素子の製造方法。

Images