WO2010073469A1 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2010073469A1
WO2010073469A1 PCT/JP2009/005966 JP2009005966W WO2010073469A1 WO 2010073469 A1 WO2010073469 A1 WO 2010073469A1 JP 2009005966 W JP2009005966 W JP 2009005966W WO 2010073469 A1 WO2010073469 A1 WO 2010073469A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
heat treatment
carbon film
semiconductor device
carbide semiconductor
Prior art date
Application number
PCT/JP2009/005966
Other languages
English (en)
French (fr)
Inventor
鈴木賢二
Original Assignee
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工株式会社 filed Critical 昭和電工株式会社
Priority to US13/141,275 priority Critical patent/US8470699B2/en
Priority to EP09834285.0A priority patent/EP2383772B1/en
Publication of WO2010073469A1 publication Critical patent/WO2010073469A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide semiconductor device.
  • This application claims priority based on Japanese Patent Application No. 2008-333658 filed in Japan on December 26, 2008, the contents of which are incorporated herein by reference.
  • Silicon carbide semiconductors have superior characteristics such as higher breakdown voltage, wider energy band gap, and higher thermal conductivity than silicon semiconductors, so light emitting elements, high power power devices, high temperature resistant elements, radiation resistant elements Applications to devices, high frequency devices, etc. are expected.
  • an epitaxial growth layer is formed as an active region of the semiconductor element on a silicon carbide substrate (SiC substrate), and the epitaxial growth layer is selected. It is necessary to control the conductivity type and carrier concentration in the region. Therefore, it is possible to form various p-type or n-type impurity doped regions by partially injecting impurity dopant atoms into the epitaxial growth layer, which is an active region, and to configure semiconductor elements such as transistors and diodes. Become.
  • Patent Documents 1 to 5 a high-temperature annealing method that can suppress surface roughness of the silicon carbide substrate. Specifically, in the method for manufacturing a silicon carbide semiconductor measure described in Patent Document 1, a diamond-like carbon (DLC) film or an organic film is deposited as a protective film on an epitaxial layer serving as an active region, and activation annealing is performed. Discloses a high-temperature annealing method that suppresses surface roughness of the SiC substrate.
  • DLC diamond-like carbon
  • the method for manufacturing a silicon carbide semiconductor device described in Patent Document 2 does not include the protective film as described above, and a high temperature annealing process that prevents the occurrence of surface roughness by performing a preliminary heat treatment before the high temperature annealing process.
  • a method is disclosed.
  • a carbon protective layer 5 is formed on the surface of the silicon carbide substrate by heating the silicon carbide substrate without depositing a new protective film on the surface of the substrate.
  • a high-temperature annealing method that prevents the occurrence of surface roughness by activation annealing is disclosed.
  • a film obtained by carbonizing a resist layer formed on an active region is used as a protective film, and activation annealing is performed to prevent the occurrence of surface roughness.
  • An annealing method is disclosed.
  • a carbon film is formed by sputtering on the active region and used as a protective film.
  • the high temperature annealing processing method which prevents generation
  • a carbon film is formed as a protective film on the surface of the silicon carbide substrate in order to prevent the surface roughness of the silicon carbide substrate. By doing so, surface roughness and bunching of the silicon carbide substrate are suppressed.
  • the high temperature annealing methods disclosed in Patent Documents 1 to 5 have a problem that the surface roughness of the silicon carbide substrate and the occurrence of bunching are not sufficiently suppressed.
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide a method for manufacturing a silicon carbide semiconductor device in which a smooth surface of silicon carbide is obtained while maintaining a high impurity activation rate.
  • the inventor of the present application has studied a mechanism when a protective film is provided on the silicon carbide surface and is subjected to a high temperature annealing treatment, and the adhesion / denseness between the silicon carbide surface and the protective film formed thereon is not sufficient. It was clarified that the effect of suppressing surface roughness was reduced.
  • the inventor of the present application examined a method for suppressing surface roughness of the silicon carbide substrate, adopted a carbon film (including a DLC film) formed by a sputtering method or a CVD method as a protective layer, By adopting a two-step heat treatment in which preheating (first step) and activation annealing (second step) are performed successively as high-temperature annealing treatment, a smooth silicon carbide surface while maintaining a high impurity activation rate The present invention has been completed.
  • the present invention relates to the following.
  • (1) A method for manufacturing a silicon carbide semiconductor device in which an impurity region is formed in a surface layer of a silicon carbide substrate, the step of implanting impurities into the surface layer of the silicon carbide substrate, and a carbon film on the surface of the silicon carbide substrate. And a step of preheating the silicon carbide substrate using the carbon film as a protective film, and a step of activating heat treatment of the silicon carbide substrate using the carbon film as a protective film.
  • the silicon carbide semiconductor device according to (1) wherein the carbon film is a carbon film formed by sputtering, a carbon film formed by CVD, or a DLC (diamond-like carbon) film. Manufacturing method.
  • the preliminary heating and the activation heat treatment are continuously performed using the same heating furnace, and the preliminary heating and the activation heat treatment are performed as a continuous two-step heat treatment (1) ) Or a method for manufacturing a silicon carbide semiconductor device according to (2).
  • the two-step heat treatment includes a temperature raising step in which the temperature is raised to a heat treatment temperature of the activation heat treatment after completion of the preheating heat treatment. Production method.
  • the preheating is performed at a heating temperature of 800 to 1200 ° C. and a heating time of 10 to 60 minutes
  • the activation heat treatment is performed at a heating temperature of 1600 to 2000 ° C. and a heating time of 1 to 5 minutes.
  • the method for manufacturing a silicon carbide semiconductor device according to any one of the above items (1) to (4) characterized in that: (6) The silicon carbide semiconductor device according to any one of (1) to (5), wherein the preheating and the activation heat treatment are performed in an atmosphere of 1 ⁇ 10 ⁇ 2 Pa or less. Production method.
  • the method includes a step of preheating the silicon carbide substrate and a step of activating heat treatment using the carbon film as a protective layer. That is, when the impurities are activated, a two-step heat treatment is performed in which preliminary heating is performed as the first step and then activation heat treatment is performed as the second step. As described above, by preheating the silicon carbide substrate before the activation heat treatment, the carbon film used as the protective film can be densified to form a film with high adhesion.
  • FIG. 1A is a process sectional view showing the method for manufacturing the silicon carbide semiconductor device of this embodiment.
  • FIG. 1B is a process sectional view showing the method for manufacturing the silicon carbide semiconductor device of this embodiment.
  • FIG. 1C is a process cross-sectional view illustrating the method for manufacturing the silicon carbide semiconductor device of this embodiment.
  • FIG. 1D is a process cross-sectional view illustrating the method for manufacturing the silicon carbide semiconductor device of this embodiment.
  • FIG. 2 is a diagram showing a profile of a two-step heat treatment in which the preheating heat treatment and the activation heat treatment of the present embodiment are continuous.
  • FIG. 1A is a process sectional view showing the method for manufacturing the silicon carbide semiconductor device of this embodiment.
  • FIG. 1B is a process sectional view showing the method for manufacturing the silicon carbide semiconductor device of this embodiment.
  • FIG. 1C is a process cross-sectional view illustrating the method for manufacturing the silicon carbide semiconductor device of this embodiment.
  • FIG. 1D is a
  • FIG. 3 is a diagram showing a profile of a two-step heat treatment in which the preheating heat treatment and the activation heat treatment are continuous in the embodiment of the present invention.
  • FIG. 4A is a diagram showing a surface morphology by observation with an atomic force microscope (AFM), and is a diagram showing an observation result of Comparative Example 1.
  • FIG. 4B is a diagram showing the surface morphology by observation with an atomic force microscope (AFM), and shows the observation result of Example 1.
  • FIG. 5A is a diagram showing a surface morphology by observation with an atomic force microscope (AFM), and is a diagram showing an observation result of Comparative Example 2.
  • FIG. 5B is a diagram showing a surface morphology by atomic force microscope (AFM) observation, and shows the observation result of Example 2.
  • FIG. 6 is a diagram illustrating a comparison result between the surface roughness of the example and the surface roughness of the comparative example.
  • the method for manufacturing a silicon carbide semiconductor device of this embodiment includes a step of implanting impurities into the surface layer of the silicon carbide substrate (impurity implantation step), and a step of forming a carbon film on the surface of the silicon carbide substrate (protective film forming step). ), A step of preheating the silicon carbide substrate using the carbon film as a protective film (preheating step), a step of activating heat treatment of the silicon carbide substrate using the carbon film as a protective film (activation heat treatment step), and And a step of removing (protective film removing step). Thereby, an impurity region is formed in the surface layer of the silicon carbide substrate.
  • impurity implantation process First, in the impurity implantation step, impurities are implanted into the surface layer of the silicon carbide substrate. Specifically, first, as shown in FIG. 1A, an epitaxial substrate 1 in which an n-type epitaxial layer 3 is grown on an n + -type silicon carbide substrate 2 is used as a silicon carbide substrate.
  • the epitaxial substrate 1 is preferably a smooth surface with a small surface roughness, for example, Ra ⁇ 1 nm or less.
  • an impurity implantation mask 4 is formed on the surface of the epitaxial layer 3.
  • the mask 4 covers a part of the surface of the epitaxial layer 3, and an opening is provided in a region where a p-type region (impurity region) is to be formed by impurity implantation.
  • impurities for forming a p-type region for example, aluminum (Al) ions 5 are implanted in multiple stages using six types of acceleration voltages in the surface layer of the epitaxial layer 3 exposed from the opening.
  • an impurity implantation layer 6 is formed as shown in FIG. 1A.
  • a carbon film is formed on the surface of the epitaxial substrate (silicon carbide substrate) 1 in the protective film forming step. Specifically, first, the mask 4 used for impurity implantation is removed. Subsequently, a carbon film 7 is formed on the epitaxial layer 3 and the impurity implantation layer 6.
  • the carbon film 7 is formed by sputtering.
  • the carbon film 7 is formed by sputtering, for example, by attaching the epitaxial substrate 1 in a chamber of a sputter deposition apparatus, evacuating, introducing Ar gas, heating to 100 ° C., and applying a DC to the target of the carbon plate.
  • Sputter deposition is performed by applying a bias and high frequency power of 1.25 kW.
  • the film thickness of the carbon film 7 is preferably 20 to 500 nm, more preferably 50 to 200 nm, and particularly preferably 70 to 150 nm. If the film thickness of the carbon film 7 is less than 20 nm, the function as a protective film becomes insufficient in the activation heat treatment step described later, which is not preferable. Further, if the film thickness of the carbon film 7 exceeds 500 nm, the substrate is warped or cracked, which is not preferable. Furthermore, it is not preferable because it is difficult to remove the carbon film 7 in the protective film removing step described later.
  • the film thickness of the carbon film 7 is in the above range, the sublimation of the Si element from the surface of the epitaxial substrate 1 can be suppressed without causing warpage or cracking in the substrate during the activation heat treatment, It is preferable because removal is easy in the protective film removal step.
  • the carbon film 7 is not particularly limited to a carbon film formed by sputtering, and may be a carbon film or DLC (diamond-like carbon) film formed by CVD, for example.
  • the carbon film 7 formed by the above is particularly preferable because it is excellent in denseness.
  • the carbon film 7 is formed as shown in FIG. 1B.
  • the epitaxial substrate 1 is preheated using the carbon film 7 as a protective film.
  • the activation heat treatment of the next step is performed without preheating, it is considered that the surface of the epitaxial substrate 1 and the carbon film 7 are not sufficiently adhered. For this reason, a gap is generated between the surface of the epitaxial substrate 1 and the carbon film 7. Since Si atoms escape from the gap, the surface of the epitaxial substrate 1 after the activation heat treatment is roughened. Thus, if the formed carbon film 7 is used for the activation process without being processed, the function as a protective film cannot be sufficiently achieved.
  • the inventor of the present application has found that the denseness of the carbon film 7 can be improved by performing preheating before the activation heat treatment. That is, it is presumed that the carbon film 7 becomes dense by preheating the formed carbon film 7 and the adhesion between the surface of the epitaxial substrate 1 and the carbon film 7 is increased. Thus, it is considered that Si atoms can be prevented from escaping from the gap between the substrate and the carbon film during the activation heat treatment, and the surface roughness of the epitaxial substrate 1 after the activation heat treatment can be suppressed.
  • the preheating is performed by electron beam heating in an atmosphere reduced to 1 ⁇ 10 ⁇ 2 Pa or less using a reduced pressure heating furnace.
  • the heating temperature is preferably in the range of 800 to 1200 ° C, more preferably in the range of 900 to 1100 ° C, and most preferably in the range of 950 to 1050 ° C.
  • a heating temperature of less than 800 ° C. is not preferable because the carbon film 7 is insufficiently densified and the adhesion between the surface of the epitaxial substrate 1 and the carbon film 7 becomes insufficient. Further, if it exceeds 1100 ° C., it is not preferable because Si atoms may escape before the adhesion between the surface of the epitaxial substrate 1 and the carbon film 7 is stabilized.
  • the heating time is preferably 10 to 60 minutes, more preferably 30 to 60 minutes, and particularly preferably 30 to 45 minutes.
  • a heating time of less than 10 minutes is not preferable because the denseness and adhesion of the carbon film 7 are not stabilized.
  • the heating time exceeds 60 minutes, the process time becomes longer and the production cost increases, which is not preferable.
  • the epitaxial substrate 1 is heat-treated for activation using the carbon film 7 ′ as a protective film.
  • the activation heat treatment is performed by electron beam heating in an atmosphere reduced to 1 ⁇ 10 ⁇ 2 Pa or lower using a reduced pressure heating furnace.
  • the heating temperature is preferably in the range of 1600 to 2000 ° C, more preferably in the range of 1700 to 1900 ° C, and most preferably in the range of 1700 to 1850 ° C. When the heating temperature is less than 1600 ° C., the activation of the implanted impurities becomes insufficient, which is not preferable.
  • the surface of the epitaxial substrate 1 may be carbonized and roughened even if there is a protective film.
  • the heat treatment is performed at a higher heating temperature than in the preheating step.
  • the heating time is preferably 1 to 5 minutes, more preferably 1 to 3 minutes, and particularly preferably 1 to 2 minutes.
  • a heating time of less than 1 minute is not preferable because the activation of impurities becomes insufficient.
  • the heating time exceeds 5 minutes, the surface of the epitaxial substrate 1 may be carbonized and roughened even if there is a protective film, which is not preferable.
  • the preheating (first step) and the activation heat treatment (second step) are continuously performed using the same heating furnace. That is, using the same heating furnace, as shown in FIG. 2, a two-step heat treatment (hereinafter referred to as two-step annealing) having a two-step heat treatment profile in which a preheating heat treatment and an activation heat treatment are continuous is preferable. .
  • two-step annealing By performing the two-step annealing, a carbon film 7 ′ in which the adhesion / denseness between the surface of the epitaxial substrate 1 and the sputtered carbon film 7 in the first step is stabilized is obtained.
  • the impurity implantation layer 6 can be activated by using it as a protective film in two steps.
  • the heat treatment is performed continuously using the same heating furnace, so that the heat treatment can be efficiently performed in a clean environment.
  • the temperature in the furnace is once lowered after the preheating heat treatment, and then the temperature is increased to the heating temperature before the activation heat treatment.
  • impurity regions 8 are formed as shown in FIG. 1C.
  • the carbon film 7 ′ used as the protective film is removed.
  • the carbon film 7 ′ is removed by ashing the carbon film by thermal oxidation in an oxygen atmosphere.
  • the substrate is placed in a thermal oxidation furnace, and the epitaxial layer 3 and the impurity-implanted layer 6 are used, for example, by supplying oxygen at a flow rate of 3.5 L / min and heating at 1125 ° C. for 90 minutes.
  • the carbon film 7 'on the top can be removed.
  • the activation rate of aluminum is about 80%, and sufficient activation is performed.
  • silicon carbide semiconductor substrate (wafer) 10 having impurity region 8 having a high activation rate as shown in FIG. 1D and a smooth surface can be manufactured.
  • a silicon carbide semiconductor device can be manufactured, for example, by forming a Schottky diode on silicon carbide semiconductor substrate 10 including such a surface.
  • the epitaxial substrate 1 is preheated before the activation heat treatment, whereby the carbon film 7 formed by sputtering is densified to be epitaxial. Adhesion with the substrate 1 can be enhanced. Then, by performing an activation heat treatment using the carbon film 7 ′ having high adhesion after the preheating as a protective film, the vaporization of Si atoms from the surface of the epitaxial substrate 1 can be effectively suppressed, and the surface of the substrate can be roughened. Bunching can be suppressed. Therefore, silicon carbide semiconductor substrate 10 capable of obtaining a smooth surface while maintaining a high impurity activation rate can be manufactured.
  • the preheating step and the activation heat treatment step are performed using a reduced pressure heating furnace, but a heating furnace in an inert gas atmosphere such as argon (Ar) may be used.
  • a heating furnace in an inert gas atmosphere such as argon (Ar)
  • the electron beam heating method is used.
  • the present invention is not limited to this, and a lamp heating method or a high frequency method may be used.
  • the carbon film 7 ′ is removed using thermal oxidation, but the carbon film 7 ′ can also be removed by plasma treatment using oxygen or ozone treatment.
  • Example 1 Al ions are implanted into an epitaxial substrate obtained by growing an epitaxial layer on an n-type SiC substrate.
  • Al ion implantation conditions a six-stage implantation method (acceleration voltages of 240 kV, 150 kV, 95 kV, 55 kV, 27 kV, and 10 kV in total 6 stages) was used.
  • the Al concentration after the implantation was 2 ⁇ 10 19 cm ⁇ 3 .
  • a carbon film was formed by sputtering. As a sputtering condition, a DC bias of 1.25 kW was used.
  • the carbon film thickness was 100 nm.
  • FIG. 3 is a heat treatment profile of preheating (first step) and activation annealing (second step) of this example.
  • first step preheating is performed under conditions of a temperature of 950 ° C. and a holding time of 60 minutes to stabilize the adhesion / denseness between the silicon carbide substrate surface and the sputtered carbon film. I let you.
  • second step an impurity activation heat treatment was performed under conditions of a temperature of 1830 ° C. and a holding time of 1 minute.
  • the carbon film was incinerated and removed by thermal oxidation (1125 ° C., 90 minutes) in an oxygen atmosphere to manufacture the silicon carbide semiconductor device of Example 1.
  • the activation rate of aluminum of the silicon carbide semiconductor device of Example 1 was about 80%.
  • Al ion implantation conditions are 6-stage implantation method (acceleration voltage 240 kV, 150 kV, 95 kV, 55 kV, 27 kV, 10 kV total 6 stages (however, the dose is different from the case of 2 ⁇ 10 19 cm ⁇ 3 )).
  • a silicon carbide semiconductor device of Example 2 was manufactured by performing the same reaction as in Example 1 except that the Al concentration was changed to 2 ⁇ 10 20 cm ⁇ 3 later.
  • the activation rate of aluminum of the silicon carbide semiconductor device of Example 2 was about 80%.
  • Comparative Example 1 A silicon carbide semiconductor device of Comparative Example 1 was manufactured by carrying out the reaction in the same manner as in Example 1 except that the activation heat treatment was performed by a conventional one-step heat treatment without preheating prior to the activation heat treatment.
  • the activation rate of aluminum of the silicon carbide semiconductor device of Comparative Example 1 was about 80%.
  • Comparative Example 2 A silicon carbide semiconductor device of Comparative Example 2 was manufactured by carrying out the reaction in the same manner as in Example 2 except that the activation heat treatment was performed by a conventional one-step heat treatment without preheating prior to the activation heat treatment.
  • the activation rate of aluminum in the silicon carbide semiconductor device of Comparative Example 2 was about 80%.
  • the Rms of Comparative Example 1 shown in FIG. 4A is 1.409 nm, whereas the Rms of Example 1 shown in FIG. was 1.149 nm.
  • the Rms of Comparative Example 2 shown in FIG. 5A is 2.933 nm, whereas that of Example 2 shown in FIG. Rms was 2.686 nm.
  • a carbon film formed by sputtering is formed on a silicon carbide substrate as a protective film, and further, a substance (for example, Si, C, dopant) in the silicon carbide layer is obtained by performing a two-step activation heat treatment method. ) Roughening and bunching of the silicon carbide surface due to sublimation) can be suppressed.
  • the present invention can be applied to a method for manufacturing a silicon carbide semiconductor device.
  • Epitaxial substrate (silicon carbide substrate) 2... N + type silicon carbide substrate 3... N type epitaxial layer 4.
  • DESCRIPTION OF SYMBOLS 5 ... Aluminum ion 6 ... Impurity implantation layer 7, 7 '... Carbon film 8 . Impurity region 10 ... Silicon carbide semiconductor substrate

Abstract

高い不純物の活性化率を保ちながら平滑な炭化珪素の表面が得られる炭化珪素半導体装置の製造方法が提供される。そのような炭化珪素半導体装置の製造方法は、炭化珪素基板の表面層に不純物領域を形成する炭化珪素半導体装置の製造方法であって、炭化珪素基板の表面層に不純物を注入する工程と、炭化珪素基板の表面にカーボン膜を成膜する工程と、カーボン膜を保護膜として炭化珪素基板を予備加熱する工程と、カーボン膜を保護膜として炭化珪素基板を活性化熱処理する工程と、を備えることを特徴とする炭化珪素半導体装置の製造方法を採用する。

Description

炭化珪素半導体装置の製造方法
　本発明は、炭化珪素半導体装置の製造方法に関するものである。
  　本願は、２００８年１２月２６日に、日本に出願された特願２００８－３３３６５８号に基づき優先権を主張し、その内容をここに援用する。
　炭化珪素半導体は、シリコン半導体よりも絶縁破壊電圧が大きく、エネルギーバンドギャップが広く、また、熱伝導度が高いなど優れた特徴を有するので、発光素子、大電力パワーデバイス、耐高温素子、耐放射線素子、高周波素子等への応用が期待されている。
　上記炭化珪素半導体を用いて素子（ＳｉＣ半導体素子）を形成するためには、例えば、炭化珪素基板（ＳｉＣ基板）上に半導体素子の活性領域としてエピタキシャル成長層を形成し、このエピタキシャル成長層の選択された領域で導電型やキャリア濃度を制御することが必要となる。そこで、不純物ドーパント原子を活性領域であるエピタキシャル成長層中に部分的に注入することによって、ｐ型又はｎ型の各種不純物ドープ領域を形成し、トランジスタやダイオードなどの半導体素子を構成することが可能となる。
　ところで、炭化珪素基板の活性領域にイオン注入された不純物を活性化させるためには、非常に高温でのアニール処理（例えば１６００℃～２０００℃）を行う必要がある。この高温でのアニール処理により、炭化珪素基板表面のＳｉ原子が気化して表面が炭素（以下Ｃと記す）リッチになり、表面荒れやバンチングが発生し、デバイスの特性に悪影響を及ぼすことが知られている。したがって、このような表面の炭化珪素基板を用いてトランジスタやダイオードを形成しても、ＳｉＣ本来の優れた物性値から期待されるような電気的特性を得ることが困難であるという問題があった。
　そこで、炭化珪素基板の表面荒れを抑制可能な高温アニール処理方法が提案されている（特許文献１～５）。具体的に、特許文献１に記載の炭化珪素半導体措置の製造方法には、活性領域となるエピタキシャル層上にダイヤモンドライクカーボン（ＤＬＣ）膜や有機膜を保護膜として堆積して活性化アニールすることでＳｉＣ基板の表面荒れを抑制する高温アニール処理方法が開示されている。
　また、特許文献２に記載の炭化珪素半導体装置の製造方法には、上述したような保護膜は設けず、高温アニール処理の前に予備熱処理を行うことにより面荒れの発生を防止する高温アニール処理方法が開示されている。
　また、特許文献３に記載の炭化珪素半導体素子の製造方法には、基板の表面に新たな保護膜を堆積させず、炭化珪素基板を加熱して炭化珪素基板の表面にカーボン保護層５を形成し、活性化アニールすることで面荒れの発生を防止する高温アニール処理方法が開示されている。
　また、特許文献４に記載の炭化珪素半導体装置の製造方法には、活性領域上に形成したレジスト層を炭化させた膜を保護膜として、活性化アニールすることで面荒れの発生を防止する高温アニール処理方法が開示されている。
　また、特許文献５に記載の炭化珪素半導体装置の製造方法には、活性領域上にスパッタによるカーボン膜を形成し保護膜として用いる。そして、このカーボン膜の純度を規定することにより、活性化アニールによる面荒れの発生を防止する高温アニール処理方法が開示されている。
特開２００１－６８４２８号公報 特開２０００－３６４７０号公報 ＷＯ２００５－０７６３２７号公報 特開２００７－２８１００５号公報 特開２００５－３５３７７１号公報
　上述のように、特許文献１～５に開示された高温アニール処理方法には、炭化珪素基板の表面荒れを防ぐため、保護膜としてカーボン膜を炭化珪素基板の表面に成膜して高温アニール処理することにより、炭化珪素基板の表面の荒れやバンチングの抑制を行っている。しかしながら、特許文献１～５に開示された高温アニール処理方法では、炭化珪素基板の表面荒れやバンチングの発生の抑制が充分ではないという問題があった。
　本発明は、上記事情を鑑みてなされたもので、高い不純物の活性化率を保ちながら平滑な炭化珪素の表面が得られる炭化珪素半導体装置の製造方法を提供することを目的とする。
　本願発明者は、炭化珪素表面に保護膜を設けて高温アニール処理する際のメカニズムについて検討し、炭化珪素表面とその上に成膜された保護膜との密着性・緻密性が十分でない場合に表面荒れの抑制効果が低下することを解明した。また、本願発明者は、炭化珪素基板の表面荒れを抑制する方法について検討し、保護層としてスパッタ法又はＣＶＤ法で成膜したカーボン膜（ＤＬＣ膜も含む）を採用するとともに、炭化珪素基板の高温アニール処理として予備加熱（第１ステップ）と活性化アニール（第２ステップ）を連続して行なう２ステップ加熱処理を採用することにより、高い不純物の活性化率を保ちながら平滑な炭化珪素の表面が得られることを見出して本願発明を完成させた。
　すなわち、本発明は以下に関する。
（１）　炭化珪素基板の表面層に不純物領域を形成する炭化珪素半導体装置の製造方法であって、炭化珪素基板の表面層に不純物を注入する工程と、前記炭化珪素基板の表面にカーボン膜を成膜する工程と、前記カーボン膜を保護膜として前記炭化珪素基板を予備加熱する工程と、前記カーボン膜を保護膜として前記炭化珪素基板を活性化熱処理する工程と、を備えることを特徴とする炭化珪素半導体装置の製造方法。
（２）　前記カーボン膜が、スパッタによって成膜されたカーボン膜、ＣＶＤによって成膜されたカーボン膜又はＤＬＣ（ダイヤモンドライクカーボン）膜であることを特徴する前項（１）に記載の炭化珪素半導体装置の製造方法。
（３）　前記予備加熱と前記活性化熱処理とを同一の加熱炉を用いて連続して行い、前記予備加熱と前記活性化熱処理とを連続した２ステップ熱処理とすることを特徴とする前項（１）又は（２）に記載の炭化珪素半導体装置の製造方法。
（４）　前記２ステップ熱処理は、前記予備加熱の熱処理終了後から前記活性化熱処理の熱処理温度まで昇温する昇温工程があることを特徴とする前項（３）に記載の炭化珪素半導体装置の製造方法。
（５）　前記予備加熱は、加熱温度が８００～１２００℃、加熱時間が１０～６０分で行い、前記活性化熱処理は、加熱温度が１６００～２０００℃、加熱時間が１～５分で行うことを特徴とする前項（１）乃至（４）のいずれか一項に記載の炭化珪素半導体装置の製造方法。
（６）　前記予備加熱及び前記活性化熱処理を、１×１０－２Ｐａ以下の雰囲気で行うことを特徴とする前項（１）乃至（５）のいずれか一項に記載の炭化珪素半導体装置の製造方法。
（７）　前記活性化処理する工程の後に、前記カーボン膜を除去する工程をさらに備えることを特徴とする前項（１）乃至（６）のいずれか一項に記載の炭化珪素半導体装置の製造方法。
　本発明の炭化珪素半導体装置の製造方法によれば、カーボン膜を保護層とし、炭化珪素基板を予備加熱する工程と活性化熱処理する工程とを備えている。すなわち、不純物を活性化する際に、第１ステップとして予備加熱を行い、次いで第２ステップとして活性化熱処理を行うという２段階の加熱処理を行う構成となっている。このように、活性化熱処理の前に炭化珪素基板を予備加熱することにより、保護膜として用いるカーボン膜を緻密化して密着性の高い膜とすることができる。予備加熱を経た密着性の高いカーボン膜を保護膜として活性化熱処理を行うことにより、炭化珪素基板表面からのＳｉ原子の気化を防いで炭化珪素基板表面の荒れやバンチングを抑制することができる。したがって、高い不純物の活性化率を保ちながら平滑な炭化珪素の表面が得られる炭化珪素半導体装置を製造することができる。
図１Ａは、本実施形態の炭化珪素半導体装置の製造方法を示す工程断面図である。 図１Ｂは、本実施形態の炭化珪素半導体装置の製造方法を示す工程断面図である。 図１Ｃは、本実施形態の炭化珪素半導体装置の製造方法を示す工程断面図である。 図１Ｄは、本実施形態の炭化珪素半導体装置の製造方法を示す工程断面図である。 図２は、本実施形態の予備加熱の熱処理と活性化熱処理とが連続した２ステップ熱処理のプロファイルを示す図である。 図３は、本発明の実施例の予備加熱の熱処理と活性化熱処理とが連続した２ステップ熱処理のプロファイルを示す図である。 図４Ａは、原子間力顕微鏡（ＡＦＭ）観察による表面モフォロジーを示す図であって、比較例１の観察結果を示す図である。 図４Ｂは、原子間力顕微鏡（ＡＦＭ）観察による表面モフォロジーを示す図であって、実施例１の観察結果を示す図である。 図５Ａは、原子間力顕微鏡（ＡＦＭ）観察による表面モフォロジーを示す図であって、比較例２の観察結果を示す図である。 図５Ｂは、原子間力顕微鏡（ＡＦＭ）観察による表面モフォロジーを示す図であって、実施例２の観察結果を示す図である。 図６は、実施例の表面粗さと比較例の表面粗さとの比較結果を示す図である。
　以下、本発明を適用した一実施形態である炭化珪素半導体装置の製造方法について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
　図１Ａ～Ｄは、本実施形態の炭化珪素半導体装置の製造方法を示す工程断面図である。本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板の表面層に不純物を注入する工程（不純物注入工程）と、炭化珪素基板の表面にカーボン膜を成膜する工程（保護膜形成工程）と、カーボン膜を保護膜として炭化珪素基板を予備加熱する工程（予備加熱工程）と、カーボン膜を保護膜として炭化珪素基板を活性化熱処理する工程（活性化熱処理工程）と、カーボン膜を除去する工程（保護膜除去工程）とを備えて概略構成されている。これにより、炭化珪素基板の表面層に不純物領域を形成するものである。
（不純物注入工程）
　先ず、不純物注入工程において、炭化珪素基板の表面層に不純物を注入する。具体的には、先ず、図１Ａに示すように炭化珪素基板としてｎ＋型炭化珪素基板２上にｎ型エピタキシャル層３を成長させたエピタキシャル基板１を用いる。このエピタキシャル基板１は、例えばＲａ＜１ｎｍ以下の表面粗さの小さい平滑な表面であることが好ましい。
　次に、エピタキシャル層３の表面上に不純物注入用のマスク４を形成する。このマスク４は、エピタキシャル層３の表面の一部分を覆い、不純物注入によってｐ型領域（不純物領域）を形成しようとする領域に開口部が設けられている。そして、この開口部から露出するエピタキシャル層３の表面層にｐ型領域を形成するための不純物、例えばアルミニウム（Ａｌ）イオン５を６種類の加速電圧を用いて多段で注入する。具体的には、加速電圧を２４０ｋＶ，１５０ｋＶ，９５ｋＶ，５５ｋＶ，２７ｋＶ，１０ｋＶとした合計６段のイオン注入を行なう（６段注入法）。また、注入されたＡｌ濃度は、例えば、２×１０１９ｃｍ－３または２×１０２０ｃｍ－３とする。このような不純物注入工程により、図１Ａに示すように不純物注入層６を形成する。
（保護膜形成工程）
　次に、図１Ｂに示すように、保護膜形成工程において、エピタキシャル基板（炭化珪素基板）１の表面にカーボン膜を成膜する。具体的には、先ず、不純物注入に用いたマスク４を除去する。続いて、エピタキシャル層３及び不純物注入層６の上に、カーボン膜７を形成する。
　カーボン膜７は、スパッタによって成膜する。カーボン膜７のスパッタによる成膜方法は、例えば、エピタキシャル基板１をスパッタ蒸着装置のチャンバ内に取り付け、真空引きを行なった後にＡｒガスを導入して１００℃に加熱し、炭素板のターゲットにＤＣバイアス，１．２５ｋＷの高周波電力を印加してスパッタ蒸着する。
　カーボン膜７の膜厚は、２０～５００ｎｍであることが好ましく、５０～２００ｎｍであることがより好ましく、７０～１５０ｎｍであることが特に好ましい。カーボン膜７の膜厚が２０ｎｍ未満であると、後述する活性化熱処理工程において保護膜としての機能が不十分となるため好ましくない。また、カーボン膜７の膜厚が５００ｎｍを超えると、基板に反りが生じたり割れたりするため好ましくない。さらに、後述する保護膜除去工程においてカーボン膜７の除去が困難となるため好ましくない。一方、カーボン膜７の膜厚が上記範囲であれば、活性化熱処理の際に基板に反りや割れが生じることなく、エピタキシャル基板１の表面からのＳｉ元素の昇華を抑制することができるとともに、保護膜除去工程において除去が容易となるために好ましい。
　なお、カーボン膜７は、特にスパッタによって成膜されたカーボン膜に限定されるものではなく、例えば、ＣＶＤによって成膜されたカーボン膜やＤＬＣ（ダイヤモンドライクカーボン）膜であっても良いが、スパッタによって成膜されたカーボン膜７が緻密性に優れるために特に、好ましい。このような保護膜形成工程により、図１Ｂに示すようにカーボン膜７を形成する。
（予備加熱工程）
　次に、図１Ｂに示すように、カーボン膜７を保護膜としてエピタキシャル基板１を予備加熱する。ここで、予備加熱を行うことなく次工程の活性化熱処理を行うと、エピタキシャル基板１の表面とカーボン膜７との密着が不十分であると考えられる。このため、エピタキシャル基板１の表面とカーボン膜７との間に隙間が生じる。そして、この隙間からＳｉ原子が抜け出してしまうため、活性化熱処理後のエピタキシャル基板１の表面が荒れてしまう。このように、成膜したカーボン膜７を未処理のまま活性化処理に用いると、保護膜としての機能を充分に果たすことができない。
　そこで、本願発明者は、活性化熱処理の前に予備加熱を行うことで、カーボン膜７の緻密性を高めることができることを見出した。すなわち、成膜したカーボン膜７を予備加熱することでカーボン膜７が緻密になり、エピタキシャル基板１の表面とカーボン膜７との密着性が高くなると推定される。これにより、活性化熱処理の際に基板とカーボン膜との隙間からＳｉ原子が抜け出ることを抑制し、活性化熱処理後のエピタキシャル基板１の表面の荒れを抑制することができると考える。
　本実施形態において予備加熱は、減圧方式の加熱炉を用いて１×１０－２Ｐａ以下に減圧した雰囲気で、電子線加熱によって行う。加熱温度は、８００～１２００℃の範囲が好ましく、９００～１１００℃の範囲がより好ましく、９５０～１０５０℃の範囲がもっとも好ましい。加熱温度が８００℃未満であると、カーボン膜７の緻密化が不足してエピタキシャル基板１の表面とカーボン膜７との密着性が不十分となるため好ましくない。また、１１００℃を超えるとエピタキシャル基板１の表面とカーボン膜７との密着性が安定する前にＳｉ原子が抜け出してしまう可能性であるため好ましくない。
　また、加熱時間は、１０～６０分で行うことが好ましく、３０～６０分で行うことがより好ましく、３０～４５分で行うことが特に好ましい。加熱時間が１０分未満であると、カーボン膜７の緻密性・密着性が安定化しないため好ましくない。また、加熱時間が６０分を超えると、工程時間が長くなり、生産コストが増加するため好ましくない。このような予備加熱工程により、図１Ｃに示すような緻密化されたカーボン膜７’を形成する。
（活性化熱処理工程）
　次に、図１Ｃに示すように、予備加熱した後にカーボン膜７’を保護膜としてエピタキシャル基板１を活性化熱処理する。活性化熱処理は、減圧方式の加熱炉を用いて１×１０－２Ｐａ以下に減圧した雰囲気で、電子線加熱によって行う。加熱温度は、１６００～２０００℃の範囲が好ましく、１７００～１９００℃の範囲がより好ましく、１７００～１８５０℃の範囲がもっとも好ましい。加熱温度が１６００℃未満であると、注入した不純物の活性化が不十分となり好ましくない。また、２０００℃を超えると保護膜があってもエピタキシャル基板１の表面が炭化して表面が荒れる可能性があるため好ましくない。なお、活性化熱処理工程では、上記予備加熱工程よりも高い加熱温度で熱処理を行うものとする。
　また、加熱時間は、１～５分で行うことが好ましく、１～３分で行うことがより好ましく、１～２分で行うことが特に好ましい。加熱時間が１分未満であると、不純物の活性化が不十分となるため好ましくない。また、加熱時間が５分を超えると、保護膜があってもエピタキシャル基板１の表面が炭化して表面が荒れる可能性があるため好ましくない。
　本実施形態では、予備加熱（第１ステップ）と活性化熱処理（第２ステップ）とを同一の加熱炉を用いて連続して行うことが好ましい。すなわち、同一の加熱炉を用いて、図２に示すように、予備加熱の熱処理と活性化熱処理とを連続した２ステップ熱処理プロファイルとする２ステップ熱処理（以下、２ステップアニールという）とことが好ましい。２ステップアニールをすることにより、第１ステップにおいてエピタキシャル基板１の表面とスパッタ成膜されたカーボン膜７との密着性・緻密性が安定化したカーボン膜７’とし、このカーボン膜７’を第２ステップにおいて保護膜として用いて不純物注入層６の不純物活性化を行うことができる。この２ステップアニールでは、同一の加熱炉を用いて連続した熱処理としているため、熱処理を清浄な環境で効率的に行うことできる。
　また、本実施形態では、図２に示すように、予備加熱の熱処理終了後に炉内の温度を下げることなく、活性化熱処理の熱処理温度まで昇温する昇温工程を設けることが好ましい。このように連続して熱処理を行うことにより、熱処理時間を短縮して、エネルギーコストの増大を抑制することができる。なお、２ステップアニールは、予備加熱の熱処理後に一度炉内の温度を下げてから活性化熱処理前の加熱温度まで昇温しても良い。このような活性化熱処理により、図１Ｃに示すように、不純物領域８を形成する。
（保護膜除去工程）
　次に、図１Ｄに示すように、保護膜として用いたカーボン膜７’を除去する。カーボン膜７’の除去は、酸素雰囲気の熱酸化によりカーボン膜を灰化して除去する。具体的には、熱酸化炉内に基板を設置し、例えば、流量３．５Ｌ／ｍｉｎの酸素を供給して１１２５℃で９０分間加熱する条件を用いることによって、エピタキシャル層３及び不純物注入層６の上のカーボン膜７’を除去することができる。なお、本実施形態では、アルミニウムの活性化率は約８０％であり、十分な活性化が行なわれる。このような保護膜除去工程により、図１Ｄに示すような高い活性化率の不純物領域８を有すると共に表面が平滑な炭化珪素半導体基板（ウェハー）１０を製造することができる。そして、このような表面を含む炭化珪素半導体基板１０に、例えばショットキーダイオードを形成することにより、炭化珪素半導体装置を製造することができる。
　以上説明したように、本実施形態の炭化珪素半導体装置の製造方法によれば、活性化熱処理の前にエピタキシャル基板１を予備加熱することにより、スパッタにより成膜したカーボン膜７を緻密化してエピタキシャル基板１との密着性を高めることができる。そして、予備加熱を経た密着性の高いカーボン膜７’を保護膜として活性化熱処理を行うことにより、エピタキシャル基板１の表面からのＳｉ原子の気化を効果的に抑制して、基板表面の荒れやバンチングを抑制することができる。したがって、高い不純物の活性化率を保ちながら平滑面が得られる炭化珪素半導体基板１０を製造することができる。
　なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本実施形態においては、予備加熱工程及び活性化熱処理工程を減圧方式の加熱炉を用いて行ったが、アルゴン（Ａｒ）等の不活性ガス雰囲気の加熱炉を用いても良い。また、本実施形態では、電子線加熱方式を用いたがこれに限定されるものではなく、ランプ加熱や高周波方式を用いても良い。
　また、本実施形態においては、熱酸化を利用してカーボン膜７’を除去したが、酸素を用いたプラズマ処理やオゾン処理によっても、カーボン膜７’を除去することができる。
　以下、本発明の効果を、実施例を用いて具体的に説明する。なお、本発明はこれらの実施例に限定されるものではない。
（実施例１）
　先ず、ｎ型ＳｉＣ基板上にエピタキシャル層を成長させたエピタキシャル基板にＡｌイオンの注入を行う。Ａｌイオンの注入条件としては、６段注入法（加速電圧２４０ｋＶ，１５０ｋＶ，９５ｋＶ，５５ｋＶ，２７ｋＶ，１０ｋＶの合計６段）を用いた。なお、注入後のＡｌ濃度は、２×１０１９ｃｍ－３であった。Ａｌイオンの注入後、スパッタによってカーボン膜を成膜した。スパッタ条件としては、ＤＣバイアス１．２５ｋＷを用いた。なお、カーボン膜厚は、１００ｎｍであった。
　次に、真空アニール炉を用いて１×１０－３～５×１０－３Ｐａ以下に減圧して、２ステップの加熱処理を行った。図３は、本実施例の予備加熱（第１ステップ）と活性化アニール（第２ステップ）の熱処理プロファイルである。図３に示すように、第１ステップとして、温度９５０℃、保持時間６０分の条件で予備加熱を行い、炭化珪素基板表面とスパッタ成膜されたカーボン膜との密着性・緻密性を安定化させた。次に、第２ステップのとして、温度１８３０℃、保持時間１分の条件で不純物の活性化熱処理を行った。最後に、酸素雰囲気の熱酸化（１１２５℃、９０分）により、カーボン膜を灰化して除去して実施例１の炭化珪素半導体装置を製造した。なお、実施例１の炭化珪素半導体装置のアルミニウムの活性化率は約８０％であった。
（実施例２）
　Ａｌイオンの注入条件を６段注入法（加速電圧２４０ｋＶ，１５０ｋＶ，９５ｋＶ，５５ｋＶ，２７ｋＶ，１０ｋＶの合計６段（ただし、ドーズ量は２×１０１９ｃｍ－３の場合と異なる））として、注入後のＡｌ濃度を２×１０２０ｃｍ－３とした他は実施例１と同様に反応を行なうことにより、実施例２の炭化珪素半導体装置を製造した。なお、実施例２の炭化珪素半導体装置のアルミニウムの活性化率は約８０％であった。
（比較例１）
　活性化熱処理の前に予備加熱を行わない従来の１ステップの熱処理により活性化熱処理とした他は実施例１と同様に反応を行なうことにより、比較例１の炭化珪素半導体装置を製造した。なお、比較例１の炭化珪素半導体装置のアルミニウムの活性化率は約８０％であった。
（比較例２）
　活性化熱処理の前に予備加熱を行わない従来の１ステップの熱処理により活性化熱処理とした他は実施例２と同様に反応を行なうことにより、比較例２の炭化珪素半導体装置を製造した。なお、比較例２の炭化珪素半導体装置のアルミニウムの活性化率は約８０％であった。
（表面状態の比較結果）
　本発明の方法で２ステップアニールされた実施例１及び２の炭化珪素半導体装置のＳｉＣ層の表面状態と、活性化熱処理の前に予備加熱を行わずにアニールされた比較例１及び２の炭化珪素半導体装置のＳｉＣ層の表面状態とを比較した。図４Ａ，図４Ｂ及び図５Ａ，図５Ｂは、不純物活性化処理を行った実施例１及び２、並びに比較例１及び２のサンプルの原子間力顕微鏡（ＡＦＭ）観察による表面モフォロジーを示す図である。なお、図４Ａ～図５Ｂの走査面積は、２μｍ×２μｍである。また、高さのスケールは、図中に記載した。
　先ず、注入後のＡｌ濃度が２×１０１９ｃｍ－３の場合を比較すると、図４Ａに示す比較例１のＲｍｓが１．４０９ｎｍであるのに対して、図４Ｂに示す実施例１のＲｍｓは１．１４９ｎｍであった。次に、注入後のＡｌ濃度が２×１０２０ｃｍ－３の場合を比較すると、図５Ａに示す比較例２のＲｍｓが２．９３３ｎｍであるのに対して、図５Ｂに示す実施例２のＲｍｓは２．６８６ｎｍであった。
　図６に示すように、イオン注入量が異なる場合においても、スパッタによるカーボン膜を保護膜として従来の１ステップの活性化熱処理を行った比較例１及び比較例２と、活性化熱処理の前に予備加熱を行った実施例１及び実施例２とを比較すると、いずれも２ステップの熱処理方式が表面粗さの値（Ｒｍｓ）が小さい結果となることが確認された。
　以上、本発明によれば、スパッタによるカーボン膜を保護膜として炭化珪素基板上に成膜し、さらに２ステップの活性化熱処理方式を行うことにより炭化珪素層内の物質（例えばＳｉ，Ｃ，ドーパント）の昇華に起因する炭化珪素表面の荒れやバンチングを抑制することができる。
　本発明は、炭化珪素半導体装置の製造方法に適用できる。
　１・・・エピタキシャル基板（炭化珪素基板）
　２・・・ｎ＋型炭化珪素基板
　３・・・ｎ型エピタキシャル層
　４・・・マスク４
　５・・・アルミニウムイオン
　６・・・不純物注入層
　７，７’ ・・・カーボン膜
　８・・・不純物領域
　１０・・・炭化珪素半導体基板

Claims (7)

  1. 　炭化珪素基板の表面層に不純物領域を形成する炭化珪素半導体装置の製造方法であって、
    　炭化珪素基板の表面層に不純物を注入する工程と、
    　前記炭化珪素基板の表面にカーボン膜を成膜する工程と、
    　前記カーボン膜を保護膜として前記炭化珪素基板を予備加熱する工程と、
    　前記カーボン膜を保護膜として前記炭化珪素基板を活性化熱処理する工程と、を備えることを特徴とする炭化珪素半導体装置の製造方法。
  2. 　前記カーボン膜が、スパッタによって成膜されたカーボン膜、ＣＶＤによって成膜されたカーボン膜又はＤＬＣ（ダイヤモンドライクカーボン）膜であることを特徴する請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 　前記予備加熱と前記活性化熱処理とを同一の加熱炉を用いて連続して行い、
    　前記予備加熱と前記活性化熱処理とを連続した２ステップ熱処理とすることを特徴とする請求項１又は２に記載の炭化珪素半導体装置の製造方法。
  4. 　前記２ステップ熱処理は、前記予備加熱の熱処理終了後から前記活性化熱処理の熱処理温度まで昇温する昇温工程があることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
  5. 　前記予備加熱は、加熱温度が８００～１２００℃、加熱時間が１０～６０分で行い、
    　前記活性化熱処理は、加熱温度が１６００～２０００℃、加熱時間が１～５分で行うことを特徴とする請求項１乃至４のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  6. 　前記予備加熱及び前記活性化熱処理を、１×１０－２Ｐａ以下の雰囲気で行うことを特徴とする請求項１乃至５のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  7. 　前記活性化処理する工程の後に、前記カーボン膜を除去する工程をさらに備えることを特徴とする請求項１乃至６のいずれか一項に記載の炭化珪素半導体装置の製造方法。
PCT/JP2009/005966 2008-12-26 2009-11-09 炭化珪素半導体装置の製造方法 WO2010073469A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/141,275 US8470699B2 (en) 2008-12-26 2009-11-09 Method of manufacturing silicon carbide semiconductor apparatus
EP09834285.0A EP2383772B1 (en) 2008-12-26 2009-11-09 Method for producing silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008333658A JP5518326B2 (ja) 2008-12-26 2008-12-26 炭化珪素半導体装置の製造方法
JP2008-333658 2008-12-26

Publications (1)

Publication Number Publication Date
WO2010073469A1 true WO2010073469A1 (ja) 2010-07-01

Family

ID=42287129

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/005966 WO2010073469A1 (ja) 2008-12-26 2009-11-09 炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8470699B2 (ja)
EP (1) EP2383772B1 (ja)
JP (1) JP5518326B2 (ja)
WO (1) WO2010073469A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011740A1 (ja) * 2011-07-20 2013-01-24 住友電気工業株式会社 半導体装置の製造方法
JP2017502542A (ja) * 2013-10-23 2017-01-19 ゼットティーイー コーポレイション 時間領域でプライマリ同期信号を実装する方法、装置及びコンピュータ記憶媒体

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150044840A1 (en) * 2012-03-30 2015-02-12 Hitachi, Ltd. Method for producing silicon carbide semiconductor device
US8721903B2 (en) * 2012-04-05 2014-05-13 HGST Netherlands B.V. Method for planarizing a perpendicular magnetic recording disk for thermally-assisted recording (TAR)
JP6219044B2 (ja) 2013-03-22 2017-10-25 株式会社東芝 半導体装置およびその製造方法
CN104347731A (zh) * 2013-08-08 2015-02-11 无锡华润华晶微电子有限公司 一种二极管结构
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
US20150364550A1 (en) * 2014-06-16 2015-12-17 Infineon Technologies Ag Optimized layer for semiconductor
DE102015111891A1 (de) * 2015-07-22 2017-01-26 Infineon Technologies Ag Verfahren zum Schützen einer Oberfläche eines Substrats und Halbleiterbauelement
CN105161416A (zh) * 2015-09-24 2015-12-16 株洲南车时代电气股份有限公司 一种半导体结构的掺杂方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036470A (ja) 1998-07-21 2000-02-02 Fuji Electric Co Ltd 炭化けい素半導体装置の製造方法
JP2001068428A (ja) 1999-08-26 2001-03-16 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2004363326A (ja) * 2003-06-04 2004-12-24 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
WO2005076327A1 (ja) 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
JP2005353771A (ja) 2004-06-09 2005-12-22 Matsushita Electric Ind Co Ltd ＳｉＣ半導体装置の製造方法
JP2007281005A (ja) 2006-04-03 2007-10-25 Denso Corp 炭化珪素半導体装置の製造方法
JP2009065112A (ja) * 2007-08-10 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473929B2 (en) 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2005197464A (ja) * 2004-01-07 2005-07-21 Rohm Co Ltd 半導体装置の製造方法
US20070015373A1 (en) * 2005-07-13 2007-01-18 General Electric Company Semiconductor device and method of processing a semiconductor substrate
US7883949B2 (en) * 2006-06-29 2011-02-08 Cree, Inc Methods of forming silicon carbide switching devices including P-type channels
US7807556B2 (en) * 2006-12-05 2010-10-05 General Electric Company Method for doping impurities
US7820534B2 (en) 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036470A (ja) 1998-07-21 2000-02-02 Fuji Electric Co Ltd 炭化けい素半導体装置の製造方法
JP2001068428A (ja) 1999-08-26 2001-03-16 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2004363326A (ja) * 2003-06-04 2004-12-24 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
WO2005076327A1 (ja) 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
JP2005353771A (ja) 2004-06-09 2005-12-22 Matsushita Electric Ind Co Ltd ＳｉＣ半導体装置の製造方法
JP2007281005A (ja) 2006-04-03 2007-10-25 Denso Corp 炭化珪素半導体装置の製造方法
JP2009065112A (ja) * 2007-08-10 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2383772A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011740A1 (ja) * 2011-07-20 2013-01-24 住友電気工業株式会社 半導体装置の製造方法
JP2013026372A (ja) * 2011-07-20 2013-02-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2017502542A (ja) * 2013-10-23 2017-01-19 ゼットティーイー コーポレイション 時間領域でプライマリ同期信号を実装する方法、装置及びコンピュータ記憶媒体

Also Published As

Publication number Publication date
US8470699B2 (en) 2013-06-25
EP2383772A1 (en) 2011-11-02
US20110287618A1 (en) 2011-11-24
JP5518326B2 (ja) 2014-06-11
EP2383772B1 (en) 2015-01-07
JP2010157546A (ja) 2010-07-15
EP2383772A4 (en) 2012-11-28

Similar Documents

Publication Publication Date Title
JP5518326B2 (ja) 炭化珪素半導体装置の製造方法
JP5438992B2 (ja) 炭化珪素半導体装置の製造方法
WO2011016392A1 (ja) 炭化珪素半導体装置の製造方法
US7569496B2 (en) Method for manufacturing SiC semiconductor device
US7820534B2 (en) Method of manufacturing silicon carbide semiconductor device
JP4412411B2 (ja) 炭化珪素半導体装置の製造方法
JP6108588B2 (ja) 炭化珪素半導体素子の製造方法
JP4666200B2 (ja) ＳｉＣ半導体装置の製造方法
WO2010110123A1 (ja) 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法
TW200926303A (en) Semiconductor device manufacturing method and semiconductor device
JP2005303010A (ja) 炭化珪素素子及びその製造方法
US9748149B2 (en) Method of manufacturing a silicon carbide semiconductor device including forming a protective film with a 2-layer structure comprised of silicon and carbon
JP5092868B2 (ja) 炭化珪素半導体装置の製造方法
JP2005260267A (ja) 炭化けい素半導体素子の製造方法
WO2008053628A1 (fr) Procédé de fabrication d'un dispositif semi-conducteur de carbure de silicium
JP2004363326A (ja) 炭化珪素半導体素子の製造方法
JP2006332495A (ja) 炭化珪素半導体装置の製造方法
JP2011023431A (ja) 炭化珪素半導体装置の製造方法
JP5673107B2 (ja) 炭化珪素半導体デバイスの作製方法
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP7096143B2 (ja) ダイヤモンド半導体基板の製造方法
JP2010245260A (ja) 炭化珪素半導体装置の製造方法
JP2010062219A (ja) 炭化シリコンの製造方法
JP2006041544A (ja) 熱処理方法及び熱処理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09834285

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009834285

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13141275

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE