CN105161416A - 一种半导体结构的掺杂方法 - Google Patents

一种半导体结构的掺杂方法 Download PDF

Info

Publication number
CN105161416A
CN105161416A CN201510615944.4A CN201510615944A CN105161416A CN 105161416 A CN105161416 A CN 105161416A CN 201510615944 A CN201510615944 A CN 201510615944A CN 105161416 A CN105161416 A CN 105161416A
Authority
CN
China
Prior art keywords
temperature
semiconductor structure
type impurity
activationary temperature
activationary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510615944.4A
Other languages
English (en)
Inventor
周正东
李诚瞻
史晶晶
刘国友
吴佳
丁荣军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201510615944.4A priority Critical patent/CN105161416A/zh
Publication of CN105161416A publication Critical patent/CN105161416A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本申请提供了一种半导体结构的掺杂方法，包括：对半导体结构分别进行P型杂质离子注入和N型杂质离子注入；对离子注入后的半导体结构进行退火；其中，所述退火过程包括：升温至第一激活温度，在所述第一激活温度保持第一预设时间；从所述第一激活温度升温至第二激活温度，在所述第二激活温度保持第二预设时间；降温，完成退火。本发明中的半导体结构的掺杂方法，在进行退火时，首先升温至第一激活温度，激活其中一种杂质，接着，从第一激活温度再次升温至第二激活温度，激活另一种杂质，从而能够保证两种杂质的高激活率。由于仅使用一次退火工艺，因而对所述半导体结构的表面形貌损伤很小。

Description

一种半导体结构的掺杂方法
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体结构的掺杂方法。
背景技术
随着科学技术的不断发展，半导体器件越来越多的应用到人们的工作以及日常生活当中，为人们的工作以及日常生活带来了巨大的便利。
在制作半导体器件的过程中，需要对半导体结构进行P型杂质和N型杂质的掺杂。在采用离子注入进行杂质掺杂时，经过离子注入的半导体结构需要通过退火，激活注入的杂质离子，使注入的杂质离子替位到晶格格点，完成半导体结构的掺杂。
然而，在对同一半导体结构进行P型和N型两种类型的杂质掺杂时，由于不同材质对应的激活温度不同，如果针对杂质材质分别进行多次退火，会对半导体结构表面形貌造成很大的损伤，如果仅针对其中某一杂质的激活温度进行退火，则无法保证另一杂质的激活率。
发明内容
为解决上述技术问题，本发明提供一种半导体结构的掺杂方法，在进行P型和N型两种类型的杂质掺杂时，既能够保证两种杂质的高激活率，同时，对半导体结构的表面形貌损伤很小。技术方案如下：
一种半导体结构的掺杂方法，其特征在于，包括：
对半导体结构分别进行P型杂质离子注入和N型杂质离子注入；
对离子注入后的半导体结构进行退火；
其中，所述退火过程包括：
升温至第一激活温度，在所述第一激活温度保持第一预设时间；
从所述第一激活温度升温至第二激活温度，在所述第二激活温度保持第二预设时间；
降温，完成退火。
优选的，当所述P型杂质的激活温度小于所述N型杂质的激活温度时，所述第一温度为所述P型杂质的激活温度，所述第二温度为所述N型杂质的激活温度。
优选的，当所述P型杂质的激活温度大于所述N型杂质的激活温度时，所述第一温度为所述N型杂质的激活温度，所述第二温度为所述P型杂质的激活温度。
优选的，在所述P型杂质离子注入和N型杂质离子注入后，对所述半导体结构进行退火前，还包括：
在所述半导体结构表面上溅射形成碳膜。
优选的，所述溅射的温度为20℃～500℃。
优选的，所述半导体结构为碳化硅半导体结构。
优选的，所述P型杂质为铝，N型杂质为氮。
优选的，所述第一激活温度为1500℃～1650℃，所述第二激活温度为1700℃～1900℃；
优选的，所述第一时间为3min～60min，第二时间为3min～30min。
优选的，所述升温至第一激活温度前，还包括：
通入保护气体，所述保护气体为惰性气体。
与现有技术相比，本发明的有益效果为：
本发明中的半导体结构的掺杂方法，在进行退火时，首先升温至第一激活温度，激活其中一种杂质，接着，从第一激活温度再次升温至第二激活温度，激活另一种杂质，从而能够保证两种杂质的高激活率。由于仅使用一次退火工艺，因而对所述半导体结构的表面形貌损伤很小。
此外，采用低温溅射工艺在退火前形成碳膜，能够保护半导体结构的表面形貌，进一步避免退火过程对半导体结构的表面形貌的损伤。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1～3是现有技术3种掺杂工艺过程示意图；
图4是本发明的半导体结构的退火方法流程示意图；
图5是本发明实施例一的半导体结构的掺杂方法流程示意图；
图6是本发明实施例一的掺杂工艺过程示意图；
图7是本发明实施例二退火前的半导体结构图；
图8是本发明实施例二的温度变化曲线图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如背景技术所述，在对同一半导体结构进行P型和N型两种类型的杂质掺杂时，由于不同材质对应的激活温度不同，如果针对杂质材质分别进行多次退火，会对半导体结构表面形貌造成损伤，如果仅针对其中某一杂质的激活温度进行退火，则无法保证另一杂质的激活率。
例如，采用离子注入在碳化硅(SiC)材料中形成选择性掺杂的工艺方法中，碳化硅N型注入杂质(以氮N为例)达到高激活率的退火温度约为1500℃，而P型注入杂质(以铝Al为例)达到高激活率的退火温度约为1800℃。
目前普遍做法是，在SiC基底完成P型离子注入和N型离子注入，在退火过程中，一次升温至1500℃～1700℃范围内以同时激活两种杂质，或者，一次升温至1700℃～1900℃范围内以同时激活两种杂质。
如图1和图2为上述两种方法的图示，其中，图1a示出了形成的P型离子注入区101，图1b示出了形成的N型离子注入区102，图1c示出了退火温度为1500℃～1700℃的温度变化曲线图。图2a示出了形成的P型离子注入区101，图2b示出了形成的N型离子注入区102，图2c示出了退火温度为1700℃～1900℃的温度变化曲线图。
这两种方法中，退火温度为1500℃～1700℃时，由于该温度没有达到P型注入杂质的激活温度，因而不能得到P型注入杂质的高激活率；而退火温度为1700℃～1900℃时，虽然可以得到P型注入杂质的高激活率，但升温过程中温度在1500℃～1700℃的时间短，使得N型注入杂质激活率低，并且，在升至1700℃～1900℃后，未激活的N型注入杂质会形成扩散，导致N型杂质浓度分布不可控。
另一种做法是进行两次高温退火。如图3所示，即先进行P型离子注入，形成P型离子注入区101(如图3a)，之后进行第一次高温退火(如图3b)，温度在1700℃～1900℃范围内，随后进行N型离子注入，形成P型离子注入区101(如图3c)，进行第二次高温退火(如图3d)，温度在1500℃～1700℃范围内。
这种方法虽然可以得到P型注入杂质和N型注入杂质的高激活率，且不会造成图2方法中的N型注入杂质的扩散，但是工艺时间长，且多次退火会在碳化硅表面形成非晶层，严重损伤半导体结构的表面形貌。
有鉴于此，本发明提出一种半导体结构的掺杂方法，包括：
步骤S1：对半导体结构分别进行P型杂质离子注入和N型杂质离子注入；
具体的，P型杂质离子注入和N型杂质离子注入的先后顺序可以根据半导体结构的需要进行，并且，P型杂质离子注入和N型杂质离子注入的次数也可以根据半导体结构的需要进行，即，所述次数可以为一次，也可以为多次。
步骤S2：对离子注入后的半导体结构进行退火；
其中，请参考图4所示的本发明的半导体结构的退火方法流程示意图，所述退火过程包括：
步骤S21：升温至第一激活温度，在所述第一激活温度保持第一预设时间；
具体的，由于半导体结构中同时具有P型杂质和N型杂质，两种杂质对应两种不同的激活温度，此时的第一激活温度为两种不同的激活温度中较低的激活温度。
并且，在所述第一激活温度保持的第一预设时间，为对应第一激活温度的杂质能够完全激活的时间。
步骤S22：从所述第一激活温度升温至第二激活温度，在所述第二激活温度保持第二预设时间；
具体的，所述第二激活温度对应两种不同的激活温度中较高的激活温度。
并且，在所述第二激活温度保持的第二预设时间，为对应第二激活温度的杂质能够完全激活的时间。
步骤S23：降温，完成退火。
本发明中的半导体结构的掺杂方法，在进行退火时，首先升温至第一激活温度，激活其中一种杂质，接着，从第一激活温度再次升温至第二激活温度，激活另一种杂质，从而能够保证两种杂质的高激活率。由于仅使用一次退火工艺，因而不会损伤所述半导体结构的表面形貌。
以上是本发明的中心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例提供一种半导体结构的掺杂方法，请参考图5所示的本实施例半导体结构的掺杂方法流程示意图，包括：
步骤S101：对半导体结构分别进行P型杂质离子注入和N型杂质离子注入；
具体的，如图6所示，在本实施例中，对所述半导体结构进行P型杂质离子注入和N型杂质离子注入的次数均为1次，进行P型杂质离子注入和N型杂质离子注入的顺序为先进行P型杂质离子注入，如图6a所示，形成P型杂质注入区201，之后，进行N型杂质离子注入，如图6b所示，形成N型杂质注入区202。
步骤S102：在所述半导体结构表面上溅射形成碳膜；
具体的，如图6c所示，通过低温溅射，在所述半导体结构表面上形成碳膜203。在本实施例中，所述溅射的温度为20℃～500℃。
在半导体结构表面上，通过溅射形成碳膜，可以在后续的退火过程中，保护所述半导体结构的表面形貌，进一步避免退火过程对半导体结构的表面形貌的损伤。
由于在进行退火前已经进行了碳膜的形成，替代了现有技术中，通过涂敷光刻胶或有机化合物，在高温激活炉内升温至700～1000℃并保持温度使光刻胶或有机化合物碳化形成保护层的过程，从而避免了光刻胶或有机化合物中有机溶剂的挥发造成的排放管道的污损，以及为消除有机溶剂毒性而增加的尾气处理步骤。
步骤S103：对离子注入后的半导体结构进行退火；
具体的，所述步骤S103退火过程的温度变化曲线如图6d所示，包括：
步骤S1031：升温至第一激活温度，在所述第一激活温度保持第一预设时间；
步骤S1032：从所述第一激活温度升温至第二激活温度，在所述第二激活温度保持第二预设时间；
具体的，由于半导体结构中同时具有P型杂质和N型杂质，两种杂质对应两种不同的激活温度，此时的第一激活温度为两种不同的激活温度中较低的激活温度。所述第二激活温度对应两种不同的激活温度中较高的激活温度。
具体的，当所述P型杂质的激活温度小于所述N型杂质的激活温度时，所述第一温度为所述P型杂质的激活温度，所述第二温度为所述N型杂质的激活温度。
当所述P型杂质的激活温度大于所述N型杂质的激活温度时，所述第一温度为所述N型杂质的激活温度，所述第二温度为所述P型杂质的激活温度。
并且，在所述第一激活温度保持的第一预设时间，为对应第一激活温度的杂质能够完全激活的时间。在所述第二激活温度保持的第二预设时间，为对应第二激活温度的杂质能够完全激活的时间。
在进行退火时，首先升温至温度较低的第一激活温度，激活其中一种杂质，接着，从第一激活温度再次升温至第二激活温度，激活另一种杂质，从而能够保证两种杂质的高激活率。由于仅使用一次退火工艺，因而对所述半导体结构的表面形貌损伤很小。
步骤S1033：降温，完成退火。
在本实施例中，在进行退火时，首先升温至温度较低的第一激活温度，激活其中一种杂质，接着，从第一激活温度再次升温至第二激活温度，激活另一种杂质，从而能够保证两种杂质的高激活率。由于仅使用一次退火工艺，因而对所述半导体结构的表面形貌损伤很小。
在半导体结构表面上，通过溅射形成碳膜，可以在后续的退火过程中，保护所述半导体结构的表面形貌，进一步避免退火过程对半导体结构的表面形貌的损伤。
由于在进行退火前已经进行了碳膜的形成，替代了现有技术中，通过涂敷光刻胶或有机化合物，在高温退火过程中使光刻胶或有机化合物碳化形成保护层的过程，从而避免了光刻胶或有机化合物中有机溶剂的挥发造成的排放管道的污损，以及为消除有机溶剂毒性而增加的尾气处理步骤。
实施例二
在本实施例中，针对碳化硅半导体结构，提供一种半导体结构的掺杂方法，具体的，所述方法包括：
步骤S201：对半导体结构分别进行P型杂质离子注入和N型杂质离子注入；
其中，在对碳化硅半导体结构进行注入时，所述P型杂质为铝，N型杂质为氮。
在本实施例中，如图7所示，所述半导体结构经过离子注入形成的P型注入区为301，N型注入区为302。
步骤S202：在所述半导体结构表面上溅射形成碳膜303；
具体的，溅射碳膜厚度为溅射功率为20W～1000W，溅射气体为零族惰性气体，溅射温度为20℃～500℃，工作气压为0.1～100Pa。
步骤S203：对离子注入后的半导体结构进行退火；
具体的，所述步骤S203退火过程，包括：
步骤S2030：通入保护气体，所述保护气体为惰性气体
具体的，将注入后的SiC半导体结构放入高温退火炉，充入零族惰性气体作为保护气体，惰性气体可以为氦气、氖气、氩气等；
步骤S2031：升温至第一激活温度，在所述第一激活温度保持第一预设时间；
步骤S2032：从所述第一激活温度升温至第二激活温度，在所述第二激活温度保持第二预设时间；
具体的，对于步骤S2031和步骤S2032，由于碳化硅N型注入杂质氮N达到高激活率的退火温度约为1500℃，而P型注入杂质铝Al达到高激活率的退火温度约为1800℃。因此，在本实施例中，所述第一激活温度为1500℃～1650℃，所述第二激活温度为1700℃～1900℃。
在本实施例中，保持第一温度的第一预设时间为3min～60min，以激活N型注入杂质；保持第二温度的第二预设时间为3min～30min，以激活P型注入杂质；
具体的，图8为本实施例的温度变化曲线图，其中，在1550℃保持8min，激活N型注入杂质，在1800℃保持8min，激活P型注入杂质。
由于N型注入杂质在第一温度下已经得到高激活率，未激活的N型注入杂质非常低，从而防止了N型注入杂质的扩散。
步骤S2033：降温，完成退火。
具体的，将SiC半导体结构由第二温度降至室温，即完成此次高温退火。
由于此方法是一次高温退火工艺来激活P型注入杂质及N型注入杂质，节省了工艺时间，并且避免了多次高温退火带来的碳化硅表面非晶层的形成。
在本实施例中，通过变温的高温退火工艺方法，在激活N型注入杂质的基础上再激活P型注入杂质，达到了P型及N型注入杂质的高激活率，且降低了多次退火带来的碳化硅表面的形貌损伤。
由于使用溅射碳膜作为SiC表面保护层，替代了现有技术中，通过涂敷光刻胶或有机化合物，在高温退火过程中使光刻胶或有机化合物碳化形成保护层的过程，从而避免了光刻胶或有机化合物中有机溶剂的挥发造成的排放管道的污损，以及为消除有机溶剂毒性而增加的尾气处理步骤。并且退火工艺过程中采用惰性气体作为保护气体，保护了设备尾气排放管道，省去了排放管道清理工序及尾气处理步骤。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本申请所提供的一种反熔丝存储器及其制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种半导体结构的掺杂方法，其特征在于，包括：
对半导体结构分别进行P型杂质离子注入和N型杂质离子注入；
对离子注入后的半导体结构进行退火；
其中，所述退火过程包括：
升温至第一激活温度，在所述第一激活温度保持第一预设时间；
从所述第一激活温度升温至第二激活温度，在所述第二激活温度保持第二预设时间；
降温，完成退火。
2.根据权利要求1所述的方法，其特征在于，当所述P型杂质的激活温度小于所述N型杂质的激活温度时，所述第一温度为所述P型杂质的激活温度，所述第二温度为所述N型杂质的激活温度。
3.根据权利要求1所述的方法，其特征在于，当所述P型杂质的激活温度大于所述N型杂质的激活温度时，所述第一温度为所述N型杂质的激活温度，所述第二温度为所述P型杂质的激活温度。
4.根据权利要求1所述的方法，其特征在于，在所述P型杂质离子注入和N型杂质离子注入后，对所述半导体结构进行退火前，还包括：
在所述半导体结构表面上溅射形成碳膜。
5.根据权利要求4所述的方法，其特征在于，所述溅射的温度为20℃～500℃。
6.根据权利要求1所述的方法，其特征在于，所述半导体结构为碳化硅半导体结构。
7.根据权利要求6所述的方法，其特征在于，所述P型杂质为铝，N型杂质为氮。
8.根据权利要求7所述的方法，其特征在于，所述第一激活温度为1500℃～1650℃，所述第二激活温度为1700℃～1900℃。
9.根据权利要求8所述的方法，其特征在于，所述第一时间为3min～60min，第二时间为3min～30min。
10.根据权利要求9所述的方法，其特征在于，所述升温至第一激活温度前，还包括：
通入保护气体，所述保护气体为惰性气体。
CN201510615944.4A 2015-09-24 2015-09-24 一种半导体结构的掺杂方法 Pending CN105161416A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510615944.4A CN105161416A (zh) 2015-09-24 2015-09-24 一种半导体结构的掺杂方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510615944.4A CN105161416A (zh) 2015-09-24 2015-09-24 一种半导体结构的掺杂方法

Publications (1)

Publication Number Publication Date
CN105161416A true CN105161416A (zh) 2015-12-16

Family

ID=54802235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510615944.4A Pending CN105161416A (zh) 2015-09-24 2015-09-24 一种半导体结构的掺杂方法

Country Status (1)

Country Link
CN (1) CN105161416A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107622941A (zh) * 2016-07-15 2018-01-23 南京励盛半导体科技有限公司 一种宽禁带半导体的掺杂方法
CN107623024A (zh) * 2016-07-15 2018-01-23 南京励盛半导体科技有限公司 一种金属与宽带隙半导体接触的结构和制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039129A (ko) * 2000-11-20 2002-05-25 박종섭 반도체 소자 제조방법
US20080318400A1 (en) * 2007-06-21 2008-12-25 Denso Corporation Method for manufacturing SIC semiconductor device
US20090253225A1 (en) * 2008-04-03 2009-10-08 Commissariat A L' Energie Atomique Method of processing a semiconductor substrate by thermal activation of light elements
US20110287618A1 (en) * 2008-12-26 2011-11-24 Showa Denko K.K. Method of manufacturing silicon carbide semiconductor apparatus
JP2012190865A (ja) * 2011-03-09 2012-10-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN104471691A (zh) * 2012-08-27 2015-03-25 住友电气工业株式会社 制造碳化硅半导体器件的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039129A (ko) * 2000-11-20 2002-05-25 박종섭 반도체 소자 제조방법
US20080318400A1 (en) * 2007-06-21 2008-12-25 Denso Corporation Method for manufacturing SIC semiconductor device
US20090253225A1 (en) * 2008-04-03 2009-10-08 Commissariat A L' Energie Atomique Method of processing a semiconductor substrate by thermal activation of light elements
US20110287618A1 (en) * 2008-12-26 2011-11-24 Showa Denko K.K. Method of manufacturing silicon carbide semiconductor apparatus
JP2012190865A (ja) * 2011-03-09 2012-10-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN104471691A (zh) * 2012-08-27 2015-03-25 住友电气工业株式会社 制造碳化硅半导体器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107622941A (zh) * 2016-07-15 2018-01-23 南京励盛半导体科技有限公司 一种宽禁带半导体的掺杂方法
CN107623024A (zh) * 2016-07-15 2018-01-23 南京励盛半导体科技有限公司 一种金属与宽带隙半导体接触的结构和制造方法

Similar Documents

Publication Publication Date Title
CN102184854B (zh) 一种功率器件背面热退火时对正面金属图形的保护方法
CN102383198B (zh) 一种晶硅电池的三步变温扩散工艺
CN105161416A (zh) 一种半导体结构的掺杂方法
CN107086254A (zh) 用于晶体硅太阳能电池的扩散工艺
CN103985638A (zh) 一种低温多晶硅薄膜晶体管及其制备方法和显示器件
CN102157363A (zh) 一种功率器件衬底背面的离子注入方法
CN105470288A (zh) Delta沟道掺杂SiC垂直功率MOS器件制作方法
CN108862252A (zh) 一种利用离子注入制备掺杂石墨烯的方法
CN103882401A (zh) 一种监测低温离子注入的方法
CN103367398B (zh) 终端保护环及其制造方法
CN104952936A (zh) 一种快速恢复二极管及其制造方法
CN103928309A (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
LIAO et al. Phylogeography of the widespread plant Ailanthus altissima (Simaroubaceae) in China indicated by three chloroplast DNA regions
CN104465874A (zh) 一种太阳能电池及其制备方法
CN204391057U (zh) 一种带有吹气辅助装置的退火腔体
Strel'chuk et al. Influence of proton irradiation on recombination current in 6H–SiC pn structures
CN106469646B (zh) 一种碳化硅器件用离子注入来形成高掺杂的制造方法
CN105448673A (zh) 一种碳化硅器件背面欧姆接触的制作方法
Job et al. Defect engineering for modern power devices
CN105405924B (zh) 一种晶体硅基太阳电池用的高方阻掺杂晶硅层的制备方法
CN107799397A (zh) 一种p型晶体硅太阳能电池磷旋涂方法
CN105244267B (zh) 一种碳化硅PiN器件的欧姆接触方法
CN102969405A (zh) 一种高效浅结太阳能电池的扩散工艺
CN106469647B (zh) 一种碳化硅半导体器件的掺杂制造工艺
CN111952173A (zh) 一种基于外延工艺制备SiC IGBT的方法及SiC IGBT

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151216