CN106469647B - 一种碳化硅半导体器件的掺杂制造工艺 - Google Patents

一种碳化硅半导体器件的掺杂制造工艺 Download PDF

Info

Publication number
CN106469647B
CN106469647B CN201510518123.9A CN201510518123A CN106469647B CN 106469647 B CN106469647 B CN 106469647B CN 201510518123 A CN201510518123 A CN 201510518123A CN 106469647 B CN106469647 B CN 106469647B
Authority
CN
China
Prior art keywords
lattice
ion
injection
doped ions
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510518123.9A
Other languages
English (en)
Other versions
CN106469647A (zh
Inventor
黄升晖
苏冠创
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Lisheng Semiconductor Technology Co Ltd
Original Assignee
Nanjing Lisheng Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Lisheng Semiconductor Technology Co Ltd filed Critical Nanjing Lisheng Semiconductor Technology Co Ltd
Priority to CN201510518123.9A priority Critical patent/CN106469647B/zh
Publication of CN106469647A publication Critical patent/CN106469647A/zh
Application granted granted Critical
Publication of CN106469647B publication Critical patent/CN106469647B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种碳化硅半导体器件的掺杂制造工艺,其特征在于,包括以下步骤:对碳化硅晶圆工件需掺杂的位置进行注入离子,把SiC晶格内的原子打走,制造晶格空缺。注入剂量需少于非晶化阈值,<2x1015/cm2。在晶格没有形成非晶化结构层前,停止离子注入。然后,对衬底加温,注入掺杂离子,让注入掺杂的离子可马上填入晶格空缺,并把注入所引起的晶格损伤复原。采用本方法令SiC晶格内的空缺增加,当注入掺杂离子时,掺杂离子会跑到晶格空缺,得到激活。这样可以使现有退火激活热处理工序所需的温度大大降低,甚至取消这项工序。因此,令表面粗化问题得到解决,无需要在晶圆最顶层的表面制作保护层,把制造成本降低。

Description

一种碳化硅半导体器件的掺杂制造工艺
技术领域
本发明涉及一种碳化硅半导体器件的掺杂制造工艺,更具体地说是涉及一种碳化硅半导体器件用离子注入来掺杂的加工工艺的新方法。
背景技术
使用硅器件的传统集成电路大都只能工作在250℃以下,不能满足高温、高功率及高频等要求。当中,新型半导体材料碳化硅(SiC)最受人注目和研究。
碳化硅半导体材料具有宽带隙、高饱和漂移速度、高热导率、高临界击穿电场等突出优点,特别适合制作大功率、高压、高温、抗辐照电子器件。
碳化硅禁带宽度宽(2.10eV≤Eg≤7.10eV),漏电流比硅小几个数量级。而且,碳化硅热稳定性极好,本征温度可达800℃以上,它保证了在高温工作时的长期可靠性。通过分析优值,如Johnson优值(JFOM-通过材料的击穿电场、饱和电子漂移速度来反映相应器件的高功率、高频率性能)、Keyes优值(KFOM-通过材料的热导率、饱和电子漂移速度及介电常数反映相应器件的开关速度和热限制)及热优值(QFOM-通过材料的击穿电场、击穿电场及热导率反映相应器件的散热性能),会发现碳化硅SiC这几个优值都比现在常用的半导体材料高出很多,是实现结合高温与高频高功率的一种理想材料。
碳化硅击穿电场较高,是硅材料的8倍,这对功率器件甚为关键。导通电阻是与击穿电场的立方成反比,所以碳化硅SiC功率器件的导通电阻只有硅器件的百至二百分之一,显着降低电子设备的能耗。因此,碳化硅SiC功率器件也被誉为带动“新能源革命”的“绿色能源”器件。用碳化硅SiC所制造出来的功率器件具有低比导通电阻,高工作频率和高温工作稳定性的优点,拥有很广阔的应用前景。
随着6H、4H-SiC体材料的相继商品化,碳化硅SiC器件工艺,如氧化、掺杂、刻蚀及金属、半导体接触,都日渐成熟,这些为碳化硅SiC器件的研制及应用奠定了基础。
其中,掺杂是制作功率器件不可缺少的工序。基于碳化硅SiC的键强度高,杂质扩散所要求的温度(>1800℃)。大大超过标准器件工艺的条件,层间介质和栅极氧化层(SiO2,Si3N4)等不能承受这么高的温度,所以器件制作工艺中的掺杂不能采用扩散工艺,只能利用外延控制掺杂和高温离子注入掺杂。
外延掺杂可利用碳化硅源气体流量变化,使掺杂浓度控制在从轻掺杂(1014/cm3)到简并掺杂(>1019/cm3)的范围。硅烷、丙烷是碳化硅SiC典型的外延气体源。6H-SiC在硅(Si)面n型衬底上同质外延典型的生长速率为3μm/h。在生长反应室中,通过调节气体源的比例来进行位置竞争外延,使杂质位于晶格位置。在碳(C)面衬底上的生长则不同,但对其生长机制尚无深刻了解。
因为不能采用扩散工艺掺杂,离子注入工艺在器件制作中非常重要。n型掺杂主要是注入氮(N)离子。铝(Al)和硼(B)为典型的p型掺杂元素,产生相对深的受主能级(分别为211 meV和300meV),Al的电离能小于B的电离能,Al要求的激活温度比B低;而B原子比Al原子轻,注入引起的损伤较少,且注入范围更深,应根据器件工艺要求来选择注入元素。
可是,当离子注入碳化硅过大时,会引致晶格损伤,形成非晶化的结构,大大降低碳化硅原有的性能。文献报道了非晶化注入剂量阈值,N约为4×1015/cm2,Al约为1×1015/cm2,B约为5×1015/cm2。同时,亦需对衬底加上高温,一般对N注入时需要约650℃,在对Al注入时需要约700~800℃,以减少注入离子时所引起的非晶化结构出现。注入后,还需要经过高温退火热处理(>1600℃),把注入的离子激活,同时令注入离子时所引起的的晶格损伤复原。由于SiC的键强度高,需要在高温下才能产生晶格空缺,让掺杂离子填入,获得激活。文献报道了退火温度1300℃得到少于10%激活率;当温度大于1600℃时,激活率才会超过95%。
当温度大于1600℃时,SiC内的Si会蒸发出来,器件晶圆表面亦会粗化,令器件效能降低。现有的工艺是在晶圆最顶层表面沉积碳化硅(SiC)或石墨(C)层作为保护,然后才进行退火热处理。制作这保护层和之后的清理等工序会令成本增加。
发明内容
本发明的目的在于提出一种能避免上述不足而实用可行的一种对碳化硅半导体器件用离子注入法形成掺杂区的加工工艺的新方法。这方法特别之处是不需要很高的退火温度便能激活其中注入的杂质,这温度可少于使碳化硅表面的硅(Si)蒸发出来从而引起表面粗化。
晶格在高温度下会强烈振动,由波尔兹曼统计分布知道,其中有部份碳化硅的原子获得足够大的动能从而争脱绑束,产生晶格空缺和间隙原子。这新方法不是靠高温度激活,而是靠用离子注入法,除了注入掺杂用的离子,还注入适当大小和能量的离子来撞击晶格原来的原子,使其脱离原来的晶格位置,从而形成晶格空缺和间隙原子。当空缺,原有的间隙原子(离子)和掺杂离子同时存在于一微观小空间内,在退火激活时,掺杂离子会比被撞脱出晶格位置来的间隙原子更容易填入空缺,释放出一载流子而完成激活,实施本发明有如下各方案:
方案一:这方案是用来掺杂N型区的,主要步骤如下:
(1)注入适当的离子用来把碳化硅的原子(碳或硅,尤其碳)撞脱出离其晶格位置,形成晶格空格,所谓适当的离子一般是质量较大的和有足够注入能量和剂量,注入剂量需要少于非晶化注入剂量阈值,如Ar/200KeV/2e14,注入时,碳化硅衬底的温度为-100℃至+120℃之间,原则上,温度愈低愈容易把原有的原子撞离它的原位置而形成晶格空缺和间隙原子;
(2)注入碳化硅的N型掺杂质氮,或磷或氮加磷,注入剂量需要少于非晶化注入剂量阈值,注入时,碳化硅衬底的温度为-100℃至+800℃之间;
(3)然后退火激活,退火温度少于1200℃,在退火时,晶体内已有足够被之前离子撞击所形成的空缺,掺杂原子会比较容易填入晶格空缺,释放载流子,完成激活。
方案二:这方案是用来掺杂N型区的,与方案一类似,主要步骤如下:
(1)注入适当的离子用来把碳化硅的原子(碳或硅,尤其碳)撞脱出离其晶格位置,形成晶格空格,所谓适当的离子一般是质量较大的和有足够注入能量和剂量,注入剂量需要少于非晶化注入剂量阈值,如Ar/200KeV/2e14,注入时,碳化硅衬底的温度为-100℃至+120℃,原则上,温度愈低愈容易把原有的原子撞离它的原位置而形成晶格空缺;
(2)注入碳化硅的N型掺杂质氮和付加离子硅(Si),或磷和付加离子硅或氮加磷和付加离子硅,注入剂量需要少于非晶化注入剂量阈值;注入的硅原子凭着″位置竞争”原理,间隙硅原子会使氮或磷较难填进硅的位置空缺並使间隙碳原子更难回到碳位置晶格空缺上,相对来说,氮更容易填进硅的空缺,磷更容易填进碳的空缺,注入时,碳化硅衬底的温度为-100℃至+800℃之间;
(3)然后退火激活,退火温度少于1200℃,在退火时,晶体内已有足够被之前离子撞击所形成的空缺,掺杂原子会比较容易填入晶格空缺,释放载流子,完成激活。
方案三:这方案是用来掺杂N型区的,主要步骤如下:
(1)注入碳化硅的N型掺杂质氮,或磷或氮加磷,注入剂量需要少于非晶化注入剂量阈值,注入时,碳化硅衬底的温度为-100C至+120C之间,这方式法的特点是用注入的掺杂离子把晶格位置上的原子撞脱,形成晶格空缺;
(2)然后退火激活,退火温度少于1200℃,在退火时,晶体内已有足够被之前离子撞击所形成的空缺,掺杂原子会比较容易填入晶格空缺,释放载流子,完成激活。
方案四:这方案是用来掺杂N型区的,主要步骤如下:
(1)注入碳化硅的N型掺杂质氮和付加离子硅(C),或磷和付加离子硅或氮加磷和付加离子硅,注入剂量需要少于非晶化注入剂量阈值;注入的硅原子凭着″位置竞争”原理,间隙硅原子会使氮或磷较难填进硅的位置空缺並使间隙碳原子更难回到碳位置晶格空缺上,相对来说,氮或磷更容易填进空缺,注入时,碳化硅衬底的温度为-100℃至+120℃之间,这方式法的特点是主要用注入的掺杂离子把晶格位置上的原子撞脱,形成晶格空缺;
(2)然后退火激活,退火温度少于1200℃,在退火时,晶体内已有足够被之前离子撞击所形成的空缺,掺杂原子会比较容易填入晶格空缺,释放载流子,完成激活。
方案五:这方案是用来掺杂P型区的,主要步骤如下:
(1)注入适当的离子用来把碳化硅的原子(碳或硅,尤其硅)撞脱出离其晶格位置,形成晶格空格,所谓适当的离子一般是质量较大的和有足够注入能量和剂量,注入剂量需要少于非晶化注入剂量阈值,如Ar/200KeV/2e14,注入时,碳化硅衬底的温度为-100℃至+120℃之间,原则上,温度愈低愈容易把原有的原子撞离它的原位置而形成晶格空缺;
(2)注入碳化硅的P型掺杂质铝(Al),或硼(B)或铝加硼,注入剂量需要少于非晶化注入剂量阈值,注入时,碳化硅衬底的温度为-100C至+800C;
(3)然后退火激活,退火温度少于1200℃,在退火时,晶体内已有足够被之前离子撞击所形成的空缺,掺杂原子会比较容易填入晶格空缺,释放载流子,完成激活。
方案六:这方案是用来掺杂P型区的,与方案五类似,主要步骤如下:
(1)注入适当的离子用来把碳化硅的原子(碳或硅,尤其硅)撞脱出离其晶格位置,形成晶格空格,所谓适当的离子一般是质量较大的和有足够注入能量和剂量,注入剂量需要少于非晶化注入剂量阈值,如Ar/200KeV/2e14,注入时,碳化硅衬底的温度为-100℃至+120℃之间,原则上,温度愈低愈容易把原有的原子撞离它的原位置而形成晶格空缺;
(2)注入碳化硅的P型掺杂质铝和付加离子碳(C),或硼和付加离子碳,或铝加硼和付加离子碳,注入剂量需要少于非晶化注入剂量阈值;注入的碳原子凭着″位置竞争”原理,间隙碳原子会使铝或硼较难填进碳的位置空缺並使间隙硅原子更难回到硅位置晶格空缺上,相对来说,铝或硼更容易填进硅的位置空缺,注入时,碳化硅衬底的温度为-100℃至+800℃之间;
(3)然后退火激活,退火温度少于1200℃,在退火时,晶体内已有足够被之前离子撞击所形成的空缺,掺杂原子会比较容易填入晶格空缺,释放载流子,完成激活。
方案七:这方案是用来掺杂P型区的,主要步骤如下:
(1)注入碳化硅的P型掺杂质铝,或硼或铝加硼,注入剂量需要少于非晶化注入剂量阈值,注入时,碳化硅衬底的温度为-100℃至+120℃之间,这方式法的特点是主要用注入的掺杂离子把晶格位置上的原子撞脱,形成晶格空缺;
(2)然后退火激活,退火温度少于1200℃,在退火时,晶体内已有足够被之前离子撞击所形成的空缺,掺杂原子会比较容易填入晶格空缺,释放载流子,完成激活。
方案八:这方案是用来掺杂P型区的,主要步骤如下:
(1)注入碳化硅的P型掺杂质铝和付加离子碳(C),或硼和付加离子碳,或铝加硼和付加离子碳,注入剂量需要少于非晶化注入剂量阈值;注入的碳原子凭着″位置竞争”原理,间隙碳原子会使铝或硼较难填进碳的位置空缺上並使间隙硅原子更难回到硅位置晶格空缺上,相对来说,铝或硼更容易填进硅的位置空缺,注入时,碳化硅衬底的温度为-100℃至+120℃之间,这方式法的特点是主要用注入的掺杂离子把晶格位置上的原子撞脱,形成晶格空缺;
(2)然后退火激活,退火温度少于1200℃,在退火时,晶体内已有足够被之前离子撞击所形成的空缺,掺杂原子会比较容易填入晶格空缺,释放载流子,完成激活。
以上各方案中的各种离子注入的次序先后不重要,一般来说,先注入用来制造晶格空缺的离子较易处理。如果碳化硅掺杂空间内已有足够多的空缺,在注入掺杂时,若果衬底已被置于300℃至750℃,则会有部份注入的掺杂离子会马上填进空缺,完成激活,整个技术的内容在图1总结。
与现有技术相比,本发明的有益效果是:
现有激活工序是使用高温退火热处理。温度大于1200℃,这么高的温度会使碳化硅器件晶圆表面粗化,做出来的器件效能大大降低。为了解决这问题,其中一些方法是在晶圆最顶层表面沉积碳化硅(SiC)或石墨(C)的保护层,制作和之后处理這保护层会令成本增加。采用本发明的制备方法,不用高温度(大于1200℃)便可产生足够多的晶格空缺;注入的掺杂离子不用高温(大于1200℃)便能填进晶格空缺,完成激活。这样可以使退火激活温度大大减少,甚至取消这项工序,把成本降低。
附图说明
附图用来提供对本发明的进一步理解,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制:
图1是本发明的技术理论示意图;
图2是本发明实施例1的注入氩(Ar)离子示意图;
图3是本发明实施例1的注入氮(N)掺杂离子示意图;
图4是本发明实施例1的完成激活示意图;
图5是本发明实施例2的注入磷(P31)掺杂离子示意图;
图6是本发明实施例2的注入氮(N)掺杂离子示意图;
图7是本发明实施例2的完成激活示意图。
参考符号表:
1碳化硅衬底
2碳化硅外延层
3二氧化硅层
4晶格空缺区域
5激活后的掺杂区域
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
本发明涉及一种碳化硅(SiC)半导体器件晶圆用离子注入来掺杂的制造工艺,包括以下步骤:
对碳化硅(SiC)晶圆工件需掺杂的区域进行注入至少一种离子,在晶格没有形成非晶化结构前,停止离子注入。注入的离子可以是掺杂离子(例如N,B或Al)也可以是一些较大质量的离子,如氩(Ar),其中一些离子的作用是用来撞击SiC晶格内的Si或C原子,把晶格内的原子撞脱绑束,形成晶格空缺,其中一些离子的作用是作掺杂用的,完成所有注入后便进行退火激活,温度少于1200℃,时间为10分钟至300分钟之间。
实施例1:
如图2所示,对碳化硅外延层2表面注入适当的离子用来把碳化硅的原子(碳或硅,尤其碳)撞脱出离其晶格位置,形成晶格空格,如Ar/200KeV/2e14,注入时,碳化硅衬底的温度为室温。
如图3所示,对碳化硅外延层2表面注入注入碳化硅的N型掺杂质如氮(N/200KeV/2e14),注入剂量需要少于非晶化注入剂量阈值,注入时,碳化硅衬底的温度为室温。
如图4所示,对碳化硅晶圆进行退火激活,退火温度少于1200℃,时间为10分钟至300之间。
实施例2:
如图5所示,对碳化硅外延层2表面注入注入碳化硅的N型掺杂质磷(P31/160KeV/4e14),注入剂量需要少于非晶化注入剂量阈值,注入时,碳化硅衬底的温度为室温。
如图6所示,对碳化硅外延层2表面注入注入碳化硅N型掺杂质氮(N/160KeV/4e14),注入剂量需要少于非晶化注入剂量阈值,注入时,碳化硅衬底的温度为室温。
如图7所示,对碳化硅晶圆进行退火激活,退火温度少于1200℃,时间为10分钟至300之间。
实施例2主要是用掺杂离子,尤其是磷离子,撞击碳化硅原子,制造晶格空缺。
最后应说明的是:以上仅为本发明的实施例而已,并不用于限制本发明,本发明可用于涉及制造碳化硅(SiC)半导体器件工艺内用离子注入来形成掺杂的制造工艺,其中器件包括绝缘栅晶体管(MOS),绝缘栅双极晶体管(IGBT)或二极管、或肖特基二极管。尽管参照实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换,但是凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之。

Claims (9)

1.一种碳化硅半导体器件的掺杂制造工艺,其特征在于,包括以下步骤:
(1)对碳化硅晶圆工件需要掺杂的区域注入至少一种离子来撞击晶格原来的原子,使其脱离原来的晶格位置,从而形成晶格空缺和间隙原子,注入剂量需少于非晶化阈值,<2×1015/cm2;在晶格没有形成非晶化结构前,停止离子注入,注入时,碳化硅衬底的温度为-100℃至+120℃之间;
(2)对之前已用离子注入制造出晶格空缺的区域注入掺杂离子,注入剂量需要少于非晶化注入剂量阈值,注入时,碳化硅衬底的温度为-100℃至+800℃之间;
(3)然后退火激活,退火温度少于1200℃,在退火时,时间为10分钟至300分钟之间。
2.根据权利要求1所述的一种碳化硅半导体器件的掺杂制造工艺,其特征在于,所述步骤(1)中的一种离子,这离子是Ar,Ne,Ga,As,Al,Si,P,S,O,C或N等,剂量为1e13cm-2至2e15cm-2之间,注入能量为30KeV至2.0MeV之间,注入角度为-30度至+30度之间。
3.根据权利要求1所述的一种碳化硅半导体器件的掺杂制造工艺,其特征在于,所述步骤(2)中的掺杂离子,若掺杂离子是用作N型掺杂的可以是氮或磷,用作P型掺杂的可以是铝或硼。
4.根据权利要求1所述的一种碳化硅半导体器件的掺杂制造工艺,其特征在于,所述步骤(2)中的注入掺杂离子,除了注入掺杂离子,还注入用作″位置竞争”用的附加离子如Si或C,这用作位置竞争的离子的主要用途不是作掺杂用,也非作撞击用,主要是帮助掺杂原子更容易有效地填进晶格空缺。
5.根据权利要求1所述的一种碳化硅半导体器件的掺杂制造工艺,其特征在于,所述步骤(1)中注入的离子来撞击晶格原来的原子所和所述步骤(2)中注入掺杂离子,这步骤(1)和步骤(2)的执行次序可以互换。
6.一种碳化硅半导体器件的掺杂制造工艺,其特征在于,包括以下步骤:
(1)对碳化硅晶圆工件需要掺杂的区域注入至少一种掺杂离子,注入的掺杂离子除了作掺杂用,还用来撞击晶格原来的原子,使其脱离原来的晶格位置,从而形成晶格空缺和间隙原子,注入剂量需少于非晶化阈值,<2×1015/cm2;在晶格没有形成非晶化结构前,停止离子注入,注入时,碳化硅衬底的温度为-100℃至+120℃之间;
(2)然后退火激活,退火温度少于1200℃,在退火时,时间为10分钟至300分钟之间。
7.根据权利要求6所述的一种碳化硅半导体器件的掺杂制造工艺,其特征在于,所述步骤(1)中的掺杂离子,若掺杂离子是用作N型掺杂的是氮或磷,用作P型掺杂的是铝或硼。
8.根据权利要求6所述的一种碳化硅半导体器件的掺杂制造工艺,其特征在于,所述步骤(1)中的掺杂离子,若掺杂离子是用作N型掺杂的是氮和磷一起,注入氮和磷的次序是沒有限制的,用作P型掺杂的是铝和硼一起,注入铝和硼的次序是沒有限制的。
9.根据权利要求6所述的一种碳化硅半导体器件的掺杂制造工艺,其特征在于,所述步骤(1)中的注入至少一种掺杂离子,除了注入掺杂离子,还注入用作″位置竞争”用的附加离子如Si或C,这用作位置竞争的离子的主要用途不是作掺杂用,也非作撞击用,主要是帮助掺杂原子更容易有效地填进晶格空缺。
CN201510518123.9A 2015-08-21 2015-08-21 一种碳化硅半导体器件的掺杂制造工艺 Expired - Fee Related CN106469647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510518123.9A CN106469647B (zh) 2015-08-21 2015-08-21 一种碳化硅半导体器件的掺杂制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510518123.9A CN106469647B (zh) 2015-08-21 2015-08-21 一种碳化硅半导体器件的掺杂制造工艺

Publications (2)

Publication Number Publication Date
CN106469647A CN106469647A (zh) 2017-03-01
CN106469647B true CN106469647B (zh) 2019-03-19

Family

ID=58229493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510518123.9A Expired - Fee Related CN106469647B (zh) 2015-08-21 2015-08-21 一种碳化硅半导体器件的掺杂制造工艺

Country Status (1)

Country Link
CN (1) CN106469647B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993682A (zh) * 2019-12-29 2020-04-10 西安电子科技大学 一种n型硅基宽禁带材料及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255201B1 (en) * 1997-11-28 2001-07-03 Matsushita Electric Industrial Co., Ltd. Method and device for activating semiconductor impurities
CN101438399A (zh) * 2006-05-04 2009-05-20 国际商业机器公司 用于改良的场效应管的结合原位或移位热处理的离子注入

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255201B1 (en) * 1997-11-28 2001-07-03 Matsushita Electric Industrial Co., Ltd. Method and device for activating semiconductor impurities
CN101438399A (zh) * 2006-05-04 2009-05-20 国际商业机器公司 用于改良的场效应管的结合原位或移位热处理的离子注入

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Annealing behavior of Al-implantation-induced disorder in 4H–SiC》;Y. Zhang et al.;《Nuclear Instruments and Methods in Physics Research B》;20040219(第219-220期);第647-651页
《Effect of ion implantation parameters on Al dopant redistribution in SiC after annealing: Defect recovery and electrical properties of p-type layers》;M. Lazar et al.;《JOURNAL OF APPLIED PHYSICS》;20030901;第94卷;第2992-2998页

Also Published As

Publication number Publication date
CN106469647A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN105874607B (zh) 半导体装置以及半导体装置的制造方法
CN104054159B (zh) 半导体装置的制造方法
CN106463528B (zh) 碳化硅半导体装置的制造方法
TW200807559A (en) Method for improving the quality of an SiC crystal and an SiC semiconductor device
CN106062966A (zh) 半导体装置及半导体装置的制造方法
JP2009231545A (ja) 炭化珪素mos型半導体装置
JP2009542005A5 (zh)
JP2012038810A (ja) 半導体装置およびその製造方法
CN105723499A (zh) 半导体装置的制造方法
CN104347718A (zh) 半导体装置
CN103794473B (zh) 一种室温下吸除硅晶片或硅器件中过渡金属杂质的方法
CN109994383A (zh) 半导体器件和用于形成半导体器件的方法
CN103779194A (zh) 质子辐照时掺杂效率的提高
JP2004356257A (ja) p型III族窒化物半導体の製造方法
JP4141505B2 (ja) SiC層中にボロンをドープされた領域を生成する方法
CN103928309A (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN106469647B (zh) 一种碳化硅半导体器件的掺杂制造工艺
CN104347712A (zh) 半导体装置及其制造方法
CN106469646B (zh) 一种碳化硅器件用离子注入来形成高掺杂的制造方法
JP7058337B2 (ja) Al/Be共注入により炭化ケイ素をp型ドーピングする方法
CN105826195B (zh) 一种超结功率器件及其制作方法
CN103489776B (zh) 一种实现场截止型绝缘栅双极型晶体管的工艺方法
CN104992966B (zh) 一种热预算低的双极高频功率晶体管芯片的制作方法
US20080308904A1 (en) P-doped region with improved abruptness
CN107958940A (zh) 一种n型碳化硅耐击穿肖特基二极管结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
DD01 Delivery of document by public notice
DD01 Delivery of document by public notice

Addressee: NANJING LISHENG SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Document name: Notification of Publication and of Entering the Substantive Examination Stage of the Application for Invention

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190319