JP5673107B2 - 炭化珪素半導体デバイスの作製方法 - Google Patents
炭化珪素半導体デバイスの作製方法 Download PDFInfo
- Publication number
- JP5673107B2 JP5673107B2 JP2011000494A JP2011000494A JP5673107B2 JP 5673107 B2 JP5673107 B2 JP 5673107B2 JP 2011000494 A JP2011000494 A JP 2011000494A JP 2011000494 A JP2011000494 A JP 2011000494A JP 5673107 B2 JP5673107 B2 JP 5673107B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- film
- sputtering
- carbon film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、炭化珪素半導体デバイスの作製方法に関するものである。
炭化珪素基板又は炭化珪素基板上にエピタキシャル成長させた炭化珪素膜を使って各種デバイスを作製する場合、イオン注入工程が必要になる。イオン注入後にはイオンを活性化させるために1600℃から1800℃で熱処理する必要があるが、表面を保護しないで熱処理すると表面荒れが起こることが知られている。
これを防ぐための１つの方法にSiH4ガスを添加したArガス中でのアニールをすると表面荒れが低減できることが報告されている（例えば特許文献１参照）。別の方法としてはイオン注入後なんらかの方法で表面に炭素の膜を形成してからアニールすると表面荒れが低減されることも知られている。炭素膜の成膜はスパッタ法、CVD法、レジストを塗布して炭化させる方法などが行われている（例えば非特許文献１参照）。
スパッタ法では炭素ターゲットを用いてArガスでスパッタリングを行うが、低温で成膜すると表面荒れの低減効果が十分でないため、炭素膜を炭化珪素表面に成膜する温度は600℃以上が必要である。
ところが600℃以上の高温でスパッタすると図１に示したように活性化アニール途中で炭素膜にクラックがはいり、炭素で保護されていない表面部分が発生してしまう不具合が起こる。また成膜装置としても600℃に加熱する装置は一般的でなく特殊仕様になり、コストが高くなる上、基板の昇温や降温などに時間がかり生産性としては問題がある。
ところが600℃以上の高温でスパッタすると図１に示したように活性化アニール途中で炭素膜にクラックがはいり、炭素で保護されていない表面部分が発生してしまう不具合が起こる。また成膜装置としても600℃に加熱する装置は一般的でなく特殊仕様になり、コストが高くなる上、基板の昇温や降温などに時間がかり生産性としては問題がある。
第71回 応用物理学会 14p-ZS-12 ECR スパッタカーボン膜とECR プラズマエッチングを用いたSiC キャップアニール技術 ２０１０年９月１４日
本発明は、各種イオンをイオン注入した後に活性化させるための熱処理を行う場合に、炭化珪素表面が荒れてしまうことを防ぐ炭化珪素半導体デバイスの作製方法を提供することを課題とする。
上記の課題は、以下の炭化珪素半導体デバイスの作製方法によって解決される。
（１）炭化珪素単結晶基板又は基板上に成膜された炭化珪素単結晶エピタキシャル膜にイオン注入する工程と、該イオン注入した炭化珪素単結晶基板上又は該炭化珪素単結晶エピタキシャル膜上に窒素を含有した炭素膜を形成する工程と、該炭素膜の形成後に注入イオンの活性化熱処理を行う工程とを含み、前記炭素膜は、炭素ターゲットを用いスパッタリング法により形成し、スパッタリング法に用いるスパッタガスは、ＡｒにＮ ２ を３％〜１０％含有したガスを用い、３００℃以下の温度で前記炭素膜を形成することを特徴とする炭化珪素半導体デバイスの作製方法。
（２）上記注入イオンの活性化熱処理は、１６００℃〜１８００℃で行うことを特徴とする（１）に記載の炭化珪素半導体デバイスの作製方法。
（１）炭化珪素単結晶基板又は基板上に成膜された炭化珪素単結晶エピタキシャル膜にイオン注入する工程と、該イオン注入した炭化珪素単結晶基板上又は該炭化珪素単結晶エピタキシャル膜上に窒素を含有した炭素膜を形成する工程と、該炭素膜の形成後に注入イオンの活性化熱処理を行う工程とを含み、前記炭素膜は、炭素ターゲットを用いスパッタリング法により形成し、スパッタリング法に用いるスパッタガスは、ＡｒにＮ ２ を３％〜１０％含有したガスを用い、３００℃以下の温度で前記炭素膜を形成することを特徴とする炭化珪素半導体デバイスの作製方法。
（２）上記注入イオンの活性化熱処理は、１６００℃〜１８００℃で行うことを特徴とする（１）に記載の炭化珪素半導体デバイスの作製方法。
本発明によれば、従来600℃という高温での成膜が必要であった炭素保護膜の形成が、ArガスにN2を適量添加することで300℃まで低温化して成膜しても同等な表面荒れを実現できる。これにより特殊な高温対応のスパッタリング装置を用いることなしに一般的な300℃までのヒータを装備した装置で保護膜を形成できる。
また基板温度を低温化したことで、昇温や降温などに時間が短縮され、炭化珪素半導体デバイスの生産性が向上される。
また基板温度を低温化したことで、昇温や降温などに時間が短縮され、炭化珪素半導体デバイスの生産性が向上される。
（本発明の原理）
上記の問題を解決するには低温で成膜した炭素膜を用いて活性化熱処理を行っても十分な表面荒れの低減効果を得られるようにする必要がある。具体的には300℃以下の成膜温度が望ましい。一般的な仕様のスパッタ装置で加熱できる温度は300℃が上限のものが多いためである。しかしながら低温で成膜すると従来技術では表面荒れの低減効果を十分に得られない。
上記の問題を解決するには低温で成膜した炭素膜を用いて活性化熱処理を行っても十分な表面荒れの低減効果を得られるようにする必要がある。具体的には300℃以下の成膜温度が望ましい。一般的な仕様のスパッタ装置で加熱できる温度は300℃が上限のものが多いためである。しかしながら低温で成膜すると従来技術では表面荒れの低減効果を十分に得られない。
本発明では、活性化熱処理中、クラックが入らない膜を低温で形成する保護膜として窒素を含有した炭素膜（C:N）を用いると効果があることがわかった。スパッタガスAｒにN2を3％から10％添加することでC:N膜を作製できる。このC:N膜を300℃以下で形成しても従来のArスパッタで600℃で形成した炭素膜を保護膜として活性化熱処理した表面荒れ状態と300℃以下で形成したC:N膜を保護膜として活性化熱処理した場合と同等な表面を実現する。
（実施例）
活性化熱処理しても炭化珪素表面が荒れないような炭素保護膜の形成方法について実施例を用いて説明する。
結晶構造が4H-炭化珪素でC面やSi面の基板で4°オフ基板（又は炭化珪素エピタキシャル膜付きの4°オフ基板）を有機洗浄、RCA洗浄した後、イオン注入装置により500℃に基板を加熱した状態でボックスプロファイルが0.45μｍから0.85μｍ（加速エネルギーが290から700ｋeV）で総ドーズ量が2×1014ｃｍ-2になるように窒素を注入した。
その後、更にボックスプロファイルが0.35（加速エネルギーが20から350ｋeV）で総ドーズ量が8×1014ｃｍ-2になるように燐を注入した。
活性化熱処理しても炭化珪素表面が荒れないような炭素保護膜の形成方法について実施例を用いて説明する。
結晶構造が4H-炭化珪素でC面やSi面の基板で4°オフ基板（又は炭化珪素エピタキシャル膜付きの4°オフ基板）を有機洗浄、RCA洗浄した後、イオン注入装置により500℃に基板を加熱した状態でボックスプロファイルが0.45μｍから0.85μｍ（加速エネルギーが290から700ｋeV）で総ドーズ量が2×1014ｃｍ-2になるように窒素を注入した。
その後、更にボックスプロファイルが0.35（加速エネルギーが20から350ｋeV）で総ドーズ量が8×1014ｃｍ-2になるように燐を注入した。
イオン注入後にDCマグネトロンスパッタ装置で炭素ターゲットを用いて純Arガス又はN2を添加したArガスをスパッタガスとして炭素薄膜を形成した。基板温度は室温（RT）、300℃及び600℃で行い、DCパワーは直径12インチのターゲットで1000W印加した。炭素膜厚は15nmから30nmの範囲で成膜した。
炭素膜成膜後活性化熱処理を行った。試料を熱処理炉に挿入後、真空引きを行った。真空引きは1×10-2Pa以下まで行った。その後Arガスを導入し、80〜760Torrの圧力で1600℃から1800℃の範囲で１分間から５分間の熱処理を行った。
熱処理後、取り出し可能な温度まで冷却して、アッシング装置で炭素膜のアッシングを行った。
アッシングは、リアクティブイオンエッチング装置でO2を導入して12Paの圧力でRFパワー500W印加して酸素プラズマ中で行った。アッシング時間は５分である。アッシング後は、原子間力顕微鏡（AFM）や走査型電子顕微鏡（SEM）などでイオン注入した基板表面の荒れを評価した。
炭素膜成膜後活性化熱処理を行った。試料を熱処理炉に挿入後、真空引きを行った。真空引きは1×10-2Pa以下まで行った。その後Arガスを導入し、80〜760Torrの圧力で1600℃から1800℃の範囲で１分間から５分間の熱処理を行った。
熱処理後、取り出し可能な温度まで冷却して、アッシング装置で炭素膜のアッシングを行った。
アッシングは、リアクティブイオンエッチング装置でO2を導入して12Paの圧力でRFパワー500W印加して酸素プラズマ中で行った。アッシング時間は５分である。アッシング後は、原子間力顕微鏡（AFM）や走査型電子顕微鏡（SEM）などでイオン注入した基板表面の荒れを評価した。
図１に従来のArスパッタで600℃の温度で成膜した炭素膜を活性化熱処理した場合のAFM測定結果を、図２にそのSEM観察結果を示す。
アッシング前の状態で熱処理後に炭素膜にクラックが発生しており、クラック部分の基板表面がむき出しになることで表面が少しエッチングされてしまったような部分（シミのような痕）ができている。この現象は常に発生するわけではないが数サンプルに１回ぐらいの割合で発生し解決の必要な問題である。これは炭素膜に大きな応力がかかるためと推定される。この問題を解決するには成膜温度の低温化が必要であるが、成膜温度を低温にすると従来技術ではイオン注入面の表面荒れが大きくなってしまうという問題がある。そこで本発明では低温で成膜しても硬度が高い炭素膜で応力が従来の膜より小さく、1600℃以上の熱処理が行われてもクラックが入らない炭素膜の作製方法としてArにN2を添加した。
アッシング前の状態で熱処理後に炭素膜にクラックが発生しており、クラック部分の基板表面がむき出しになることで表面が少しエッチングされてしまったような部分（シミのような痕）ができている。この現象は常に発生するわけではないが数サンプルに１回ぐらいの割合で発生し解決の必要な問題である。これは炭素膜に大きな応力がかかるためと推定される。この問題を解決するには成膜温度の低温化が必要であるが、成膜温度を低温にすると従来技術ではイオン注入面の表面荒れが大きくなってしまうという問題がある。そこで本発明では低温で成膜しても硬度が高い炭素膜で応力が従来の膜より小さく、1600℃以上の熱処理が行われてもクラックが入らない炭素膜の作製方法としてArにN2を添加した。
表１に、炭素膜スパッタ時の成膜温度（RT、300℃及び600℃）とスパッタガスをArを用いた場合Ｂ及びAr+5％N2を用いた場合Ａについての熱処理後の表面荒れの関係を示す。表面荒れはAFMでの測定結果である。
従来方法として通常用いられるArガスでのスパッタリングＢでは、基板温度600℃で行ってもRMS＝0.37nmであり、基板温度を低下させてしまうとRMSは徐々に悪化し、室温RTで成膜した場合は、RMS=1.4nm以上と大きく荒れてしまうことがわかる。
これに対し、スパッタガスにN2を流量比で5％添加したArガスを用いてスパッタリングした場合Ａは、すべての成膜温度においてArスパッタの場合より表面荒れが小さくなる。Ar+N2でスパッタリングした場合は300℃まで成膜温度を低くしても従来のArスパッタの600℃の場合とほぼ同等の表面荒れにすることができることが分かる。
従来方法として通常用いられるArガスでのスパッタリングＢでは、基板温度600℃で行ってもRMS＝0.37nmであり、基板温度を低下させてしまうとRMSは徐々に悪化し、室温RTで成膜した場合は、RMS=1.4nm以上と大きく荒れてしまうことがわかる。
これに対し、スパッタガスにN2を流量比で5％添加したArガスを用いてスパッタリングした場合Ａは、すべての成膜温度においてArスパッタの場合より表面荒れが小さくなる。Ar+N2でスパッタリングした場合は300℃まで成膜温度を低くしても従来のArスパッタの600℃の場合とほぼ同等の表面荒れにすることができることが分かる。
図３に、スパッタガスArで600℃で成膜した炭素膜を用いて活性化熱処理したエピタキシャル基板表面のAFM像を示す。従来方法のArスパッタ600℃の試料は、図１、図２に示したような現象（シミのような痕）が発生しなかった場合のデータである。
図４に、スパッタガスAr+5％N2で300℃で成膜した炭素膜を用いて熱処理したエピタキシャル基板表面のAFM像を示す。
Arスパッタ600℃の試料はRMS＝0.37nmであり、Ar+N2スパッタ300℃の試料はRMS＝0.36nmであった。このように、ArにN2を5％添加したガスで成膜することで成膜温度を300℃まで低減させても従来と同等の表面荒れを実現できた。
図４に、スパッタガスAr+5％N2で300℃で成膜した炭素膜を用いて熱処理したエピタキシャル基板表面のAFM像を示す。
Arスパッタ600℃の試料はRMS＝0.37nmであり、Ar+N2スパッタ300℃の試料はRMS＝0.36nmであった。このように、ArにN2を5％添加したガスで成膜することで成膜温度を300℃まで低減させても従来と同等の表面荒れを実現できた。
図５にArに添加するN2量を変化させた場合の表面荒れの関係をしめす。N2添加なし、又は１５％添加した場合は表面荒れが増加し、RMSが悪化している。本発明で説明したArガスへのN2添加量が３〜１０％の範囲で表面荒れが小さくできることが確認された。
以上のようにスパッタガスにAr+N2ガスを用いて、N2添加量を適正にすることで窒素が含有された炭素膜にすることができ、この膜を300℃以下の温度で成膜した試料を活性化アニールすることで、従来と同等な表面荒れを実現でき、従来方法では時たま見られた炭素膜へのクラックの発生のない炭素保護膜を実現できる。
Claims (2)
- 炭化珪素単結晶基板又は基板上に成膜された炭化珪素単結晶エピタキシャル膜にイオン注入する工程と、該イオン注入した炭化珪素単結晶基板上又は該炭化珪素単結晶エピタキシャル膜上に窒素を含有した炭素膜を形成する工程と、該炭素膜の形成後に注入イオンの活性化熱処理を行う工程とを含み、前記炭素膜は、炭素ターゲットを用いスパッタリング法により形成し、スパッタリング法に用いるスパッタガスは、ＡｒにＮ ２ を３％〜１０％含有したガスを用い、３００℃以下の温度で前記炭素膜を形成することを特徴とする炭化珪素半導体デバイスの作製方法。
- 上記注入イオンの活性化熱処理は、１６００℃〜１８００℃で行うことを特徴とする請求項１に記載の炭化珪素半導体デバイスの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011000494A JP5673107B2 (ja) | 2011-01-05 | 2011-01-05 | 炭化珪素半導体デバイスの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011000494A JP5673107B2 (ja) | 2011-01-05 | 2011-01-05 | 炭化珪素半導体デバイスの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012142484A JP2012142484A (ja) | 2012-07-26 |
| JP5673107B2 true JP5673107B2 (ja) | 2015-02-18 |
Family
ID=46678445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011000494A Expired - Fee Related JP5673107B2 (ja) | 2011-01-05 | 2011-01-05 | 炭化珪素半導体デバイスの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5673107B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9748149B2 (en) | 2015-06-17 | 2017-08-29 | Fuji Electric Co., Ltd. | Method of manufacturing a silicon carbide semiconductor device including forming a protective film with a 2-layer structure comprised of silicon and carbon |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012146795A (ja) * | 2011-01-11 | 2012-08-02 | Toyota Central R&D Labs Inc | 半導体装置の製造方法 |
| WO2015146161A1 (ja) * | 2014-03-24 | 2015-10-01 | キヤノンアネルバ株式会社 | 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3816147B2 (ja) * | 1996-06-07 | 2006-08-30 | ローム株式会社 | 基板分割方法 |
| JP2000273621A (ja) * | 1999-03-26 | 2000-10-03 | Fuji Photo Film Co Ltd | カーボン膜の成膜方法および成膜装置 |
| JP2003158124A (ja) * | 2001-11-20 | 2003-05-30 | Japan Science & Technology Corp | 化合物半導体上への炭素系薄膜の形成方法 |
| JP4666200B2 (ja) * | 2004-06-09 | 2011-04-06 | パナソニック株式会社 | ＳｉＣ半導体装置の製造方法 |
| JP5092868B2 (ja) * | 2008-04-18 | 2012-12-05 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
-
2011
- 2011-01-05 JP JP2011000494A patent/JP5673107B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9748149B2 (en) | 2015-06-17 | 2017-08-29 | Fuji Electric Co., Ltd. | Method of manufacturing a silicon carbide semiconductor device including forming a protective film with a 2-layer structure comprised of silicon and carbon |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012142484A (ja) | 2012-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5406279B2 (ja) | 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法 | |
| JP6507875B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US7820534B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP5518326B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2011016392A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| TW200926303A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP6108588B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP2009065112A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5092868B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2010095369A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5673107B2 (ja) | 炭化珪素半導体デバイスの作製方法 | |
| JP2011146662A (ja) | ＳｉＣ半導体素子の製造方法 | |
| JP4511378B2 (ja) | ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法 | |
| KR20160057522A (ko) | 탄화규소 반도체 소자의 제조 방법 | |
| JP6472016B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6248458B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
| JP6151581B2 (ja) | 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法 | |
| JP7098717B2 (ja) | 単結晶シリコンの半導体ウェハおよび半導体ウェハの製造方法 | |
| JP2013051348A (ja) | エピタキシャルウェーハ及びその製造方法 | |
| JP2008270592A (ja) | Ｓｏｉ基板の製造方法 | |
| CN106298471A (zh) | 碳化硅半导体器件的退火方法 | |
| JP2017092361A (ja) | 半導体装置の製造方法 | |
| JP2013079432A (ja) | タングステン遮光膜の製造方法、タングステン遮光膜 | |
| JP2008150243A (ja) | 炭化珪素導電化方法 | |
| JP2010016167A (ja) | Ｓｉｍｏｘウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121026 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5673107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |