WO2010095369A1 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2010095369A1
WO2010095369A1 PCT/JP2010/000470 JP2010000470W WO2010095369A1 WO 2010095369 A1 WO2010095369 A1 WO 2010095369A1 JP 2010000470 W JP2010000470 W JP 2010000470W WO 2010095369 A1 WO2010095369 A1 WO 2010095369A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
carbon film
heat treatment
semiconductor device
susceptor
Prior art date
Application number
PCT/JP2010/000470
Other languages
English (en)
French (fr)
Inventor
鈴木賢二
Original Assignee
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工株式会社 filed Critical 昭和電工株式会社
Priority to EP10743501.8A priority Critical patent/EP2400528B1/en
Priority to US13/202,270 priority patent/US20120028452A1/en
Publication of WO2010095369A1 publication Critical patent/WO2010095369A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide semiconductor device.
  • This application claims priority based on Japanese Patent Application No. 2009-038239 filed in Japan on February 20, 2009, the contents of which are incorporated herein by reference.
  • Silicon carbide semiconductors have superior characteristics such as higher breakdown voltage, wider energy band gap, and higher thermal conductivity than silicon semiconductors, so light emitting elements, high power power devices, high temperature resistant elements, radiation resistant elements Applications to devices, high frequency devices, etc. are expected.
  • an epitaxial growth layer is formed as an active region of the semiconductor element on a silicon carbide substrate (SiC substrate), and the epitaxial growth layer is selected. It is necessary to control the conductivity type and carrier concentration in the region. Therefore, it is possible to form various p-type or n-type impurity doped regions by partially injecting impurity dopant atoms into the epitaxial growth layer, which is an active region, and to configure semiconductor elements such as transistors and diodes. Become.
  • Patent Documents 1 to 3 a high-temperature annealing method that can suppress surface roughness of the silicon carbide substrate. Specifically, in the method for manufacturing a silicon carbide semiconductor measure described in Patent Document 1, a diamond-like carbon (DLC) film or an organic film is deposited as a protective film on an epitaxial layer serving as an active region, and activation annealing is performed. Discloses a high-temperature annealing method that suppresses surface roughness of the SiC substrate.
  • DLC diamond-like carbon
  • a high-temperature annealing process that prevents surface roughness by performing activation annealing using a film obtained by carbonizing a resist layer formed on an active region as a protective film A method is disclosed.
  • a carbon film is formed by sputtering on the active region and used as a protective film.
  • the high temperature annealing processing method which prevents generation
  • a carbon film is formed as a protective film on the surface of the silicon carbide substrate in order to prevent the surface roughness of the silicon carbide substrate. By doing so, surface roughness and bunching of the silicon carbide substrate are suppressed.
  • the high-temperature annealing treatment methods disclosed in Patent Documents 1 to 3 have a problem that the surface roughness of the silicon carbide substrate and the occurrence of bunching are not sufficiently suppressed.
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide a method for manufacturing a silicon carbide semiconductor device in which a smooth surface of silicon carbide is obtained while maintaining a high impurity activation rate.
  • the inventor of the present application has studied a mechanism when a protective film is provided on the silicon carbide surface and is subjected to a high temperature annealing treatment, and the adhesion / denseness between the silicon carbide surface and the protective film formed thereon is not sufficient. It was clarified that the effect of suppressing surface roughness was reduced. Further, the inventor of the present application has studied a method for suppressing the surface roughness of the silicon carbide substrate, adopts a carbon film formed by a sputtering method as a protective layer, and also forms a surface of the silicon carbide substrate on which the carbon film is formed.
  • the present invention relates to the following.
  • a method for manufacturing a silicon carbide semiconductor device wherein an impurity region is formed in a surface layer of a silicon carbide substrate using an activation heat treatment furnace, the step of implanting impurities into the surface layer of the silicon carbide substrate;
  • a step of activating and heat-treating the silicon carbide substrate as a method for manufacturing a silicon carbide semiconductor device.
  • the silicon carbide semiconductor device according to (1) wherein the carbon film is any one of a carbon film, a diamond-like carbon film, and an organic film formed by a sputtering method or a CVD method. Manufacturing method.
  • the susceptor includes a susceptor body having a sample stage disposed in the activation heat treatment furnace, a susceptor lid that covers the sample stage, and a heat source for heating the susceptor.
  • a carbon film is formed on the surface of a silicon carbide substrate, and the carbon film and the susceptor are placed in contact with a sample table of a susceptor disposed in an activation heat treatment furnace. After placing, the silicon carbide substrate is activated and heat-treated. In this way, the carbon film formed on the surface of the silicon carbide substrate is used as a protective film, and the activation heat treatment is performed in a state where the carbon film and the susceptor are in contact with each other, thereby preventing the vaporization of Si atoms from the surface of the silicon carbide substrate. Roughening and bunching of the surface of the silicon carbide substrate can be suppressed. Therefore, a silicon carbide semiconductor device capable of obtaining a smooth silicon carbide surface while maintaining a high impurity activation rate can be manufactured.
  • FIG. 1 is a schematic cross-sectional view showing an activation heat treatment furnace used in the method for manufacturing a silicon carbide semiconductor device of the present embodiment.
  • 2A and 2B are schematic cross-sectional views illustrating the structure of the susceptor of the activation heat treatment furnace used in the method for manufacturing the silicon carbide semiconductor device of the present embodiment.
  • FIG. 2A is a state in which the lid is open, and
  • 3A to 3D are process cross-sectional views illustrating the method for manufacturing the silicon carbide semiconductor device of this embodiment.
  • 4A and 4B are diagrams for explaining the observation results of the surface morphology of Example 1 using an atomic force microscope (AFM), where FIG. 4A is a perspective view and FIG. 4B is a plan view.
  • AFM atomic force microscope
  • FIG. 5A and 5B are diagrams for explaining the observation results of the surface morphology of Comparative Example 1 using an atomic force microscope (AFM), where FIG. 5A is a perspective view and FIG. 5B is a plan view.
  • FIG. 6 is a diagram illustrating a comparison result between the surface roughness of the example and the surface roughness of the comparative example.
  • the activation heat treatment furnace 20 used in the present embodiment is roughly configured to include a reaction tube 21 made of quartz and a susceptor 22 disposed at the approximate center of the reaction tube 21. Yes.
  • the reaction tube 21 has a pyrometer 21a for controlling the temperature of the susceptor in the reaction tube 21 above the central portion thereof in order to control the atmosphere during heating.
  • the susceptor 22 is a sample stage that holds the silicon carbide semiconductor substrate soaking during the activation heat treatment process, and includes a susceptor body 22A having a sample stage 22a disposed in the activation heat treatment furnace 20 (reaction tube 21), A susceptor lid 22B that covers the sample stage 22a and a heater (heat source) 23 for heating the susceptor 22 are provided.
  • the sample stage 22a is a concave surface portion provided on the upper surface of the susceptor body 22A, as shown in FIG. And the bottom part of this concave surface is a flat mounting surface, and it is possible to mount the epitaxial substrate 1 as a sample and the mounting surface in close contact with each other without any gap. Further, as shown in FIG. 2B, by mounting the susceptor lid 22B to the susceptor body 22A after placing the epitaxial substrate 1 on the sample stage 22a, the sample stage 22a (susceptor body 22A) and the susceptor lid 22B are A space (sample chamber) can be provided. For this reason, it is possible to maintain the sample chamber in a vacuum and a specific gas atmosphere, and to improve the thermal uniformity of the epitaxial substrate 1 in the sample chamber during the activation heat treatment process.
  • the material of the susceptor 22 is preferably graphite. Further, the surface of the susceptor 22 (at least, the surface of the graphite sample base 22a) is preferably covered with heat-resistant graphite. Thus, by coating the surface of the susceptor 22 with heat-resistant graphite, the porous surface of the graphite that is the material of the susceptor 22 can be smoothed.
  • the heater 23 is provided around the reaction tube 21, and heats the reaction tube and further heats the susceptor and the sample.
  • 3A to 3D are process cross-sectional views illustrating the method for manufacturing the silicon carbide semiconductor device of this embodiment.
  • the method for manufacturing a silicon carbide semiconductor device of this embodiment includes a step of implanting impurities into the surface layer of the silicon carbide substrate (impurity implantation step), and a step of forming a carbon film on the surface of the silicon carbide substrate (protective film forming step).
  • impurities are implanted into the surface layer of the silicon carbide substrate.
  • an epitaxial substrate (silicon carbide substrate) 1 in which an n type epitaxial layer 3 is grown on an n + type silicon carbide substrate 2 is used as a silicon carbide substrate.
  • the epitaxial substrate 1 is preferably a smooth surface with a small surface roughness, for example, Ra ⁇ 1 nm or less.
  • an impurity implantation mask 4 is formed on the surface of the epitaxial layer 3.
  • the mask 4 covers a part of the surface of the epitaxial layer 3, and an opening is provided in a region where a p-type region (impurity region) is to be formed by impurity implantation.
  • impurities for forming a p-type region for example, aluminum (Al) ions 5 are implanted in multiple stages using six types of acceleration voltages in the surface layer of the epitaxial layer 3 exposed from the opening.
  • a total of six stages of ion implantation are performed with acceleration voltages of 240 kV, 150 kV, 95 kV, 55 kV, 27 kV, and 10 kV (six-stage implantation method).
  • the implanted Al concentration is, for example, 2 ⁇ 10 19 cm ⁇ 3 or 2 ⁇ 10 20 cm ⁇ 3 .
  • the impurity implantation layer 6 is formed as shown in FIG.
  • a carbon film is formed on the surface of the epitaxial substrate 1 in the protective film forming step. Specifically, first, the mask 4 used for impurity implantation is removed. Subsequently, a carbon film 7 is formed on the epitaxial layer 3 and the impurity implantation layer 6.
  • the carbon film 7 is formed by sputtering.
  • the carbon film 7 is formed by sputtering, for example, by attaching the epitaxial substrate 1 in a chamber of a sputter deposition apparatus, evacuating, introducing Ar gas, heating to 100 ° C., and applying a DC to the target of the carbon plate.
  • Sputter deposition is performed by applying a bias and high frequency power of 1.25 kW.
  • the film thickness of the carbon film 7 is preferably 10 to 500 nm, more preferably 30 to 200 nm, and particularly preferably 50 to 150 nm. If the film thickness of the carbon film 7 is less than 10 nm, the function as a protective film becomes insufficient in the activation heat treatment step described later, which is not preferable. Further, if the film thickness of the carbon film 7 exceeds 500 nm, the substrate is warped or cracked, which is not preferable. Furthermore, it is not preferable because it is difficult to remove the carbon film 7 in the protective film removing step described later.
  • the film thickness of the carbon film 7 is in the above range, the sublimation of the Si element from the surface of the epitaxial substrate 1 can be suppressed without causing warpage or cracking in the substrate during the activation heat treatment, It is preferable because removal is easy in the protective film removal step.
  • the carbon film 7 is formed by sputtering.
  • the carbon film 7 is not particularly limited to a carbon film formed by sputtering.
  • a protective film forming step a carbon film 7 is formed as shown in FIG.
  • the epitaxial substrate 1 on which the carbon film 7 is formed is placed on the sample stage 22a of the activation heat treatment furnace 20 shown in FIG.
  • the carbon film 7 is directed downward so as to be in contact with the susceptor 22 made of graphite. 1 is mounted on the mounting surface of the sample stage 22a.
  • the epitaxial substrate 1 and the mounting surface of the sample stage 22a are in close contact with each other without a gap.
  • the surface roughness of the surface of the silicon carbide substrate is caused by high temperature heating because Si is sublimated from the surface of the silicon carbide substrate (SiC) and the surface becomes uneven.
  • SiC silicon carbide substrate
  • the denseness of the carbon film formed by sputtering is such that Si can be removed at the interatomic level, the function as a protective film is not yet sufficient, and the effect of suppressing surface roughness may not be obtained.
  • the surface of the carbon film faces upward, that is, the carbon film and the surface on which the graphite susceptor is placed. It was placed so as not to touch.
  • the inventor of the present application faces the carbon film 7 on the surface of the epitaxial substrate 1 facing down, and the surface of the carbon susceptor 22a is placed in contact with the surface of the sample stage 22a of the graphite susceptor. It was found that the surface roughness of the epitaxial substrate 1 after the activation heat treatment can be suppressed by mounting in this manner. That is, by disposing the formed carbon film 7 so as to be in contact with the mounting surface of the carbon sample stage 22a, the upper surface of the carbon film 7 is further covered by the sample stage 22a and the function of the protective film is enhanced. It is estimated that. Thereby, it is considered that sublimation of Si atoms can be suppressed from the surface of the substrate during the activation heat treatment, and the surface roughness of the epitaxial substrate 1 after the activation heat treatment can be suppressed.
  • the epitaxial substrate 1 is subjected to activation heat treatment using the carbon film 7 as a protective film.
  • the inside of the reaction tube 21 (including the sample chamber) of the activation heat treatment furnace 20 is performed by a vacuum annealing method.
  • the heating temperature is preferably in the range of 1600 to 2000 ° C, more preferably in the range of 1700 to 1900 ° C, and most preferably in the range of 1700 to 1850 ° C.
  • the heating temperature is less than 1600 ° C., the activation of the implanted impurities becomes insufficient, which is not preferable.
  • the temperature exceeds 2000 ° C. the surface of the epitaxial substrate 1 may be carbonized and roughened even if there is a protective film.
  • the heating time is preferably 1 to 5 minutes, more preferably 1 to 3 minutes, and particularly preferably 1 to 2 minutes.
  • a heating time of less than 1 minute is not preferable because the activation of impurities becomes insufficient.
  • the heating time exceeds 5 minutes, the surface of the epitaxial substrate 1 may be carbonized and roughened even if a protective film is present, which is not preferable.
  • impurity regions 8 are formed as shown in FIG.
  • the carbon film 7 used as the protective film is removed.
  • the carbon film 7 is removed by ashing the carbon film by thermal oxidation in an oxygen atmosphere.
  • the substrate is placed in a thermal oxidation furnace, and the epitaxial layer 3 and the impurity-implanted layer 6 are used, for example, by supplying oxygen at a flow rate of 3.5 L / min and heating at 1125 ° C. for 90 minutes.
  • the carbon film 7 on the top can be removed.
  • the activation rate of aluminum is about 80%, and sufficient activation is performed.
  • silicon carbide semiconductor substrate (wafer) 10 having impurity region 8 having a high activation rate as shown in FIG. 4D and a smooth surface can be manufactured.
  • a silicon carbide semiconductor device can be manufactured, for example, by forming a Schottky diode on silicon carbide semiconductor substrate 10 including such a surface.
  • the carbon film 7 is formed on the surface of the epitaxial substrate 1, and the sample stage 22 a of the susceptor 22 disposed in the activation heat treatment furnace 20 is applied.
  • the epitaxial substrate 1 is placed so that the carbon film 7 is in contact with the graphite susceptor 22 and then the epitaxial substrate 1 is activated and heat-treated.
  • the carbon film 7 formed on the surface of the epitaxial substrate 1 is used as a protective film, and activation heat treatment is performed in a state where the carbon film 7 and the sample stage 22a of the susceptor 22 are in contact with each other.
  • silicon carbide semiconductor 10 can be manufactured in which a smooth surface of silicon carbide is obtained while maintaining a high impurity activation rate.
  • the activation heat treatment step is performed using a reduced pressure heating furnace, but a heating furnace in an inert gas atmosphere such as argon (Ar) may be used.
  • a heating method a lamp heating method or a high frequency method may be used, or an electron beam heating method may be used.
  • the carbon film 7 is removed using thermal oxidation, but the carbon film 7 can also be removed by plasma treatment using oxygen or ozone treatment.
  • Example 1 Al ions are implanted into an epitaxial substrate obtained by growing an epitaxial layer on an n-type SiC substrate.
  • Al ion implantation conditions a six-stage implantation method (acceleration voltages of 240 kV, 150 kV, 95 kV, 55 kV, 27 kV, and 10 kV in total 6 stages) was used.
  • the Al concentration after the implantation was 2 ⁇ 10 19 cm ⁇ 3 .
  • a carbon film was formed by sputtering. As a sputtering condition, a DC bias of 1.25 kW was used.
  • the carbon film thickness was 100 nm.
  • activation heat treatment was performed using a vacuum annealing furnace. Specifically, the surface on which the carbon film is formed is placed downward on a graphite susceptor in the activation heat treatment furnace, and the pressure is reduced to 5 ⁇ 10 ⁇ 4 to 5 ⁇ 10 ⁇ 3 Pa or less to a temperature of 1830 ° C. Impurity activation heat treatment was performed under the condition of holding time of 1 minute. Finally, the carbon film was incinerated and removed by thermal oxidation (1125 ° C., 90 minutes) in an oxygen atmosphere to manufacture the silicon carbide semiconductor device of Example 1. In addition, the activation rate of aluminum of the silicon carbide semiconductor device of Example 1 was about 80%.
  • Comparative Example 1 The silicon carbide semiconductor of Comparative Example 1 was subjected to the same reaction as in Example 1 except that the surface on which the carbon film was formed was placed on the graphite susceptor in the activation heat treatment furnace during the activation heat treatment. The device was manufactured. In addition, the activation rate of aluminum of the silicon carbide semiconductor device of Comparative Example 1 was about 80%.
  • FIGS. 4 and 5 It is a figure which shows the observation result of the surface morphology of the comparative example 1 by an atomic force microscope (AFM). Note that the scanning area in FIGS. 4 and 5 is 2 ⁇ m ⁇ 2 ⁇ m. The height scale is shown in the figure.
  • Example 1 When the surface roughness of Example 1 and Comparative Example 1 are compared, the Rms of Comparative Example 1 shown in FIGS. 5A and 5B is 1.300 nm, whereas FIG. The Rms of Example 1 shown in FIG. 4B was 0.494, and it was found that the surface roughness was suppressed to half or less.
  • the silicon carbide substrate may be distorted or warped during high-temperature annealing. However, it was confirmed that it could be implemented.
  • the substance (for example, Si) in the silicon carbide layer can be obtained without increasing the thickness of the carbon film.
  • C, dopant surface roughness and bunching of the silicon carbide due to sublimation can be suppressed.
  • a step of injecting impurities into a surface layer of the silicon carbide substrate; a step of forming a carbon film on the surface of the silicon carbide substrate; and a sample stage of a susceptor disposed in an activation heat treatment furnace, the carbon film and the susceptor Smooth carbonization while maintaining a high impurity activation rate by a method of manufacturing a silicon carbide semiconductor device comprising: a step of placing the silicon carbide substrate in contact with the carbon film; and a step of activating heat treatment of the silicon carbide substrate using the carbon film as a protective film.
  • a silicon carbide semiconductor device capable of obtaining a silicon surface can be manufactured.
  • Such a silicon carbide semiconductor has excellent characteristics such as a high breakdown voltage, a wide energy band gap, and a high thermal conductivity, and thus has a light emitting element, a high power power device, a high temperature resistant element, a radiation resistant element. Application to high frequency devices is expected.
  • Epitaxial substrate (silicon carbide substrate) 2 ... n + type silicon carbide substrate 3 ... n-type epitaxial layer 4 ... mask 5 ... aluminum ion 6 ... impurity implantation layer 7 ... carbon film 8 ... impurity region 10. .... Silicon carbide semiconductor substrate 20 ... Activation heat treatment furnace 21 ... Reaction tube 22 ... Susceptor 22A ... Susceptor body 22B ... Susceptor lid 22a ... Sample stand 23 ... Filament (heat source )

Abstract

　高い不純物活性化率を保ちながら平滑な炭化珪素の表面を得るため、炭化珪素基板の表面層に不純物を注入する工程と、前記炭化珪素基板の表面にカーボン膜を成膜する工程と、活性化熱処理炉内に配置したサセプタの試料台に、前記カーボン膜と前記サセプタとが接するように載置する工程と、前記カーボン膜を保護膜として前記炭化珪素基板を活性化熱処理する工程と、を備える炭化珪素半導体装置の製造方法を提供する。

Description

炭化珪素半導体装置の製造方法
　本発明は、炭化珪素半導体装置の製造方法に関するものである。
　本願は、２００９年２月２０日に、日本に出願された特願２００９－０３８２３９号に基づき優先権を主張し、その内容をここに援用する。
　炭化珪素半導体は、シリコン半導体よりも絶縁破壊電圧が大きく、エネルギーバンドギャップが広く、また、熱伝導度が高いなど優れた特徴を有するので、発光素子、大電力パワーデバイス、耐高温素子、耐放射線素子、高周波素子等への応用が期待されている。
　上記炭化珪素半導体を用いて素子（ＳｉＣ半導体素子）を形成するためには、例えば、炭化珪素基板（ＳｉＣ基板）上に半導体素子の活性領域としてエピタキシャル成長層を形成し、このエピタキシャル成長層の選択された領域で導電型やキャリア濃度を制御することが必要となる。そこで、不純物ドーパント原子を活性領域であるエピタキシャル成長層中に部分的に注入することによって、ｐ型又はｎ型の各種不純物ドープ領域を形成し、トランジスタやダイオードなどの半導体素子を構成することが可能となる。
　ところで、炭化珪素基板の活性領域にイオン注入された不純物を活性化させるためには、非常に高温でのアニール処理（例えば１６００℃～２０００℃）を行う必要がある。この高温でのアニール処理により、炭化珪素基板表面のＳｉ原子が気化して表面が炭素（以下Ｃと記す）リッチになり、表面荒れやバンチングが発生し、デバイスの特性に悪影響を及ぼすことが知られている。したがって、このような表面の炭化珪素基板を用いてトランジスタやダイオードを形成しても、ＳｉＣ本来の優れた物性値から期待されるような電気的特性を得ることが困難であるという問題があった。
　そこで、炭化珪素基板の表面荒れを抑制可能な高温アニール処理方法が提案されている（特許文献１～３）。具体的に、特許文献１に記載の炭化珪素半導体措置の製造方法には、活性領域となるエピタキシャル層上にダイヤモンドライクカーボン（ＤＬＣ）膜や有機膜を保護膜として堆積して活性化アニールすることでＳｉＣ基板の表面荒れを抑制する高温アニール処理方法が開示されている。
　特許文献２に記載の炭化珪素半導体装置の製造方法には、活性領域上に形成したレジスト層を炭化させた膜を保護膜として、活性化アニールすることで面荒れの発生を防止する高温アニール処理方法が開示されている。
　また、特許文献３に記載の炭化珪素半導体装置の製造方法には、活性領域上にスパッタによるカーボン膜を形成し保護膜として用いる。そして、このカーボン膜の純度を規定することにより、活性化アニールによる面荒れの発生を防止する高温アニール処理方法が開示されている。
特開２００１－６８４２８号公報 特開２００７－２８１００５号公報 特開２００５－３５３７７１号公報
　上述したように、特許文献１～３に開示された高温アニール処理方法には、炭化珪素基板の表面荒れを防ぐため、保護膜としてカーボン膜を炭化珪素基板の表面に成膜して高温アニール処理することにより、炭化珪素基板の表面の荒れやバンチングの抑制を行っている。しかしながら、特許文献１～３に開示された高温アニール処理方法では、炭化珪素基板の表面荒れやバンチングの発生の抑制が充分ではないという問題があった。
　本発明は、上記事情を鑑みてなされたもので、高い不純物の活性化率を保ちながら平滑な炭化珪素の表面が得られる炭化珪素半導体装置の製造方法を提供することを目的とする。
　本願発明者は、炭化珪素表面に保護膜を設けて高温アニール処理する際のメカニズムについて検討し、炭化珪素表面とその上に成膜された保護膜との密着性・緻密性が十分でない場合に表面荒れの抑制効果が低下することを解明した。また、本願発明者は、炭化珪素基板の表面荒れを抑制する方法について検討し、保護層としてスパッタ法で成膜したカーボン膜を採用するとともに、炭化珪素基板のカーボン膜を成膜した側の面を活性化熱処理炉内のサセプタと接するように設置し、所定のアニール条件にて不純物活性化熱処理をすることにより、高い不純物の活性化率を保ちながら平滑な炭化珪素の表面が得られることを見出して本願発明を完成させた。
　すなわち、本発明は以下に関する。
（１）　活性化熱処理炉を用いて炭化珪素基板の表面層に不純物領域を形成する炭化珪素半導体装置の製造方法であって、炭化珪素基板の表面層に不純物を注入する工程と、前記炭化珪素基板の表面にカーボン膜を成膜する工程と、活性化熱処理炉内に配置したサセプタの試料台に、前記カーボン膜と前記サセプタとが接するように載置する工程と、前記カーボン膜を保護膜として前記炭化珪素基板を活性化熱処理する工程と、を備えることを特徴とする炭化珪素半導体装置の製造方法。
（２）　前記カーボン膜が、スパッタ法又はＣＶＤ法によって成膜されたカーボン膜、ダイヤモンドライクカーボン膜、有機膜のいずれかの膜であることを特徴する前項（１）に記載の炭化珪素半導体装置の製造方法。
（３）　前記サセプタが、前記活性化熱処理炉内に配置される試料台を有するサセプタ本体と、前記試料台を覆うサセプタ蓋と、前記サセプタを加熱するための熱源と、を備えることを特徴とする前項（１）又は（２）に記載の炭化珪素半導体装置の製造方法。
（４）前記サセプタの材質が、グラファイトであることを特徴とする前項（１）又は（３）に記載の炭化珪素半導体装置の製造方法。
（５）前記試料台の表面が耐熱グラファイトで被覆されていることを特徴とする前項（１）又は（４）に記載の炭化珪素半導体装置の製造方法。
（６）前記活性化熱処理は、加熱温度が１６００～２０００℃で行うことを特徴とする前項（１）又は（５）のいずれか一項に記載の炭化珪素半導体装置の製造方法。
（７）前記活性化熱処理において、高周波加熱法、ランプ加熱法、真空熱電子衝撃法のいずれかによる加熱であることを特徴とする前項（１）又は（６）のいずれか一項に記載の炭化珪素半導体装置の製造方法。
（８）前記活性化熱処理を、アルゴン雰囲気又は１×１０－２Ｐａ以下の減圧雰囲気で行うことを特徴とする前項（１）又は（７）のいずれか一項に記載の炭化珪素半導体装置の製造方法。
（９）前記活性化熱処理する工程の後に、前記カーボン膜を除去する工程をさらに備えることを特徴とする前項（１）又は（８）のいずれか一項に記載の炭化珪素半導体装置の製造方法。
　本発明の炭化珪素半導体装置の製造方法によれば、炭化珪素基板の表面にカーボン膜を形成し、活性化熱処理炉内に配置したサセプタの試料台に、カーボン膜とサセプタとが接するように載置した後に、炭化珪素基板を活性化熱処理する構成を有している。このように、炭化珪素基板の表面に形成したカーボン膜を保護膜とし、さらにカーボン膜とサセプタとが接した状態で活性化熱処理することにより、炭化珪素基板表面からのＳｉ原子の気化を防いで炭化珪素基板表面の荒れやバンチングを抑制することができる。したがって、高い不純物の活性化率を保ちながら平滑な炭化珪素の表面が得られる炭化珪素半導体装置を製造することができる。
図１は、本実施形態の炭化珪素半導体装置の製造方法に用いる活性化熱処理炉を示す断面模式図である。 図２は、本実施形態の炭化珪素半導体装置の製造方法に用いる活性化熱処理炉のサセプタの構造を説明する断面模式図であり、（ａ）は蓋が開いた状態、（ｂ）は蓋が閉じた状態である。 図３（ａ）～（ｄ）は、本実施形態の炭化珪素半導体装置の製造方法を示す工程断面図である。 図４は、原子間力顕微鏡（ＡＦＭ）による実施例１の表面モルフォロジーの観察結果を説明するための図であり、（ａ）は斜視図、（ｂ）は平面図である。 図５は、原子間力顕微鏡（ＡＦＭ）による比較例１の表面モルフォロジーの観察結果を説明するための図であり、（ａ）は斜視図、（ｂ）は平面図である。 図６は、実施例の表面粗さと比較例の表面粗さとの比較結果を示す図である。
　以下、本発明を適用した一実施形態である炭化珪素半導体装置の製造方法について、これに用いる活性化熱処理炉とともに図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
＜活性化熱処理炉の構成＞
　先ず、本実施形態の炭化珪素半導体装置の製造方法に適用する活性化熱処理炉の構成について説明する。図１に示すように、本実施形態で用いる活性化熱処理炉２０は、石英で形成された反応管２１と、この反応管２１の略中央に配置されたサセプタ２２とを備えて概略構成されている。
　反応管２１は、加熱時の雰囲気を制御するために、その中央部上方に反応管２１内のサセプタの温度を制御するためのパイロメーター２１ａを有している。
　サセプタ２２は、活性化熱処理プロセス中で炭化珪素半導体基板を均熱保持する試料台であり、活性化熱処理炉２０（反応管２１）内に配置される試料台２２ａを有するサセプタ本体２２Ａと、この試料台２２ａを覆うサセプタ蓋２２Ｂと、サセプタ２２を加熱するためのヒーター（熱源）２３とを備えている。
　試料台２２ａは、図２（ａ）に示すように、サセプタ本体２２Ａの上面に設けられた凹面部である。そして、この凹面の底部は平坦な載置面となっており、試料となるエピタキシャル基板１と載置面とを隙間なく密着させて載置可能とされている。また、図２（ｂ）に示すように、試料台２２ａにエピタキシャル基板１を載置した後にサセプタ本体２２Ａにサセプタ蓋２２Ｂを取付けることにより、試料台２２ａ（サセプタ本体２２Ａ）とサセプタ蓋２２Ｂとの間の空間（試料室）を設けることができる。このため、試料室内を真空及び特定のガス雰囲気に保持することが可能となると共に、活性化熱処理プロセス中において試料室内のエピタキシャル基板１の均熱性を高めることができる。
　また、サセプタ２２の材質は、グラファイトであることが好ましい。さらに、サセプタ２２の表面（少なくとも、また、グラファイトの試料台２２ａの表面）が、耐熱グラファイトで被覆されていることが好ましい。このように、耐熱グラファイトを用いてサセプタ２２の表面をコーティングすることにより、サセプタ２２の素材であるグラファイトのポーラスな表面を平滑にすることができる。
　ヒーター２３は、図１に示すように、反応管２１の周囲に設けられており、反応管を加熱し、さらにサセプタ及び試料を加熱する。
＜炭化珪素半導体装置の製造方法＞
　図３（ａ）～（ｄ）は、本実施形態の炭化珪素半導体装置の製造方法を示す工程断面図である。本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板の表面層に不純物を注入する工程（不純物注入工程）と、炭化珪素基板の表面にカーボン膜を成膜する工程（保護膜形成工程）と、活性化熱処理炉内に配置したサセプタの試料台に、炭化珪素基板のカーボン膜を成膜した側の面を活性化熱処理炉内のサセプタと接するように載置する工程（熱処理準備工程）と、カーボン膜を保護膜として炭化珪素基板を活性化熱処理する工程（活性化熱処理工程）と、カーボン膜を除去する工程（保護膜除去工程）とを備えて概略構成されている。これにより、炭化珪素基板の表面層に不純物領域を形成するものである。
（不純物注入工程）
　先ず、不純物注入工程において、炭化珪素基板の表面層に不純物を注入する。具体的には、先ず、図３（ａ）に示すように炭化珪素基板としてｎ＋型炭化珪素基板２上にｎ型エピタキシャル層３を成長させたエピタキシャル基板（炭化珪素基板）１を用いる。このエピタキシャル基板１は、例えばＲａ＜１ｎｍ以下の表面粗さの小さい平滑な表面であることが好ましい。
　次に、エピタキシャル層３の表面上に不純物注入用のマスク４を形成する。このマスク４は、エピタキシャル層３の表面の一部分を覆い、不純物注入によってｐ型領域（不純物領域）を形成しようとする領域に開口部が設けられている。そして、この開口部から露出するエピタキシャル層３の表面層にｐ型領域を形成するための不純物、例えばアルミニウム（Ａｌ）イオン５を６種類の加速電圧を用いて多段で注入する。具体的には、加速電圧を２４０ｋＶ，１５０ｋＶ，９５ｋＶ，５５ｋＶ，２７ｋＶ，１０ｋＶとした合計６段のイオン注入を行なう（６段注入法）。また、注入されたＡｌ濃度は、例えば、２×１０１９ｃｍ－３または２×１０２０ｃｍ－３とする。このような不純物注入工程により、図３（ａ）に示すように不純物注入層６を形成する。
（保護膜形成工程）
　次に、図３（ｂ）に示すように、保護膜形成工程において、エピタキシャル基板１の表面にカーボン膜を成膜する。具体的には、先ず、不純物注入に用いたマスク４を除去する。続いて、エピタキシャル層３及び不純物注入層６の上に、カーボン膜７を形成する。
　カーボン膜７は、スパッタによって成膜する。カーボン膜７のスパッタによる成膜方法は、例えば、エピタキシャル基板１をスパッタ蒸着装置のチャンバ内に取り付け、真空引きを行なった後にＡｒガスを導入して１００℃に加熱し、炭素板のターゲットにＤＣバイアス，１．２５ｋＷの高周波電力を印加してスパッタ蒸着する。
　カーボン膜７の膜厚は、１０～５００ｎｍであることが好ましく、３０～２００ｎｍであることがより好ましく、５０～１５０ｎｍであることが特に好ましい。カーボン膜７の膜厚が１０ｎｍ未満であると、後述する活性化熱処理工程において保護膜としての機能が不十分となるため好ましくない。また、カーボン膜７の膜厚が５００ｎｍを超えると、基板に反りが生じたり割れたりするため好ましくない。さらに、後述する保護膜除去工程においてカーボン膜７の除去が困難となるため好ましくない。一方、カーボン膜７の膜厚が上記範囲であれば、活性化熱処理の際に基板に反りや割れが生じることなく、エピタキシャル基板１の表面からのＳｉ元素の昇華を抑制することができるとともに、保護膜除去工程において除去が容易となるために好ましい。
　なお、本実施形態ではスパッタによるカーボン膜７で実施したが、カーボン膜７は、特にスパッタによって成膜されたカーボン膜に限定されるものではなく、例えば、塗布したレジストを炭化した膜、ＣＶＤによって成膜されたカーボン膜、ＤＬＣ（ダイヤモンドライクカーボン）膜等であっても良い。このような保護膜形成工程により、図３（ｂ）に示すようにカーボン膜７を形成する。
（熱処理準備工程）
　次に、カーボン膜７を形成したエピタキシャル基板１を図１に示した活性化熱処理炉２０の試料台２２ａに載置する。ここで、本実施形態では、図３（ｃ）、図２（ａ）及び図２（ｂ）に示すように、カーボン膜７をグラファイト製のサセプタ２２と接するように下側に向けてエピタキシャル基板１を試料台２２ａの載置面に載置することを特徴としている。ここで、エピタキシャル基板１と試料台２２ａの載置面とを隙間なく密着させることが好ましい。
　ところで、炭化珪素基板の表面が高温加熱により表面荒れが発生するメカニズムは、炭化珪素基板（ＳｉＣ）の表面からＳｉが昇華して表面が凹凸になるためと考えられる。これは、スパッタで形成したカーボン膜の緻密性が原子間レベルでＳｉが抜けるレベルだとすると、保護膜としての機能はまだ十分でなく、表面荒れの抑制効果が得られない場合が生じるということになる。ここで、従来の活性化熱処理では、炭化珪素基板を活性化熱処理炉のグラファイトサセプタ内に設置する際に、カーボン膜の面を上側にして、すなわち、カーボン膜とグラファイトサセプタの載置面とが接しないようにして載置していた。このため、炭化珪素基板の表面に設けたカーボン膜の機能が不十分な場合が生じて、活性化熱処理後の炭化珪素基板の表面が荒れてしまうという問題があった。また、カーボン膜の厚さを厚くすると、上述したような不具合が生じてしまうという問題があった。
　そこで、本願発明者は、活性化熱処理の際に、エピタキシャル基板１のカーボン膜７側の面を下側に向けて、このカーボン膜７と、グラファイトサセプタの試料台２２ａの載置面とが接するように載置することで、活性化熱処理後のエピタキシャル基板１の表面の荒れを抑制できることを見出した。すなわち、成膜したカーボン膜７をカーボン製の試料台２２ａの載置面と接するように配置することで、カーボン膜７の上面がさらに試料台２２ａに覆われて保護膜の機能が増強されるためと推定される。これにより、活性化熱処理の際に基板の表面からＳｉ原子の昇華を抑制し、活性化熱処理後のエピタキシャル基板１の表面の荒れを抑制することができると考える。
（活性化熱処理工程）
　次に、図３（ｃ）に示すように、カーボン膜７を保護膜としてエピタキシャル基板１を活性化熱処理する。活性化熱処理は、活性化熱処理炉２０の反応管２１の内部（上記試料室を含む）を真空アニール方式によって行う。加熱温度は、１６００～２０００℃の範囲が好ましく、１７００～１９００℃の範囲がより好ましく、１７００～１８５０℃の範囲がもっとも好ましい。加熱温度が１６００℃未満であると、注入した不純物の活性化が不十分となり好ましくない。また、２０００℃を超えると保護膜があってもエピタキシャル基板１の表面が炭化して表面が荒れる可能性があるため好ましくない。
　また、加熱時間は、１～５分で行うことが好ましく、１～３分で行うことがより好ましく、１～２分で行うことが特に好ましい。加熱時間が１分未満であると、不純物の活性化が不十分となるため好ましくない。また、加熱時間が５分を超えると、保護膜があってもエピタキシャル基板１の表面が炭化して表面が荒れる可能性があるため好ましくない。
　このような活性化熱処理により、図３（ｃ）に示すように、不純物領域８を形成する。
（保護膜除去工程）
　次に、図４（ｄ）に示すように、保護膜として用いたカーボン膜７を除去する。カーボン膜７の除去は、酸素雰囲気の熱酸化によりカーボン膜を灰化して除去する。具体的には、熱酸化炉内に基板を設置し、例えば、流量３．５Ｌ／ｍｉｎの酸素を供給して１１２５℃で９０分間加熱する条件を用いることによって、エピタキシャル層３及び不純物注入層６の上のカーボン膜７を除去することができる。なお、本実施形態では、アルミニウムの活性化率は約８０％であり、十分な活性化が行なわれる。このような保護膜除去工程により、図４（ｄ）に示すような高い活性化率の不純物領域８を有すると共に表面が平滑な炭化珪素半導体基板（ウェハー）１０を製造することができる。そして、このような表面を含む炭化珪素半導体基板１０に、例えばショットキーダイオードを形成することにより、炭化珪素半導体装置を製造することができる。
　以上説明したように、本実施形態の炭化珪素半導体装置の製造方法によれば、エピタキシャル基板１の表面にカーボン膜７を形成し、活性化熱処理炉２０内に配置したサセプタ２２の試料台２２ａに、このカーボン膜７をグラファイト製のサセプタ２２と接するように下側に向けてエピタキシャル基板１を載置した後に、エピタキシャル基板１を活性化熱処理する構成となっている。このように、エピタキシャル基板１の表面に形成したカーボン膜７を保護膜とし、さらにカーボン膜７とサセプタ２２の試料台２２ａとが接した状態で活性化熱処理することにより、エピタキシャル基板１の表面からのＳｉ原子の気化を防いでエピタキシャル基板１の表面の荒れやバンチングを抑制することができる。したがって、高い不純物の活性化率を保ちながら平滑な炭化珪素の表面が得られる炭化珪素半導体１０を製造することができる。
　なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本実施形態においては、活性化熱処理工程を減圧方式の加熱炉を用いて行ったが、アルゴン（Ａｒ）等の不活性ガス雰囲気の加熱炉を用いても良い。また、加熱方式は、ランプ加熱や高周波方式を用いても良いし、電子線加熱方式を用いても良い。
　また、本実施形態においては、熱酸化を利用してカーボン膜７を除去したが、酸素を用いたプラズマ処理やオゾン処理によっても、カーボン膜７を除去することができる。
　以下、本発明の効果を、実施例を用いて具体的に説明する。なお、本発明はこれらの実施例に限定されるものではない。
（実施例１）
　先ず、ｎ型ＳｉＣ基板上にエピタキシャル層を成長させたエピタキシャル基板にＡｌイオンの注入を行う。Ａｌイオンの注入条件としては、６段注入法（加速電圧２４０ｋＶ，１５０ｋＶ，９５ｋＶ，５５ｋＶ，２７ｋＶ，１０ｋＶの合計６段）を用いた。なお、注入後のＡｌ濃度は、２×１０１９ｃｍ－３であった。Ａｌイオンの注入後、スパッタによってカーボン膜を成膜した。スパッタ条件としては、ＤＣバイアス１．２５ｋＷを用いた。なお、カーボン膜厚は、１００ｎｍであった。
　次に、真空アニール炉を用いて活性化熱処理を行った。具体的には、カーボン膜が成膜された面を下向きに活性化熱処理炉内のグラファイトサセプタに設置し、５×１０－４～５×１０－３Ｐａ以下に減圧して、温度１８３０℃、保持時間１分の条件で不純物の活性化熱処理を行った。最後に、酸素雰囲気の熱酸化（１１２５℃、９０分）により、カーボン膜を灰化して除去して実施例１の炭化珪素半導体装置を製造した。なお、実施例１の炭化珪素半導体装置のアルミニウムの活性化率は約８０％であった。
（比較例１）
　活性化熱処理の際に、カーボン膜が成膜された面を上向きに活性化熱処理炉内のグラファイトサセプタに設置した他は実施例１と同様に反応を行なうことにより、比較例１の炭化珪素半導体装置を製造した。なお、比較例１の炭化珪素半導体装置のアルミニウムの活性化率は約８０％であった。
（表面状態の比較結果）
　本発明の方法で活性化熱処理を行った実施例１の炭化珪素半導体装置のＳｉＣ層の表面状態と、活性化熱処理の際にカーボン膜が成膜された面を上向きに活性化熱処理炉内のグラファイトサセプタに設置（カーボン膜が成膜された面がグラファイトサセプタに接してない場合）した比較例１の炭化珪素半導体装置のＳｉＣ層の表面状態とを比較した。図４（ａ）及び図４（ｂ）は、原子間力顕微鏡（ＡＦＭ）による実施例１の表面モルフォロジーの観察結果を示す図であり、図５（ａ）及び図５（ｂ）は、原子間力顕微鏡（ＡＦＭ）による比較例１の表面モルフォロジーの観察結果を示す図である。なお、図４及び図５の走査面積は、２μｍ×２μｍである。また、高さのスケールは、図中に記載した。
　実施例１と比較例１の表面粗さを比較すると、図５（ａ）及び図５（ｂ）に示す比較例１のＲｍｓが１．３００ｎｍであるのに対して、図４（ａ）及び図４（ｂ）に示す実施例１のＲｍｓは０．４９４であり、表面荒さが半分以下に抑えられていることがわかった。
（カーボン膜の厚さによる比較試験）
　次に、カーボン膜の厚さによる表面粗さ（Ｒｍｓ）への影響を調査した。図６に示すように、カーボン膜面を上向きに設置して活性化熱処理を実施した場合（カーボン膜が成膜された面がグラファイトサセプタと接してない場合）は、カーボン膜の膜厚が厚いほうが表面粗さ（Ｒｍｓ）が抑えられることが確認された。しかしながら、本発明のカーボン膜面を下向きに設置して活性化熱処理を実施した場合（カーボン膜が成膜された面がグラファイトサセプタと接している場合）は、カーボン膜の膜厚が０．１μｍであっても、カーボン膜面を上向き設置してカーボン膜の膜厚を１．０μｍとした水準の結果よりも表面粗さが抑制されることが確認された。
　また、カーボン膜の膜厚を厚くすると（例えば０．５μｍ以上）、高温アニール時において炭化珪素基板に歪や反りが発生することが懸念されるで、本発明の方法によって０．１μｍの薄さでも実施可能であることが確認された。
　以上、本発明によれば、カーボン膜の面を下向きに設置（カーボン膜とグラファイトサセプタとが接するように設置）することにより、カーボン膜を厚くすることなく、炭化珪素層内の物質（例えばＳｉ，Ｃ，ドーパント）の昇華に起因する炭化珪素表面の荒れやバンチングを抑制することができる。
炭化珪素基板の表面層に不純物を注入する工程と、前記炭化珪素基板の表面にカーボン膜を成膜する工程と、活性化熱処理炉内に配置したサセプタの試料台に、前記カーボン膜と前記サセプタとが接するように載置する工程、前記カーボン膜を保護膜として前記炭化珪素基板を活性化熱処理する工程を備える炭化珪素半導体装置の製造方法によって、高い不純物の活性化率を保ちながら平滑な炭化珪素の表面が得られる炭化珪素半導体装置を製造することができる。このような炭化珪素半導体は、絶縁破壊電圧が高く、エネルギーバンドギャップが広く、また、熱伝導度が高いなど優れた特徴を有するので、発光素子、大電力パワーデバイス、耐高温素子、対放射線素子、高周波素子などへの応用が期待される。
　１・・・エピタキシャル基板（炭化珪素基板）
　２・・・ｎ＋型炭化珪素基板
　３・・・ｎ型エピタキシャル層
　４・・・マスク
　５・・・アルミニウムイオン
　６・・・不純物注入層
　７ ・・・カーボン膜
　８・・・不純物領域
　１０・・・炭化珪素半導体基板
　２０・・・活性化熱処理炉
　２１・・・反応管
　２２・・・サセプタ
　２２Ａ・・・サセプタ本体
　２２Ｂ・・・サセプタ蓋
　２２ａ・・・試料台
　２３・・・フィラメント（熱源）

Claims (9)

  1. 　活性化熱処理炉を用いて炭化珪素基板の表面層に不純物領域を形成する炭化珪素半導体装置の製造方法であって、
    　炭化珪素基板の表面層に不純物を注入する工程と、
    　前記炭化珪素基板の表面にカーボン膜を成膜する工程と、
    　活性化熱処理炉内に配置したサセプタの試料台に、前記カーボン膜と前記サセプタとが接するように載置する工程と、
    　前記カーボン膜を保護膜として前記炭化珪素基板を活性化熱処理する工程と、を備えることを特徴とする炭化珪素半導体装置の製造方法。
  2. 　前記カーボン膜が、スパッタ法又はＣＶＤ法によって成膜されたカーボン膜、ダイヤモンドライクカーボン膜、有機膜のいずれかの膜であることを特徴する請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 　前記サセプタが、
    　前記活性化熱処理炉内に配置される試料台を有するサセプタ本体と、
    　前記試料台を覆うサセプタ蓋と、
    　前記サセプタを加熱するための熱源と、を備えることを特徴とする請求項１又は２に記載の炭化珪素半導体装置の製造方法。
  4. 　前記サセプタの材質が、グラファイトであることを特徴とする請求項１乃至３に記載の炭化珪素半導体装置の製造方法。
  5. 　前記試料台の表面が耐熱グラファイトで被覆されていることを特徴とする請求項１乃至４に記載の炭化珪素半導体装置の製造方法。
  6. 　前記活性化熱処理は、加熱温度が１６００～２０００℃で行うことを特徴とする請求項１乃至５のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  7. 　前記活性化熱処理において、高周波加熱法、ランプ加熱法、真空熱電子衝撃法のいずれかによる加熱であることを特徴とする請求項１乃至６のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  8. 　前記活性化熱処理を、アルゴン雰囲気又は１×１０－２Ｐａ以下の減圧雰囲気で行うことを特徴とする請求項１乃至７のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  9. 　前記活性化熱処理する工程の後に、前記カーボン膜を除去する工程をさらに備えることを特徴とする請求項１乃至８のいずれか一項に記載の炭化珪素半導体装置の製造方法。
PCT/JP2010/000470 2009-02-20 2010-01-27 炭化珪素半導体装置の製造方法 WO2010095369A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP10743501.8A EP2400528B1 (en) 2009-02-20 2010-01-27 Method for manufacturing silicon carbide semiconductor device
US13/202,270 US20120028452A1 (en) 2009-02-20 2010-01-27 Method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-038239 2009-02-20
JP2009038239A JP5438992B2 (ja) 2009-02-20 2009-02-20 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2010095369A1 true WO2010095369A1 (ja) 2010-08-26

Family

ID=42633660

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000470 WO2010095369A1 (ja) 2009-02-20 2010-01-27 炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20120028452A1 (ja)
EP (1) EP2400528B1 (ja)
JP (1) JP5438992B2 (ja)
WO (1) WO2010095369A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011740A1 (ja) * 2011-07-20 2013-01-24 住友電気工業株式会社 半導体装置の製造方法
WO2015146161A1 (ja) * 2014-03-24 2015-10-01 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JP2016162918A (ja) * 2015-03-03 2016-09-05 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146795A (ja) * 2011-01-11 2012-08-02 Toyota Central R&D Labs Inc 半導体装置の製造方法
JP2012227473A (ja) * 2011-04-22 2012-11-15 Ulvac Japan Ltd 半導体装置の製造方法
JP2014220322A (ja) * 2013-05-07 2014-11-20 株式会社東芝 半導体装置の製造方法及び製造装置
CN106298471A (zh) * 2015-06-02 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 碳化硅半导体器件的退火方法
JP2017220653A (ja) * 2016-06-10 2017-12-14 昭和電工株式会社 炭化珪素半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187257A (ja) * 1997-09-11 1999-03-30 Fuji Electric Co Ltd 炭化けい素基板の熱処理方法
JP2001068428A (ja) 1999-08-26 2001-03-16 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2005353771A (ja) 2004-06-09 2005-12-22 Matsushita Electric Ind Co Ltd ＳｉＣ半導体装置の製造方法
JP2006324585A (ja) * 2005-05-20 2006-11-30 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2007281005A (ja) 2006-04-03 2007-10-25 Denso Corp 炭化珪素半導体装置の製造方法
WO2008120467A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 半導体装置の製造方法
JP2009038239A (ja) 2007-08-02 2009-02-19 Toshiba Corp 光半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4062318A (en) * 1976-11-19 1977-12-13 Rca Corporation Apparatus for chemical vapor deposition
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JP2875768B2 (ja) * 1994-11-30 1999-03-31 新日本無線株式会社 半導体基板の熱処理方法
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US20070015373A1 (en) * 2005-07-13 2007-01-18 General Electric Company Semiconductor device and method of processing a semiconductor substrate
JP4971340B2 (ja) * 2007-03-29 2012-07-11 パナソニック株式会社 炭化珪素半導体素子の製造方法
JP2008283143A (ja) * 2007-05-14 2008-11-20 Ulvac Japan Ltd 処理装置、トランジスタ製造方法
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
US20110076400A1 (en) * 2009-09-30 2011-03-31 Applied Materials, Inc. Nanocrystalline diamond-structured carbon coating of silicon carbide

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187257A (ja) * 1997-09-11 1999-03-30 Fuji Electric Co Ltd 炭化けい素基板の熱処理方法
JP2001068428A (ja) 1999-08-26 2001-03-16 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2005353771A (ja) 2004-06-09 2005-12-22 Matsushita Electric Ind Co Ltd ＳｉＣ半導体装置の製造方法
JP2006324585A (ja) * 2005-05-20 2006-11-30 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2007281005A (ja) 2006-04-03 2007-10-25 Denso Corp 炭化珪素半導体装置の製造方法
WO2008120467A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 半導体装置の製造方法
JP2009038239A (ja) 2007-08-02 2009-02-19 Toshiba Corp 光半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2400528A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011740A1 (ja) * 2011-07-20 2013-01-24 住友電気工業株式会社 半導体装置の製造方法
WO2015146161A1 (ja) * 2014-03-24 2015-10-01 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JPWO2015146161A1 (ja) * 2014-03-24 2017-04-13 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JP2016162918A (ja) * 2015-03-03 2016-09-05 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5438992B2 (ja) 2014-03-12
EP2400528B1 (en) 2014-12-10
US20120028452A1 (en) 2012-02-02
EP2400528A4 (en) 2013-08-14
JP2010192836A (ja) 2010-09-02
EP2400528A1 (en) 2011-12-28

Similar Documents

Publication Publication Date Title
JP5518326B2 (ja) 炭化珪素半導体装置の製造方法
JP5438992B2 (ja) 炭化珪素半導体装置の製造方法
US7820534B2 (en) Method of manufacturing silicon carbide semiconductor device
WO2011016392A1 (ja) 炭化珪素半導体装置の製造方法
JP4412411B2 (ja) 炭化珪素半導体装置の製造方法
JP5190451B2 (ja) 炭化ケイ素基板を有する半導体デバイスのアニール方法
JP6824829B2 (ja) 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
JP6108588B2 (ja) 炭化珪素半導体素子の製造方法
JP2005303010A (ja) 炭化珪素素子及びその製造方法
TW200926303A (en) Semiconductor device manufacturing method and semiconductor device
KR20080053212A (ko) 기판 가열 장치 및 반도체 제조 방법
JP5092868B2 (ja) 炭化珪素半導体装置の製造方法
JP3741283B2 (ja) 熱処理装置及びそれを用いた熱処理方法
JP2009231341A (ja) アニール装置、ＳｉＣ半導体基板の熱処理方法
JP2011023431A (ja) 炭化珪素半導体装置の製造方法
JP2017220653A (ja) 炭化珪素半導体装置の製造方法
JP2012142484A (ja) 炭化珪素半導体デバイスの作製方法
JP4418879B2 (ja) 熱処理装置及び熱処理方法
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
JP2012015229A (ja) 炭化珪素半導体デバイスの製造方法
JP2018206925A (ja) アニール装置及び半導体ウェハの製造方法
JP2006041544A5 (ja)
JP2021063007A (ja) 窒化物半導体積層物および半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10743501

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010743501

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13202270

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE