JPWO2015146161A1 - 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム - Google Patents

半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム Download PDF

Info

Publication number
JPWO2015146161A1
JPWO2015146161A1 JP2016510038A JP2016510038A JPWO2015146161A1 JP WO2015146161 A1 JPWO2015146161 A1 JP WO2015146161A1 JP 2016510038 A JP2016510038 A JP 2016510038A JP 2016510038 A JP2016510038 A JP 2016510038A JP WO2015146161 A1 JPWO2015146161 A1 JP WO2015146161A1
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
heat treatment
chamber
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016510038A
Other languages
English (en)
Other versions
JP6588423B2 (ja
Inventor
真果 柴垣
真果 柴垣
篠田　康子
康子 篠田
かおり 真下
かおり 真下
雄大 鈴木
雄大 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of JPWO2015146161A1 publication Critical patent/JPWO2015146161A1/ja
Application granted granted Critical
Publication of JP6588423B2 publication Critical patent/JP6588423B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67751—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

表面にキャップ膜が形成された半導体基板を熱処理する場合に、高温での熱処理であっても半導体基板の表面荒れを抑制することができる半導体基板の熱処理方法及び熱処理装置を提供する。表面にキャップ膜が形成された半導体基板３の熱処理を行う半導体基板の熱処理方法であって、分子流領域の圧力を超える圧力でガスが封止された状態の真空チャンバＤ内において、半導体基板３の熱処理を行う。

Description

本発明は、半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システムに関する。
半導体パワーデバイス等の半導体デバイスの製造プロセスでは、炭化ケイ素（ＳｉＣ）基板等の半導体基板に不純物がイオン注入された後に、注入された不純物を活性化するため、活性化アニールと呼ばれる熱処理が行われている。この活性化アニールにおいては、基板表面におけるＳｉ等の基板材料の昇華と、原子の移動が起こる結果、半導体基板に大きな表面荒れが生じることが知られている。
例えばＳｉＣ基板の場合、活性化アニール後に、二乗平均粗さの値（ＲＭＳ値）で６ｎｍ以上の大きな表面荒れが生じることが知られている（特許文献１参照）。このような表面荒れは、ゲート絶縁膜の信頼性の低下、チャネル移動度の低下等の一因となり、半導体デバイスのデバイス特性に大きな影響を及ぼす。
そこで、活性化アニール後の半導体基板の表面平坦性を確保するための方法として、ＳｉＣ層のイオン注入層をカーボン膜で覆った状態で活性化アニールを行うことが提案されている（特許文献２参照）。特許文献２には、１６００℃以上の高温でのアニールであっても、イオン注入層の平滑性を維持することができることが記載されている。
国際公開第２００８／１３６１２６号 特開２００５−３５３７７１号公報
しかしながら、近年、半導体デバイスの耐圧性を向上するため、活性化アニールとして、より高温でのアニール処理を行うことが要求されている。例えば、ＳｉＣ基板の場合、１８００℃、より好ましくは１８５０℃程度の活性化アニールの温度が必要とされている。
本願発明者らは、上記のような高温での活性化アニールでは、基板表面にキャップ膜としてカーボン膜が形成されていた場合であっても、Ｓｉが昇華してカーボン膜中を通過し、その結果、ＳｉＣ基板に表面荒れが生じることを発見した。
本発明は、上記課題を契機としてなされたものであり、表面にキャップ膜が形成された半導体基板を熱処理する場合に、高温での熱処理であっても半導体基板の表面荒れを抑制しうる半導体基板の熱処理方法及び熱処理装置を提供することを目的とする。
また、本発明は、上記熱処理方法を用いた半導体基板の製造方法、及び上記熱処理装置を含む基板処理システムを提供することをも目的とする。
本発明の一観点によれば、表面にキャップ膜が形成された半導体基板の熱処理を行う半導体基板の熱処理方法であって、分子流領域の圧力を超える圧力でガスが封止された状態の処理室内において、前記半導体基板の前記熱処理を行うことを特徴とする半導体基板の熱処理方法が提供される。
また、本発明の他の観点によれば、半導体基板の表面にキャップ膜を形成するステップと、上記半導体基板の熱処理方法により、前記キャップ膜が形成された前記半導体基板に対して前記熱処理を行うステップとを有することを特徴とする半導体基板の製造方法が提供される。
また、本発明のさらに他の観点によれば、表面にキャップ膜が形成された半導体基板の熱処理を行うための処理室と、前記処理室内に設けられた加熱手段と、分子流領域の圧力を超える圧力でガスが封止された状態の前記処理室内において、前記加熱手段により前記半導体基板の前記熱処理を実行する制御装置とを有することを特徴とする熱処理装置が提供される。
また、本発明のさらに他の観点によれば、上記熱処理装置と、前記キャップ膜を成膜するキャップ膜成膜装置と、前記半導体基板を前記熱処理装置と前記キャップ膜成膜装置との間で搬送する搬送手段を有する基板搬送室と、を備えることを特徴とする基板処理システムが提供される。
本発明によれば、表面にキャップ膜が形成された半導体基板を熱処理する場合に、高温での熱処理であっても、半導体基板の表面荒れを抑制することができる。
図１は、本発明の一実施形態による熱処理装置を示す概略断面図（その１）である。 図２は、本発明の一実施形態による熱処理装置を示す概略断面図（その２）である。 図３は、本発明の一実施形態による熱処理装置を示す概略断面図（その３）である。 図４は、本発明の一実施形態による熱処理装置における基板ホルダユニット及びその周辺を示す概略断面図（その１）である。 図５は、本発明の一実施形態による熱処理装置における基板ホルダユニット及びその周辺を示す概略断面図（その２）である。 図６は、本発明の一実施形態による熱処理装置における加熱ユニットを示す概略断面図である。 図７は、本発明の一実施形態による熱処理装置が組み込まれた基板処理システムの一例を示す概略図である。 図８Ａは、本発明の一実施形態による半導体基板の熱処理方法の事前準備を示すフローチャートである。 図８Ｂは、本発明の一実施形態による半導体基板の熱処理方法を示すフローチャートである。 図９は、本発明の一実施形態による半導体装置の製造方法を用いて製造されるプレーナー型ＭＯＳＦＥＴの一例を示す概略断面図である。 図１０は、本発明の一実施形態による半導体装置の製造方法を用いて製造されるトレンチ型ＭＯＳＦＥＴの一例を示す概略断面図である。
以下、本発明の実施の形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略又は簡潔にすることもある。
（熱処理装置）
まず、本発明の一実施形態による熱処理装置１００について図１乃至図６を用いて説明する。図１は、半導体基板の搬入時又は搬出時の状態の熱処理装置１００を示している。図２は、半導体基板の熱処理時の状態の熱処理装置１００を示している。図３は、半導体基板の冷却時の状態の熱処理装置１００を示している。また、図４は、図１における基板ホルダユニットＡ及びその周辺を拡大して示している。図５は、図２における基板ホルダユニットＡ及びその周辺を拡大して示している。図６は、加熱ユニットＢの具体的構成の一例を示している。
図１乃至図３に示すように、本実施形態による熱処理装置１００は、基板保持手段である基板ホルダユニットＡと、加熱手段である加熱ユニットＢと、シャッタ装置Ｃと、処理室を構成する真空チャンバＤとを有している。さらに、熱処理装置１００は、熱処理装置の動作全体を制御する制御装置６０を有している。基板ホルダユニットＡ、加熱ユニットＢ、及びシャッタ装置Ｃは、処理室内である真空チャンバＤ内に設けられている。
基板ホルダユニットＡは、最上段に基板ステージ１を備えている。加熱ユニットＢは、基板ステージ１の上方に設けられており、基板ステージ１と対向する基板対向面２を備えている。加熱ユニットＢの基板対向面２は、後述するように放熱可能に構成されている。基板ホルダユニットＡは、昇降装置Ｅにより昇降可能なものである。基板ステージ１と加熱ユニットＢの基板対向面２との近接と離間は、昇降装置Ｅの動作により制御することが可能である。加熱ユニットＢは、図２に示すように、基板ホルダユニットＡが上昇し、基板ステージ１上の半導体基板３と基板対向面２が近接されたときに、半導体基板３と非接触状態で、基板対向面２から放熱される輻射熱で半導体基板３を加熱するものとなっている。
図１に示す基板ホルダユニットＡは、下降位置にあり、半導体基板３の真空チャンバＤ内への搬入及び真空チャンバＤ内からの搬出が可能な状態である。また、図２に示す基板ホルダユニットＡは、上昇位置にあり、半導体基板３の熱処理時の状態である。図３に示す基板ホルダユニットＡは、熱処理後の下降位置にあり、半導体基板３の冷却時の状態である。図１に示す基板ホルダユニットＡ及びその周辺を拡大して示したものが図４であり、図２に示す基板ホルダユニットＡ及びその周辺を拡大して示したものが図５である。
図４及び図５に示すように、半導体基板３を保持するための基板ホルダユニットＡは、最上部に基板ステージ１、基板ステージ１の下に４枚の輻射板４、輻射板４の下に２枚の反射板５、そして最下部に冷却パネル６を備えたものとなっている。
基板ステージ１は、熱処理の対象となる半導体基板３が載置されるものである。基板ステージ１の上面中央部には凹部が形成されており、この凹部が、半導体基板３が載置される基板載置部７となっている。図４に示す半導体基板３は、後述するリフトピン８で持ち上げ支持された状態となっている。昇降装置Ｅにより基板ホルダユニットＡが上昇して基板ステージ１がリフトピン８より上方へ移動すると、図５に示すように、基板載置部７上に移し取られて載置されることになる。
基板ステージ１は、輻射率が高く、輻射熱を効率良く吸収し、吸収した熱を効率良く放射することができ、しかも高熱に耐えられる材料で構成されている。具体的には、カーボン又はカーボン被覆材料で構成された板状をなしている。基板ステージ１を構成するカーボンとしては、ガラス状カーボン、グラファイト、熱分解カーボンを挙げることができる。また、カーボン被覆材料としては、セラミックスにこれらのカーボンの１種又は２種以上の被覆を施した材料を挙げることができる。
熱処理の対象となる半導体基板３は、例えばイオン注入等により不純物が導入された半導体基板である。具体的には、半導体基板３として、ＳｉＣ基板、窒化ガリウム（ＧａＮ）基板等を挙げることができる。なお、半導体基板とは、半導体基板そのもののほか、半導体基板上にさらに半導体膜が形成されているもの、支持基板上に半導体膜が形成されているものをも含むものである。
熱処理を行うべき半導体基板３の表面には、半導体基板３を構成するＳｉ等の基板材料の昇華を抑制するためのキャップ膜が形成されている。キャップ膜に必要とされる特性としては、基板界面からのＳｉ等の基板材料の昇華を抑制するバリア性、熱処理の高温に耐えることができる耐熱性、及び半導体基板３への汚染が無い無汚染性又は汚染が少ない低汚染性等を挙げることができる。また、キャップ膜は、熱処理後、半導体基板３の表面から容易に除去することができることが好ましい。このようなキャップ膜としては、例えば、カーボン膜を挙げることができ、そのほか、窒化アルミニウム膜等を挙げることができる。キャップ膜の成膜方法は、特に限定されるものではなく、キャップ膜の成膜方法としては、例えば、スパッタ法、ＣＶＤ法等をあげることができる。また、熱処理後のキャップ膜の除去方法も、特に限定されるものではなく、キャップ膜の除去方法としては、例えば、プラズマ処理、オゾン処理、熱酸化処理等を挙げることができる。
基板ステージ１の基板載置部７の周囲には、環状壁部９が突設されている。環状壁部９は、図５に示すように、基板ステージ１と加熱ユニットＢの基板対向面２とが接近した時に、内側に加熱ユニットＢの基板対向面２を受け入れるものである。環状壁部９は、基板ステージ１と同様のカーボン又はカーボン被覆材料で構成されていることが好ましい。または、外周部との断熱性を高め、高温耐性がある低輻射率を持つタンタルカーバイド（ＴａＣ）等の金属炭化物を用いることもできる。環状壁部９を設けておくことにより、加熱ユニットＢの基板対向面２からの輻射熱が周囲に逃げるのを抑制することができ、基板対向面２による半導体基板３の加熱効率を向上させることができる。
基板ステージ１と冷却パネル６との間には、基板ステージ１側から冷却パネル６側に向かって順に、それぞれ間隔をあけて、４枚の輻射板４と、２枚の反射板５とが設けられている。
輻射板４は、基板ステージ１と同様に、カーボン又はカーボン被覆材料で構成された板状をなすもので、基板ステージ１の下側に間隔をあけて配置されている。この輻射板４は、基板ステージ１の下面と対向して設けられており、半導体基板３の熱処理時に、基板ステージ１の下面から放射される熱を捕らえ、捕らえた熱を基板ステージ１に対して輻射する。これによって基板ステージ１の熱放射による温度低下を抑制することができるので、急速加熱が行いやすくなる。
輻射板４の下側（輻射板４が１枚の場合の当該輻射板４又は輻射板４が複数枚の場合の最下部の輻射板４の下側）には、それぞれ間隔をあけて、２枚の反射板５が設けられている。反射板５は、例えばモリブデン、タングステン等の高融点金属で構成されており、少なくとも輻射板４側の（上面）には鏡面仕上げが施されている。反射板５は、基板ステージ１、輻射板４から放射される熱を反射するものである。
上記反射板５を設ける場合、反射板５の下側（反射板５が１枚の場合の当該反射板５又は反射板５が複数枚の場合の最下部の反射板５の下側）に間隔をあけて冷却パネル６を設けることができる。この冷却パネル６は、例えば水冷機構等の冷却手段で冷却されるパネル体である。このような冷却パネル６を、基板ステージ１、輻射板４及び反射板５の下面に対向して設けることで、半導体基板３の冷却時に、上方に位置するこれらの部材の均一且つ迅速な冷却を促すことができる。
また、半導体基板３の熱処理時には、冷却パネル６で冷却すると、基板ホルダユニットＡの温度を一定に制御するができる。これにより、輻射加熱による基板ステージ１の温度の再現性を向上させるのに役立つ。
基板ステージ１、輻射板４及び反射板５は、それぞれ連結ネジ１１で冷却パネル６上に支持されている。また、冷却パネル６は、昇降装置Ｅの昇降軸１２の先端部に接続されている。後述するように、昇降装置Ｅは、冷却パネル６を昇降軸１２の軸方向に上下に昇降させるもので、冷却パネル６の上下動に伴い、冷却パネル６の上方に構成されている基板ホルダユニットＡが昇降されるものとなっている。
基板ホルダユニットＡには、基板ホルダユニットＡを構成している基板ステージ１、輻射板４、反射板５及び冷却パネル６を貫通するリフトピン用貫通孔１３が複数箇所形成されている。リフトピン用貫通孔１３は、基板ステージ１の基板載置部７内を通る位置に形成されている。また、リフトピン用貫通孔１３の位置に対応して、真空チャンバＤの底部に複数本のリフトピン８が立設されている。
図４においては、リフトピン用貫通孔１３を介して、真空チャンバＤの底部に立設された複数本のリフトピン８が基板ステージ１上に突出している。リフトピン８は、基板載置部７上の半導体基板３を先端で持ち上げ支持可能な位置と本数となっている。図４に示す状態から基板ホルダユニットＡが上昇して基板ステージ１がリフトピン８より上方へ移動すると、半導体基板３は基板載置部７上に移行されることになる。半導体基板３は、こうして基板載置部７上に載置された状態で加熱ユニットＢによる熱処理に供されることになる。なお、リフトピン８は、基板ステージ１と同様、輻射率が高く、輻射熱を効率良く吸収し、高熱に耐えられる材料で構成されることが好ましい。
また、熱処理後等において、基板載置部７上に半導体基板３が載置された状態で基板ホルダユニットＡが下降すると、リフトピン８がリフトピン用貫通孔１３を介して基板ステージ１上に突出する。すると、基板載置部７上の半導体基板３がリフトピン８の先端で持ち上げ支持され、図４に示す状態となる。
基板ステージ１の基板載置部７の中央部直下には、輻射板４、反射板５及び冷却パネル６を貫通して、測定孔１４が形成されている。この測定孔１４は、昇降軸１２の中心に形成された測定孔１５と一連に連なっている。この測定孔１４、１５は、図１乃至図３に示される温度測定器１６により、例えば石英製の熱赤外線透過窓を介して基板ステージ１からの放射熱を測定するためのものである。測定孔１５には、昇降軸１２の下端部で、熱赤外線透過窓を介して温度測定器１６が接続されている。温度測定器１６としては、放射温度計を用いることができる。
加熱ユニットＢは、半導体基板３に対向する基板対向面２と、基板対向面２を加熱するための加熱機構２８とを備えている。加熱ユニットＢの加熱機構２８としては、電子衝撃加熱方式の加熱機構、高周波誘導加熱方式の加熱機構、抵抗加熱方式の加熱機構、赤外線加熱方式の加熱機構、これらの組合せによる加熱機構等を用いることができる。基板対向面２は、耐熱性の黒色表面とすることができ、例えばガラス状カーボン、熱分解カーボン、アモルファスカーボン等のカーボンコーティングにより得ることができる。基板対向面２をこのようなカーボンコーティング面とすると、真空中での脱ガス及びパーティクルの発生を抑制することができる。
加熱ユニットＢの具体的構成の一例を図６に示す。図６は、電子衝撃加熱方式の加熱機構２８を用いた加熱ユニットＢを拡大して示す断面図である。
図６に示すように、電子衝撃加熱方式の加熱機構２８を用いた加熱ユニットＢは、真空チャンバＤの第二室２３における天井部を構成する内壁１０３に設けられた導電性被加熱部１３１を有している。内壁１０３内には、上述のように水冷機構の水冷用流路１９が設けられており、内壁１０３が冷却されるようになっている。導電性被加熱部１３１は、底板１３１ａ及び周壁１３１ｂを有し、上蓋となる内壁１０３とともに、加熱ユニットＢの加熱機構２８等の各部が収容される加熱容器１０４を構成している。
加熱容器１０４内は、排気系４３（図１乃至図３参照）が接続されており、排気系４３により、真空チャンバＤ内の加熱容器１０４を除く空間とは別個独立に真空排気することが可能になっている。排気系４３により加熱容器１０４内が所定の真空度に排気された状態で、後述するフィラメント１３２による基板対向面２の加熱が行われる。
加熱容器１０４を構成する導電性被加熱部１３１の底板１３１ａ及び周壁１３１ｂは、例えばＣＶＤ法による熱分解カーボン等の緻密なカーボンによりコーティングされている。具体的には、底板１３１ａの加熱機構２８側の壁面（内壁面）及び基板対向面２となる壁面（外壁面）の少なくとも一方には、熱分解カーボン等の緻密なカーボンのコーティング膜が形成されている。また、周壁１３１ｂの加熱機構２８側の壁面（内壁面）及び真空チャンバＤの周壁側の壁面（外壁面）の少なくとも一方には、熱分解カーボン等の緻密なカーボンのコーティング膜が形成されている。このように、導電性被加熱部１３１の内壁面及び外壁面には、緻密なカーボンのコーティング膜が形成されている。
導電性被加熱部１３１を構成する材料は、例えば高純度カーボンである。このような材料よりなる導電性被加熱部１３１をそのまま用いると、後述するように、真空チャンバＤ内にアルゴン（Ａｒ）ガス等の不活性ガスを封止した際に、不活性ガスが導電性被加熱部１３１を透過して加熱容器１０４内に侵入することがある。加熱容器１０４内に不活性ガスが侵入すると、加熱容器１０４内の真空度の低下を招き、後述するフィラメント１３２での放電が発生し、加熱ユニットＢの加熱性能が低下する場合がある。また、導電性被加熱部１３１の材料や導電性被加熱部１３１から発生するガスにより半導体基板３が汚染される場合がある。
これに対して、本実施形態では、導電性被加熱部１３１の底板１３１ａ及び周壁１３１ｂについて、それぞれ内壁面及び外壁面の少なくとも一方には、熱分解カーボン等の緻密なカーボンのコーティング膜が形成されている。すなわち、導電性被加熱部１３１の内壁面及び外壁面の少なくとも一方には、緻密なカーボンのコーティング膜が形成されている。このようなコーティング膜により、加熱容器１０４内への不活性ガスの侵入を防止又は抑制して、加熱ユニットＢの加熱性能の低下を防止又は抑制することができる。
さらに、底板１３１ａ及び周壁１３１ｂについて、それぞれ外壁面に上記コーティング膜が形成されていることで、導電性被加熱部１３１の材料や導電性被加熱部１３１から発生するガスによる半導体基板３の汚染を防止又は抑制することができる。
なお、熱分解カーボン等の緻密なカーボンのコーティング膜を例に説明しているが、コーティング膜は、これに限定されるものではない。コーティング膜として必要とされる特性としては、熱処理の高温に耐えることができる耐熱性を挙げることができる。さらに、導電性被加熱部１３１から生じるガスを真空チャンバＤ内へ放出さないため及び真空チャンバＤからのガスを加熱容器１０４内へ透過さないための不透過性、並びに高温においてもガス放出が少ないことを挙げることができる。このようなコーティング膜の材料としては、例えば、熱分解カーボン等の緻密なカーボンのほか、炭化タンタル（ＴａＣ）が好適である。なお、加熱容器１０４の導電性被加熱部１３１から生じるガスは、導電性被加熱部１３１に吸着しているガス、導電性被加熱部１３１に吸蔵されているガス等である。具体的には、水、窒素、酸素、炭化水素、二酸化炭素等である。
また、コーティング膜は、導電性被加熱部１３１の底板１３１ａ及び周壁１３１ｂの内壁面及び外壁面、すなわち導電性被加熱部１３１の内壁面及び外壁面の少なくとも一方の全面に形成することができるが、これに限定されるものではない。コーティング膜は、導電性被加熱部１３１の内壁面及び外壁面の少なくとも一方の少なくとも一部に形成されていればよい。コーティング膜は、導電性被加熱部１３１の内壁面のみの全面若しくは一部、外壁面のみの全面若しくは一部、又は、内壁面及び外壁面の両方の全面若しくは一部に形成することができる。
加熱容器１０４内では、例えば４本の支柱１４１を介して、中間ベース板１３６が水平に内壁１０３に固定されている。さらに、加熱容器１０４内では、中間ベース板１３６の下側に、支柱１４０を介して複数枚の反射板１３５が水平に中間ベース板１３６に固定されている。
さらに、加熱容器１０４内では、最下部の反射板（フィラメントベース）１３５の下側に、フィラメント支柱１４２を介してフィラメント１３２が最下部の反射板１３５に固定されている。
支柱１４０、１４１、及び中間ベース板１３６は、例えばモリブデン製である。また、フィラメント支柱１４２は、例えばタンタル製である。フィラメント１３２は、例えばタングステン・レニウム製である。また、導電性被加熱部１３１は、上述のように、例えばグラファイト製である。なお、各部材の材料はこれらに限定されるものではなく、同様の材料特性を有するものを用いることができる。
フィラメント１３２は、電流導入端子により、電源装置４２（図１乃至図３参照）が接続されている。電源装置４２は、フィラメント電源４２ａと、直流電源４２ｂとを有している。フィラメント１３２は、フィラメント加熱用の交流電源又は直流電源であるフィラメント電源４２ａに接続されており、フィラメント１３２と導電性被加熱部１３１と間には電位差が形成される。なお、図１乃至図３では、フィラメント電源４２ａとして交流電源を示している。また、フィラメント１３２は、熱電子を加速するための加速電源としての直流電源４２ｂに接続されている。
導電性被加熱部１３１は、その底板１３１ａに基板対向面２を備える。すなわち、基板対向面２は、導電性被加熱部１３１の、基板処理空間の側の面のうち、基板ステージ１の基板載置面と平行に対向する面である。半導体基板３の熱処理に際して、基板対向面２は、フィラメント１３２からの熱電子により加熱されて放熱面となり、基板対向面２からの放熱により半導体基板３が加熱される。
シャッタ装置Ｃは、図１乃至図３に示すように、基板ホルダユニットＡが降下し、基板ステージ１と加熱ユニットＢの基板対向面２とが離間されたときに、シャッタ１７を基板ステージ１と基板対向面２の間に進退させることができるものとなっている。シャッタ装置Ｃは、シャッタ１７を進退させるためのシャッタ駆動装置１８を備えている。
シャッタ１７は、熱隔壁として機能する。シャッタ１７は、図１及び図３に示すように、基板ホルダユニットＡが下降し、基板ステージ１と基板対向面２とが離間されているときに、基板ステージ１と基板対向面２との間に進出し、基板対向面２から基板ステージ１側へ熱が照射されるのを遮断する。また、基板ホルダユニットＡが上昇しているときには、シャッタ駆動装置１８で回転移動され、基板ステージ１と基板対向面２との間から図２に示される位置（図１では破線で示す）へ後退される。シャッタ１７は、基板ホルダユニットＡが上昇した後、再びシャッタ１７が邪魔にならない位置まで下降するまでの間、後退位置に維持される。
シャッタ装置Ｃは、例えば水冷機構等のシャッタ１７の冷却手段を有していることが好ましい。シャッタ１７の冷却手段により、シャッタ１７の進出時に、基板ステージ１及び基板ステージ１上の半導体基板３の冷却を促進することができる。なお、シャッタ１７の冷却手段は、半導体基板３の加熱温度領域によっては省略することもできる。
シャッタ１７で積極的に基板ステージ１及び基板ステージ１上の半導体基板３を冷却する場合、基板ホルダユニットＡの降下位置を任意に選択できるように設定しておくことが好ましい。半導体基板３の熱処理が終了した後、まず、加熱ユニットＢの電力をオフにし又は絞り、加熱ユニットＢの基板対向面２と基板ステージ１の距離を離し、徐々に冷却する。これにより、急激な冷却による半導体基板３に熱歪みが生じるのを防止する。このとき、熱処理の温度や、処理する基板材料によっては、加熱ユニットＢの基板対向面２と基板ステージ１との距離を徐々に広げて行くことで、徐冷することも可能である。
次に、シャッタ１７の下面に基板ステージ１を下降し、シャッタ１７を閉じて半導体基板３を冷却する。このとき、熱衝撃を低減するために、半導体基板３がリフトピン８に接触しない状態で冷却することができる。その後、さらに基板ホルダユニットＡを下降してリフトピン８に半導体基板３を受け渡し、半導体基板３を搬出する際の位置に基板ホルダユニットＡを下降することができる。半導体基板３の搬入出の際の基板ホルダユニットＡの位置は、図１に示す位置である。
真空チャンバＤは、アルミニウム合金等で構成された筐体である。真空チャンバＤの壁内には、水冷機構の水冷用流路１９が設けられている。水冷用流路１９に冷却水を流すことにより、真空チャンバＤの筐体の温度が過度に上昇するのを防止することができる。また、真空チャンバＤには、半導体基板３の搬入、搬出時に搬入出口を開閉するための搬入出用のスリットバルブ（ゲートバルブ）２０が備えられている。また、真空チャンバＤには、内部を真空雰囲気に排気するために排気系に接続される排気口を開閉するための排気用のメインバルブ（ゲートバルブ）５０が備えられている。
真空チャンバＤは、下側の第一室２２と、第一室２２の上方に連なった第二室２３とを備えている。加熱ユニットＢは、上方に位置する第二室２３に基板対向面２を下に向けて設けられている。また、第一室２２は、第二室２３が上方に連なる第一区画２２ａと、第一区画２２ａの側方に連なる第二区画２２ｂとを有している。第一区画２２ａと第二区画２２ｂとの間には、シャッタ装置Ｃが設けられている。
また、基板ホルダユニットＡは、昇降装置Ｅにより第一室２２の第一区画２２ａと第二室２３との間を昇降可能になっている。基板ホルダユニットＡは、熱処理が行われる上昇位置において、図２に示すように、第一室２２の第一区画２２ａと第二室２３との間を冷却パネル６部分で塞いだ状態で、基板ステージ１と加熱ユニットＢの基板対向面２とを接近させるものとなっている。このようにして半導体基板３の加熱を行うと、第二室２３で生じた熱がその下方の第一室２２へ漏れにくくなり、加熱後に基板ホルダユニットＡを第一室２２の第一区画２２ａへ降下させて行われる冷却をより迅速に行うことができる。また、真空チャンバＤの内面、特に第二室２３の内面は、加熱効率を向上させることができるよう、鏡面仕上げを施しておくことが好ましい。
半導体基板３の搬入出用のスリットバルブ２０は、第一室２２の第一区画２２ａの側壁に設けられており、その側壁に設けられた搬入出口を開閉するためのものである。第一区画２２ａ内のスリットバルブ２０が設けられた内壁部には、加熱ユニットＢの基板対向面２を有する導電性被加熱部１３１に対してスリットバルブ２０を遮蔽する板状の遮蔽部材２１が設けられている。遮蔽部材２１が設けられているため、基板対向面２を有する導電性被加熱部１３１は、スリットバルブ２０から直接見通せない位置に設けられている。
また、排気用のメインバルブ５０は、第一室２２の第二区画２２ｂの底板に設けられており、その底板に設けられた排気口を開閉するためのものである。真空チャンバＤには、メインバルブ５０を介して、排気系４７が接続されている。排気系４７は、高真空排気用のターボ分子ポンプ４８と、粗引き用のドライポンプ４９とを有している。なお、排気系４７は、真空チャンバＤ内を所望の真空度まで排気することができるものであれば、特に限定されるものではない。また、真空チャンバＤ内は排気系４７により排気され、一方、加熱ユニットＢの加熱容器１０４内は排気系４３により排気される。これにより、真空チャンバＤ内と加熱容器１０４内とは、互いに独立して排気することが可能になっている。
メインバルブ５０は、第一室２２の第二区画２２ｂに設けられているため、真空チャンバＤの内壁構造により、第二室２３内に設けられた加熱ユニットＢの基板対向面２を有する導電性被加熱部１３１から遮蔽されている。このため、基板対向面２を有する導電性被加熱部１３１は、メインバルブ５０から直接見通せない位置に設けられている。また、メインバルブ５０は、スリットバルブ２０に対して、基板ホルダユニットＡを挟んで対向する側に設けられている。
さらに、真空チャンバＤの第一室２２の第二区画２２ｂの側壁には、ガスを導入するためのガス導入口５１が設けられている。ガス導入口５１には、ガス導入手段であるガス導入系５２が接続されている。ガス導入系５２は、ガス導入口５１に配管５３を介して接続されたガス供給源５４と、ガス導入口５１側から配管に順次介設されたピュリファイヤー５５と、バルブ５６と、マスフローコントローラ（ＭＦＣ）５７と、バルブ５８とを備えている。ピュリファイヤー５５は、あってもなくてもよい。
ガス供給源５４は、真空チャンバＤ内に導入する不活性ガスを供給するものである。不活性ガスとしては、Ａｒガス等を挙げることができる。なお、真空チャンバＤ内に導入するガスとしては、不活性ガスに限定されるものではないが、反応性が低いガスが好ましく、Ａｒガスやクリプトン（Ｋｒ）ガス等の不活性ガスがより好ましい。また、ピュリファイヤー５５は、通過する不活性ガスから不純物を除去するものである。また、ＭＦＣ５７により、所定の流量で不活性ガスを真空チャンバＤ内に供給することができるようになっている。
ガス導入口５１も、第一室２２の第二区画２２ｂに設けられているため、真空チャンバＤの内壁構造により、第二室２３内に設けられた加熱ユニットＢの基板対向面２を有する導電性被加熱部１３１から遮蔽されている。このため、基板対向面２を有する導電性被加熱部１３１は、ガス導入口５１からも直接見通せない位置に設けられている。また、ガス導入口５１は、スリットバルブ２０に対して、基板ホルダユニットＡを挟んで対向する側に設けられている。
昇降装置Ｅは、上端が基板ホルダユニットＡの冷却パネル６に接続された昇降軸１２と、昇降軸１２の下端部分に取り付けられた昇降アーム２４と、昇降アーム２４が螺合するボールネジ２５とを備えている。また、ボールネジ２５を正逆両方向に回転させることができる回転駆動装置２６と、昇降軸１２と真空チャンバＤ間の摺動部を覆い、真空チャンバＤ内の気密性を高めるとともに、昇降軸１２の上下動に伴って伸縮する蛇腹状カバー２７も備えている。この昇降装置Ｅは、回転駆動装置２６でボールネジ２５を正又は逆回転させることで、このボールネジ２５と螺合している昇降アーム２４を上昇又は下降させ、それに伴って昇降軸１２を上下にスライドさせて、基板ホルダユニットＡを昇降させるものである。
制御装置６０は、種々の演算、制御、判別等の処理を実行するＣＰＵ（図示せず）を有している。また、制御装置６０は、ＣＰＵによって実行される様々な制御プログラム等を格納するＲＯＭ（図示せず）等を有している。また、制御装置６０は、ＣＰＵが処理中のデータや入力データ等を一時的に格納するＲＡＭ（図示せず）等を有している。制御装置６０は、熱処理装置１００の各部の動作を制御し、半導体基板３の熱処理を実行する。
（基板処理システム）
上記本実施形態による熱処理装置１００は、複数の処理装置のチャンバが接続されて構成されるマルチチャンバ型の基板処理システムに組み込んで用いることが可能である。以下、本実施形態による熱処理装置１００が組み込まれたマルチチャンバ型の基板処理システムの一例について図７を用いて説明する。図７は、本実施形態による熱処理装置１００が組み込まれたマルチチャンバ型の基板処理システムの一例を示している。
図７に示すように、基板処理システムは、上述した熱処理装置１００と、キャップ膜を成膜するためのキャップ膜成膜装置であるスパッタ装置２００と、キャップ膜を除去するためのアッシング装置又はエッチング装置２２０とを備えている。また、基板処理システムは、基板搬送装置２４０を備えている。さらに、基板処理システムは、処理済み又は処理前の半導体基板３がセットされるロードロックチャンバ２６０と、処理済み又は処理前の半導体基板３を収容する基板載置室２８０とを備えている。
熱処理装置１００の真空チャンバＤ、スパッタ装置２００のスパッタチャンバ２０１、及びアッシング装置又はエッチング装置２２０のアッシングチャンバ又はエッチングチャンバ２２１は、基板搬送装置２４０の周りに設けられている。こうして、真空チャンバＤ、スパッタチャンバ２０１、及びアッシングチャンバ又はエッチングチャンバ２２１が、搬送チャンバ２４１を囲うように設けられている。搬送チャンバ２４１と、真空チャンバＤ、スパッタチャンバ２０１及びアッシングチャンバ又はエッチングチャンバ２２１との間には、それぞれスリットバルブが設けられている。これらスリットバルブにより、各々の装置のチャンバが相互に隔離可能に接続されている。なお、図７では、後の説明のため、各部の間のスリットバルブを示している。すなわち、図７には、基板載置室２８０とロードロックチャンバ２６０との間のスリットバルブＶａ、ロードロックチャンバ２６０と搬送チャンバ２４１との間のスリットバルブＶｂ、搬送チャンバ２４１と真空チャンバＤとの間のスリットバルブＶｃ、搬送チャンバ２４１とスパッタチャンバ２０１との間のスリットバルブＶｄを示している。
基板搬送装置２４０の搬送チャンバ２４１内には、半導体基板３を搬送するための搬送手段である搬送ロボット２４２等が設けられている。これにより、各装置のチャンバに対して半導体基板３の搬入及び搬出が可能になっている。
基板搬送室である搬送チャンバ２４１と基板載置室２８０との間には、ロードロックチャンバ２６０が設けられている。ロードロックチャンバ２６０内には、処理済みの半導体基板３が搬送ロボット２４２により搬送チャンバ２４１から搬入されて載置される。また、ロードドックチャンバ２６０内には、未処理の半導体基板３が基板載置室２８０から搬入されて載置される。
基板載置室２８０には、半導体基板３を収容するカセット２８１〜２８４が搭載可能である。基板載置室２８０内には、半導体基板３を搬送するための搬送手段である搬送ロボット２８５等が設けられている。また、基板載置室２８０には、半導体基板３のオリフラやノッチ、及び基板中心をアライメントするためのアライナー（不図示）を設けてもよい。搬送ロボット２８５は、カセット２８１〜２８４のいずれかから未処理の半導体基板３をロードロックチャンバ２６０内に搬入する。また、搬送ロボット２８５は、処理済みの半導体基板３をロードロックチャンバ２６０内から搬出し、所定のカセット２８１〜２８４に収める。
基板載置室２８０、ロードロックチャンバ２６０、搬送チャンバ２４１、スパッタチャンバ２０１、及びアッシングチャンバ又はエッチングチャンバ２２１のそれぞれには、各チャンバ内又は室内を排気する排気系（不図示）が設けられている。また、ロードロックチャンバ２６０、搬送チャンバ２４１、スパッタチャンバ２０１、及びアッシングチャンバ又はエッチングチャンバ２２１のそれぞれには、各チャンバ内にＡｒガス等のガスを導入するガス導入系（不図示）が設けられている。なお、真空チャンバＤの排気系４７及びガス導入系５２については上述したとおりである。上述した制御装置６０は、これらの排気系によるチャンバ内又は室内の排気、及びこれらのガス導入系によるチャンバ内又は室内へのガスの導入を制御可能に構成されている。また、制御装置６０は、搬送ロボット２４２、２８５の動作を制御可能に構成されている。また、制御装置６０は、スパッタ装置２００、熱処理装置１００、アッシング装置又はエッチング装置２２０における各種処理時の動作を制御可能に構成されている。
上記基板処理システムでは、半導体基板３に対して、スパッタ装置２００におけるキャップ膜の成膜、熱処理装置１００における熱処理、及びアッシング装置又はエッチング装置２２０におけるキャップ膜の除去の各処理を順次行うことが可能になっている。
（半導体基板の熱処理方法）
次に、上記図７に示す基板処理システムにおける熱処理装置１００を用いた本実施形態による半導体基板の熱処理方法について図８Ａ及び図８Ｂを用いて説明する。図８Ａは、本実施形態による半導体基板の熱処理方法の事前準備を示すフローチャートである。図８Ｂは、本実施形態による半導体基板の熱処理方法を示すフローチャートである。
本実施形態による半導体基板の熱処理方法は、分子流領域の圧力を超える圧力でＡｒガスが封止された状態の真空チャンバＤ内において、半導体基板３の熱処理を行うものである。なお、半導体基板３の熱処理の実行に際しては、熱処理装置１００の各部の動作が制御装置６０により制御される。例えば、制御装置６０により、排気系４７による真空チャンバＤ内の排気、ガス導入系５２による真空チャンバＤへのＡｒガスの導入等が制御される。
なお、ガスが封止された状態は、処理室を構成する真空チャンバＤ内に対するガスの導入及び排気が完全に行われていない状態のみならず、半導体基板３の表面のＡｒガスがＳｉの放出を抑制できる程度に維持されていればよい。すなわち、真空チャンバＤに対して極めて低速にガスの排気が行われている場合をも含むものとする。具体的には、真空チャンバＤの容積の０．１％前後が５分で排気されている状態及びこれよりも低速に排気されている状態をも含む。
本実施形態による半導体基板の熱処理方法の行う前には、真空チャンバＤ内の部材に対し脱ガス処理を行うこと等を目的として、事前準備（コンディショニング）が行われる。以下、熱処理前の事前準備について図８Ａを用いて説明する。
まず、ロードロックチャンバ２６０内、搬送チャンバ２４１内、及び真空チャンバＤ内を例えば１０−３Ｐａ以下の高真空に排気する（ステップＳ１０１）。
次いで、スリットバルブＶｃを閉鎖した状態で、基板ホルダユニットＡを加熱位置まで上昇させ（ステップＳ１０２）、加熱ユニットＢにより真空加熱を行う（ステップＳ１０３）。この真空加熱における加熱温度は、基板相当温度で例えば１５００℃以上、具体的には例えば１９００℃とする。基板相当温度とは、基板が基板ホルダユニットに設置された場合に想定される基板の温度である。
次いで、加熱ユニットＢによる加熱を停止して真空加熱を停止し（ステップＳ１０４）、基板ホルダユニットＡを搬送位置まで降下させ（ステップＳ１０５）、その後、真空チャンバＤ内の排気を停止する（ステップＳ１０６）。なお、加熱を停止することに代えて、加熱ユニットＢの加熱機構２８のパワーを低下させて加熱温度を低下させるだけでもよい。
次いで、ガス導入系５２のバルブ５６、５８を開放する。こうして、配管５３を通して、ガス供給源５４のＡｒガスをガス導入口５１から真空チャンバＤ内にＡｒガスを導入する（ステップＳ１０７）。これにより真空チャンバＤ内に導入するＡｒガスは、例えば１０〜１００ｋＰａまでであり、本実施形態では７５ｋＰａを導入している。Ａｒガスを導入した後、バルブ５６、５８を閉鎖して真空チャンバＤ内にＡｒガスを封止する。
なお、ステップＳ１０６とステップＳ１０７とは、上記の順に行う必要はなく、どのような順序で行ってもよく、最終的にＡｒガスの封止状態が得られればよい。
次いで、真空チャンバＤ内にＡｒが封止された状態で、基板ホルダユニットＡを熱処理位置まで上昇させ（ステップＳ１０８）、加熱ユニットＢにより加熱を行う（ステップＳ１０９）。このＡｒガスの封止状態での加熱温度は、基板相当温度で例えば１５００℃以上、具体的には例えば１９００℃とする。
次いで、加熱ユニットＢによる加熱を停止して、Ａｒガスの封止状態での加熱を停止する（ステップＳ１１０）。なお、加熱を停止することに代えて、加熱ユニットＢの加熱機構２８のパワーを低下させて加熱温度を低下させるだけでもよい。続いて、基板ホルダユニットＡを搬送位置まで降下させる（ステップＳ１１１）。
次いで、真空チャンバＤ内の排気を開始する（ステップＳ１１２）。なお、ステップＳ１１０の後にステップＳ１１２を行う必要は必ずしもなく、ステップＳ１１２の後にステップＳ１１０を行ってもよい。この真空チャンバＤ内の排気では、排気系４７のドライポンプ４９及び必要に応じてターボ分子４８を用いて、真空チャンバＤ内を所定の圧力まで排気する。例えば、真空チャンバＤ内の圧力を１０−４Ｐａ〜１０−３Ｐａとする。これにより、真空チャンバＤ内のＨ２Ｏの分圧を例えば１０−５Ｐａ〜１０−4Ｐａとする。このようにＨ２Ｏの分圧を低減しておくことにより、高温下においてもＳｉＣ等の半導体基板３の基板材料と残留水分との反応確率を大幅に低減でき、エッチング反応を抑制することができる。この結果、熱処理後の半導体基板３について、高い表面平坦性を確保しつつ、高い電気的活性化を容易に実現することができる。
次いで、真空チャンバＤ内の排気を停止する（ステップＳ１１３）。
次いで、真空チャンバＤ及び搬送チャンバ２４１内に、それぞれＡｒガスを導入する（ステップＳ１１４）。導入するＡｒガスの圧力は、それぞれ例えば１０〜１００ｋＰａ、具体的には５０ｋＰａとする。なお、搬送チャンバ２４１内の排気は、Ａｒガスが例えば１０〜１００ｋＰａの圧力まで導入された時点で停止する。
こうして、本実施形態による半導体基板の熱処理方法を行う前の事前準備を終了する。なお、事前準備では、真空加熱及びＡｒガスの封止状態での加熱の両加熱を行う必要は必ずしもない。例えば、真空加熱を行う一方、Ａｒガスの封止状態での加熱を行わなくてもよい。
上記にようにして事前準備を行ったうえで、本実施形態による半導体基板の熱処理方法を行う。以下、本実施形態による半導体基板の熱処理方法について図８Ｂを用いて説明する。
熱処理が行われる半導体基板３には、イオン注入等により不純物が導入されている。また、半導体基板３の表面には、基板材料の昇華を抑制するためのキャップ膜が形成されている。具体的には、半導体基板３は、例えばＳｉＣ膜であり、キャップ膜としてカーボン膜がスパッタ法等により形成されている。キャップ膜は、例えば、基板処理システムにおけるスパッタ装置２００のスパッタチャンバ２０１内で形成することができ、また、基板処理システムとは別個のスパッタ装置を用いて形成することもできる。本実施形態による半導体基板の熱処理方法は、半導体基板３中に導入された不純物を活性化する活性化アニールを行うものである。
まず、半導体基板３の投入する前に、必要に応じて、加熱ユニットＢにより真空チャンバＤのチャンバベークを行う（ステップＳ２０１）。このチャンバベークにおける加熱温度は、基板相当温度で例えば１５００℃以上、具体的には例えば１９００℃とする。
次いで、ロードロックチャンバ２６０をベントした後、スリットバルブＶａを開放して、基板載置室２８０からロードロックチャンバ２６０内に半導体基板３を投入する（ステップＳ２０２）。なお、投入する半導体基板３は１枚でも複数枚でもよい。ロードロックチャンバ２６０内に半導体基板３を投入した後、スリットバルブＶａを閉鎖する。
次いで、ロードロックチャンバ２６０内の排気を開始し（ステップＳ２０３）、ロードロックチャンバ２６０内を例えば１ｋＰａ以下まで排気して、ロードロックチャンバ２６０内の排気を停止する（ステップＳ２０４）。
次いで、ロードロックチャンバ２６０内にＡｒガスを導入する（ステップＳ２０５）。導入するＡｒガスの圧力は、例えば１０〜１００ｋＰａ、具体的には５０ｋＰａとする。
次いで、スタンバイ加熱として、加熱ユニットＢによる加熱を行う（ステップＳ２０６）。このスタンバイ加熱における加熱温度は、加熱ユニットＢの加熱機構２８の放熱面温度で例えば１０００〜２０００℃、具体的には例えば１２００℃とする。
次いで、スリットバルブＶｂを開放して、搬送ロボット２４２により、ロードロックチャンバ２６０内から搬送チャンバ２４１内へ半導体基板３を取り出す（ステップＳ２０７）。このとき、ロードロックチャンバ２６０内と搬送チャンバ２４１内とは、互いに同程度の圧力になっている（ステップＳ１１０及びステップＳ２０５を参照）。搬送チャンバ２４１内へ半導体基板３を取り出した後、スリットバルブＶｂを閉鎖する。
次いで、排気系４７又はガス導入系５２を用いて真空チャンバＤ内の圧力の調整を行う（ステップＳ２０８）。これにより、真空チャンバＤ内のＡｒガスの圧力を例えば１０〜１００ｋＰａ、具体的には５０ｋＰａとする。
次いで、図１に示すように、スリットバルブ２０（図７に示すスリットバルブＶｃに相当する）を開放して、搬送チャンバ２４１内から真空チャンバＤ内に半導体基板３を搬送する（ステップＳ２０９）。真空チャンバＤ内に搬送した半導体基板３は、リフトピン８上に載置する。このとき、搬送チャンバ２４１内と真空チャンバＤ内とは、互いに同程度の圧力になっている（ステップＳ１１４及びステップＳ２０８を参照）。また、シャッタ１７は、基板ホルダユニットＡと基板対向面２との間に進出している。真空チャンバＤ内に半導体基板３を搬送した後、スリットバルブ２０（スリットバルブＶｃ）を閉鎖する。
なお、半導体基板３を真空チャンバＤ内に搬送した後に、真空チャンバＤ内の排気を行ってもよい。これにより、事前準備におけるステップＳ１０８により行われる真空チャンバＤ内の排気と同様に、熱処理の際に真空チャンバＤ内に存在する水等の不純物を低減することができる。
次いで、ガス導入系５２のバルブ５６、５８を開放する。こうして真空チャンバＤ内へのＡｒガスの導入を開始し、配管５３を通して、ガス供給源５４のＡｒガスをガス導入口５１から真空チャンバＤ内に導入する（ステップＳ２１０）。このとき、ＭＦＣ５７によりＡｒガスの流量を所定の流量に適宜制御する。また、真空チャンバＤ内に導入されるＡｒガスは、ピュリファイヤー５５により不純物が除去されて真空チャンバＤ内に導入される。
上記のようにガス導入系５２からＡｒガスを導入することにより、真空チャンバＤ内の圧力が所定の圧力になった時点で、バルブ５６、５８を閉鎖する。これにより、真空チャンバＤ内へのＡｒガスの導入を停止する。Ａｒガスの導入を停止する真空チャンバＤ内のＡｒガスの圧力は、例えば１０ｋＰａ〜１００ｋＰａとし、具体的には例えば７５ｋＰａとする。こうして、真空チャンバＤ内にＡｒガスを封止する。ここで、真空チャンバＤ内の排気を停止した後に真空チャンバＤ内へのＡｒガスの導入を停止することにより、熱処理前の真空チャンバＤ内の圧力を容易に調整することができる。
なお、真空チャンバＤ内のＡｒガスの圧力は、半導体基板３の熱処理温度に応じて適宜設定することができる。より高温な熱処理温度の場合ほどＡｒガスの圧力をより高圧に設定することにより、半導体基板３の材料の昇華を確実に抑制することができる。例えば、熱処理温度が１５００℃以上であり、１７５０℃以下である場合、具体的には１７５０℃の場合には、Ａｒガスの圧力を１０ｋＰａ以上に設定することができる。また、例えば、熱処理温度が１７５０℃よりも高く、２０００℃以下である場合、具体的には１８５０℃の場合には、Ａｒガスの圧力を５０ｋＰａ以上に設定することができる。
真空チャンバＤ内にＡｒガスを封止した後、シャッタ１７を後退させ、昇降装置Ｅにより基板ホルダユニットＡを上昇させる。上昇する基板ホルダユニットＡの基板ステージ１における基板載置部７で半導体基板３をすくい取った後、さらに基板ホルダユニットＡを熱処理位置まで上昇させる。こうして、図２及び図５に示されるように、基板ホルダユニットＡの基板ステージ１と、加熱ユニットＢの基板対向面２とを近接させて、半導体基板３をリフトアップする（ステップＳ２１１）。このとき、少なくとも半導体基板３は、基板対向面２と非接触状態であることが必要である。基板ステージ１は基板対向面２と接触状態にすることも可能であるが、基板ステージ１と基板ステージ１上の半導体基板３の両者とも基板対向面２とは非接触状態であることが好ましい。基板対向面２と半導体基板３の大きさ、熱処理温度、加熱機構２８の出力等にもよるが、基板対向面２と半導体基板３の間隔は１〜２５ｍｍとすることが好ましい。
本実施形態では、このように、半導体基板３が真空チャンバＤ内に搬送されてリフトピン８上に載置された位置よりも基板対向面２に近接させた熱処理位置で熱処理を行う。すなわち、半導体基板３が真空チャンバＤ内に搬送されて載置された状態(搬送位置)よりも半導体基板３と基板対向面２とを近接させた状態で熱処理を行う。このため、真空チャンバＤ内を広範囲に温度上昇させる必要がなく、高い効率で熱処理を行うことができる。なお、本実施形態では、基板ホルダユニットＡを上昇させることにより、半導体基板３と基板対向面２とを近接させているが、半導体基板３と基板対向面２とを相対的に近接させることができればよい。例えば、基板対向面２を含む加熱ユニットＢが下降することにより基板対向面２と半導体基板３とが近接するように熱処理装置１００を構成することもできる。
また、真空チャンバＤ内にＡｒガスを封止する前に、熱処理の温度を下回る予熱温度に半導体基板３を予熱しておいてもよい。半導体基板３の予熱は、上記のように基板ホルダユニットＡの基板ステージ１と加熱ユニットＢの基板対向面２とを近接させた状態又は近接させる前の状態で、加熱ユニットＢにより行うことができる。上記では、スタンバイ加熱（ステップＳ２０６を参照）がこの予熱に相当する。予熱温度は、半導体基板３がＳｉＣ基板である場合、例えば１７００℃以下、具体的には１２００℃とする。なお、この温度は、加熱ユニットＢの設定温度である。１７００℃以下の温度であれば、ＳｉＣ基板におけるＳｉが昇華する確率は低いためである。こうして熱処理の温度を下回る予熱温度に予熱しておくことで、処理時間を短縮することができる。
また、処理時間を短縮するため、加熱ユニットＢの加熱機構２８の昇温中に、真空チャンバＤ内へのＡｒガスの導入及びその停止により真空チャンバＤ内にＡｒガスを封止してもよい。このように、真空チャンバＤ内にＡｒガスを封止するタイミングは、特定のタイミングに限定されるものではない。Ａｒガスを封止するタイミングは、Ａｒガスを封止された状態で半導体基板３の熱処理を行うことができるものであればよく、熱処理温度に到達するまでに封止が完了していればよい。
また、真空チャンバＤ内の排気を停止するタイミングと真空チャンバＤ内へのＡｒガスの導入を停止するタイミングとの前後は、特に限定されるものではない。これらのタイミングの前後は、真空チャンバＤ内にＡｒガスを封止することができるものであればよい。例えば、真空チャンバＤ内の排気を停止した後に、真空チャンバＤ内へのＡｒガスの導入を停止してもよい。このように排気停止後にＡｒガスの導入を停止することにより、真空チャンバＤ内に封止されるＡｒガスの圧力をより確実に所定の値に設定することができる。
次いで、上記のようにして真空チャンバＤ内にＡｒガスが封止された状態で、加熱ユニットＢの加熱機構２８のパワーを上昇させ高温に加熱する。こうして、基板対向面２からの輻射熱により、半導体基板３を熱処理する（ステップＳ２１２）。熱処理時の半導体基板３の温度である半導体基板３の熱処理温度は、例えば１７００〜２０００℃、より具体的には１８００℃又は１８５０℃とする。熱処理では、温度測定器１６で測定される基板ステージ１の温度が所定の熱処理温度になるまで加熱機構２８の加熱を継続する。所定の熱処理温度に達した後、所定の熱処理時間が経過するまでこの温度を保持する。熱処理時間は、例えば１分間〜３０分間とする。
このように、本実施形態による半導体基板の熱処理方法では、真空チャンバＤ内にＡｒガスが封止された状態で、表面にキャップ膜が形成された半導体基板３の熱処理が行われる。真空チャンバＤ内に封止されたＡｒガスの圧力は、分子流領域の圧力を超える圧力である。
熱処理を行うべき半導体基板３に形成されるキャップ膜は、半導体基板３の材料の昇華を抑制するためのものである。例えば、ＳｉＣ基板に対しては、キャップ膜として、スパッタ法によりカーボン膜が成膜される。キャップ膜としてのカーボン膜は、膜厚が厚いほど、半導体基板３の材料の昇華を抑制できるため、厚いほうが好ましい。しかしながら、過剰な厚みのキャップ膜はその成膜時間の増加及びアッシング時間の増加から好ましくない。従って、キャップ膜の膜厚としては、５ｎｍ〜１０００ｎｍの範囲のものが好適に用いられる。なお、ここでキャップ膜成膜には、成膜時の圧力として０．１〜２Ｐａが好適に用いられ、特に０．２Ｐａが好ましい。
一般に、スパッタ法による成膜では、ターゲットに入射したＡｒイオン等のイオンがターゲットに衝突する。この結果、ターゲット材の一部がスパッタ原子として飛び出し、基板に飛来する。このとき、ターゲットに印加されるパワーが所定のエネルギー以上であれば、飛来したスパッタ原子の多くは、スパッタ原子が持つエネルギーにより基板表面上をマイグレーションすることで核成長を起こす。さらに、スパッタ原子は、基板上をマイグレーションし、垂直方向に成長しつつ、膜構造となり、最終的には、膜厚方向に結晶配向を有する柱状の結晶構造の膜が形成される。
スパッタ法により成膜されたカーボン膜も上記の柱状の結晶構造を有している。ＳｉＣ基板に注入された不純物を十分に活性化するために必要な温度である例えば１８００℃以上の温度に上昇させると、ＳｉＣ基板からのＳｉの昇華が生じる。このとき、昇華したＳｉ原子の一部は、カーボン膜中の柱状の結晶構造の間をすり抜けてカーボン膜の表面に到達する。
従来、ＳｉＣ基板に導入された不純物の活性化アニールでは、拡散炉を用いた場合のように、熱処理を行う炉内にＡｒガスを導入しつつ炉内を排気することで、炉内にＡｒガスを流すことが一般的である。このようにＡｒガスを流すと、カーボン膜の柱状構造をすり抜けてカーボン膜の表面に到達したＳｉ原子は、Ａｒガスの流れにより炉外に排気される。また、チャンバ内のＡｒガスの圧力をいくら上昇させても、Ａｒガスの流れにより、Ｓｉ原子がＡｒガスとともに炉外に排気される。このため、Ｓｉ原子は、常にカーボン膜の表面付近で飽和状態に至らず、ＳｉＣ基板の表面からＳｉ原子が昇華し続ける。このようにＡｒガスが流されていると、大気圧下、加圧下及び減圧下といった圧力状態によらず、ＳｉＣ基板の表面からのＳｉ原子の昇華を抑制することは困難である。この結果、熱処理後にＳｉＣ基板の表面平坦性を確保することは困難である。このことは、ＳｉＣ基板を用いたＭＯＳＦＥＴにおける不純物の活性化に必要な熱処理温度である例えば１８００℃以上の温度で熱処理を行った場合に顕著となる。
これに対して、本実施形態による半導体基板の熱処理方法では、上述のように、真空チャンバＤ内にＡｒガスが封止された状態で半導体基板３の熱処理を行う。封止されたＡｒガスの圧力は、分子流領域の圧力を超える圧力である例えば１０ｋＰａ〜１００ｋＰａであり、より具体的には７５ｋＰａである。さらには、封止されたＡｒガスの圧力は、上述のように半導体基板３の熱処理温度に応じて適宜設定することができる。例えば、熱処理温度が１５００℃以上であり、１７５０℃以下である場合には、Ａｒガスの圧力を１０ｋＰａ以上に設定することができる。また、例えば、熱処理温度が１７５０℃よりも高く、２０００℃以下である場合には、Ａｒガスの圧力を５０ｋＰａ以上に設定することができる。なお、封止されたＡｒガスの圧力は、大気圧未満の圧力であってもよいし、大気圧以上の圧力であってもよい。
このように封止されたＡｒガスの圧力が分子流領域の圧力を超える圧力であって、Ａｒガスの圧力が高い雰囲気中で熱処理を行うと、カーボン膜の表面においてＡｒ原子とＳｉ原子とが衝突する確率が増加する。この結果、Ｓｉ原子の蒸気圧を、カーボン膜表面付近で局所的に上昇させることができる。さらに、真空チャンバＤ内にＡｒガスが封止されているため、Ａｒガスの流れがカーボン膜の表面で抑制される。このため、カーボン膜をすり抜けて表面に到達したＳｉ原子が排気されることなく、カーボン膜の表面に留まることになる。この結果、カーボン膜の表面及びカーボン膜中のＳｉ原子の蒸気圧が飽和状態となる。すると、Ｓｉ原子の昇華が抑制され、ＳｉＣ基板の表面のＳｉ原子が昇華するにしても、表面の数層のＳｉ原子のみが昇華するに留まる。この結果、例えばＳｉＣ基板が１８００℃以上の高温での熱処理を経た場合であっても、ＳｉＣ基板の表面荒れを非常に小さく抑制することができる。
さらに、本実施形態では、半導体基板３が真空チャンバＤ内に搬送されて載置された状態よりも半導体基板３と加熱ユニットＢの基板対向面２とを近接させた状態で熱処理を行う。このように、半導体基板３と基板対向面２とを近接させる状態で熱処理を行うことで、Ｓｉ原子の昇華がさらに抑制され、ＳｉＣ基板の表面荒れをさらに小さく抑制することができる。
なお、ＳｉＣ基板を用いたＭＯＳＦＥＴでは、ＳｉＣ基板の表面荒れとして、二乗平均粗さの値（ＲＭＳ値）で例えば１．０ｎｍ以下である表面荒れが必要とされ、より好ましくは０．５ｎｍ以下の表面荒れが求められる。本実施形態によれば、ＲＭＳ値で０．５ｎｍ以下の表面荒れを容易に実現することができ、より具体的には、ＲＭＳ値で０．１９ｎｍの表面荒れを実現することができる。
なお、キャップ膜として、より緻密なカーボン膜を成膜することにより、Ｓｉ原子がカーボン膜をすり抜ける確率を低減することができる。より緻密なカーボン膜を成膜するには、スパッタ法において、スパッタターゲットに印加する電力を例えば３０ｍＷ／ｍｍ２以下の小さなものとする。しかしながら、このような低電力でのスパッタ法による成膜は、成膜の効率が非常に低い。したがって、量産性の観点からは、例えば４０ｍＷ／ｍｍ２以上の電力をスパッタターゲットに印加してカーボン膜を成膜することが好ましい。一方で、このような高電力でのスパッタ法による成膜では、上述のように成膜したカーボン膜が柱状構造を有する傾向にある。本実施形態によれば、例えば４０ｍＷ／ｍｍ２以上の高電力でのスパッタ法により成膜されたカーボン膜をキャップ膜として用いた場合であっても、ＳｉＣ基板の表面荒れを抑制することができる。したがって、本実施形態によれば、量産性を損なうことなく、表面荒れを抑制することができる。
また、カーボン膜のスパッタによる成膜を、成膜条件を変更した２段階以上のステップにより行ってもよい。例えば、まず、ＳｉＣ基板上に、３０ｍＷ／ｍｍ２以下の低電力をスパッタターゲットに印加したスパッタ法により、カーボン膜を成膜する。このような成膜条件では、成膜の効率は低いが、より緻密なカーボン膜を成膜することができる。このような成膜条件において成膜される膜厚としては、例えば、２〜２０ｎｍが好適である。続いて、３０ｍＷ／ｍｍ２を超える電力、より好ましくは４０ｍＷ／ｍｍ２以上の電力をスパッタターゲットに印加したスパッタ法により、上記カーボン膜上に、カーボン膜を成膜する。このような成膜条件では、高い成膜効率でカーボン膜を成膜することができる。このような成膜条件において成膜される膜厚としては、例えば、３〜８０ｎｍが好適である。
このように成膜条件を変更して成膜条件の異なる複数のカーボン膜を順次成膜することにより、より基板表面に近い側に、より緻密なカーボン膜を成膜する。２層のカーボン膜を成膜する場合、基板表面に接する側の下層のカーボン膜として、その上層のカーボン膜よりも緻密なカーボン膜を成膜する。こうして、カーボン膜の成膜効率を確保して量産性を確保しつつ、熱処理によるＳｉＣ膜の表面荒れを抑制することができる。
また、本実施形態による熱処理装置１００においては、上述のように、加熱容器１０４を構成する導電性被加熱部１３１の内壁面及び外壁面に、耐熱性のコーティング膜が形成されている。このようなコーティング膜が形成されていない導電性被加熱部１３１を有する加熱ユニットＢで熱処理を行うと、封止されているＡｒガスが加熱容器１０４内に侵入して加熱ユニットＢの加熱性能が低下する場合がある。また、導電性被加熱部１３１の材料や導電性被加熱部１３１から発生するガスにより半導体基板３が汚染される場合がある。本実施形態では、導電性被加熱部１３１の内壁面及び外壁面にコーティング膜が形成されていることにより、真空チャンバＤ内にＡｒガスが封止された状態であっても、加熱ユニットＢの加熱性能の低下を防止又は抑制することができる。また、半導体基板３の汚染を防止又は抑制することができる。
上記のようにして半導体基板３の熱処理を行った後、加熱ユニットＢの加熱機構２８をオフにし、自然冷却を開始する。なお、続けて処理すべき半導体基板３がある場合には、加熱ユニットＢによりスタンバイ加熱を行うようにしてもよい。これとともに、昇降装置Ｅにより基板ホルダユニットＡを所定の予備冷却位置まで降下させ、温度測定器１６で測定される基板ステージ１の温度が所定の温度になるまで降温させる。
その後、リフトピン８に半導体基板３を接触させることなく冷却するために、図３に示すように、昇降装置Ｅにより基板ホルダユニットＡを所定の冷却位置までさらに降下させて半導体基板３をリフトダウンする（ステップＳ２１３）。これとともに、冷却機構を有するシャッタ１７を、冷却位置に下降させた基板ホルダユニットＡの基板ステージ１と、加熱ユニットＢの基板対向面２との間に進出させ、冷却を促進する。こうして、冷却位置において、温度測定器１６で測定される基板ステージ１の温度が所定の温度になるまでさらに冷却する。
次いで、基板ホルダユニットＡを搬入出位置まで降下させる。冷却位置から搬入出位置までの降下の間に、半導体基板３はリフトピン８上に移し取られ、取り出しやすい状態となる。
基板ホルダユニットＡが搬入出位置まで降下した後、排気系４７を用いて真空チャンバＤ内の圧力の調整を行う（ステップＳ２１４）。これにより、真空チャンバＤ内のＡｒガスの圧力を例えば１０〜１００ｋＰａ、具体的には５０ｋＰａとする。
次いで、スリットバルブ２０（スリットバルブＶｃ）を開放し、搬送チャンバ２４１の搬送ロボット２４２で半導体基板３を真空チャンバＤ内から搬送チャンバ２４１内へ搬送する（ステップＳ２１５）。搬送後、スリットバルブ２０（スリットバルブＶｃ）を閉鎖する。こうして、注入された不純物が活性化された半導体基板３が製造される。
なお、真空チャンバＤ内から搬送チャンバ２４１内に半導体基板３を搬送する際には、予め、搬送チャンバ２４１内の圧力を適宜調整しておくことができる。例えば、図７に示すマルチチャンバ型の基板処理システムにおいては、次のように圧力を調整することができる。すなわち、熱処理装置１００の真空チャンバＤ内で半導体基板３の熱処理を行っている間又は熱処理前若しくは熱処理後に、搬送チャンバ２４１内の圧力と真空チャンバＤ内の圧力とを同等に設定しておくことができる。具体的には、上記では、真空チャンバＤ内及び搬送チャンバ２４１内のいずれも例えば５０ｋＰａに設定されている（ステップＳ２１４及びステップＳ１１０を参照）。このような圧力設定のため、制御装置６０は、搬送チャンバ２４１内へのガスの導入又は搬送チャンバ２４１内の排気を制御する。
このように真空チャンバＤ内及び搬送チャンバ２４１内の圧力を予め設定することで、半導体基板３の熱処理後、直ちに真空チャンバＤ内から搬送チャンバ２４１内に半導体基板３を搬送することができる。これにより、真空チャンバＤ内からの半導体基板３の搬送を含めた処理時間を短縮することができる。また、この際、両チャンバの圧力が同等であるため、チャンバ間の圧力差に起因するパーティクルの巻き上げ等により熱処理後の半導体基板３が汚染されるのを回避することができる。
次いで、スリットバルブＶｂを開放し、搬送チャンバ２４１内に搬送された半導体基板３を、搬送チャンバ２４１内からロードロックチャンバ２６０内に搬送する（ステップＳ２１６）。
次いで、ロードロックチャンバ２６０内に熱処理すべき次の半導体基板３がある場合（ステップＳ２１７、ＹＥＳ）の場合には、ステップＳ２０７に移行して次の半導体基板３について処理を継続する。
一方、ロードロックチャンバ２６０内に熱処理すべき次の半導体基板３がない場合（ステップＳ２１７、ＮＯ）、スリットバルブＶｂを閉鎖してロードロックチャンバ２６０をベントする。その後、スリットバルブＶａを開放して、ロードロックチャンバ２６０から熱処理後の半導体基板３を取り出す（ステップＳ２１８）。
続いて次ロットの半導体基板３について熱処理の連続処理を行う場合（ステップＳ２１９、ＹＥＳ）には、ステップＳ２０２に移行して次ロットの半導体基板３について処理を継続する。
一方、次ロットの半導体基板３について熱処理の連続処理を行わない場合（ステップＳ２１９、ＮＯ）には、スリットバルブＶａを閉鎖して処理を完了する。
なお、熱処理を行った半導体基板３は、アッシング装置又はエッチング装置２２０のアッシングチャンバ又はエッチングチャンバ２２１内に搬送してもよい。この場合、アッシングチャンバ又はエッチングチャンバ２２１内では、半導体基板３の表面に形成されているキャップ膜がプラズマアッシング等のアッシング処理又はプラズマエッチング等のエッチング処理により除去される。
このように、本実施形態によれば、真空チャンバＤ内にＡｒガスを封止した状態で、半導体基板３の熱処理を行うので、高温での熱処理であっても半導体基板３の表面荒れを抑制することができる。
なお、上述した図８Ａ及び図８Ｂに示すプロセスフローは、例示にすぎず、真空チャンバＤ内にＡｒガスを封止した状態を実現するための真空チャンバＤ内の排気及び真空チャンバ内へのＡｒガスの導入の態様は、上述した態様に限定されるものではない。また、熱処理すべき半導体基板３を真空チャンバＤ内へ搬送する際のロードロックチャンバ２６０、搬送チャンバ２４１、及び真空チャンバＤの各チャンバ内の排気及び各チャンバ内へのＡｒガスの導入の態様も、上述した態様に限定されるものではない。また、熱処理後の半導体基板３を真空チャンバＤ内からロードロックチャンバ２６０内に搬送する際の各チャンバ内の排気及び各チャンバ内へのＡｒガスの導入の態様も、上述した態様に限定されるものではない。
また、上述のように真空チャンバＤ内にＡｒガスを封止した状態で熱処理を行うと、昇華したＳｉが排気されないことになる。このため、昇華したＳｉが真空チャンバＤの内壁に付着する。真空チャンバＤの内壁にＳｉが堆積すると、は内壁面における輻射の反射率が変化する。このため、加熱ユニットＢの加熱機構２８の温度が同じであっても、熱処理の際の半導体基板３の温度が、熱処理を繰り返し行うことにより変動することがある。このような場合、温度測定器１６等により半導体基板３の温度を検出し、その検出結果に応じて、制御装置６０により加熱機構２８の出力を変化させる。これにより、熱処理の際の半導体基板３の温度の調整し、熱処理の再現性を向上することが可能となる。
（半導体装置及びその製造方法）
上述した本実施形態による半導体基板の熱処理方法は、半導体基板を用いて半導体装置を製造する際の不純物の活性化アニールに適用することができる。以下、本実施形態による熱処理方法を適用して製造される半導体装置の具体例について説明する。
図９は、ＳｉＣ基板を用いて製造されるプレーナー型ＭＯＳＦＥＴを示している。図示するように、ｎ＋型ＳｉＣ基板３０１上に、エピタキシャル成長法によりｎ−型ＳｉＣ膜（ドリフト層）３０２を形成する。
次いで、ｎ−型ＳｉＣ膜３０２に、ＳｉＯ２等をマスク（不図示）として、ｐ型不純物、例えばアルミニウムをイオン注入し、ｐ型ウェル層（不純物領域）３０３を形成する。
次いで注入マスクのＳｉＯ２をフッ酸処理等により除去した後、ｐ型ウェル層３０３に、ＳｉＯ２等をマスク（不図示）として、ｎ型不純物、例えば燐をイオン注入し、高濃度のｎ＋型不純物層であるｎ＋型コンタクト層（不純物領域）３０４を形成する。
次いで、注入マスクのＳｉＯ２をフッ酸処理等により除去する。その後、ｐ型ウェル層３０３のｎ＋型コンタクト層３０４の外側に隣接される形で、ＳｉＯ２等をマスク（不図示）として、ｐ型不純物、例えばアルミニウムをイオン注入し、高濃度のｐ＋型不純物層であるｐ＋型コンタクト層（不純物領域）３０５を形成する。
こうして各不純物領域３０３、３０４、３０５を形成した後、注入マスクのＳｉＯ２をフッ酸処理等により除去し、基板表面にスパッタ法等により、キャップ膜としてカーボン膜を形成する。
次いで、本実施形態による半導体基板の熱処理を行い、各不純物領域３０３、３０４、３０５中の不純物を活性化する。不純物の活性化後、キャップ層として用いたカーボン膜をプラズマ処理等により除去する。
次いで、基板表面に形成された変質層を除去するために、例えば、縦型炉にて酸素雰囲気中で１１００℃／３０分程度の酸化処理を行い、犠牲酸化層（不図示）を約５０ｎｍ形成する。
次いで、犠牲酸化層をフッ酸にて洗浄し、清浄なＳｉＣ表面を露出させる。その後、ドリフト層３０２の一部、ｐ型ウェル層３０３の一部、及びｎ＋型コンタクト層３０４の一部の上に、ゲート絶縁膜となるシリコン酸化膜３０６を介して、ポリシリコン膜を形成する。続いて、このポリシリコン膜をパターニングすることにより、ポリシリコンからなるゲート３０７を形成する。
次いで、電極、層間絶縁膜、配線等（不図示）を形成してプレーナー型のｎ型ＭＯＳＦＥＴが製造される。こうして製造されるプレーナー型のｎ型ＭＯＳＦＥＴでは、ＳｉＣ基板３０１の底面側がドレインとして機能する。また、シリコン酸化膜３０６の周囲に形成されたｎ＋型コンタクト層３０４がソースとして機能する。
図１０は、ＳｉＣ基板を用いて製造されるトレンチ型ＭＯＳＦＥＴを示している。図示するように、ｎ＋型ＳｉＣ基板４０１上に、エピタキシャル成長法によりｎ−型ＳｉＣ膜（ドリフト層）４０２を形成する。
次いで、ＳｉＯ２等をエッチングマスク（不図示）として、ドライエッチング法によりドリフト層４０２にトレンチ４０６を形成する。トレンチ４０６を形成した後、フッ酸洗浄等によりエッチングマスクを除去する。
次いで、プラズマＣＶＤ法等を用い、開口したトレンチ４０６にＳｉＯ２（不図示）を埋め込み、不要な部分への不純物の注入を防止する注入抑制層（不図示）を形成する。
ｎ−型ＳｉＣ膜４０２に、ＳｉＯ２等をマスク（不図示）として、ｐ型不純物、例えばアルミニウムをイオン注入し、ｐ型ウェル層（不純物領域）４０３を形成する。
次いで、注入マスクのＳｉＯ２をフッ酸処理等により除去した後、ｐ型ウェル層４０３に、ＳｉＯ２等をマスク（不図示）として、ｎ型不純物、例えば燐をイオン注入し、高濃度のｎ＋型不純物層であるｎ＋型コンタクト層（不純物領域）４０４を形成する。
次いで、注入マスクのＳｉＯ２をフッ酸処理等により除去する。その後、ｐ型ウェル層４０３のｎ＋型コンタクト層４０４の外側に隣接される形で、ＳｉＯ２等をマスク（不図示）として、ｐ型不純物、例えばアルミニウムをイオン注入し、高濃度のｐ＋型不純物層であるｐ＋型コンタクト層（不純物領域）４０５を形成する。
こうして各不純物領域４０３、４０４、４０５を形成した後、注入マスク及び注入抑制層のＳｉＯ２をフッ酸処理等により除去し、基板表面にスパッタ法等により、キャップ膜としてカーボン膜を形成する。
次いで、本実施形態による半導体基板の熱処理を行い、各不純物領域４０３、４０４、４０５中の不純物を活性化する。不純物の活性化後、キャップ層として用いたカーボン膜をプラズマ処理等により除去する。
次いで、基板表面に形成された変質層を除去するために、例えば、縦型炉にて酸素雰囲気中で１１００℃／３０分程度の酸化処理を行い、犠牲酸化層（不図示）を約５０ｎｍ形成する。
次いで、犠牲酸化層をフッ酸にて洗浄し、清浄なＳｉＣ表面を露出させた後、トレンチ４０６の側面にゲート絶縁膜となるシリコン酸化膜４０７を形成する。シリコン酸化膜４０７を形成した後、ポリシリコン膜で、トレンチ４０６を埋め込む。続いて、このポリシリコン膜をパターニングすることにより、ポリシリコンからなるゲート電極４０８を形成する。
次いで、電極、層間絶縁膜、配線等（不図示）を形成してトレンチ型のｎ型ＭＯＳＦＥＴが製造される。こうして製造されるトレンチ型のｎ型ＭＯＳＦＥＴでは、ＳｉＣ基板４０１の底面側がドレインとして機能する。また、シリコン酸化膜４０７の周囲に形成されたｎ＋型コンタクト層４０４がソースとして機能する。また、チャネル４０９は、ゲート電極４０８への電圧印加により、ｐ型ウェル層４０３とシリコン酸化膜４０７との間に形成され、キャリアはトレンチ４０６に沿って基板表面に対して垂直方向に移動する。
なお、本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、半導体基板としてＳｉＣ基板を用いた場合を主な例として説明したが、本発明は、ＳｉＣ基板以外の他の半導体基板の熱処理にも適用可能である。他の半導体基板としては、例えばＧａＮ基板等の化合物半導体基板を挙げることができる。他の半導体基板においても、高温での熱処理に際して、半導体基板を構成する材料の昇華が生じ得る。このため、他の半導体基板についても、その表面に上述したキャップ膜を形成し、Ａｒガスを封止した状態において熱処理を行うことにより、半導体基板の材料の昇華を抑制して表面荒れを抑制することができる。
また、上記実施形態では、キャップ膜としてカーボン膜を用いた場合について説明したが、上述のように、キャップ膜はカーボン膜に限定されるものではなく、窒化アルミニウム膜等の他のキャップ膜を用いてもよい。
また、上記実施形態では、真空チャンバＤ内にＡｒガスを封止する場合を主な例として説明したが、上述のように、真空チャンバＤ内に封止するガスはＡｒガスに限定されるものではない。真空チャンバＤ内に封止するガスは、熱処理すべき半導体基板の材料と反応しないか、反応性に乏しいものであればよく、他の不活性ガスを用いてもよい。
（第１の実施例）
第１の実施例では、ＳｉＣ基板として、エピタキシャル成長したＳｉＣ結晶層を表面層として有し、ＳｉＣ結晶層内に不純物添加領域が形成されたものを用意した。このＳｉＣ基板の表面には、ロータリーマグネトロンカソード（ＲＭＣ）を備えた静止対向型のスパッタ装置を用い、直径１２．５インチのカーボンターゲットにて、膜厚４００ｎｍのカーボン膜を成膜した。カーボン膜の成膜条件としては、ターゲット温度を室温、スパッタ圧力を０．２Ｐａ、ターゲット／基板間距離を１５０ｍｍ、ターゲットに印加するＤＣパワー４．５ｋＷ（約６４ｍＷ／ｍｍ２）にそれぞれ設定した。こうして、熱処理に供する半導体基板として、表面にカーボン膜が形成されたＳｉＣ基板を用意した。
まず、予めロードロックチャンバ２６０、搬送チャンバ２４１、プロセスチャンバとしての真空チャンバＤ等のチャンバを１０−３Ｐａ以下の高真空に排気した。さらに、真空チャンバＤをターボ分子ポンプ４８で排気しつつ、加熱機構２８を１５００℃以上に加熱することで、加熱機構２８、チャンバ、基板ホルダユニットＡ等から十分な脱ガスを行った。
脱ガスが完了した後、真空チャンバＤ及び搬送チャンバ２４１のターボ分子ポンプを停止させるか排気用のメインバルブを閉じた状態で、真空チャンバＤ内及び搬送チャンバ２４１内にＡｒガスを５０ｋＰａになるまで注入した。次いで、Ａｒガス導入用バルブを閉鎖して、真空チャンバＤ内及び搬送チャンバ２４１内にＡｒガスを封止した。
上記のようにしてＡｒガスを封止した状態で、真空チャンバＤの基板ホルダユニットＡを基板の搬入出位置まで降下させた。続いて、シャッタ１７を基板ホルダユニットＡと加熱ユニットＢとの間に進出させ、加熱ユニットＢの加熱機構２８の放熱面温度が１２００℃になるまで予め加熱した。
次いで、ロードロックチャンバ２６０をＡｒガス又は窒素（Ｎ２）ガスでベントし、上記ＳｉＣ基板をロードロックチャンバ２６０内にセットした。続いて、ロードロックチャンバ２６０内を１０Ｐａ程度までドライポンプで排気した後、その排気バルブを閉鎖した。その後、ロードロックチャンバ２６０内にＡｒガスを５０ｋＰａまで注入し、ロードロックチャンバ２６０内をＡｒガスで封止した。
次いで、チャンバ間のスリットバルブＶｂ、Ｖｃを開放し、搬送チャンバ２４１の搬送ロボット２４２を介して、ロードロックチャンバ２６０内のＳｉＣ基板を真空チャンバＤ内に搬送した。このとき、ロードロックチャンバ２６０、搬送チャンバ２４１、及び真空チャンバＤが同一圧力になっているため、搬送に際してスリットバルブを開放してもパーティクルの巻き上げや、ＳｉＣ基板にズレを生じることはなかった。ＳｉＣ基板の搬送後、真空チャンバＤの搬入出用のスリットバルブＶｂ、Ｖｃを閉鎖した。
次いで、真空チャンバＤへＡｒガスを７０ｋＰａになるまで導入し、ガス導入バルブを閉じて、Ａｒ封止を行った。基板ホルダユニットＡと加熱ユニットＢとの間からシャッタ１７を後退させ、基板ホルダユニットＡを熱処理位置まで上昇させた。続いて、加熱ユニットＢの加熱機構２８により、ＳｉＣ基板の温度が１８００℃になるまで昇温し、５分間保持した。
こうしてＳｉＣ基板の熱処理が完了した後、冷却位置に基板ホルダユニットＡを降下させ、ＳｉＣ基板の温度が１４００℃程度になるまで冷却した。その後、基板ホルダユニットＡを搬入出位置まで降下させ、シャッタ１７を基板ホルダユニットＡと加熱ユニットＢとの間に進出させた。この冷却時間の間に排気系４７により、真空チャンバＤの圧力が５０ｋＰａになるように排気した。
次いで、スリットバルブＶｂ、Ｖｃを開放し、ＳｉＣ基板を搬送チャンバ２４１の搬送ロボット２４２を介してロードロックチャンバ２６０へ搬送した。続いて、ロードロックチャンバ２６０をベントし、ＳｉＣ基板をロードロックチャンバ２６０から取り出した。こうして、ＳｉＣ基板の熱処理を完了した。
上記熱処理後のＳｉＣ基板の表面平坦性を原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ、ＡＦＭ）により測定した。なお、表面平坦性の測定の前に、プラズマアッシングによりカーボン膜をＳｉＣ基板の表面から除去した。その結果、熱処理後のＳｉＣ基板の表面のＲＭＳ値は０．１９ｎｍであり、非常に良好な表面平坦性を得ることができた。なお、熱処理前のＳｉＣ基板の表面のＲＭＳ値は０．１６ｎｍであり、熱処理による表面荒れが小さく抑制されていることが分かる。
（第２の実施例）
第２の実施例では、熱処理に供する半導体基板として、第１の実施例と同様にして、表面にカーボン膜が形成されたＳｉＣ基板を用意した。
まず、予めロードロックチャンバ２６０、搬送チャンバ２４１、プロセスチャンバとしての真空チャンバＤ等のチャンバを１０−３Ｐａ以下の高真空に排気した。さらに、真空チャンバＤをターボ分子ポンプで排気しつつ、加熱機構２８を１５００℃以上に加熱することで、加熱機構２８、チャンバ、基板ホルダユニットＡ等から十分な脱ガスを行った。
脱ガスが完了した後、真空チャンバＤ、搬送チャンバ２４１のターボ分子ポンプにて、真空チャンバＤ内、搬送チャンバ２４１内を１０−３Ｐａ以下に常時高真空状態に保持させておいた。
次いで、真空チャンバＤの基板ホルダユニットＡを基板の搬入出位置まで降下させた。続いて、シャッタ１７を基板ホルダユニットＡと加熱ユニットＢとの間に進出させ、加熱ユニットＢの加熱機構２８の放熱面温度が１２００℃になるまで予め加熱した。
次いで、ロードロックチャンバ２６０をＡｒガス又はＮ２ガスでベントし、上記ＳｉＣ基板をロードロックチャンバ２６０内にセットした。続いて、ロードロックチャンバ２６０内を１０Ｐａ程度までドライポンプで排気した。その後、スリットバルブＶｂを開放した。続いて、ターボ分子ポンプにより、ロードロックチャンバ２６０内及び搬送チャンバ２４１内を、同一圧力となる１０−３Ｐａ以下になるまで排気した。
次いで、チャンバ間のスリットバルブＶｂ、Ｖｃを開放し、搬送ロボット２４２を介して、ロードロックチャンバ２６０内のＳｉＣ基板を真空チャンバＤ内に搬送した。ＳｉＣ基板の搬送後、真空チャンバＤの搬入出用のスリットバルブＶｂ、Ｖｃを閉鎖した。
次いで、真空チャンバＤの排気用のメインスリットバルブ５０を閉鎖した。続いて、Ａｒガス導入用バルブを開放し、真空チャンバＤ内にＡｒガスを７０ｋＰａまで注入した。次いで、Ａｒガス導入用バルブを閉鎖して、真空チャンバＤ内にＡｒガスを封止した。
次いで、基板ホルダユニットＡと加熱ユニットＢとの間からシャッタ１７を後退させ、基板ホルダを熱処理位置まで上昇させた。続いて、加熱ユニットＢの加熱機構２８により、ＳｉＣ基板の温度が１８００℃になるまで昇温し、５分間保持した。
こうしてＳｉＣ基板の熱処理が完了した後、冷却位置に基板ホルダユニットＡを降下させると同時に、真空チャンバＤ内の排気を開始した。ＳｉＣ基板の温度が１４００℃程度になるまで冷却した後、基板ホルダユニットＡを搬入出位置まで降下させ、シャッタ１７を基板ホルダユニットＡと加熱ユニットＢとの間に進出させた。
真空チャンバＤ内の圧力が１０−３Ｐａ以下まで排気されていることを確認した後、スリットバルブＶｂ、Ｖｃを開放し、ＳｉＣ基板を搬送チャンバ２４１の搬送ロボット２４２を介してロードロックチャンバ２６０へ搬送した。続いて、ロードロックチャンバ２６０をベントし、ＳｉＣ基板をロードロックチャンバ２６０から取り出した。こうして、ＳｉＣ基板の熱処理を完了した。
上記熱処理後のＳｉＣ基板の表面平坦性をＡＦＭにより測定した。なお、表面平坦性の測定の前に、プラズマアッシングによりカーボン膜をＳｉＣ基板の表面から除去した。その結果、熱処理後のＳｉＣ基板の表面のＲＭＳ値は０．１９ｎｍであり、非常に良好な表面平坦性を得ることができた。
（第３の実施例）
第３の実施例では、熱処理に供する半導体基板として、第１の実施例と同様にして、表面にカーボン膜が形成されたＳｉＣ基板を用意した。
第３の実施例では、第１の実施例と同様なプロセスフローを用い、Ａｒガスの封止圧力を７０ｋＰａとし、ＳｉＣ基板の温度を１８５０℃として５分間ＳｉＣ基板を熱処理した。
上記熱処理後のＳｉＣ基板の表面平坦性をＡＦＭにより測定した。なお、表面平坦性の測定の前に、プラズマアッシングによりカーボン膜をＳｉＣ基板の表面から除去した。その結果、熱処理後のＳｉＣ基板の表面のＲＭＳ値は０．６９ｎｍであり、良好な表面平坦性を得ることができた。
（第４の実施例）
第４の実施例では、熱処理に供する半導体基板として、第１の実施例と同様にして、表面にカーボン膜が形成されたＳｉＣ基板を用意した。
第４の実施例では、第２の実施例と同様なプロセスフローを用い、Ａｒガスの封止圧力を７０ｋＰａとし、ＳｉＣ基板の温度を１８５０℃として５分間ＳｉＣ基板を熱処理した。
上記熱処理後のＳｉＣ基板の表面平坦性をＡＦＭにより測定した。なお、表面平坦性の測定の前に、プラズマアッシングによりカーボン膜をＳｉＣ基板の表面から除去した。その結果、熱処理後のＳｉＣ基板の表面のＲＭＳ値は０．６９ｎｍであり、良好な表面平坦性を得ることができた。
（第５の実施例）
第５の実施例では、ＳｉＣ基板として、エピタキシャル成長したＳｉＣ結晶層を表面層として有し、ＳｉＣ結晶層内に不純物添加領域が形成されたものを用意した。
まず、予めロードロックチャンバ２６０、搬送チャンバ２４１、スパッタチャンバ２０１、真空チャンバＤ（アニールチャンバ）を１０−３Ｐａ以下の高真空に排気した。さらに、真空チャンバＤをターボ分子ポンプ４８で排気しつつ、加熱機構２８を１５００℃以上に加熱することで、加熱機構２８、チャンバ、基板ホルダユニットＡ等から十分な脱ガスを行った。
脱ガスが完了した後、真空チャンバＤ、スパッタチャンバ２０１及び、搬送チャンバ２４１のターボ分子ポンプを停止させるか排気用のメインバルブを閉じた状態で、真空チャンバＤ、スパッタチャンバ２０１及び、搬送チャンバ２４１内にＡｒガスを５０ｋＰａになるまで注入した。次いで、Ａｒガス導入用バルブを閉鎖して、真空チャンバＤ、スパッタチャンバ２０１及び、搬送チャンバ２４１にＡｒガスを封止した。このとき、Ａｒガス導入と排気の両方の機能を用いて、真空チャンバＤ、スパッタチャンバ２０１及び、搬送チャンバ２４１の圧力を５０ｋＰａに調整してもよい。
上記のようにしてＡｒガスを封止した状態で、真空チャンバＤの基板ホルダユニットＡを基板の搬送位置まで降下させた。続いて、シャッタ１７を基板ホルダユニットＡと加熱ユニットＢとの間に進出させた。
次いで、ロードロックチャンバ２６０をＡｒガス又はＮ２ガスでベントし、上記ＳｉＣ基板をロードロックチャンバ２６０内にセットした。続いて、ロードロックチャンバ２６０を１０Ｐａ程度までドライポンプで排気した後、その排気バルブを閉鎖した。その後ロードロックチャンバ２６０内にＡｒガスを５０ｋＰａまで注入し、ロードロックチャンバ２６０内をＡｒガスで封止した。
次いで、スリットバルブＶｂ、Ｖｄを開放し、搬送チャンバ２４１の搬送ロボット２４２を介して、ロードロックチャンバ２６０内のＳｉＣ基板をスパッタチャンバ２０１に搬送した。ＳｉＣ基板の搬送後、スリットバルブＶｂ、Ｖｄを閉鎖した。
次いで、スパッタチャンバ２０１を荒引き排気バルブ（不図示）を開放し、荒引き排気ラインで１０Ｐａ程度まで排気した。このとき、パーティクルの巻き上げを防止する目的で、スロー排気のステップを入れてもよい。その後、荒引き排気バルブを閉鎖し、メインバルブ（不図示）を開放し、ターボ分子ポンプ（不図示）にて、到達真空が１０−３Ｐａ以下になるようにスパッタチャンバ２０１を排気した。
次いで、スパッタチャンバ２０１でキャップ膜を成膜するために、Ａｒガスを導入して、スパッタチャンバ２０１内の圧力が０．２Ｐａになるように調整した。このとき、ターボ分子ポンプ（不図示）の排気能力が大きすぎる場合は、メインバルブ（不図示）の開度を調節してもよい。ターゲット／基板間距離を１５０ｍｍ、ターゲットに印加するＤＣパワーを４．５ｋＷ（約６４ｍＷ／ｍｍ２）に設定して、直径１２．５インチのカーボンターゲットにて、ロータリーマグネトロンカソード（ＲＭＣ）を備えた静止対向型のスパッタ装置を用い、キャップ膜の膜厚が４００ｎｍになるように成膜した。キャップ膜の膜厚は、次の真空チャンバＤでのアニール処理における温度と時間によっては、５ｎｍ〜１０００ｎｍとすることもできる。
キャップ膜を所望の膜厚まで成膜した後、Ａｒガスを５０ｋＰａまで注入し、スパッタチャンバ２０１をＡｒガスで封止した。このとき、Ａｒガスを注入する前に、一度スパッタチャンバ２０１を１０−３Ｐａ以下まで排気してもよい。
次いで、スリットバルブＶｃ、Ｖｄを開放し、搬送チャンバ２４１の搬送ロボット２４２を介して、スパッタチャンバ２０１内のＳｉＣ基板を真空チャンバＤに搬送した。ＳｉＣ基板の搬送後、スリットバルブＶｃ、Ｖｄを閉鎖した。
次いで、真空チャンバＤへＡｒガスを７０ｋＰａになるまで導入し、ガス導入バルブを閉じて、Ａｒ封止を行った。このとき、排気ラインとＡｒガス導入ラインの両方を用いて、真空チャンバＤの圧力を７０ｋＰａになるように調整してもよい。基板ホルダユニットＡと加熱ユニットＢとの間からシャッタ１７を後退させ、基板ホルダユニットＡを熱処理位置まで上昇させた。続いて、加熱ユニットＢの加熱機構２８により、ＳｉＣ基板の温度が１８００℃になるまで昇温し、５分間保持した。このとき、真空チャンバＤの圧力を７０ｋＰａに調整した後、加熱ユニットＢのパワーを上昇させ加熱を行っているが、真空チャンバＤの圧力を調整しながら、シャッタ１７を後退させ、基板ホルダユニットＡを上昇させて加熱機構２８の投入パワーを上昇させても、ＳｉＣ基板の温度が１５００℃に達する前に、真空チャンバＤの圧力が７０ｋＰａに調整されて、Ａｒガス封止が行われていればよい。
こうしてＳｉＣ基板の熱処理が完了した後、冷却位置に基板ホルダユニットＡを降下させ、ＳｉＣ基板の温度が１４００℃程度になるまで冷却した。その後、基板ホルダユニットＡを搬入出位置まで降下させ、シャッタ１７を基板ホルダユニットＡと加熱ユニットＢとの間に進出させた。この冷却時間の間に排気系４７により、真空チャンバＤの圧力が５０ｋＰａになるように排気した。
次いで、スリットバルブＶｂ、Ｖｃを開放し、ＳｉＣ基板を搬送チャンバ２４１の搬送ロボット２４２を介してロードロックチャンバ２６０へ搬送した。続いて、ロードロックチャンバ２６０をベントし、ＳｉＣ基板をロードロックチャンバ２６０から取り出した。こうして、ＳｉＣ基板の熱処理を完了した。
上記熱処理後のＳｉＣ基板の表面平坦性をＡＦＭにより測定した。なお、表面平坦性の評価の前には、プラズマアッシングによりカーボン膜をＳｉＣ基板の表面から除去した。その結果、熱処理後のＳｉＣ基板の表面のＲＭＳ値は０．１９ｎｍであり、非常に良好な表面平坦性を得ることができた。なお、熱処理前のＳｉＣ基板の表面のＲＭＳ値は０．１６ｎｍであり、熱処理による表面荒れが小さく抑制されていることが分かる。
本実施例では、搬送チャンバ２４１を介してロードロックチャンバ２６０からスパッタチャンバ２０１に半導体基板を搬送するときの搬送圧力を５０ｋＰａとした。また、搬送チャンバ２４１を介してスパッタチャンバ２０１から真空チャンバＤに搬送するときの搬送圧力を５０ｋＰａとした。また、搬送チャンバ２４１を介して真空チャンバＤからロードロックチャンバ２６０に搬送するときの搬送圧力を５０ｋＰａとした。このように、半導体基板を搬送チャンバ２４１、スパッタチャンバ２０１及び真空チャンバＤに搬送するときの搬送圧力を５０ｋＰａとすることによって、排気にかかる時間を短縮することができる。この結果、スループットを向上させることができる。本実施例では搬送圧力を５０ｋＰａとしたが、搬送圧力は、キャップ膜を成膜するときのスパッタチャンバ２０１内の圧力よりも高く、熱処理するときの真空チャンバＤ内の圧力以下の圧力であれば、５０ｋＰａに限定されない。このような搬送圧力とすることにより、キャップ膜の成膜処理及び熱処理に要する圧力又は要した圧力と搬送圧力との差を小さくすることができるため、排気にかかる時間を短縮することができる。

Claims (12)

  1. 表面にキャップ膜が形成された半導体基板の熱処理を行う半導体基板の熱処理方法であって、
    分子流領域の圧力を超える圧力でガスが封止された状態の処理室内において、前記半導体基板の前記熱処理を行うことを特徴とする半導体基板の熱処理方法。
  2. 前記半導体基板に対向して放熱により前記半導体基板を加熱する基板対向面を有する加熱手段を用い、前記半導体基板が前記処理室内に搬送されて載置された第１の状態よりも前記半導体基板と前記基板対向面とを近接させた第２の状態で、前記半導体基板の前記熱処理を行うことを特徴とする請求項１記載の半導体基板の熱処理方法。
  3. 前記半導体基板の前記熱処理には、前記半導体基板に対向して放熱により前記半導体基板を加熱する基板対向面を有する被加熱部と、前記被加熱部を含む加熱容器と、前記加熱容器内に収容された加熱機構とを有する加熱手段を用い、
    前記被加熱部の内壁面及び外壁面の少なくとも一方の少なくとも一部には、耐熱性のコーティング膜が形成されていることを特徴とする請求項１記載の半導体基板の熱処理方法。
  4. 前記熱処理における前記半導体基板の熱処理温度が１５００℃以上であり、１７５０℃以下である場合には、前記処理室内に封止された前記ガスの圧力を１０ｋＰａ以上に設定し、
    前記熱処理における前記半導体基板の熱処理温度が１７５０℃よりも高く、２０００℃以下である場合には、前記処理室内に封止された前記ガスの圧力を５０ｋＰａ以上に設定することを特徴とする請求項１記載の半導体基板の熱処理方法。
  5. 前記キャップ膜は、スパッタターゲットに４０ｍＷ／ｍｍ２以上の電力を印加したスパッタ法により成膜され、柱状の結晶構造を有するものであることを特徴とする請求項１記載の半導体基板の熱処理方法。
  6. 前記半導体基板がＳｉＣ基板であり、前記キャップ膜がカーボン膜であることを特徴とする請求項１記載の半導体基板の熱処理方法。
  7. 半導体基板の表面にキャップ膜を形成するステップと、
    請求項１記載の半導体基板の熱処理方法により、前記キャップ膜が形成された前記半導体基板に対して前記熱処理を行うステップと
    を有することを特徴とする半導体基板の製造方法。
  8. 表面にキャップ膜が形成された半導体基板の熱処理を行うための処理室と、
    前記処理室内に設けられた加熱手段と、
    分子流領域の圧力を超える圧力でガスが封止された状態の前記処理室内において、前記加熱手段により前記半導体基板の前記熱処理を実行する制御装置と
    を有することを特徴とする熱処理装置。
  9. 前記加熱手段は、前記半導体基板に対向して放熱により前記半導体基板を加熱する基板対向面を有し、
    前記制御装置は、前記半導体基板が前記処理室内に搬送されて載置された第１の状態よりも前記半導体基板と前記基板対向面とを近接させた第２の状態で、前記半導体基板の前記熱処理を実行することを特徴とする請求項８記載の熱処理装置。
  10. 前記加熱手段は、前記半導体基板に対向して放熱により前記半導体基板を加熱する基板対向面を有する被加熱部と、前記被加熱部を含む加熱容器と、前記加熱容器内に収容された加熱機構とを有し、
    前記被加熱部の内壁面及び外壁面の少なくとも一方の少なくとも一部には、耐熱性のコーティング膜が形成されていることを特徴とする請求項８記載の熱処理装置。
  11. 請求項８記載の熱処理装置と、
    前記キャップ膜を成膜するキャップ膜成膜装置と、
    前記半導体基板を前記熱処理装置と前記キャップ膜成膜装置との間で搬送する搬送手段を有する基板搬送室と、
    を備えることを特徴とする基板処理システム。
  12. 前記半導体基板を前記熱処理装置と前記キャップ膜成膜装置との間で搬送するときの搬送圧力は、
    前記キャップ膜を成膜するときの前記キャップ膜成膜装置内の圧力より高く、前記半導体基板を熱処理するときの前記熱処理装置内の圧力以下であることを特徴とする請求項１１記載の基板処理システム。
JP2016510038A 2014-03-24 2015-03-24 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム Active JP6588423B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014060584 2014-03-24
JP2014060584 2014-03-24
PCT/JP2015/001684 WO2015146161A1 (ja) 2014-03-24 2015-03-24 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム

Publications (2)

Publication Number Publication Date
JPWO2015146161A1 true JPWO2015146161A1 (ja) 2017-04-13
JP6588423B2 JP6588423B2 (ja) 2019-10-09

Family

ID=54194706

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016510039A Active JP6530377B2 (ja) 2014-03-24 2015-03-24 半導体基板の凹部の角部を丸める方法及び装置
JP2016510038A Active JP6588423B2 (ja) 2014-03-24 2015-03-24 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JP2019026752A Active JP6668521B2 (ja) 2014-03-24 2019-02-18 半導体基板の熱処理方法及び熱処理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016510039A Active JP6530377B2 (ja) 2014-03-24 2015-03-24 半導体基板の凹部の角部を丸める方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019026752A Active JP6668521B2 (ja) 2014-03-24 2019-02-18 半導体基板の熱処理方法及び熱処理装置

Country Status (3)

Country Link
US (1) US9991119B2 (ja)
JP (3) JP6530377B2 (ja)
WO (2) WO2015146161A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015146161A1 (ja) 2014-03-24 2015-10-01 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JP2016162918A (ja) * 2015-03-03 2016-09-05 トヨタ自動車株式会社 半導体装置の製造方法
CN104894534B (zh) * 2015-06-26 2017-12-29 京东方科技集团股份有限公司 气相沉积设备
JP6493339B2 (ja) * 2016-08-26 2019-04-03 村田機械株式会社 搬送容器、及び収容物の移載方法
CN109817713B (zh) * 2017-11-22 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102161247B1 (ko) 2018-12-10 2020-09-29 경기도 베이커리 소재용 효소 처리 콩 분말 제조 및 이를 이용한 마카롱의 제조방법
JP7389239B2 (ja) * 2019-09-10 2023-11-29 コリア エレクトロテクノロジー リサーチ インスティテュート トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法
DE102022002762A1 (de) * 2022-07-29 2024-02-01 centrotherm international AG Reinigungsverfahren zum Reinigen eines Hochtemperaturofens

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008178946A (ja) * 2007-01-25 2008-08-07 Ulvac Japan Ltd 搬送ロボット、真空装置
WO2008123111A1 (ja) * 2007-03-20 2008-10-16 Canon Anelva Corporation 基板加熱処理装置及び基板加熱処理方法
WO2010095369A1 (ja) * 2009-02-20 2010-08-26 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP2012142484A (ja) * 2011-01-05 2012-07-26 National Institute Of Advanced Industrial & Technology 炭化珪素半導体デバイスの作製方法
JP2012227473A (ja) * 2011-04-22 2012-11-15 Ulvac Japan Ltd 半導体装置の製造方法
WO2013099063A1 (ja) * 2011-12-27 2013-07-04 キヤノンアネルバ株式会社 基板熱処理装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308029A (ja) * 2000-04-20 2001-11-02 Kobe Steel Ltd 金属配線膜の形成方法
JP4123961B2 (ja) * 2002-03-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4376505B2 (ja) * 2002-10-30 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3741283B2 (ja) * 2003-03-10 2006-02-01 学校法人関西学院 熱処理装置及びそれを用いた熱処理方法
WO2005076327A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
JP2006339396A (ja) * 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
JP2007335649A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 炭化シリコン半導体基板の加熱方法
JP5509520B2 (ja) 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5190451B2 (ja) * 2007-04-20 2013-04-24 キヤノンアネルバ株式会社 炭化ケイ素基板を有する半導体デバイスのアニール方法
JP4992695B2 (ja) * 2007-12-14 2012-08-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP4617364B2 (ja) 2008-02-29 2011-01-26 キヤノンアネルバ株式会社 基板加熱装置及び処理方法
JP5092868B2 (ja) * 2008-04-18 2012-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5589263B2 (ja) * 2008-05-29 2014-09-17 富士電機株式会社 炭化珪素半導体基板のトレンチ形成方法
JP4582816B2 (ja) 2008-06-27 2010-11-17 キヤノンアネルバ株式会社 真空加熱装置
JP5620090B2 (ja) 2008-12-15 2014-11-05 キヤノンアネルバ株式会社 基板処理装置、熱処理基板の製造方法及び半導体デバイスの製造方法
JP2010205922A (ja) * 2009-03-03 2010-09-16 Canon Anelva Corp 基板熱処理装置及び基板の製造方法
JP5406279B2 (ja) 2009-03-26 2014-02-05 キヤノンアネルバ株式会社 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法
JP2010251718A (ja) 2009-03-27 2010-11-04 Canon Anelva Corp 加熱装置の温度制御方法及び記憶媒体
WO2011016223A1 (ja) 2009-08-04 2011-02-10 キヤノンアネルバ株式会社 加熱処理装置および半導体デバイスの製造方法
JP5469678B2 (ja) 2009-12-25 2014-04-16 キヤノンアネルバ株式会社 基板加熱処理装置の温度制御方法、半導体デバイスの製造方法、基板加熱処理装置の温度制御プログラム及び記録媒体
US8691676B2 (en) 2010-08-09 2014-04-08 Canon Anelva Corporation Substrate heat treating apparatus, temperature control method of substrate heat treating apparatus, manufacturing method of semiconductor device, temperature control program of substrate heat treating apparatus, and recording medium
JP5209152B1 (ja) 2011-09-22 2013-06-12 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP6017127B2 (ja) 2011-09-30 2016-10-26 株式会社東芝 炭化珪素半導体装置
WO2015146161A1 (ja) 2014-03-24 2015-10-01 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008178946A (ja) * 2007-01-25 2008-08-07 Ulvac Japan Ltd 搬送ロボット、真空装置
WO2008123111A1 (ja) * 2007-03-20 2008-10-16 Canon Anelva Corporation 基板加熱処理装置及び基板加熱処理方法
WO2010095369A1 (ja) * 2009-02-20 2010-08-26 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP2012142484A (ja) * 2011-01-05 2012-07-26 National Institute Of Advanced Industrial & Technology 炭化珪素半導体デバイスの作製方法
JP2012227473A (ja) * 2011-04-22 2012-11-15 Ulvac Japan Ltd 半導体装置の製造方法
WO2013099063A1 (ja) * 2011-12-27 2013-07-04 キヤノンアネルバ株式会社 基板熱処理装置

Also Published As

Publication number Publication date
JP6530377B2 (ja) 2019-06-12
JP6668521B2 (ja) 2020-03-18
WO2015146162A1 (ja) 2015-10-01
JP2019091930A (ja) 2019-06-13
JPWO2015146162A1 (ja) 2017-04-13
US20170011921A1 (en) 2017-01-12
US9991119B2 (en) 2018-06-05
WO2015146161A1 (ja) 2015-10-01
JP6588423B2 (ja) 2019-10-09

Similar Documents

Publication Publication Date Title
JP6588423B2 (ja) 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
US8090245B2 (en) Apparatus for heat-treating substrate and method for heat-treating substrate
KR0139793B1 (ko) 막형성 방법
JP5511536B2 (ja) 基板処理装置及び半導体装置の製造方法
KR100682163B1 (ko) 하이브리드형 ｐｖｄ-ｃｖｄ 시스템
TWI763653B (zh) 基板處理裝置
US7972979B2 (en) Substrate processing method and substrate processing apparatus
US8980767B2 (en) Methods and apparatus for processing a substrate
US20140034846A1 (en) In-vacuum high speed pre-chill and post-heat stations
KR20130118230A (ko) 피가공재 상의 응축을 방지하기 위한 능동형 이슬점 감지 및 로드록 배기
US20100226630A1 (en) Apparatus for heat-treating substrate and substrate manufacturing method
JP6005966B2 (ja) 熱処理装置および熱処理方法
WO2013181093A1 (en) Inert atmospheric pressure pre-chill and post-heat
US10535513B2 (en) Apparatus and methods for backside passivation
JP5478041B2 (ja) アニール装置、熱処理方法
JP6554387B2 (ja) ロードロック装置における基板冷却方法、基板搬送方法、およびロードロック装置
KR101224529B1 (ko) 열처리장치
JP2005259902A (ja) 基板処理装置
KR20200094677A (ko) 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템
JP2008182194A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20160920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190912

R150 Certificate of patent or registration of utility model

Ref document number: 6588423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250