JP5478041B2 - アニール装置、熱処理方法 - Google Patents

アニール装置、熱処理方法 Download PDF

Info

Publication number
JP5478041B2
JP5478041B2 JP2008217510A JP2008217510A JP5478041B2 JP 5478041 B2 JP5478041 B2 JP 5478041B2 JP 2008217510 A JP2008217510 A JP 2008217510A JP 2008217510 A JP2008217510 A JP 2008217510A JP 5478041 B2 JP5478041 B2 JP 5478041B2
Authority
JP
Japan
Prior art keywords
support plate
sic semiconductor
semiconductor substrate
space
holding member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008217510A
Other languages
English (en)
Other versions
JP2010056183A (ja
Inventor
三郎 清水
和也 塚越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2008217510A priority Critical patent/JP5478041B2/ja
Publication of JP2010056183A publication Critical patent/JP2010056183A/ja
Application granted granted Critical
Publication of JP5478041B2 publication Critical patent/JP5478041B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明はSiC半導体基板を熱処理する技術に係り、特に、熱処理の際のSiC半導体基板の表面荒れを防止する技術に関する。
シリコン・カーバイドと呼ばれるSiC材料は、セラミックス材料として、ディーゼルエンジンの排ガス用フィルターや高温ファンの羽根等の使用環境が高温の部品に使用されているが、近年では、シリコンに比べて高耐圧、低損失で、素子の消費電力を低減することができることから、高性能半導体材料として注目されている。
特に、パワー半導体に使用した場合、シリコンよりも熱伝導率が高いので冷却のためのファンが不要になったり高温でも使用できる等、熱伝導性、耐熱性に優れる他、耐薬品性、耐放射線性にも優れており利点は多い。
しかし、SiC半導体素子としてショットキーダイオードは初期から試作されているものの、主流と目されるMOSFETは近年漸く試作された。
MOSFETの作成が困難な理由は、第一に半導体素子中を流れる電流を制御するチャネル部の抵抗が高いことであり、第二はSiCウエハーの欠陥の密度が高いことが挙げられる。
n型SiCの形成にはリン(P)等のV族元素不純物をSiCに添加する必要があるが、これらの不純物の熱拡散係数は極めて小さく、Si素子製造で従来から使われている熱拡散法ではSiC内に導入できない。
そこで不純物を導入するために、不純物をイオン化し、イオン注入する技術が使用されているが、イオン注入後、SiC半導体基板をアニール処理し、注入にともなって導入された結晶欠陥を回復させ、かつドーピングされた不純物原子を電気的に活性化させるアニール処理が行なわれる。
SiC半導体基板中の不純物の活性化のためには、通常1500℃以上の高温が必要とされている。しかし、このような高温においては、SiC半導体基板自体の表面からSiが脱難し、表面荒れが生じてしまう。
このような表面荒れが生じたSiC半導体基板を用いてMOSデバイスを作成した場合、チャンネル部上の酸化膜とSiCの界面が平坦でなくなるため、電子の移動度が低くなり、デバイス特性を低下させてしまう。したがって、アニール後のSiC半導体基板の表面はできるだけ平坦であることが望ましい。
このため、従来技術では、1)アニール温度までの温度上昇時間及びアニール後の温度降下時間を極力短くして表面荒れを抑える方法や、2)SiC半導体基板のイオン注入層の表面に、カーボンあるいはDLC膜等の保護膜を形成した状態でアニール処理を行ない、保護膜によってSiの脱離を防止する方法が用いられている。
しかし、1)の方法においては、昇温、あるいは降温時間を短くしても、温度を高温に保持するアニール時にどうしても表面荒れが生じてしまう。また、降温速度を大きくすると、SiC半導体基板が割れ易いという新たな問題を生じてしまう。
また、2)の方法においては、保護膜の形成や除去のための工程が必要となるため、プロセスが非常に煩雑になってしまうという問題点があった。
特開2006−339396号公報 特開2001−68428号公報
本発明の課題は、不純物がイオン注入されたSiC半導体基板を高温に保持してアニールする際に、SiC半導体基板表面からのSi原子の蒸発にともなって引き起こされるウエハー表面荒れを抑制し、平坦な表面を保ったままドーピングされた不純物原子を電気的に活性化させる技術を提供することにある。
上記課題を解決するため、本発明は、真空槽と、前記真空槽の内部雰囲気を真空排気する真空排気系と、前記内部雰囲気に希ガスを導入するガス導入系と、前記真空槽内部に配置され、複数のSiC半導体基板からなる加熱対象物を保持する保持部材と、前記保持部材に保持された前記各加熱対象物を加熱する加熱装置を有するアニール装置であって、前記保持部材は、支柱と、複数枚の支持板とを有し、前記各支持板は、間隔を空けて積み重なるように前記支柱に取り付けられ、前記加熱対象物は、隣接する2枚の前記支持板間の空間である配置空間に、下方の前記支持板の表面に接触し、上方の前記支持板の裏面と離間して対面するように配置され、前記支持板間の間隔は、前記加熱対象物の上面と前記支持板の裏面との距離が1mm以上5mm以下になるよう設けられ、前記支持板には、前記支持板裏面の少なくとも前記加熱対象物と対面する部分にSiCが露出され、前記配置空間は、前記真空槽の内部雰囲気であって前記保持部材の外部雰囲気である外部空間前記支柱の間で接続され、前記加熱対象物と前記支持板との間の隙間に、前記ガス導入系から導入した希ガスと、前記支持板から放出されたSi原子との流れが形成され、前記支持板から放出されるSi原子は、前記配置空間から排気されるアニール装置である
発明は、複数枚のSiC半導体基板を同時に加熱して熱処理を行う熱処理方法であって、複数枚の支持板が間隔を空けて積み重ねられた保持部材の、隣接する前記支持板間の空間である配置空間に前記SiC半導体基板を配置し、前記SiC半導体基板の表面を上方の前記支持板のSiCが露出する部分と1mm以上5mm以下離間して対面させ、前記配置空間を、前記保持部材の外部雰囲気である外部空間に接続した状態で、前記保持部材の前記外部空間の真空排気と前記外部空間への希ガスの導入とを行って前記外部空間を1.3×10 2 Pa以上4.0×10 4 Pa以下の圧力にしながら前記SiC半導体基板と前記支持板とを加熱し、前記SiC半導体基板と前記支持板との隙間に、ガス導入系から導入した希ガスと、前記支持板から放出されたSi原子との流れを形成し、前記支持板から放出されるSi原子を、前記配置空間から排気する熱処理方法である。
SiC半導体基板表面荒れが防止されるので、高速動作するMOSFETを形成できるSiC半導体基板が得られる。イオン注入されたSiC半導体基板表面に保護膜を形成する必要がないため、保護膜の形成、除去といった煩雑な工程を省略することができ、デバイスプロセス工程が簡略化する。
また、形成された保護膜自体のストレスで導入される結晶欠陥や、保護膜の形成、除去のプロセスにともない導入される結晶欠陥の心配が全くないため、高品質な、歩留まりの高いデバイスを作成することができる。
更に、複数枚のSiC半導体基板を同時にアニール処理可能であるから生産効率が高い。
図1の符号1は、本発明のアニール装置を示している。このアニール装置1はアニール室(真空槽)15と、加熱対象物を保持する保持部材50と、保持部材50を加熱する加熱装置70とを有している。保持部材50はアニール室15の内部に配置されている。
保持部材50は、支柱51と、複数枚の支持板52とを有している。アニール室15内部には底面側から、鉛直に配置された昇降軸56が気密に挿通されており、昇降軸56上には、一枚の支持板52が略水平に取り付けられている。
ここでは支柱51の数は複数である。昇降軸56に取り付けられた支持板52は底板となり、各支柱51は底板の表面に略垂直に立設されている。支柱51は間隔を空けて底板の外周に沿って並べられている。
底板以外の支持板52は、略水平にされた状態で、底板上で一定間隔を空けて鉛直方向に積み重ねられ、縁部分が支柱51に固定されている。従って、各支持板52は底板や支柱51を介して昇降軸56に取り付けられている。
昇降軸56の下端は、アニール室15外部に配置された昇降機構21に接続されている。昇降軸56は、昇降機構21によって、アニール室15の内部雰囲気を外部雰囲気から遮断したまま、鉛直方向に昇降可能になっており、昇降軸56が昇降すると、各支持板52は互いに一定距離離間したままアニール室15内部で昇降する。
アニール室15側壁の底面側には搬出入口14が設けられており、アニール室15は搬出入口14を介して搬送室等他の真空槽22に接続されている。
加熱対象物は、例えば、円盤状のSiC半導体基板10である。真空槽22内には搬送ロボット25が配置されており、SiC半導体基板10は搬送ロボット25により、搬出入口14を通ってアニール室15内に搬入される。
図2は図1のA−A切断線断面を上方から見た断面図である。上述したように、支柱51は底板の外周に沿って互いに離間して立設されているから、支柱51と支柱51の間には隙間がある。
搬出入口14と隣接する二本の支柱51間の隙間は、SiC半導体基板10の幅(直径)よりも大きくされ、しかも、上下に隣接する支持板52間の距離は、SiC半導体基板10の厚みよりも1.0mm以上大きくされ、支持板52の間に、SiC半導体基板10と搬送ロボット25のハンドが一緒に挿入可能になっている。
支持板52間の隙間である配置空間55が搬出入口14と対面するように昇降軸56を下降させた状態で、SiC半導体基板10をアニール室15に搬入すると、SiC半導体基板10は支柱51にも支持板52にも衝突せずに、搬送ロボット25により配置空間55に挿入され、不図示の移載機構により、搬送ロボット25から配置空間55下方の支持板52上に移載される。
ここでは3枚以上の支持板52が積み重なって、配置空間55が2以上形成されている。保持部材50を上昇又は下降させ、SiC半導体基板10が配置された配置空間55を搬出入口14と対面する位置から離し、SiC半導体基板10が配置されていない配置空間55を搬出入口14と対面させる。
SiC半導体基板10の支持板52上への移載と、保持部材50の上昇又は下降とを繰り返せば、複数の配置空間55にSiC半導体基板10が配置される。
図3は各配置空間55にSiC半導体基板10を1枚ずつ保持させた状態を示している。
SiC半導体基板10は、SiCからなる基板本体11と、イオン注入法によって基板本体11表面にN型やP型の不純物が注入されて形成された不純物層12とを有している。不純物層12の表面は平坦である。
SiC半導体基板10は平面形状が支持板52よりも小さく、不純物層12が形成された面を上側に向けて、配置空間55を構成する上下の支持板52からはみ出さないように配置させておく。
SiC半導体基板10は支持板52からはみ出さないから、不純物層12が形成された表面全部が上方の支持板52裏面と対面し、不純物層12と反対側の裏面全部が下方の支持板52表面と接触する。
配置空間55上下の支持板52間の距離はSiC半導体基板10の厚みよりも大きいから、SiC半導体基板10と支持板52裏面との間には隙間がある。
支柱51は支持板52の外周に沿って互いに離間して立設されているから、配置空間55は密閉されず、SiC半導体基板10表面と支持板52裏面との間の隙間の周囲は、保持部材50の外部雰囲気(アニール室15の内部雰囲気)に露出している。
アニール室15には、真空排気系16とガス導入系17とが接続されており、予めアニール室15内部を真空排気し、1×10-6Torr〜1×10-8Torrの真空雰囲気を形成しておく。
アニール室15内部を真空排気しながらガス導入系17から希ガス(ここではArガス)を導入し、所定圧力の希ガス雰囲気を形成する。希ガス雰囲気の圧力は、例えば1Torr以上300Torr以下(1.3332×102Pa以上3.9996×104Pa以下)である。
上述したように、SiC半導体基板10表面と支持板52裏面との間の隙間の周囲は、アニール室15の内部雰囲気に露出するから、その隙間にも希ガスが導入されると共に、真空排気され、アニール室15内部と略等しい希ガス雰囲気が形成される。
加熱装置70は加熱コイル71を有しており、加熱コイル71は、アニール室15の外部で、アニール室15の少なくとも天井部分に巻き回されている。保持部材50を上昇させ、各支持板52と各SiC半導体基板10とを加熱コイル71が巻き回された領域内に配置しておく。
アニール室15の少なくとも加熱コイル71が巻き回された部分は、石英等の誘電材料で構成されている。加熱コイル71は交流電源72に接続されている。
真空排気と希ガスの導入を続け、希ガス雰囲気を維持しながら、交流電源72を動作させ、加熱コイル71に交流電圧を印加し、加熱コイル71によって巻き回わされた領域に交番磁界を形成する。
その交番磁界により、アニール室15の加熱コイル71が巻き回された部分の側壁に誘導電流が流れ、アニール室15が誘導加熱される。
各支持板52と各SiC半導体基板10は加熱コイル71が巻き回された領域内に配置されているから、アニール室15壁面からの輻射熱により加熱される。
ここでは、各支持板52は加熱対象物と同じ材料(SiC)で構成されているから、SiC半導体基板10と支持板52は、少なくとも表面部分が略等しい昇温速度で昇温する。真空排気と希ガス導入を続けながら、各SiC半導体基板10と各支持板52を所定のアニール温度(ここでは1500℃〜2100℃)にし、そのアニール温度に維持し、SiC半導体基板10の不純物層12内の不純物を電気的に活性化させる(アニール処理)。
このアニール温度ではSiC半導体基板10の表面からSi原子が蒸発によって脱離する。支持板52はSiCからなり、支持板52裏面のSiC半導体基板10と対面する部分にSiCが露出するから、その部分からもSiC原子が放出され、SiC半導体基板10の表面のSiが脱離した後の部分に、支持板52から放出されたSi原子が取り込まれる。
このとき、SiC半導体基板10表面と支持板52裏面との間の隙間で、Si原子濃度が不均一であると、SiC半導体基板10のSi原子の取り込みにばらつきが生じ、SiC半導体基板10の平坦性が損なわれる。
上述したように、SiC半導体基板10表面と支持板52裏面との間の隙間の周囲は、アニール室15の内部雰囲気に露出しているから、アニール室15を真空排気しながらアニール処理を行うことで、その隙間に生成されたSi原子は、当該隙間の周囲へ放出される。
その結果、SiC半導体基板10表面と支持板52裏面との間の隙間には、気体(Si原子、希ガス等)の流れが生じ、Si原子濃度分布が均一になるから、SiC半導体基板10のSi原子の取り込みにばらつきが生じず、SiC半導体基板10の表面の平坦性が維持される。
なお、アニールに際しての典型的な昇温速度は、室温から1000℃までが10分、1000℃からアニール温度までが3分、アニール温度での保持時間が3分、アニール温度から室温までの降温時間が30分である。
アニール処理終了後は、保持部材50を下降させて、配置空間55を搬出入口14と対面する位置に配置すれば、配置空間55からアニール処理後のSiC半導体基板10を真空槽22に搬出することができる。
8°オフSi面のSiC半導体基板10に、Alを500℃で2×1018/cm3注入して試料とした。その試料の表面粗さをAFM(原子間力顕微鏡)で測定したところ、不純物層12が形成された面の表面粗さ(Ra)は0.373nmであった。
この試料を、不純物層12表面から支持板52裏面までの距離を3.0mmにして、アニール室15内を2×10-5Torrまで排気してからArを流量3sccmで流し、100Torrの希ガス雰囲気を維持しながら、1800℃で3分間アニール処理した。アニール処理後の試料表面粗さRaは0.602mmであった。
これに対し、試料を支持板52裏面と対面させずにアニール処理を行ったところ、表面粗さRaは2.16nmであった。以上のことから、SiC半導体基板10にSiCを対面させてアニール処理をすれば、表面粗さRaの増大が抑制されることが分かる。
また、2枚の試料を重ね合わせ、不純物層12同士を密着させてアニール処理を行ったところ、表面粗さRaは0.640nmであったが、試料から蒸発したSiが原因と思われる溶着部が見つかった。SiC試料を密着させてアニール処理を行う方法は、試料が溶着しやすく、実用的でないことがわかる。
更に、試料と支持板52との間隔を変えてアニール処理をしたところ、少なくとも希ガス雰囲気が1Torr以上300Torr以下の範囲では、SiC半導体基板10表面と支持板52裏面との間の距離を5.0mm以下にすることにより、表面粗さRaを1nm以下に抑制可能なことが分かった。
以上は支持板52をSiCで構成する場合について説明したが、本発明はこれに限定されない。支持板52はSiC半導体基板10と一緒に加熱されるものであって、かつ、SiC半導体基板10と対面する部分にSiCが露出すればよい。 例えば、グラファイトのような他の材料で構成された板の裏面にSiCが露出する部分を形成して支持板52とすることができる。この場合、板の裏面にスパッタ法やCVD法によってSiC薄膜を形成してもよいし、グラファイトの板中にSi粒子を多数分散させてもよい。
支持板52のうち、底板は裏面がSiC半導体基板10と対面しないから、裏面にSiCを露出させる必要がない。
なお、上記各アニール装置1では、加熱コイル71を用いた誘導加熱方式の加熱装置70によって加熱を行ったが、抵抗加熱ヒータや赤外線ランプ等によって支持板52とSiC半導体基板10を加熱してもよい。
以上は支持板52を支柱51で支える場合について説明したが、支柱51に変え、底板上に筒を立設し、その筒の内壁面に支持板52を取り付けても良い。この場合は、配置空間55が外部と接続されるように、筒の側壁の配置空間55と対面する部分に貫通孔を複数ずつ形成する。
しかし、筒に支持板52を取り付けるよりも、支柱51に取り付ける方が、配置空間55を保持部材50の外部雰囲気に接続する開口(支柱51間の開口)が大きくなり、しかも、支持板52裏面とSiC半導体基板10表面との間の隙間の周囲から、Si原子が均一に放出されるから、より望ましい。
尚、アニール室15外部で保持部材50にSiC半導体基板10を配置してから、保持部材50をアニール室15内に搬入し、アニール処理を行なってもよい。この場合、SiC半導体基板10は搬送ロボットの他、手動でも保持部材50に配置可能である。手動の場合、支持板52間の距離が、SiC半導体基板10の厚みに1.0mmを足した値より小さくても、配置可能である。
本発明にアニール装置の一例を説明する断面図 図1のA−A切断線断面を上方から観察した断面図 アニール装置の部分拡大断面図
符号の説明
1……アニール装置 10……SiC半導体基板 15……アニール室 16……真空排気系 50……保持部材 51……支柱 70……加熱装置

Claims (2)

  1. 真空槽と、
    前記真空槽の内部雰囲気を真空排気する真空排気系と、
    前記内部雰囲気に希ガスを導入するガス導入系と、
    前記真空槽内部に配置され、複数のSiC半導体基板からなる加熱対象物を保持する保持部材と、
    前記保持部材に保持された前記各加熱対象物を加熱する加熱装置を有するアニール装置であって、
    前記保持部材は、支柱と、複数枚の支持板とを有し、
    前記各支持板は、間隔を空けて積み重なるように前記支柱に取り付けられ
    記加熱対象物は、隣接する2枚の前記支持板間の空間である配置空間に、下方の前記支持板の表面に接触し、上方の前記支持板の裏面と離間して対面するように配置され、
    前記支持板間の間隔は、前記加熱対象物の上面と前記支持板の裏面との距離が1mm以上5mm以下になるよう設けられ、
    前記支持板には、前記支持板裏面の少なくとも前記加熱対象物と対面する部分にSiCが露出され
    前記配置空間は、前記真空槽の内部雰囲気であって前記保持部材の外部雰囲気である外部空間前記支柱の間で接続され、
    前記加熱対象物と前記支持板との間の隙間に、前記ガス導入系から導入した希ガスと、前記支持板から放出されたSi原子との流れが形成され、前記支持板から放出されるSi原子は、前記配置空間から排気されるアニール装置。
  2. 複数枚のSiC半導体基板を同時に加熱して熱処理を行う熱処理方法であって、
    複数枚の支持板が間隔を空けて積み重ねられた保持部材の、隣接する前記支持板間の空間である配置空間に前記SiC半導体基板を配置し、前記SiC半導体基板の表面を上方の前記支持板のSiCが露出する部分と1mm以上5mm以下離間して対面させ、
    前記配置空間を、前記保持部材の外部雰囲気である外部空間に接続した状態で、前記保持部材の前記外部空間の真空排気と前記外部空間への希ガスの導入とを行って前記外部空間を1.3×10 2 Pa以上4.0×10 4 Pa以下の圧力にしながら前記SiC半導体基板と前記支持板とを加熱し、
    前記SiC半導体基板と前記支持板との隙間に、ガス導入系から導入した希ガスと、前記支持板から放出されたSi原子との流れを形成し、
    前記支持板から放出されるSi原子を、前記配置空間から排気する熱処理方法。
JP2008217510A 2008-08-27 2008-08-27 アニール装置、熱処理方法 Active JP5478041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008217510A JP5478041B2 (ja) 2008-08-27 2008-08-27 アニール装置、熱処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008217510A JP5478041B2 (ja) 2008-08-27 2008-08-27 アニール装置、熱処理方法

Publications (2)

Publication Number Publication Date
JP2010056183A JP2010056183A (ja) 2010-03-11
JP5478041B2 true JP5478041B2 (ja) 2014-04-23

Family

ID=42071806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008217510A Active JP5478041B2 (ja) 2008-08-27 2008-08-27 アニール装置、熱処理方法

Country Status (1)

Country Link
JP (1) JP5478041B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038771A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
DE102012003903A1 (de) * 2012-02-27 2013-08-29 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zur thermischen Behandlung von Siliziumcarbidsubstraten
JP6026873B2 (ja) * 2012-11-30 2016-11-16 トヨタ自動車株式会社 半導体装置の製造方法
JP6948842B2 (ja) * 2017-06-02 2021-10-13 昭和電工株式会社 アニール装置及び半導体ウェハの製造方法
CN110828365A (zh) * 2019-11-19 2020-02-21 全球能源互联网研究院有限公司 退火组件及退火方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3550967B2 (ja) * 1997-09-11 2004-08-04 富士電機ホールディングス株式会社 炭化けい素基板の熱処理方法
JP2005197464A (ja) * 2004-01-07 2005-07-21 Rohm Co Ltd 半導体装置の製造方法
JP2006339396A (ja) * 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子

Also Published As

Publication number Publication date
JP2010056183A (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
US7807553B2 (en) Substrate heating apparatus and semiconductor fabrication method
US8198182B2 (en) Annealing method for semiconductor device with silicon carbide substrate and semiconductor device
JP2006339396A (ja) イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
JP5478041B2 (ja) アニール装置、熱処理方法
JP6588423B2 (ja) 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
US20090218579A1 (en) Substrate heating apparatus, semiconductor device manufacturing method, and semiconductor device
KR101241933B1 (ko) 열처리 장치 및 반도체 장치의 제조 방법
US20100226630A1 (en) Apparatus for heat-treating substrate and substrate manufacturing method
JP2008311542A (ja) SiCエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるSiC半導体装置の製造方法
JP2010166033A (ja) 基板処理装置、熱処理基板の製造方法及び半導体デバイスの製造方法
EP2400528B1 (en) Method for manufacturing silicon carbide semiconductor device
JP5092868B2 (ja) 炭化珪素半導体装置の製造方法
JP2009231341A (ja) アニール装置、SiC半導体基板の熱処理方法
JP5398168B2 (ja) 炭化珪素半導体素子の製造方法および製造装置
JP4002169B2 (ja) 静電チャック
KR101224529B1 (ko) 열처리장치
JP2008283143A (ja) 処理装置、トランジスタ製造方法
JP4449307B2 (ja) ウエーハの熱処理方法及び熱処理装置
JP2017220653A (ja) 炭化珪素半導体装置の製造方法
JP2005019725A (ja) アニール装置及びアニール方法
JP5672659B2 (ja) 炭化珪素半導体装置の製造方法
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
CN113725075B (zh) 一种金刚石混合终端表面电导的制备方法
WO2001082342A1 (en) Gas assisted rapid thermal annealing
JP5037988B2 (ja) SiC半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5478041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250