JP6026873B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6026873B2
JP6026873B2 JP2012263471A JP2012263471A JP6026873B2 JP 6026873 B2 JP6026873 B2 JP 6026873B2 JP 2012263471 A JP2012263471 A JP 2012263471A JP 2012263471 A JP2012263471 A JP 2012263471A JP 6026873 B2 JP6026873 B2 JP 6026873B2
Authority
JP
Japan
Prior art keywords
silicon carbide
wafer
furnace
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012263471A
Other languages
English (en)
Other versions
JP2014110305A (ja
Inventor
理俊 辻村
理俊 辻村
広和 藤原
広和 藤原
友生 森野
友生 森野
成雅 副島
成雅 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2012263471A priority Critical patent/JP6026873B2/ja
Priority to US14/090,424 priority patent/US9142411B2/en
Publication of JP2014110305A publication Critical patent/JP2014110305A/ja
Application granted granted Critical
Publication of JP6026873B2 publication Critical patent/JP6026873B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide

Description

本明細書に開示する技術は、半導体装置の製造方法に関する。
炭化ケイ素を半導体材料に用いた半導体装置を製造する際は、炭化ケイ素ウエハを熱処理することがある。例えば、炭化ケイ素ウエハに導電性不純物を導入した後に、その導入した導電性不純物を活性化するためのアニール処理が行われる。炭化ケイ素ウエハを熱処理すると、炭化ケイ素ウエハ中のSiが昇華して表面が荒れたり、ウエハ表面の導電性不純物濃度(以下、単に「不純物濃度」とも称する)が低下したりするといった問題が生じる場合がある。特に、導電性不純物を活性化するためのアニール処理では、炭化ケイ素ウエハを1500℃〜1900℃もの高温で熱処理するため、上述した問題が顕著となる。そこで、特許文献1には、炭化ケイ素基板の表面にキャップ層を形成してからアニール処理を実施する技術が開示されている。キャップ層は、アニール処理の温度よりも高い融点を有するとともに、1000℃以下で酸化する金属炭化物により形成される。また、アニール処理は、脱酸素雰囲気下で実施される。
特開2009−266969号公報
特許文献1の技術では、炭化ケイ素基板の表面がキャップ層により保護される。また、アニール処理が脱酸素雰囲気下で実施されるため、キャップ層を形成する金属炭化物の酸化開始温度がアニール処理の温度より低くても、キャップ層が酸化することが防止される。このため、アニール処理によって炭化ケイ素基板の表面が荒れたり、不純物濃度が低下したりするといった問題の発生が抑制できるとされている。また、キャップ層は1000℃以下で酸化して脆くなるため、アニール処理の終了後に所定の温度で酸化処理を実施することでキャップ層を容易に除去できるとされている。
特許文献1の技術では、半導体装置の製造工程に、キャップ層を形成、除去するための工程が追加される。これにより、半導体装置の生産効率が低下したり、製造コストが上昇したりする可能性がある。また、キャップ層は酸化により脆くなるため容易に除去できるとされているが、除去方法によってはキャップ層の残渣が残る可能性は否めない。炭化ケイ素基板表面にキャップ層の残渣が残ると、半導体装置の性質に影響を与える可能性がある。
本明細書では、半導体装置の熱処理工程において、炭化ケイ素ウエハ(以下、単にウエハとも称する)の表面からSi原子が離脱してウエハの表面が荒れることを抑制するとともに、半導体装置の生産効率を上昇させる技術を提供する。
本明細書が開示する半導体装置の製造方法は、配置工程と、熱処理工程を備える。配置工程では、第1面と、第1面の裏面である第2面とを備える複数の炭化ケイ素ウエハを、隣接する炭化ケイ素ウエハ同士の第1面と第2面とが対向するとともに平行に離間するように配置する。熱処理工程では、配置工程で配置された複数の炭化ケイ素ウエハを、各炭化ケイ素ウエハの第1面が第2面よりも高温になり、かつ、隣接する炭化ケイ素ウエハにおいて、一方の炭化ケイ素ウエハの第2面が、その第2面と対向する他方の炭化ケイ素ウエハの第1面よりも高温となるように加熱する。
この半導体装置の製造方法では、配置工程において、複数の炭化ケイ素ウエハを、隣接するウエハ同士の第1面と第2面とが対向するように配置する。即ち、炭化ケイ素ウエハを、その第1面と第2面の向きが、各ウエハにおいて同じとなるように配置する。また、熱処理工程では、各炭化ケイ素ウエハの第1面が第2面よりも高温となり、かつ、隣接する炭化ケイ素ウエハにおいて、一方のウエハの第2面が、他方のウエハの第1面よりも高温となるように加熱する。即ち、複数の炭化ケイ素ウエハの内、一方の端に位置するウエハの第2面から他方の端に位置するウエハの第1面にかけて高温となるようにウエハを加熱する。一般に、炭化ケイ素ウエハのSi原子は、高温であるほどウエハ表面から昇華しやすい。上記の方法によると、隣接する炭化ケイ素ウエハにおいて、一方のウエハの第2面が他方のウエハの第1面よりも高温であるため、一方のウエハの第2面から優先的にSi原子が昇華する。Si原子がウエハ表面から離脱すると、隣接する炭化ケイ素ウエハ間の空間のSi原子濃度が高くなり、他方のウエハの第1面からSi原子が昇華することが抑制される。このため、一方のウエハと対向する他方のウエハの第1面からSi原子が離脱してウエハの第1面が荒れることが抑制される。また、この半導体装置の製造方法では、熱処理工程において、複数の炭化ケイ素ウエハを一度に加熱するため、半導体装置の生産効率を上昇させることができる。複数の炭化ケイ素ウエハを、隣接するウエハ同士に温度差が生じるように加熱することにより、ウエハの一方の面の表面荒れを抑制するとともに、半導体装置の生産効率を上昇させることができる。
本明細書が開示する技術の詳細、及び、さらなる改良は、発明を実施するための形態、及び、実施例にて詳しく説明する。
実施例1の半導体装置の製造方法を示す。 実施例1の半導体装置の製造方法を示す。 実施例1の半導体装置の製造方法を示す。 サセプタの平面図を示す。 炭化ケイ素ウエハを配置したサセプタの断面図を示す。 炭化ケイ素ウエハを配置したサセプタが設置された炉内の断面図を示す。
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
(特徴1) 本明細書が開示する半導体装置の製造方法は、配置工程に先立って、炭化ケイ素ウエハの第1面に導電性不純物を導入する導入工程を備えていてもよい。また、熱処理工程では、導入工程で導入された導電性不純物を活性化させるアニール処理が実施されてもよい。この方法によると、アニール処理に際して、導電性不純物が導入された炭化ケイ素ウエハの第1面の表面荒れを適切に抑制することができる。
(特徴2) 本明細書が開示する半導体装置の製造方法は、熱処理工程が、予熱ステップと、投入ステップと、取出ステップとを備えていてもよい。予熱ステップでは、炉内を、その高さ方向において、一方の端が高温となり、他方の端にかけて低温となるように温度勾配を設けて予め加熱してもよい。投入ステップでは、加熱された炉内に、配置工程で配置された複数の炭化ケイ素ウエハを、各炭化ケイ素ウエハの第1面が第2面よりも高温となるように投入してもよい。取出ステップでは、炉内で加熱された複数の炭化ケイ素ウエハを炉内から取出してもよい。この方法によると、予熱ステップで炉内を予め加熱しておくため、投入ステップで投入される炭化ケイ素ウエハを、熱処理に必要な温度まで迅速に昇温することができる。また、取出ステップで炭化ケイ素ウエハを炉内から取出すことにより、炭化ケイ素ウエハを迅速に降温することができる。即ち、予熱ステップと取出ステップにより、炭化ケイ素ウエハの加熱冷却時間を短縮することができる。一般に、加熱冷却時間が長くなると、ウエハ表面からSi原子や導電性不純物が離脱し、ウエハ表面が荒れたり、ウエハ表層の不純物濃度が低下したりする場合がある。しかしながら、上記の方法によると、炭化ケイ素ウエハの表面荒れを抑制するとともに、ウエハ表層の不純物濃度の低下を抑制することができる。
(特徴3) 本明細書が開示する半導体装置の製造方法は、配置工程において、複数の炭化ケイ素ウエハの一方の端に導電性不純物が導入されていないダミーウエハが配置され、ダミーウエハと隣接する炭化ケイ素ウエハの第1面は、ダミーウエハと対向してもよい。この方法によると、一方の端、即ち最も高温側に位置しているダミーウエハの方が、ダミーウエハと対向する炭化ケイ素ウエハの第1面よりも高温となるため、ダミーウエハの表面から優先的にSi原子が離脱する。従って、ダミーウエハと対向する炭化ケイ素ウエハの第1面からSi原子が離脱することが抑制され、ウエハの第1面の表面荒れを抑制することができる。
(特徴4) 本明細書が開示する半導体装置の製造方法は、熱処理工程において、隣接する炭化ケイ素ウエハ同士の離間距離は、高温側から低温側にかけて狭くなってもよい。一般に、温度が高い程Si原子は炭化ケイ素ウエハ表面から離脱し易いため、高温側に位置するウエハの第2面からの方が、低温側に位置するウエハの第2面からよりも、Si原子が離脱し易い。従って、複数の炭化ケイ素ウエハの離間距離が等しい場合は、高温側に位置するウエハの第1面の方が、低温側に位置するウエハの第1面よりも、Si原子の離脱が抑制され易い。即ち、表面荒れが抑制され易い。そこで、隣接するウエハ同士の離間距離を、高温側から低温側にかけて狭くすることにより、低温側に位置する隣接するウエハ間の空間のSi原子濃度が、高温側に位置する隣接するウエハ間の空間のSi原子濃度とほぼ等しくなるように調整してもよい。そうすることで、低温側のウエハの第1面と高温側のウエハの第1面とにおける表面荒れの抑制の度合いにばらつきが生じることを抑制することができる。
(特徴5) 本明細書が開示する半導体装置の製造方法は、第1面がSi面であり、第2面がC面であってもよい。一般に、C面におけるSi原子とC原子の結合力の方が、Si面におけるSi原子とC原子の結合力よりも弱い。このため、第2面(即ち、対向するウエハ同士において高温側の面)をC面とすることにより、第2面をSi面とする場合に比べて、Si原子がウエハの第2面から離脱し易くなる。と同時に、第1面からはSi原子が離脱し難くなる。従って、炭化ケイ素ウエハの第1面の表面荒れをより確実に抑制することができる。
次に、図を参照して半導体装置の製造方法について説明する。炭化ケイ素ウエハに電極や保護膜を形成する方法は従来公知の方法であるため、それらの方法については説明を省略し、本明細書が開示する技術に関わる部分だけ説明する。本実施例では、炭化ケイ素ウエハ12に対して、エピタキシャル成長層形成工程、導入工程、配置工程、及び熱処理工程を実施することによって、半導体装置を製造する。以下では、初めにサセプタ22及び炉30の構造について説明してから、半導体装置の製造方法を説明する。
まず、サセプタ22の構造について説明する。図4は、サセプタ22の平面図であり、図5はサセプタ22に6枚の炭化ケイ素ウエハ10を配置した状態の縦断面図である。サセプタ22は有底で蓋の無い円筒状の容器であり、容器の側面の一部は開閉可能に形成されている。本実施例では、支持部22a(後述)から支持部22bまでの2つの円弧の内、支持部22cを含まない側の円弧に沿って形成される側面が開閉可能となっている。図4に示される1組の支持部22a〜22cは、サセプタ22の最上面に形成されている。
本実施例では支持部22a、22bは、サセプタ22の軸心に対して周方向に180°間隔を空けた位置に配置されており、支持部22cは、支持部22aと支持部22bの周方向の中間となる位置に形成されている。
支持部22a〜22cの形状について説明する。支持部22aは、サセプタ22の側面と直交し、サセプタ22の内側に向かって延びる台座23aと、台座23aから上方に突出する突出板24aから構成される。即ち、図5に示すように、支持部22aの縦断面の形状は略T字状に形成されている。支持部22b、22cも同様の形状である。炭化ケイ素ウエハ10を支持部22a〜22cに配置すると、円盤状の炭化ケイ素ウエハ10の側面の一部と下面18の一部が、略T字状の支持部22a〜22cの台座23a〜23cと突出板24a〜24cに当接することにより、炭化ケイ素ウエハ10が支持部22a〜22cに支持される。このような1組の支持部22a〜22cは、サセプタ22の側面に、高さ方向に間隔を空けて6組形成されている。各組の支持部22a〜22cの台座23a〜23cは、サセプタ22の底面と平行に形成されている。高さ方向に隣接する各組の支持部22a〜22cの間隔は、サセプタ22の上部から下部にかけて狭くなっている。
次に、炉30の構造について説明する。図6は、炉30の断面図であり、炭化ケイ素ウエハ10が配置されたサセプタ22が炉内に投入された状態を示している。炉30は、炉体32と昇降装置40を備える。炉体32は下端が開口した筒状に形成されており、その内部に収容空間32aが設けられている。収容空間32aには、炭化ケイ素ウエハ10が配置されたサセプタ22が収容可能となっている。炉体32の側面には、ヒータ34が設置されている。ヒータ34はヒータ34a〜34fから構成されており、各ヒータ34a〜34fは制御装置(図示省略)によって個別に制御可能となっている。
昇降装置40は、平面台40aと、平面台40aを昇降する昇降機構(図示省略)を備えている。平面台40aが昇降機構によって上端位置(図6の実線で示す位置)まで上昇すると、平面台40aの上面が炉体32の下面と当接し、炉体32の下端が閉じられる。これにより、収容空間32aの下端が閉じられる。平面台40aが昇降機構によって下端位置(図6の二点鎖線で示す位置)まで下降すると、炉体32の下端が開口され、収容空間32aの下端が開かれる。なお、平面台40aを昇降する昇降機構には、公知の種々の機構を用いることができ、例えば、パンタグラフ式昇降機構を用いることができる。
(エピタキシャル成長層形成工程)
次に、半導体装置の製造方法について説明する。まず、図1に示すように、n型の原料ウエハ12を準備する。原料ウエハ12は、単結晶の炭化ケイ素(SiC)を材料とする円盤状のウエハであり、半導体装置の完成時にコンタクト層となるものである。次に、図2に示すように、原料ウエハ12を結晶成長させ、エピタキシャル成長層14を形成する。エピタキシャル成長層14の形成時には、n型の不純物である窒素を所定の濃度で含有させる。エピタキシャル成長層14は、半導体装置の完成時にドリフト層となるものである。以下では、原料ウエハ12にエピタキシャル成長層14を成膜したウエハを炭化ケイ素ウエハ10と称する。炭化ケイ素ウエハ10の上面16(即ち、エピタキシャル成長層14が形成されている面)は「第1面」の一例に相当し、上面16の裏面である下面18は「第2面」の一例に相当する。ここで、炭化ケイ素を材料とするウエハには、炭化ケイ素の結晶構造により、Si面とC面の2種類が存在する。本実施例では、原料ウエハ12のSi面にエピタキシャル成長層14を成膜する。即ち、炭化ケイ素ウエハ10の下面18がC面であり、上面16が新たなSi面となる。
(導入工程)
続いて、図3に示すように、炭化ケイ素ウエハ10の上面16(即ち、エピタキシャル成長層14の表面)にp型不純物であるアルミニウムを導入し、p型半導体領域20を形成する。p型不純物の導入は、フォトリソグラフィによりマスクを形成した後、イオン注入によって行うことができる。アルミニウムは「導電性不純物」の一例に相当する。本実施例では、5枚の炭化ケイ素ウエハ10a〜10eのそれぞれに導入工程を実施する。
(配置工程)
次に、図5に示すように、p型半導体領域20が形成された5枚の炭化ケイ素ウエハ10a〜10eをサセプタ22に配置する。まず、サセプタ22の側面の内、開閉可能に形成された部分を開き、図5のサセプタ22の上から2段目の1組の支持部22a〜22cに炭化ケイ素ウエハ10aを配置する。このとき、炭化ケイ素ウエハ10aを、その上面16aが上方向(即ち、紙面の上方向)を、その下面18aが下方向(即ち、紙面の下方向)を向くように支持部22a〜22cに配置する。続いて、サセプタ22の上から3段目の1組の支持部22a〜22cに炭化ケイ素ウエハ10bを配置する。炭化ケイ素ウエハ10bの上面16bと下面18bの向きは、炭化ケイ素ウエハ10aと同様である。したがって、炭化ケイ素ウエハ10aと10bは、炭化ケイ素ウエハ10aの下面18aと炭化ケイ素ウエハ10bの上面16bとが、距離d2を隔てて平行に対向するように配置される。以下、同様の方法で炭化ケイ素ウエハ10c〜10eを、サセプタ22の上から4段目〜6段目の支持部22a〜22cにそれぞれ配置する。炭化ケイ素ウエハ10a〜10eをこのように配置すると、隣接する炭化ケイ素ウエハ同士の上面16b〜16eと下面18a〜18dとが対向するとともに、隣接する炭化ケイ素ウエハ同士が所定の距離を隔てて平行に離間する。具体的には、炭化ケイ素ウエハ10bと10cは距離d3を隔てて下面18bと上面16cとが平行に対向しており、炭化ケイ素ウエハ10cと10dは距離d4を隔てて下面18cと上面16dとが平行に対向しており、炭化ケイ素ウエハ10dと10eは距離d5を隔てて下面18dと上面16eとが平行に対向している。
次に、サセプタ22の一段目の1組の支持部22a〜22cにダミーウエハ10DWを配置する。ダミーウエハ10DWは炭化ケイ素ウエハ10a〜10eと同様の工程を経て製造されるが、p型不純物を導入する導入工程を経ない点で炭化ケイ素ウエハ10a〜10eと異なる。即ち、ダミーウエハ10DWには導電性不純物であるアルミニウムが導入されておらず、p型半導体領域20が形成されていない。本実施例では、炭化ケイ素ウエハ10a〜10eとダミーウエハ10DWをまとめて炭化ケイ素ウエハ10と総称する。これに伴い、炭化ケイ素ウエハ10a〜10eとダミーウエハ10DWの上面と下面をそれぞれ上面16、下面18と総称する。ダミーウエハ10DWは、炭化ケイ素ウエハ10a〜10eと同様に、その上面16DWが上方向を、その下面18DWが下方向を向くように配置される。即ち、ダミーウエハ10DWと炭化ケイ素ウエハ10aは、ダミーウエハ10DWの下面18DWと炭化ケイ素ウエハ10aの上面16aとが、距離d1を隔てて平行に対向するように配置される。ここで、隣接する炭化ケイ素ウエハ10同士の離間距離d1〜d5には、d1>d2>d3>d4>d5の関係が成立する。また、円盤状の各炭化ケイ素ウエハ10の中心は同軸上に位置している。なお、本実施例では炭化ケイ素ウエハ10aを配置した後で炭化ケイ素ウエハ10b〜10eを配置し、最後にダミーウエハ10DWを配置したが、炭化ケイ素ウエハ10を配置する順序はこれに限られない。例えば、ダミーウエハ10DW、炭化ケイ素ウエハ10a、10b、・・・、10eの順に配置してもよいし、6枚の炭化ケイ素ウエハ10を同時に配置してもよい。
(熱処理工程)
この工程では、まず、炉体32の収容空間32aをヒータ34で予め加熱する。具体的には、平面台40a上に何も配置しない状態で、昇降機構によって平面台40aを上端位置まで上昇させ、収容空間32aの下端を閉じる。そして、制御装置によってヒータ34aを1700℃、ヒータ34bを1680℃、ヒータ34cを1660℃、ヒータ34dを1640℃、ヒータ34eを1620℃、ヒータ34fを1600℃に制御する。これにより、収容空間32aには、上部から下部にかけて温度が低くなるような温度勾配が設けられる。このステップは、「予熱ステップ」の一例に相当する。また、収容空間32aの上部は「一方の端」の一例に相当し、下部は「他方の端」の一例に相当する。なお、ヒータの数や制御温度はこれに限られない。
次に、配置工程にて炭化ケイ素ウエハ10が配置されたサセプタ22を炉内に投入する。まず、予熱ステップにより上端位置に位置している平面台40aを、昇降機構によって下端位置まで下降させる。次に、平面台40a上にサセプタ22を載置し、昇降機構によって再度上端位置まで上昇させる。これにより、収容空間32aの下端が閉じられ、加熱された収容空間32aに炭化ケイ素ウエハ10が配置されたサセプタ22が収容される。収容空間32aには、予熱ステップによりその上部が高温であり、下部にかけて低温となるような温度勾配が設けられている。このため、各炭化ケイ素ウエハ10の上面16は下面18よりも高温となっている。また、隣接する炭化ケイ素ウエハ10同士においては、上方に位置する炭化ケイ素ウエハ10の下面18の方が、下方に位置する炭化ケイ素ウエハ10の上面16よりも高温となっている。前述したように、隣接する炭化ケイ素ウエハ10同士の離間距離d1〜d5はd1>d2>d3>d4>d5である。このため、離間距離d1〜d5は、収容空間32aの高温側から低温側にかけて狭くなっている。このステップは、「投入ステップ」の一例に相当する。
投入ステップにより投入されたサセプタ22は、炉30の内部で加熱され、アニール処理が実施される。これにより、導入工程にて炭化ケイ素ウエハ10a〜10eに導入されたアルミニウムを活性化することができる。
アニール処理の終了後、サセプタ22を炉内から取出す。具体的には、昇降機構によって平面台40aを下端位置まで下降させる。そして、サセプタ22を平面台40aから所定の位置に移動する。これにより、サセプタ22に配置された炭化ケイ素ウエハ10は常温にさらされる。このステップは、「取出ステップ」の一例に相当する。予熱ステップ、投入ステップ、及び取出ステップにより、熱処理工程が実施される。その後、従来公知の技術により、半導体装置が製造される。なお、炭化ケイ素ウエハ10a〜10eの下面18a〜18eは、熱処理工程の終了後、CMP(化学的機械的研磨)などによって研磨される。
実施例1に係る半導体装置の製造方法の利点を説明する。この製造方法では、炉体32の内部の収容空間32aに、上部から下部にかけて低温となるように温度勾配が設けられる。これにより、隣接する炭化ケイ素ウエハ10において、上方の炭化ケイ素ウエハ10の下面18の方が、下方の炭化ケイ素ウエハ10の上面16よりも高温となる。一般に、炭化ケイ素ウエハのSi原子は、高温であるほどウエハ表面から昇華しやすい。このため、上方の炭化ケイ素ウエハ10の下面18から優先的にSi原子が昇華する。Si原子が下面18から離脱すると、隣接する炭化ケイ素ウエハ10同士の間の空間のSi原子濃度が高くなり、下方の炭化ケイ素ウエハ10の上面16からSi原子が昇華することが抑制される。従って、下方の炭化ケイ素ウエハ10の上面16からSi原子が離脱して上面16が表面荒れすることが抑制される。即ち、炭化ケイ素ウエハ10a〜10eの上面16a〜16eの表面荒れが抑制される。特に、アニール処理は高温で実施されるため、炭化ケイ素ウエハの表面からSi原子が離脱し易いが、このような構成を採用することにより、Si原子の離脱を抑制し、表面荒れを抑制することができる。また、この製造方法では、収容空間32aに温度勾配を設けることにより、隣接する炭化ケイ素ウエハ10同士に温度差を生じさせることができる。これにより、本実施例では一度に5枚の炭化ケイ素ウエハ10a〜10eをアニール処理することが可能となり、半導体装置の生産効率が上昇する。なお、この製造方法によると、各炭化ケイ素ウエハ10の下面18からSi原子が離脱するため、下面18の表面が荒れる。しかしながら、炭化ケイ素ウエハ10a〜10eの下面18a〜18eはその後の工程で研磨されるため、熱処理工程で下面18が荒れても特段の問題はない。
また、炭化ケイ素ウエハ10の上面16はSi面であり、下面18はC面である。一般に、C面におけるSi原子とC原子の結合力の方が、Si面におけるSi原子とC原子の結合力よりも弱い。このため、隣接する炭化ケイ素ウエハ10の対向する面において、高温側となる下面18をC面とすることにより、下面18をSi面とする場合に比べて、Si原子が下面18からより離脱し易くなる。一方、低温側となる上面16をSi面とすることにより、上面16をC面とする場合に比べて、Si原子が上面16からより離脱し難くなる。これにより、炭化ケイ素ウエハ10a〜10eの上面16a〜16e(即ち、不純物が導入された面)の表面荒れをより抑制することができる。
また、この製造方法では、熱処理工程の予熱ステップにて、炉体32の収容空間32aを予め加熱しておく。このため、炭化ケイ素ウエハ10を投入してから炉体内部の温度を昇温する場合と比較して、炭化ケイ素ウエハ10をアニール処理に必要な温度まで迅速に昇温することができる。また、取出ステップでは、アニール処理を終了した炭化ケイ素ウエハ10を炉内からサセプタ22ごと取出し、常温にさらす。このため、アニール処理の終了後、炉体内部の温度を降温してから炭化ケイ素ウエハ10を取出す場合と比較して、炭化ケイ素ウエハ10を迅速に降温することができる。一般に、加熱冷却時間が長くなると、不純物を導入した面から不純物が離脱し、炭化ケイ素ウエハ表層の不純物濃度が低下する。また、Si原子も離脱し易くなる。しかしながら、本実施例では、予熱ステップと取出ステップを設けることで、炭化ケイ素ウエハ10の加熱冷却時間を短縮することができる。これにより、不純物が導入された上面16から不純物及びSi原子が離脱することを抑制することができる。即ち、炭化ケイ素ウエハ10a〜10eの上面16a〜16eの不純物濃度の低下、及び表面荒れを抑制することができる。なお、本実施例では、予熱ステップにて収容空間32aを加熱した後、一旦平面台40aを下降させてサセプタ22を収容空間32aに収容する。即ち、予熱ステップ後に炉体32の下端を開口する。これにより、加熱された収容空間32aの温度は若干低下する。しかしながら、予熱ステップを経ずに炭化ケイ素ウエハ10を投入してから昇温を開始する場合と比較して、短時間で収容空間32aの温度を熱処理に必要な温度まで上昇させることができる。なお、炉体32の下端を開口することによる温度低下を考慮して、予熱ステップでは、熱処理に必要な温度よりも高い温度で収容空間32aを加熱しておいてもよい。
また、この製造方法では、サセプタ22の一番上の1組の支持部22a〜22cに、不純物が導入されていないダミーウエハ10DWを配置する。ダミーウエハ10DWは最上段に配置されるため、熱処理工程ではその上面16DWと下面18DWの両面からSi原子が離脱し、両面とも表面荒れが生じる。このようなダミーウエハ10DWを最上段に配置することにより、不純物が導入された炭化ケイ素ウエハ10a〜10eの内、最も高温側に位置する炭化ケイ素ウエハ10aの上面16aの表面荒れを抑制することができる。即ち、導入工程を経た全ての炭化ケイ素ウエハ10a〜10eの上面16a〜16eの表面荒れを抑制することができる。
さらに、この製造方法では、隣接する炭化ケイ素ウエハ10同士の離間距離が、高温側から低温側にかけて狭くなっている。一般に、温度が高い程Si原子は炭化ケイ素ウエハ表面から離脱し易いため、ダミーウエハ10DWの下面18DWからの方が、炭化ケイ素ウエハ10dの下面18dからよりも、Si原子が離脱し易い。従って、本実施例では、隣接するウエハ同士の離間距離を、高温側から低温側にかけて狭くすることにより、低温側に位置する炭化ケイ素ウエハ10d,10eの間の空間のSi原子濃度が、高温側に位置するダミーウエハ10DWと炭化ケイ素ウエハ10aの間の空間のSi原子濃度とほぼ等しくなるように調整している。そうすることで、低温側の炭化ケイ素ウエハ10eの上面16eと高温側の炭化ケイ素ウエハ10aの上面16aとで、表面荒れの抑制の度合いにばらつきが生じることを抑制することができる。即ち、この製造方法によると、複数の炭化ケイ素ウエハの上面の表面荒れを略等しい度合いで抑制することができる。
以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示にすぎず、本明細書が開示する半導体装置及び半導体装置の製造方法は、上記の実施例を様々に変形、変更したものが含まれる。
例えば、本実施例では原料ウエハ12にエピタキシャル成長層14を成膜したが、エピタキシャル成長層14は成膜しなくてもよい。また、熱処理はアニール処理に限られず、例えば炭化ケイ素ウエハの表面に酸化膜を形成するための熱処理(酸化膜形成処理)であってもよい。また、ヒータ34を、ヒータ34aから34fにかけて高温になるように制御してもよい。この場合は、複数の炭化ケイ素ウエハの間隔が上方から下方に向けて徐々に広がるように設定されたサセプタを用いることが好ましい。また、サセプタ22の形状や支持部22a〜22cの個数や位置は、複数の炭化ケイ素ウエハ10を間隔を空けて平行に配置できるものであればどのようなものであってもよい。例えば、サセプタ22が側面を有さず、サセプタ22の底面に、支持部22a〜22cが取り付けられる支柱のみが形成されている構造であってもよい。また、サセプタ22に配置する炭化ケイ素ウエハの枚数は、熱処理が適切に実施できると共に、ウエハの上面の表面荒れが適切に抑制されるのであれば、何枚であってもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:炭化ケイ素ウエハ
10DW:ダミーウエハ
12:原料ウエハ
14:エピタキシャル成長層
16:上面
18:下面
20:p型半導体領域
22:サセプタ
30:炉
32:炉体
32a:収容空間
34:ヒータ
40:昇降装置
40a:平面台

Claims (5)

  1. 第1面と、第1面の裏面である第2面とを備える複数の炭化ケイ素ウエハの第1面に導電性不純物を導入する導入工程と
    隣接する炭化ケイ素ウエハ同士の第1面と第2面とが対向するとともに平行に離間するように複数の炭化ケイ素ウエハを配置する配置工程と、
    配置工程で配置された複数の炭化ケイ素ウエハを炉内で加熱することにより、導入工程で導入された導電性不純物を活性化させる熱処理工程と、
    を備え
    熱処理工程では、
    炉内に配置されている全ての炭化ケイ素ウエハの各々において、第1面が第2面よりも高温になり、かつ、
    炉内において隣接する炭化ケイ素ウエハの全てのペアの各々において、一方の炭化ケイ素ウエハの第2面が、その第2面と対向する他方の炭化ケイ素ウエハの第1面よりも高温となる
    半導体装置の製造方法。
  2. 熱処理工程は、
    炉内を、その高さ方向において、一方の端が高温となり、他方の端にかけて低温となるように温度勾配を設けて予め加熱しておく予熱ステップと、
    加熱された炉内に、配置工程で配置された複数の炭化ケイ素ウエハを、各炭化ケイ素ウエハの第1面が第2面よりも高温となるように投入する投入ステップと、
    炉内で加熱された複数の炭化ケイ素ウエハを炉内から取出す取出ステップと、を備える請求項1に記載の半導体装置の製造方法。
  3. 配置工程では、複数の炭化ケイ素ウエハの一方の端に導電性不純物が導入されていないダミーウエハが配置され、
    ダミーウエハと隣接する炭化ケイ素ウエハの第1面は、ダミーウエハと対向することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 熱処理工程では、隣接する炭化ケイ素ウエハ同士の離間距離は、高温側から低温側にかけて狭くなることを特徴とする請求項1からのいずれか一項に記載の半導体装置の製造方法。
  5. 第1面がSi面であり、第2面がC面であることを特徴とする請求項1からのいずれか一項に記載の半導体装置の製造方法。
JP2012263471A 2012-11-30 2012-11-30 半導体装置の製造方法 Expired - Fee Related JP6026873B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012263471A JP6026873B2 (ja) 2012-11-30 2012-11-30 半導体装置の製造方法
US14/090,424 US9142411B2 (en) 2012-11-30 2013-11-26 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012263471A JP6026873B2 (ja) 2012-11-30 2012-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014110305A JP2014110305A (ja) 2014-06-12
JP6026873B2 true JP6026873B2 (ja) 2016-11-16

Family

ID=50881371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012263471A Expired - Fee Related JP6026873B2 (ja) 2012-11-30 2012-11-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9142411B2 (ja)
JP (1) JP6026873B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016038664A1 (ja) * 2014-09-08 2017-04-27 三菱電機株式会社 半導体アニール装置
JP6505001B2 (ja) * 2015-11-18 2019-04-24 東京エレクトロン株式会社 ウエハボート支持台及びこれを用いた熱処理装置
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291670A (ja) * 2000-04-10 2001-10-19 Hitachi Kokusai Electric Inc 半導体製造装置
JP2003017434A (ja) * 2001-07-04 2003-01-17 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2006080410A (ja) * 2004-09-13 2006-03-23 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2007005581A (ja) * 2005-06-24 2007-01-11 Hitachi Kokusai Electric Inc 基板処理装置
US7678700B2 (en) * 2006-09-05 2010-03-16 Cabot Microelectronics Corporation Silicon carbide polishing method utilizing water-soluble oxidizers
JP4480775B2 (ja) 2008-04-23 2010-06-16 トヨタ自動車株式会社 半導体装置の製造方法
JP5478041B2 (ja) * 2008-08-27 2014-04-23 株式会社アルバック アニール装置、熱処理方法
JP5417069B2 (ja) * 2009-07-15 2014-02-12 トヨタ自動車株式会社 炭化ケイ素半導体装置の製造装置、製造方法
JP2012004408A (ja) * 2010-06-18 2012-01-05 Tokyo Electron Ltd 支持体構造及び処理装置
JP2012004494A (ja) * 2010-06-21 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および製造装置

Also Published As

Publication number Publication date
US9142411B2 (en) 2015-09-22
US20140162443A1 (en) 2014-06-12
JP2014110305A (ja) 2014-06-12

Similar Documents

Publication Publication Date Title
JP2006066913A (ja) 低いWarp及びBowを示す層構造を有する半導体ウェハ並びにその製造方法
JP6026873B2 (ja) 半導体装置の製造方法
JP2006339396A (ja) イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
JP4552856B2 (ja) Soiウェーハの作製方法
JPWO2006013808A1 (ja) 熱処理装置及び基板の製造方法
KR20060103944A (ko) 반도체 장치의 제조 방법
CN104854678B (zh) 收容容器、收容容器的制造方法、半导体的制造方法以及半导体制造装置
JP2000091406A (ja) ウェーハ保持具
JP4720164B2 (ja) Soiウェーハの製造方法
WO2017141652A1 (ja) 半導体ウェーハの熱処理方法
JP5479304B2 (ja) シリコン単結晶ウェーハの熱酸化膜形成方法
JPH1050626A (ja) 縦型ウエハ支持装置
JP3685319B2 (ja) ウェーハの熱処理方法とその装置
JPH06260438A (ja) 熱処理用ボート
JP6845020B2 (ja) シリコンウェーハの熱処理方法
JP2007134518A (ja) 熱処理装置
KR100712756B1 (ko) 웨이퍼 열처리용 보트
JP4281447B2 (ja) 半導体装置の製造方法
JP5724788B2 (ja) 半導体装置の製造方法
WO2015079621A1 (ja) 熱処理方法
JP2005166823A (ja) 半導体基板熱処理装置、半導体基板熱処理用ウェハボート、及び半導体基板の熱処理方法
JP2011108860A (ja) 固体撮像素子の製造方法
JP2004356355A (ja) 熱処理方法、基板の製造方法、半導体装置の製造方法及び熱処理装置
JP2006100303A (ja) 基板の製造方法及び熱処理装置
JP2004335684A (ja) 熱処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161013

R151 Written notification of patent or utility model registration

Ref document number: 6026873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees