JP2006339396A - イオン注入アニール方法、半導体素子の製造方法、及び半導体素子 - Google Patents

Abstract

【課題】 単結晶炭化ケイ素（ＳｉＣ）に対するイオン注入アニール方法において、イオンドープの電気的活性度が良好であると同時にアニール処理による表面粗れを低減でき、且つスループットが良好な方法を提供する。
【解決手段】 表面にドーパントをイオン注入した前記単結晶ＳｉＣ基板５のイオン注入面に対し、他の単結晶ＳｉＣ基板５のイオン注入面を近接又は密接させて配置するか（選択図（ａ））、多結晶ＳｉＣ基板１９を近接又は密接させて配置し（選択図（ｂ））、１，６００℃〜２，１００℃（好ましくは１，７００℃〜１，９００℃）の高温に短時間で加熱して熱処理する。単結晶ＳｉＣ基板５同士の距離、又は単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との距離（隙間ｇの大きさ）は、ゼロ（密接）又は０．６ｍｍ以下とするのが好ましく、０．１ｍｍ以上０．３ｍｍ以下が更に好ましい。
【選択図】 図４

Description

本発明は、単結晶炭化ケイ素（ＳｉＣ）にドーパントをイオン注入してアニール処理する方法に関し、また、半導体素子の製造方法及び半導体素子に関する。

炭化ケイ素（ＳｉＣ）は、耐熱性及び機械的強度に優れ、放射線にも強く、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅（６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ、４Ｈ型の単結晶ＳｉＣで３．３ｅＶ）を有するという特徴を備えている。従って、ケイ素（Ｓｉ）やガリウムヒ素（ＧａＡｓ）などの既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現することが可能であるとされ、次世代のパワーデバイス、高周波デバイス用半導体の材料として期待が高まっている。

この単結晶ＳｉＣ基板から半導体デバイスを製造する方法に関し、特許文献１はイオン注入法（イオンドープ）を開示する。具体的には特許文献１は、４Ｈ型ＳｉＣの｛０３−３８｝面、又は｛０３−３８｝面に対して約１０°以内のオフ角αだけ傾いた面、を露出させた種結晶上に、４Ｈ型ポリタイプのＳｉＣ単結晶を成長させ、その成長したＳｉＣ結晶にイオンを注入する、イオン注入層の製造方法を開示している。また特許文献１は、上記のイオンが注入されたＳｉＣ結晶を熱処理するアニール工程が行われても良い旨を述べている。

また、特許文献２は、ＳｉＣ半導体素子を製作する際に、アクセプター原子に加えてＣ原子を付加的にイオン注入することで、アクセプター原子の電気的活性化率を向上するとともに、熱処理による拡散を抑制できることを開示する。

更に、特許文献３は、ＳｉＣ半導体にリン原子をドナー不純物としてドープする方法に関して、リン原子の注入温度を１，２００℃以上の高温とすることで、電気的活性化率を上げることができる旨を開示する。
特開２００２−２６１０４１号公報（請求項４、請求項７等） 特開２０００−６８２２５号公報（要約など） 特開平１１−１２１３９３号公報（要約など）

上記特許文献１は、上記の特定の面方位に広がるようなイオン注入層を形成することで、アニール工程は１，０００℃より低い低温処理とでき、アニール工程での結晶表面の荒れを低減できるとする（特許文献１の００１２等）。しかしながら、様々な事情から、そのような面方位に広がるようにイオン注入層を形成できない場合も考えられる。

本願発明者が実験等から得た知見によれば、単結晶ＳｉＣ基板表面にアルミニウムやボロン等の不純物（ドーパント）をイオンドープしてドーパントを十分に電気的に活性化するためには、一般に、相当な高温（例えば、１，６００℃以上）でのポストアニール処理が必要となる。しかしながら、このような高温での処理を行うと、単結晶ＳｉＣ基板に表面粗れが発生する原因となる。従って、従来のＳｉＣ半導体は、低温でのアニール処理により、ドーパントの活性化が不十分のままでの製品化を余儀なくされ、半導体素子の性能向上の余地が大きく残されていた。また、過剰ドーピングによる濃度消光（クエンチング）や、バラツキ、ムラ等による歩留まりの低下も無視できないものであった。

端的に言えば、イオンの十分な電気的活性化のためには相当な高温かつ長時間のポストアニールを行う必要があるが、他方、結晶表面の良好な平坦性のためにはアニール処理は低温かつ短時間とすべきという、矛盾する２つのニーズが存在するのである。

また、不純物の電気的活性化率を向上させる観点で上記特許文献２や特許文献３等の方法が提案されてはいるが、これらの方法では工程が複雑になり、スループットが低下してしまう。

本発明は上記の事情に鑑みてされたものであり、その目的は、これら相互背反的な２つの要請を、上記特許文献とは全く異なるアプローチで解決することにある。

課題を解決するための手段及び効果

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。

◆本発明の第１の観点によれば、単結晶炭化ケイ素基板の表面に不純物の原子をイオン注入して高温アニールにより活性化するイオン注入アニール方法であって、それぞれの表面に前記原子をイオン注入した少なくとも一対の前記単結晶炭化ケイ素基板を、そのイオン注入面同士を対向させるように密接又は近接させて密閉容器内に配置して熱処理する工程を含むイオン注入アニール方法が提供される。

◆また、本発明の第２の観点によれば、単結晶炭化ケイ素基板の表面に不純物の原子をイオン注入して高温アニールにより活性化するイオン注入アニール方法であって、表面に前記原子をイオン注入した前記単結晶炭化ケイ素基板のイオン注入面に対し、多結晶炭化ケイ素基板を密接又は近接させた状態で密閉容器内に配置して熱処理する工程を含むイオン注入アニール方法が提供される。

上記の方法とすることにより、高温でアニール処理したとしても、単結晶炭化ケイ素基板の表面粗れが抑制される。従って、不純物イオンの良好な電気的活性化率と、基板表面の平坦度とを両立できる。

◆前記のイオン注入アニール方法においては、前記の熱処理は、前記単結晶炭化ケイ素基板のイオン注入面に対し、相手側の前記単結晶炭化ケイ素基板のイオン注入面又は前記多結晶炭化ケイ素基板を、密接させるか、０．６ｍｍ以下の距離で近接させるようにして前記密閉容器内に配置して行われることが好ましい。また、密接させるか、近接させる場合でも距離は０．３ｍｍ以下とするのが更に好ましい。

これにより、単結晶炭化ケイ素基板の表面粗れを一層効果的に抑制することができる。

◆前記のイオン注入アニール方法においては、前記の熱処理は１，６００℃以上２，１００以下（好ましくは１，７００℃以上１，９００℃以下）の温度に加熱することで行われることが好ましい。

これにより、１００％に近い不純物の電気的活性化率を実現できるとともに、表面の平坦度を十分に確保できる。また、このような高温処理により短時間でのアニールが可能で、プロセス時間の短縮にも寄与できる。

◆前記のイオン注入アニール方法においては、前記の熱処理は、前記単結晶炭化ケイ素基板と相手側の単結晶炭化ケイ素基板からなる一対の組、又は、前記単結晶炭化ケイ素基板と前記多結晶炭化ケイ素基板からなる一対の組を、厚み方向に複数組積層した状態で前記密閉容器内に配置されて行われることが好ましい。

これにより、一度に多数の単結晶炭化ケイ素基板を処理することができるので、処理効率を顕著に向上でき、高スループット化への貢献を大とできる。

◆また、前記のイオン注入アニール方法において、前記単結晶炭化ケイ素基板と相手側の単結晶炭化ケイ素基板からなる一対の組を厚み方向に複数組交互に積層した状態で前記の熱処理を行う場合は、その積層方向の少なくとも一方の端部には多結晶炭化ケイ素基板が積層され、この多結晶炭化ケイ素基板を含んだ積層構造が前記密閉容器内に配置されて熱処理されるようにすることが好ましい。

これにより、密閉容器のＳｉＣ分圧あるいはＳｉ分圧を所定圧に制御することが可能となり、単結晶ＳｉＣ基板の表面からのＳｉの蒸発が防止されて、単結晶ＳｉＣ基板の表面粗れを防止できる。

◆前記のイオン注入アニール方法における不純物としては、アルミニウム、ボロン、又はリンを典型的なものとして挙げることができる。

◆また、前記のイオン注入アニール方法においては、前記の熱処理は、予備加熱室と前室と本加熱室とを有する加熱炉において、密閉容器に収容した状態の前記単結晶炭化ケイ素基板を前記予備加熱室で真空下又は希薄ガス雰囲気下で８００℃以上の温度に予熱した後、前記前室へ移動し、予め１，６００℃以上２，１００℃以下（好ましくは１，７００℃以上１，９００℃以下）の温度に昇温してある前記本加熱室へ、真空下又は希薄ガス雰囲気下で前記前室から更に移動させることにより行われることが好ましい。

これにより、上記の高温（１，６００℃以上２，１００℃以下、好ましくは１，７００℃以上１，９００℃以下）への急速な加熱が可能になり、不純物の活性化率が高く基板表面の粗れを低減できるアニール処理を安定して行うことができる。

◆本発明の他の観点によれば、前記のイオン注入アニール方法によりアニール処理する工程を含む半導体素子製造方法が提供される。また、そのような製造方法で製造された半導体素子が提供される。

次に、発明の実施の形態を説明する。図１の（ａ）〜（ｃ）には、単結晶ＳｉＣエピタキシャル成長、不純物イオン注入、ポストアニール処理を行って半導体素子を製造する方法が順を追って示されている。

先ず最初に、単結晶ＳｉＣ基板の表面に半導体を形成する方法について、図１を参照しながら概観する。図１において先ず、適宜のＳｉＣ基板３１に対し、ＣＶＤ法、ＬＰＥ法等を用いてＳｉＣ単結晶３２をエピタキシャル成長させ、単結晶ＳｉＣ基板５とする（図１（ａ））。次に、基板表面のＳｉＣ単結晶３２に対し、適宜のイオン打込み装置を用いて、アルミニウム（Ａｌ）やボロン（Ｂ）等のドーパントを注入する（図１（ｂ））。このイオン注入は、本実施形態では常温で行っている。更に、ポストアニール処理（熱アニール処理）により、ＳｉＣ単結晶３２に打ち込んだイオンを電気的に活性化させ、イオンドープ層３３を形成させる（図１（ｃ））。

なお、エピタキシャル成長のベースとなる前記ＳｉＣ基板３１としては、例えば、昇華法で作製された単結晶６Ｈ−ＳｉＣのウェハより所望の大きさに切り出されたものを使用することができる。あるいは、熱処理によって表面改良が行われた単結晶６Ｈ若しくは４Ｈ−ＳｉＣ基板を使用することもできる。ＳｉＣ基板３１の表面は、鏡面に研磨加工するとともに、その表面に付着した油類、酸化膜、金属等を洗浄等によって除去しておく。

本実施形態の半導体素子の製造方法は、少なくとも上記の三つの工程を含むものである。また、本実施形態のイオン注入アニール方法は、少なくとも図１の（ｂ）及び（ｃ）の工程を含むものである。

次に、本発明のイオン注入アニール方法の熱アニール処理（図１（ｃ））に好適な熱処理装置としての加熱炉の一例を、図２の模式断面図を参照して説明する。

図２において、加熱炉１は、本加熱室２と、予備加熱室３と、この予備加熱室３から前記本加熱室２に続く部分にある前室４とを主要部分として構成されている。この構成で、前記単結晶ＳｉＣ基板５等が収納された密閉容器（熱処理容器）１６が予備加熱室３から前室４、本加熱室２へと順次移動することで、単結晶ＳｉＣ基板５を短時間で所定の温度（１，６００℃〜２，１００℃、好ましくは１，７００℃〜１，９００℃、例えば約１，８００℃）で加熱できるようになっている。

この加熱炉１では、図２に示すように、本加熱室２と前室４との接続部分、及び、前室４と予備加熱室３との接続部分が、それぞれ連通部を有して仕切られている。このため、上記の各室２・３・４は予め所定の圧力下に制御することが可能である。また必要な場合には、各室毎にゲートバルブ７を設けることによって、各室２・３・４毎に圧力調整を行うようにすることもできる。これによって、単結晶ＳｉＣ基板５等を収納した密閉容器１６の移動時において、外気に触れることなく、所定圧力下の炉内を適宜の移動手段（図略）によって移動させることができ、不純物の混入を抑制することができる。

予備加熱室３には、加熱手段としてのハロゲンランプ６が設けられており、この構成により、真空下、又は真空とした後に不活性ガスを導入した希薄ガス雰囲気下で所定の範囲の温度（例えば、約８００℃〜１，０００℃の範囲内）に急速に加熱することができる。また前述したように、予備加熱室３と前室４との接続部分にはゲートバルブ７が設けられて、予備加熱室３及び前室４の圧力制御を容易なものにしている。

単結晶ＳｉＣ基板５等が収納された密閉容器１６は、この予備加熱室３で、テーブル８に載置された状態で約８００℃以上に予め加熱される。その後、予備加熱室３と前室４との圧力調整が行われ、調整完了後、前室４に設けられている昇降式のサセプタ９に載置されるように移動する。

前室４に移動した密閉容器１６は、一部図示している昇降式の移動手段１０によって、サセプタ９とともに前室４から本加熱室２へ移動する。本加熱室２は、図示しない真空ポンプによって予め約１０^-2Ｐａの減圧下に調整され、また、加熱ヒータ１１によって所望の温度（例えば、１，８００℃）となるように温度調節されている。なお、前記本加熱室２の圧力環境は、例えば約１０^-2Ｐａ以下の真空、好ましくは約１０^-5Ｐａ以下の真空の環境とするのが好ましい。又は、例えば約１０^-2Ｐａ以下の真空、好ましくは約１０^-5Ｐａ以下の真空にした後に、若干の不活性ガスが導入された希薄ガス雰囲気下であることが好ましい。

上記本加熱室２の状態をこのように設定しておき、密閉容器１６を前室４から本加熱室２内へ前記移動手段１０によって高速で移動させることによって、密閉容器１６を前記の所望の温度（アニール温度）に急速に短時間で加熱することができる。

本加熱室２内には、加熱ヒータ１１の周囲に反射鏡１２が設置されており、加熱ヒータ１１からの熱を反射して、加熱ヒータ１１の内部に位置する単結晶ＳｉＣ基板５側に熱が集中するようにしている。この反射鏡１２は、金メッキしたＷ、Ｔａ、Ｍｏ等の高融点金属や、ＷＣ、ＴａＣ、ＭｏＣ等の高耐熱炭化物で形成されていることが好ましい。また、本加熱室２には窓１７が設けられており、本加熱室２の外部に設置された赤外線放射温度計１８によって本加熱室２の内部温度を計測できるようになっている。

また、移動手段１０と本加熱室２との嵌合部２５は、移動手段１０に設けられている凸状の段付き部２１と、本加熱室２に形成されている凹状の段付き部２２とで構成されている。また、本加熱室２の密閉のために、移動手段１０の段付き部２１の各段部には図略のシール部材（例えば、Ｏリング）が設けられている。

本加熱室２内の加熱ヒータ１１の内側には、汚染物除去機構２９が設けられている。この汚染物除去機構２９は、単結晶ＳｉＣ基板５等から熱処理中に排出される不純物を、加熱ヒータ１１と接触しないように除去する。これによって、加熱ヒータ１１が単結晶ＳｉＣ基板５等から排出される不純物と反応し劣化することを防止できる。なお、この汚染物除去機構２９は、単結晶ＳｉＣ基板５等から排出する不純物を吸着するものであれば、特に限定されるものではない。

加熱ヒータ１１は、Ｗ又はＴａ等の金属製の抵抗加熱ヒータであり、前記サセプタ９側に設置されたベースヒータ１１ａと、本加熱室２側に設けられた上部ヒータ１１ｂとで構成されている。前記移動手段１０によって密閉容器１６がベースヒータ１１ａとともに本加熱室２側へ上昇移動すると、密閉容器１６が加熱ヒータ１１によって取り囲まれる形となる。このような加熱ヒータ１１のレイアウトにより、前述の反射鏡１２ともあいまって、加熱領域の温度分布を高精度で均一に制御できるようになっている。この結果、密閉容器１６を均一に加熱でき、熱処理時におけるドーパント活性化のバラツキやムラを低減できる。なお、本加熱室２の加熱方式としては、抵抗加熱ヒータに限定せず、例えば高周波誘導加熱式のものを採用することができる。

次に、図３と図４を参照しつつ、図１（ｃ）の熱処理に用いられる前記密閉容器１６及びその内部に配置される基板等について説明する。図３は密閉容器の上容器と下容器とを取り外した状態の斜視図である。図４は、熱処理前の密閉容器の様子を示す模式断面図である。

前述の密閉容器１６は、図３や図４に示すような上容器１６ａと下容器１６ｂとを嵌め合わせることにより構成されている。密閉容器１６の形状は図３に示すようにほぼ六面体状とされているが、これは一例であって、例えば円筒状に構成されていても良い。密閉容器１６の素材としては適宜のものを採用できるが、例えば、タンタル又はタンタルカーバイドで形成されていることが好ましい。

また、上容器１６ａと下容器１６ｂとを図４に示すように嵌め合わせたときの嵌合部分の遊びは、約２ｍｍ以下であることが好ましい。これによって、略密閉状態が実現され、密閉容器１６の内圧を保ち、密閉容器１６内への不純物の混入を抑制することができる。また、前記本加熱室２での熱処理時に密閉容器１６内のＳｉＣ分圧あるいはＳｉ分圧を高め、密閉容器１６に収納される前記単結晶ＳｉＣ基板５や、後述の多結晶ＳｉＣ基板１９等からの昇華を有効に利用できる。逆に言えば、上記の嵌合部の遊びが約２ｍｍより大きい場合には、密閉容器１６内のＳｉＣ分圧あるいはＳｉ分圧等を所定圧に制御することが困難になり、また、不純物がこの嵌合部を介して密閉容器１６内に侵入するおそれが大きくなるため、好ましくない。

そして、この密閉容器１６の内部では図４に示すように、前述のエピタキシャル成長（図１（ａ））、イオンドープ（図１（ｂ））の処理が行われた単結晶ＳｉＣ基板５が積層された状態で収納されている。

図４（ａ）に示す積層例では、一対２枚の前記単結晶ＳｉＣ基板５・５を、イオン注入面（イオンドープ層３３側の面）同士を対向させるように密接させたものを１組とし、４組分（４×２＝８枚）を厚み方向に積層している。また更に、その積層方向の両端（上端及び下端）に、多結晶炭化ケイ素基板１９・１９を付加的に積層させている。ただし、多結晶炭化ケイ素基板１９は両端ではなく一端にのみ配置しても良いし、省略しても良い。この積層構造が密閉容器１６内に配置されている。

一方、図４（ｂ）に示す積層例も考えられ、この積層例では、前記単結晶ＳｉＣ基板５のイオン注入面（イオンドープ層３３側の面）を覆うようにして、多結晶ＳｉＣ基板１９が設置される。単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との間には適宜のスペーサ５０が介在されており、これにより、単結晶ＳｉＣ基板５のイオン注入面（イオンドープ層３３側の面）と多結晶ＳｉＣ基板１９とは、小さな隙間ｇをおいて近接されている。前記スペーサ５０は例えばタンタルやタンタルカーバイドにより構成されている。このように単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９とを隙間ｇをおいて近接させたものを１組とし、４組分（４×２＝８枚）を厚み方向に積層している。

なお、図４（ａ）の積層例において、一側の単結晶炭化ＳｉＣ基板５とそれに対向する相手側の単結晶炭化ＳｉＣとの間（イオン注入面同士の間）に図４（ｂ）のようなスペーサ５０を設置して、イオン注入面同士を小さな隙間をおいて近接させるようにしても良い。また逆に、図４（ｂ）の積層例においてスペーサ５０を省略し、単結晶ＳｉＣ基板５のイオン注入面に対し多結晶ＳｉＣ基板１９が密接するようにしても良い。

なお、上記の２つの積層例で用いられる前記多結晶ＳｉＣ基板１９としては、例えば、ＣＶＤ法で作製されたＳｉ半導体製造工程でダミーウェハとして使用されるＳｉＣから所望の大きさに切り出されたものを使用することができる。また、この多結晶ＳｉＣ基板は、平均粒子径が１μｍ以上１０μｍ以下で、粒子径が揃っているものが好ましい。また、その多結晶ＳｉＣ基板の結晶構造としては、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣのいずれも使用することができる。

多結晶ＳｉＣ基板１９の単結晶ＳｉＣ基板５側を向く面は、鏡面に研磨加工されるとともに、その表面に付着した油類、酸化膜、金属等が洗浄等によって除去されている。

図４（ａ）の積層例では、上述のように、イオンドープ層３３・３３同士を組み合わせる（向き合わせる）ように対向配置された１組の単結晶ＳｉＣ基板５・５が当該基板５の
厚み方向に複数組分（図４（ａ）では４組分）積層され、この積層された状態で密閉容器１６の内部に収納される。そして、単結晶ＳｉＣ基板５を上記のように組み合わせて積層させたものの上端と下端にそれぞれ１枚ずつ、前記多結晶ＳｉＣ基板１９を更に付加的に積層させて配置している（なお、多結晶ＳｉＣ基板１９は上端のみ又は下端のみに配置しても良い）。このように構成することで、密閉容器１６のＳｉＣ分圧あるいはＳｉ分圧を所定圧に制御することが可能となり、単結晶ＳｉＣ基板５のイオンドープ層３３表面からのＳｉの蒸発が防止されて、単結晶ＳｉＣ基板５の表面粗れを防止できる。なお、必要に応じて、最上層の単結晶ＳｉＣ基板５又は多結晶ＳｉＣ基板１９の上に重石を載置することとしても良い。

また、図４（ｂ）の積層例においても、対向配置された単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９の組が、基板５・１９の厚み方向に複数組分（図４（ｂ）では４組分）積層された状態で、密閉容器１６の内部に収納されている。なお、図４（ｂ）においても、必要に応じて、最上層の多結晶ＳｉＣ基板１９の上に重石を載置することとしても良い。

そして、以上に説明した積層構造を収容した密閉容器１６が、図２の加熱炉１の予備加熱室３内に設置された後、上述のように１０^-2Ｐａ以下の真空、好ましくは１０^-5Ｐａ以下の真空、あるいは上記の真空とした後に不活性ガスを導入した希薄ガス雰囲気下で、８００℃以上（好ましくは１，０００℃以上）に加熱される。このとき、本加熱室２内も同様に、１０^-2Ｐａ以下の真空、好ましくは１０^-5Ｐａ以下の真空、あるいは上記の真空とした後に不活性ガスを導入した希薄ガス雰囲気に設定された後、１，８００℃に予め加熱しておく。

上記の予備加熱工程の後、ゲートバルブ７が開かれるとともに、密閉容器１６は前室４のサセプタ９上へ移動した後、移動手段１０によって、１，８００℃に加熱されている本加熱室２内へ上昇移動される。これによって、密閉容器１６は、３０分以内の短時間で急速に１，８００℃に加熱され、アニール処理が行われる。

なお、上記のアニール処理は、できるだけ短時間に１，８００℃に昇温することが好ましい。アニール処理を短時間で終了でき、半導体素子製造の効率化を図ることができるからである。また同様の理由から、１，８００℃まで昇温した後にその温度を保持しておく時間（アニール時間）は、３０分以内、好ましくは１０分以内、更に好ましくは２分以内とする。本実施形態の加熱炉１は、予備加熱室３での予熱後に、予め１，８００℃程度まで昇温してある本加熱室２に移動させる加熱形態を採ることで、上記の短時間での加熱が可能になっており、工程のスループットに優れ、コストを低減することができる。

図５には、アニール温度とイオンドープの電気的活性化率との関係の一例が示されている。この図５に示すように、アニール温度が１，５００℃の場合は、２分間のアニール処理では活性化率は殆どゼロであり、アニール処理を３０分間行った場合でも３０％程度である。一方、高いアニール温度での処理では活性化率が大きく上昇する傾向がみられ、上記実施形態で示した１，８００℃でのアニール処理では、３０分間、２分間の何れのアニール処理でも、ほぼ１００％の活性化率が得られることが判った。１，９００℃でのアニール処理でも同様に、ほぼ１００％の活性化率が得られた。

次に、本実施形態のイオン注入アニール方法の有用性を調べる確認実験の結果を図６に示す。図６は、アニール温度を１，４００℃、１，６００℃、１，８００℃、１，９００℃と変化させてアニール処理を４分間行い、その処理後の基板表面の粗さを二乗平均粗さ（ＲＭＳ）で示したグラフ図である。

なお、上記実験のサンプルとしては、４Ｈ型ＳｉＣの（０００１）面に対して８°オフセットさせた面を露出させ、その表面にＣＶＤ法によってＳｉＣエピタキシャル膜を１０μｍ程度の厚さだけ成長させ、これにアルミニウムをイオン注入したものを用いた。アルミニウムは１０¹⁸だけイオン注入し、約０．７μｍの厚みのイオンドープ層とした。また本実験では、図４（ａ）ではなく、図４（ｂ）のような積層構造（即ち、単結晶ＳｉＣ基板５のイオン注入面に多結晶ＳｉＣ基板１９を対向させた構造）を密閉容器１６の内部に配置して行った。

この図６から判るように、本実施形態のように単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９とを隙間ｇ（本実験では、隙間ｇの大きさは約０．２５ｍｍ）をおいて積層させた場合、１，４００℃、１，６００℃、１，８００℃、１，９００℃の何れのアニール温度の場合でも、アニール処理後の表面粗さは０．１ｎｍ程度以下であり、１，９００℃という高温のアニール処理の場合でも、単結晶ＳｉＣ基板５の表面の平坦度が極めて良好になっている。

なお、このように単結晶ＳｉＣ基板５の表面粗れが低減される原因としては、多結晶ＳｉＣ基板１９で覆った状態でアニール処理を行うことにより、単結晶ＳｉＣ基板５の表面からのＳｉの蒸発が防止されるためと推測される。なお、この方法でアニール処理を行うと、図６のグラフに示す様にアニール温度を１，６００℃、１，８００℃及び１，９００℃として実験した場合、表面粗さは０．１〜０．２ｎｍ程度と、十分に良好な平坦度を示した。一方、このとき同時比較した従来のアニール処理では、単結晶ＳｉＣ基板５の表面粗さが数十ｎｍ程度に悪化したことが観察された。

なお、単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９とを約０.２５ｍｍの大きさの隙間ｇを形成しつつ積層させ、１，８００℃の温度で２分間アニールしたアニール前後の表面状態を観測した拡大写真を図７に示す。図７（ａ）はアニール前、図７（ｂ）はアニール後である。

一方、単結晶ＳｉＣ基板５を単独で前記密閉容器１６に収納して熱処理した場合の比較例も図６には示されており、この比較例では、アニール温度１，４００℃の場合は良好な平坦面が得られているが、１，６００℃、１，８００℃とアニール温度が上昇するに従って表面粗さが上昇しており、高温アニール処理による表面粗さが数十ｎｍと相当に大きく生じていることが判る。図５で説明したように、良好な電気的活性化率を得るためには１，８００℃前後の高温アニール処理が必要であることを考慮すると、本実施形態のように単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９とを対向させた状態で高温のアニール処理を行うことで、高い電気的活性化率と基板表面の平坦化を両立でき、その意義は極めて大きいということができる。

図８には、単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との隙間ｇの大きさ（具体的に言えば、スペーサ５０の厚み）を様々に変えながらアニール処理を行い、処理後の基板表面の表面粗さを調べた実験結果を示す。なお、アニール処理の条件は１，８００℃、４分間とした。

単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９とを密接させた状態（ｇ＝０）では、表面粗さは数ｎｍ程度であるが、これでも、従来法（多結晶ＳｉＣ基板１９なし）で単結晶ＳｉＣ基板５をアニール処理する場合（比較例）の数十ｎｍの表面粗さよりも大幅に良好な結果となっている。

そして、単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との隙間ｇの大きさがゼロ（密接）から増大するにつれて表面粗さは更に小さくなり、隙間ｇが０．１ｍｍ以上０．３ｍｍ以下の範囲で表面粗さ０．１ｎｍ程度と、極めて良好な結果を示している。その後は、隙間ｇが大きくなるにつれて表面粗さは徐々に増大した。また、隙間ｇの大きさが０.６ｍｍ以上に大きくなると、グラフに示すように表面の粗さが増大するだけでなく、直径サイズがｎｍオーダーのピンホールが無数に発生することが判った。これは、隙間ｇが大きすぎるとＳｉが局部的に昇華し、これによりピンホールが形成されるものと推定される。

この図８の結果から、上記の隙間（間隔）ｇの大きさは、基板を重ね合わせて密接させた状態（ｇ＝０）とするか、近接させるとしても０.６ｍｍ以下であることが好ましいとの知見が得られた。また、密接させた状態（ｇ＝０）とするか、近接させるとしても上記隙間ｇは０．３ｍｍ以下とすることが極めて好ましいとの知見が得られた。

以上に示すように、本実施形態のイオン注入アニール方法は、表面にドーパントをイオン注入した単結晶ＳｉＣ基板５に対し多結晶ＳｉＣ基板１９を近接又は密接させて配置して熱処理するようにしている。従って、高温で熱処理しても単結晶ＳｉＣ基板５の表面粗れを防止でき、ドーパント活性化率と基板表面の平坦性とを高いレベルで両立できる。

特に、上記の多結晶ＳｉＣ基板１９が前記単結晶ＳｉＣ基板５に対し、密接から０．６ｍｍ以下、好ましくは０．１ｍｍ以上０．３ｍｍ以下の距離をおいて配置されていると、基板表面粗れを効果的に防止できる。

また、本実施形態では、前記熱処理は１，６００℃以上２，１００℃以下の温度、好ましくは１，７００℃以上１，９００℃以下の温度、具体的には１，８００℃に加熱することで行われる。従って、単結晶ＳｉＣ基板５のドーパント活性化率を１００％に近い良好な値とすることができ、また、基板表面の平坦度も十分に確保できる。従って、高品質な半導体素子を低コスト且つ高歩留まりで得られる。即ち、高温での熱処理アニールによる基板表面の粗れの問題を解決できなかった従来は、高温で熱処理アニールすることを諦め、代わりに高温でイオン注入したりする等の方策を余儀なくされていたが（特許文献２及び３を参照）、本実施形態によれば工程を簡素化でき、スループットを向上できるので、半導体素子の製造コストも大幅に低減できる。

また本実施形態では、密閉容器１６内で、単結晶ＳｉＣ基板５同士の組、あるいは単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９からなる組を、厚み方向に複数組交互に積層した状態で行われる。従って、１度に複数枚の単結晶ＳｉＣ基板５を得ることができ、極めて高いスループットを実現できる。

なお、前記のドーパントはアルミニウム又はボロンとしたが、リンであっても良い。

また、本実施形態のアニール処理は、予備加熱室３と前室４と本加熱室２とを有する加熱炉１において、前記単結晶ＳｉＣ基板を前記予備加熱室３で真空下又は希薄ガス雰囲気下で８００℃以上の温度に予熱した後、前記前室４へ移動し、予め１，６００℃以上２，１００℃以下の温度（好ましくは、１，７００℃以上１，９００℃以下の温度）に昇温してある前記本加熱室２へ、真空下又は希薄ガス雰囲気下で前記前室４から更に移動させることにより行われる。これにより、上記の高温への急速な加熱が可能になり、ドーパント活性化率が高く基板表面の粗れを低減できるアニール処理を安定して行うことができる。

以上に本発明のイオン注入アニール方法の好適な実施形態を説明したが、上記の実施形態は更に以下のように変更して実施することができる。

（１）前記の単結晶ＳｉＣ基板５同士の組、又は前記の単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９とを積層させる組の数は、図４（ａ）及び図４（ｂ）では４組としたが、１組〜３組でも良いし、５組以上であっても良い。ただし、高スループットを実現する観点からは、均熱性が許す限り、できるだけ多数組を積層して１度に処理することが好ましい。

（２）図４（ｂ）の積層例で使用されるスペーサ５０はタンタル等から形成される基板５・１９とは別体の薄板状の部材としたが、これに代えて、単結晶ＳｉＣ基板５や多結晶ＳｉＣ基板１９に機械加工等で一体的に設けた凸部としても良い。なお、上記の凸部スペーサとする場合、多結晶ＳｉＣ基板１９は単結晶ＳｉＣ基板５よりも機械加工が容易であるので、多結晶ＳｉＣ基板１９に凸部を設けることが好ましい。

（３）更に、注入されるドーパント（不純物）としては、例示したアルミニウム、ボロン、リンのほか、他の不純物も用いることが可能である。

本発明の一実施形態に係る半導体素子の製造方法を説明する概念図。 アニール熱処理に用いられる加熱炉の模式断面図。 アニール熱処理のための単結晶ＳｉＣ基板を収納する密閉容器を示す分解斜視図。 密閉容器の内部の様子を示す断面図であって、図４（ａ）はそれぞれの表面に不純物原子をイオン注入した複数の単結晶ＳｉＣ基板を、そのイオン注入面同士を対向させるように密接させて配置した積層例を示し、図４（ｂ）は表面に不純物原子をイオン注入した単結晶ＳｉＣ基板に対し、多結晶炭化ケイ素基板を近接させて配置した積層例を示す。 アニール温度とイオンドープ活性化率の関係を示すグラフ図。 アニール温度と単結晶ＳｉＣ基板の表面粗さとの関係の概念を示すグラフ図。 本実施形態における（ａ）アニール前及び（ｂ）アニール後の単結晶ＳｉＣ基板の表面の顕微鏡拡大写真。 多結晶ＳｉＣ基板と単結晶ＳｉＣ基板との間の距離と、単結晶ＳｉＣ基板の表面粗さとの関係の概念を示すグラフ図。

符号の説明

１ 加熱炉
２ 本加熱室
３ 予備加熱室
４ 前室
５ 単結晶ＳｉＣ基板
６ ハロゲンランプ
７ ゲートバルブ
８ テーブル
９ サセプタ
１０ 移動手段
１１ 加熱ヒータ
１２ 反射鏡
１６ 密閉容器
１７ 窓
１８ 赤外線放射温度計
１９ 多結晶ＳｉＣ基板
２１・２２ 段付き部
２５ 嵌合部
２９ 汚染物除去機構
３１ ＳｉＣ基板
３２ ＳｉＣ単結晶
５０ スペーサ

Claims (10)

1. 単結晶炭化ケイ素基板の表面に不純物の原子をイオン注入して高温アニールにより活性化するイオン注入アニール方法であって、
   それぞれの表面に前記原子をイオン注入した少なくとも一対の前記単結晶炭化ケイ素基板を、そのイオン注入面同士を対向させるように密接又は近接させて密閉容器内に配置して熱処理する工程を含むことを特徴とする、イオン注入アニール方法。
2. 単結晶炭化ケイ素基板の表面に不純物の原子をイオン注入して高温アニールにより活性化するイオン注入アニール方法であって、
   表面に前記原子をイオン注入した前記単結晶炭化ケイ素基板のイオン注入面に対し、多結晶炭化ケイ素基板を密接又は近接させた状態で密閉容器内に配置して熱処理する工程を含むことを特徴とする、イオン注入アニール方法。
3. 請求項１又は請求項２に記載のイオン注入アニール方法であって、
   前記の熱処理は、前記単結晶炭化ケイ素基板のイオン注入面に対し、相手側の前記単結晶炭化ケイ素基板のイオン注入面又は前記多結晶炭化ケイ素基板を、密接させるか、０．６ｍｍ以下の距離で近接させるようにして前記密閉容器内に配置して行われることを特徴とする、イオン注入アニール方法。
4. 請求項１から請求項３までの何れか一項に記載のイオン注入アニール方法であって、
   前記の熱処理は１，６００℃以上２，１００℃以下の温度に加熱することで行われることを特徴とする、イオン注入アニール方法。
5. 請求項１から請求項４までの何れか一項に記載のイオン注入アニール方法であって、
   前記の熱処理は、前記単結晶炭化ケイ素基板と相手側の単結晶炭化ケイ素基板からなる一対の組、又は、前記単結晶炭化ケイ素基板と前記多結晶炭化ケイ素基板からなる一対の組を、厚み方向に複数組積層した状態で前記密閉容器内に配置されて行われることを特徴とする、イオン注入アニール方法。
6. 請求項１、請求項３又は請求項４に記載のイオン注入アニール方法であって、
   前記の熱処理は、前記単結晶炭化ケイ素基板と相手側の単結晶炭化ケイ素基板からなる一対の組を厚み方向に複数組積層した状態で行われるものとし、
   更に、その積層方向の少なくとも一方の端部には多結晶炭化ケイ素基板が積層され、この多結晶炭化ケイ素基板を含んだ積層構造が前記密閉容器内に配置されて熱処理されることを特徴とする、イオン注入アニール方法。
7. 請求項１から請求項６までの何れか一項に記載のイオン注入アニール方法であって、
   前記の不純物は、アルミニウム、ボロン、又はリンを少なくとも含むことを特徴とする、イオン注入アニール方法。
8. 請求項１から請求項７までの何れか一項に記載のイオン注入アニール方法であって、
   前記の熱処理は、前記単結晶炭化ケイ素基板を密閉容器に収容して、予備加熱室と前室と本加熱室とを有する加熱炉において、前記単結晶炭化ケイ素基板を前記予備加熱室で真空下又は希薄ガス雰囲気下で８００℃以上の温度に予熱した後、前記前室へ移動し、予め１，６００℃以上２，１００℃以下の温度に昇温してある前記本加熱室へ、真空下又は希薄ガス雰囲気下で前記前室から更に移動させることにより行われることを特徴とする、イオン注入アニール方法。
9. 請求項１から請求項８までの何れか一項に記載のイオン注入アニール方法によりアニール処理する工程を含む、半導体素子製造方法。
10. 請求項９に記載の半導体素子製造方法で製造された半導体素子。