JP2002502123A - イオン注入したシリコンの急速熱処理方法 - Google Patents
イオン注入したシリコンの急速熱処理方法Info
- Publication number
- JP2002502123A JP2002502123A JP2000529748A JP2000529748A JP2002502123A JP 2002502123 A JP2002502123 A JP 2002502123A JP 2000529748 A JP2000529748 A JP 2000529748A JP 2000529748 A JP2000529748 A JP 2000529748A JP 2002502123 A JP2002502123 A JP 2002502123A
- Authority
- JP
- Japan
- Prior art keywords
- less
- dopant ions
- implanted
- ions
- sheet resistivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 16
- 239000010703 silicon Substances 0.000 title claims abstract description 16
- 238000010438 heat treatment Methods 0.000 title claims abstract description 6
- 239000002019 doping agent Substances 0.000 claims abstract description 67
- 150000002500 ions Chemical class 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 238000012545 processing Methods 0.000 claims abstract description 8
- 239000011241 protective layer Substances 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- -1 atomic oxygen ions Chemical class 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 44
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 7
- 238000002513 implantation Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
ドーパントイオンが注入された複数の領域を有する表面を有するシリコン基板の急速熱処理法（ＲＴＰ）において、ａ）表面を反応性ガスと接触させ、ｂ）表面上に重要な保護層を形成するために十分な第１プロセス時間および温度で基板を処理し、かつｃ）注入された領域のシート抵抗率が５００オーム／平方未満であるようにドーパント材料を活性化するために十分な第２プロセス時間および温度で基板をアニーリングし、その際第１および第２のプロセス時間および温度が注入されたドーパントイオンを表面から８０ナノメートルを越えるの深さに移動させるためには不十分であることを特徴とする、イオン注入したシリコンの急速熱処理方法。
Description
【０００１】 発明の分野 本発明は、極めて浅いドーパント分布を有する低抵抗率のｐおよびｎ型領域を
形成するために急速熱処理（ＲＴＰ）システムにおいてイオン注入されたシリコ
ンを処理する方法に関する。
形成するために急速熱処理（ＲＴＰ）システムにおいてイオン注入されたシリコ
ンを処理する方法に関する。
【０００２】 発明の背景 ＲＴＰの分野が直面する大きな問題は、ＲＴＰシステムで処理した半導体ウェ
ハの加熱の均一性であった。ＲＴＰシステムは一般にランプのような放射ソース
からの放射に対して透明な少なくとも１つの壁を備えたチャンバを有する。処理
されるべき物体はチャンバ内に配置されかつ放射ソースからの放射で照射され、
それによって物体は加熱される。処理中に物体が配置される雰囲気をシステムが
制御すれば、システム内に透明な壁を有するチャンバは全く必要とされない。そ
の際には、ランプは介在する窓無しで物体に接近して配置することができた。照
明放射の均一性を増大させるために、それぞれのランプの個々の制御を伴うラン
プのバッテリーを使用して多大な進歩が達成された。しかしながら、生じる材料
およびドーパント拡散の制御の均一性は従来工業からの将来の要求のためには十
分ではなかった。特に、ドーパントを活性化するためのドーパントイオンが注入
されたシリコンウェハを処理するための従来技術の方法は、ドーパントイオンが
ウェハ内に深すぎて侵入せしめられる事態を生じた。従来技術の如何なる方法も
、ラン毎およびバッチ毎に均一な、ウェハ全体にわたる低抵抗の、浅いドーピン
グされた領域を結果として生じない。
ハの加熱の均一性であった。ＲＴＰシステムは一般にランプのような放射ソース
からの放射に対して透明な少なくとも１つの壁を備えたチャンバを有する。処理
されるべき物体はチャンバ内に配置されかつ放射ソースからの放射で照射され、
それによって物体は加熱される。処理中に物体が配置される雰囲気をシステムが
制御すれば、システム内に透明な壁を有するチャンバは全く必要とされない。そ
の際には、ランプは介在する窓無しで物体に接近して配置することができた。照
明放射の均一性を増大させるために、それぞれのランプの個々の制御を伴うラン
プのバッテリーを使用して多大な進歩が達成された。しかしながら、生じる材料
およびドーパント拡散の制御の均一性は従来工業からの将来の要求のためには十
分ではなかった。特に、ドーパントを活性化するためのドーパントイオンが注入
されたシリコンウェハを処理するための従来技術の方法は、ドーパントイオンが
ウェハ内に深すぎて侵入せしめられる事態を生じた。従来技術の如何なる方法も
、ラン毎およびバッチ毎に均一な、ウェハ全体にわたる低抵抗の、浅いドーピン
グされた領域を結果として生じない。
【０００３】 関連した特許出願 ＲＴＰ原理を基礎とする反応器はしばしばウェハ取り扱い過程で反応器チャン
バ開口の一方端部の全横断面を有する。この構造は、種々のウェハホルダ、ガー
ドリング、およびウェハよりも著しく大きい寸法を有しかつ厚くてもよいガス分
配プレートもチャンバ内に組み込まれねばならずかつプロセスを変化させる場合
または例えば異なるウェハ寸法を使用する場合には、容易かつ迅速に変化させね
ばならないので、その有効性が立証された。反応チャンバ寸法は、これらの補助
的部材を考慮して設計されている。米国特許第５,５８０,８３０号明細書（本発
明の譲受人に譲渡された、引用によって本願に含まれる）は、ガス流、およびプ
ロセス室内のガス流を調節しかつ不純物を制御するためのドア内のアパーチャの
使用の重要性を教示している。極めて広いスペクトル応答を有する集電計を使用
したウェハの温度の測定の重要性は、米国特許第５,６２８,５６４号明細書（本
発明の譲受人に譲渡された、引用によって本願に含まれる）に教示されている。
バ開口の一方端部の全横断面を有する。この構造は、種々のウェハホルダ、ガー
ドリング、およびウェハよりも著しく大きい寸法を有しかつ厚くてもよいガス分
配プレートもチャンバ内に組み込まれねばならずかつプロセスを変化させる場合
または例えば異なるウェハ寸法を使用する場合には、容易かつ迅速に変化させね
ばならないので、その有効性が立証された。反応チャンバ寸法は、これらの補助
的部材を考慮して設計されている。米国特許第５,５８０,８３０号明細書（本発
明の譲受人に譲渡された、引用によって本願に含まれる）は、ガス流、およびプ
ロセス室内のガス流を調節しかつ不純物を制御するためのドア内のアパーチャの
使用の重要性を教示している。極めて広いスペクトル応答を有する集電計を使用
したウェハの温度の測定の重要性は、米国特許第５,６２８,５６４号明細書（本
発明の譲受人に譲渡された、引用によって本願に含まれる）に教示されている。
【０００４】 通常のＲＴＰシステムで加熱されるべきウェハは典型的には、該システムのレ
フレクター壁に対して正確に平行にウェハを保持する複数の石英ピンの上に搭載
される。先行技術のシステムは、ウェハ、典型的にはシリコンウェハを計装サセ
プタに搭載した。同時係属特許出願０８／５３７,４０９（本発明の譲受人に譲 渡された、引用によって本願に含まれる）は、ウェハから分離された重要なサセ
プタプレートを教示する。
フレクター壁に対して正確に平行にウェハを保持する複数の石英ピンの上に搭載
される。先行技術のシステムは、ウェハ、典型的にはシリコンウェハを計装サセ
プタに搭載した。同時係属特許出願０８／５３７,４０９（本発明の譲受人に譲 渡された、引用によって本願に含まれる）は、ウェハから分離された重要なサセ
プタプレートを教示する。
【０００５】 ＩＩＩ−ＩＶ半導体の急速熱処理は、シリコンのＲＴＰほど成功しなかった。
このための１つの理由は、表面が例えばヒ化ガリウム（ＧａＡｓ）の場合におけ
るヒ素（Ａｓ）の比較的高い蒸気圧を有することにある。表面領域からＡｓが失
われ、かつ材料品質が悪くなる。同時係属特許出願０８／６３１,２６５（本発 明の譲受人に譲渡された、引用によって本願に含まれる）は、この問題を克服す
るための方法および装置を提供する。
このための１つの理由は、表面が例えばヒ化ガリウム（ＧａＡｓ）の場合におけ
るヒ素（Ａｓ）の比較的高い蒸気圧を有することにある。表面領域からＡｓが失
われ、かつ材料品質が悪くなる。同時係属特許出願０８／６３１,２６５（本発 明の譲受人に譲渡された、引用によって本願に含まれる）は、この問題を克服す
るための方法および装置を提供する。
【０００６】 光のパルスでウェハを局所的に加熱することにより軽ドーピングされた、比較
的低い温度ウェハの放射率を上昇させる方法は、同時係属特許出願０８／６３２
,３６４（本発明の譲受人に譲渡された、従って引用によって組み込まれる）に 開示されている。
的低い温度ウェハの放射率を上昇させる方法は、同時係属特許出願０８／６３２
,３６４（本発明の譲受人に譲渡された、従って引用によって組み込まれる）に 開示されている。
【０００７】 回転する物体のＲＴＰのための方法、装置およびシステムは、ラーチ他（Lerc
h et al.）によって１９９７年１０月１７日に出願された同時係属特許出願０８
／９５３,５９０（本発明の譲受人に譲渡された、引用によって本願に含まれる ）に開示されている。
h et al.）によって１９９７年１０月１７日に出願された同時係属特許出願０８
／９５３,５９０（本発明の譲受人に譲渡された、引用によって本願に含まれる ）に開示されている。
【０００８】 酸化物または半導体のエッチングの制御のために少量の反応性ガスを使用する
基板のＲＴＰ法は、ネニエイ他（Nenyei et al.）によって１９９７年７月１日 に出願された同時係属特許出願０８／８８５,２１５（本発明の譲受人に譲渡さ れた、引用によって本願に含まれる）に開示されている。
基板のＲＴＰ法は、ネニエイ他（Nenyei et al.）によって１９９７年７月１日 に出願された同時係属特許出願０８／８８５,２１５（本発明の譲受人に譲渡さ れた、引用によって本願に含まれる）に開示されている。
【０００９】 発明の概要 本発明によれば、先行技術の方法のように、ドーパントが基板内に深く駆動さ
れることまたは基板か蒸発することが起こらない、シリコン内に浅く注入された
ドーパント材料を活性化する方法が提供される。該方法によれば、ドーパントイ
オンをウェハの露出した表面に注入し、かつ次いで注入された表面上にドーパン
トイオンをウェハ内に深く侵入させるには不十分である温度および時間で極めて
薄い保護層を成長させる。次いで該材料を、ドーパントイオンがウェハ表面から
蒸発せずかつウェハ内に深く侵入せしめされず、かつ注入された表面の抵抗がデ
バイス目的のために十分な低さになるような時間および温度でアニーリングする
ことができる。
れることまたは基板か蒸発することが起こらない、シリコン内に浅く注入された
ドーパント材料を活性化する方法が提供される。該方法によれば、ドーパントイ
オンをウェハの露出した表面に注入し、かつ次いで注入された表面上にドーパン
トイオンをウェハ内に深く侵入させるには不十分である温度および時間で極めて
薄い保護層を成長させる。次いで該材料を、ドーパントイオンがウェハ表面から
蒸発せずかつウェハ内に深く侵入せしめされず、かつ注入された表面の抵抗がデ
バイス目的のために十分な低さになるような時間および温度でアニーリングする
ことができる。
【００１０】 本発明の詳細な説明 図１ａ〜１ｄは、先行技術の方法の若干のステップを示す。図１ａはウェハ１
０を示し、該図面から認められるように、該ウェハは表面上にｐ型材料を有し、
該表面上にゲート酸化物層１２および酸化物１２の表面上に形成された伝導ゲー
ト材料１４を有する。ウェハにはドーパントイオン１６が注入されようとしてお
り、該ドーパントイオンはゲート酸化物１２を経てウェハ１０のソースおよびド
レイン拡張領域もしくは区域のドーピングのために注入される。ゲート材料１６
はポリシリコンであってもよくまたは当該技術において公知のような別の材料で
あってもよい。ゲート材料１４は、ゲート材料１４の下でウェハ材料内にイオン
１６が注入されるのをストップする。図１ｂは、ｐ型ドーパントイオン１６の注
入から形成されたｐ型領域１３を示す。（等価的に、ウェハ表面がｐ型であり、
かつｎ型ドーパントイオンが注入されてもよい）。しかしながら、図１ａの注入
された構造がアニーリングされて、図１ｂの構造を形成する場合には、注入イオ
ン１６により“ノックオン（knocked on）”された酸化物層からの酸素イオンが
、注入されたドーパントイオンの拡散率を増大させるように作用し、かつ図１ｂ
に示されたｐ型領域１３が将来の半導体デバイスのめには深すぎる。さらに、酸
化物層１２の厚さにおける変動は、シリコン基板１０内に残るドーパント材料の
量における変動、ひいてはドーピングされた領域の抵抗率における変動を惹起す
る。先行技術の方法の説明を継続するために、図１ｃは、ブランケット酸化およ
び該酸化物の異方性エッチング後のウェハ横断面を示す。酸化物１８の側壁は、
ゲート材料１４上に残る。ドーパントイオン１９は、図１ｄのソースおよびドレ
イン領域１５を形成するために注入されていることが示さている。ノックオン酸
素イオンの問題を回避するために図１ａ〜ｄの先行技術の方法においてイオン１
６を注入する前にゲート領域の外側からゲート酸化物材料１２を除去すれば、注
入されたドーパント材料はアニーリングステップでウェハの表面から蒸発し、か
つ残留するドーパントの量は良好なデバイスを提供するにはあまりにも変動する
ことになる。
０を示し、該図面から認められるように、該ウェハは表面上にｐ型材料を有し、
該表面上にゲート酸化物層１２および酸化物１２の表面上に形成された伝導ゲー
ト材料１４を有する。ウェハにはドーパントイオン１６が注入されようとしてお
り、該ドーパントイオンはゲート酸化物１２を経てウェハ１０のソースおよびド
レイン拡張領域もしくは区域のドーピングのために注入される。ゲート材料１６
はポリシリコンであってもよくまたは当該技術において公知のような別の材料で
あってもよい。ゲート材料１４は、ゲート材料１４の下でウェハ材料内にイオン
１６が注入されるのをストップする。図１ｂは、ｐ型ドーパントイオン１６の注
入から形成されたｐ型領域１３を示す。（等価的に、ウェハ表面がｐ型であり、
かつｎ型ドーパントイオンが注入されてもよい）。しかしながら、図１ａの注入
された構造がアニーリングされて、図１ｂの構造を形成する場合には、注入イオ
ン１６により“ノックオン（knocked on）”された酸化物層からの酸素イオンが
、注入されたドーパントイオンの拡散率を増大させるように作用し、かつ図１ｂ
に示されたｐ型領域１３が将来の半導体デバイスのめには深すぎる。さらに、酸
化物層１２の厚さにおける変動は、シリコン基板１０内に残るドーパント材料の
量における変動、ひいてはドーピングされた領域の抵抗率における変動を惹起す
る。先行技術の方法の説明を継続するために、図１ｃは、ブランケット酸化およ
び該酸化物の異方性エッチング後のウェハ横断面を示す。酸化物１８の側壁は、
ゲート材料１４上に残る。ドーパントイオン１９は、図１ｄのソースおよびドレ
イン領域１５を形成するために注入されていることが示さている。ノックオン酸
素イオンの問題を回避するために図１ａ〜ｄの先行技術の方法においてイオン１
６を注入する前にゲート領域の外側からゲート酸化物材料１２を除去すれば、注
入されたドーパント材料はアニーリングステップでウェハの表面から蒸発し、か
つ残留するドーパントの量は良好なデバイスを提供するにはあまりにも変動する
ことになる。
【００１１】 図２ａ〜ｄは、本発明による方法の若干のステップを示す。簡単に説明すれば
、図１ａに示されているように、ドーパントイオン１６を注入する前に、ウェハ
ゲート材料１４の下を除いた全ての位置でウェハからゲート酸化物層１２を除去
する。次いで、図２ｂに示されているようにウェハ表面上に極めて薄い保護層２
２を堆積または成長させる。該薄い保護層は、時間および温度がドーパントイオ
ンを著しく遠くには移動させ得ないプロセスで成長させねばならない。このよう
な保護層２２を堆積または成長させるための通常のＲＴＰ酸化プロセスは、この
ようなドーパント運動を阻止するには長すぎるもしくは高すぎる時間および温度
で実施される。本発明による方法は、保護層を形成するために分子酸素よりも高
い反応性のガス、または外部エネルギーソースを有する分子酸素を使用するＲＴ
Ｐ法を使用する。保護酸化物層を提供するこのような反応性ガスの例は、オゾン
、原子酸素および分子および原子酸素イオンである。該ガスは通常の酸素よりも
高い反応性を有するので、保護層２２を形成するために必要とされる時間および
温度は、通常の酸素中で層を形成するために必要とされるよりも短くかつ低い。
保護酸化物層を形成する有利な方法は、分子酸素内でＲＴＰプロセスを実施しな
がらウェハ表面に紫外光を照射することである。紫外光は表面に吸着された酸素
原子を分解し、分子酸素よりも高い反応性を有する原子酸素を提供する。別の有
利な反応性ガスは、窒素含有ガスからなる。このような薄い保護層を製造する詳
細な方法は、W. Boyd,“Dielectric photformation of on Si and SiGe”,Chapt
er 9 p235 in Advances in Rapid Thermal and Integrated Processes, Kluwer
Academic Publishers, Netherlands, (1996); I LkSagnes et al., “Controlle
d thin oxidation and nitridation in a single wafer cluster tool”, p253
of Mat. Res. Soc. Symp. Proc. 387, Material Research Society, (1995)およ
びF. Glowacki et al. “Integrated vapor phase cleaning and pure NO nitri
dation for gate stack formartion”, MRS 1997 spring meertingに記載されて
いる。従って、前記に挙げた引用例は引用によって本願含まれる。
、図１ａに示されているように、ドーパントイオン１６を注入する前に、ウェハ
ゲート材料１４の下を除いた全ての位置でウェハからゲート酸化物層１２を除去
する。次いで、図２ｂに示されているようにウェハ表面上に極めて薄い保護層２
２を堆積または成長させる。該薄い保護層は、時間および温度がドーパントイオ
ンを著しく遠くには移動させ得ないプロセスで成長させねばならない。このよう
な保護層２２を堆積または成長させるための通常のＲＴＰ酸化プロセスは、この
ようなドーパント運動を阻止するには長すぎるもしくは高すぎる時間および温度
で実施される。本発明による方法は、保護層を形成するために分子酸素よりも高
い反応性のガス、または外部エネルギーソースを有する分子酸素を使用するＲＴ
Ｐ法を使用する。保護酸化物層を提供するこのような反応性ガスの例は、オゾン
、原子酸素および分子および原子酸素イオンである。該ガスは通常の酸素よりも
高い反応性を有するので、保護層２２を形成するために必要とされる時間および
温度は、通常の酸素中で層を形成するために必要とされるよりも短くかつ低い。
保護酸化物層を形成する有利な方法は、分子酸素内でＲＴＰプロセスを実施しな
がらウェハ表面に紫外光を照射することである。紫外光は表面に吸着された酸素
原子を分解し、分子酸素よりも高い反応性を有する原子酸素を提供する。別の有
利な反応性ガスは、窒素含有ガスからなる。このような薄い保護層を製造する詳
細な方法は、W. Boyd,“Dielectric photformation of on Si and SiGe”,Chapt
er 9 p235 in Advances in Rapid Thermal and Integrated Processes, Kluwer
Academic Publishers, Netherlands, (1996); I LkSagnes et al., “Controlle
d thin oxidation and nitridation in a single wafer cluster tool”, p253
of Mat. Res. Soc. Symp. Proc. 387, Material Research Society, (1995)およ
びF. Glowacki et al. “Integrated vapor phase cleaning and pure NO nitri
dation for gate stack formartion”, MRS 1997 spring meertingに記載されて
いる。従って、前記に挙げた引用例は引用によって本願含まれる。
【００１２】 薄い保護層の厚さは、有利には０．１ｎｍを越える厚さ、より有利には０．５
ｎｍを越える厚さ、最も有利には１ｎｍを越える厚さである。層が厚すぎれば、
注入されたドーパントのあまりにも多くが、酸化性ガス中の層の成長において消
費されることになり、かつシート抵抗率の均一性が悪くなる。薄い保護層の最適
な厚さは、注入線量、注入エネルギーおよび接合深さ要求の種々の条件に関して
当業者による実験により見出すことができる。
ｎｍを越える厚さ、最も有利には１ｎｍを越える厚さである。層が厚すぎれば、
注入されたドーパントのあまりにも多くが、酸化性ガス中の層の成長において消
費されることになり、かつシート抵抗率の均一性が悪くなる。薄い保護層の最適
な厚さは、注入線量、注入エネルギーおよび接合深さ要求の種々の条件に関して
当業者による実験により見出すことができる。
【００１３】 薄い保護層を形成した後に、注入されたドーパントイオン１６活性化されて所
望の低い抵抗率を生じ、かつドーパントイオンが接合深さ要求により要求される
よりもさらに材料内に移動せず、かつドーパントイオンがウェハにわたりおよび
ウェハ毎におよびバッチ毎に抵抗率における大きすぎる変動を生じる程十分に蒸
発しない時間および温度でウェハをアニーリングする。注入されたドーパントイ
オンアニーリングプロセス後に格子部位上で安全になれば、これらはソース／ド
レイン注入物を活性化するためにウェハを再度アニーリングする。図２ｃおよび
図２ｄは、ソース／ドレイン領域の注入のための図１ｃおよび図１ｄに類似した
処理ステップを示す。ソース／ドレイン領域が注入された後に、注入物を活性化
するためにウェハを再度アニーリングする。しかしながら、ソース／ドレイン領
域の場合には、表面からのドーパントの損失およびドーパントのより深い駆動（
drive-in）はソース／ドレイン拡張領域の均一性および深さ程デバイスの操作に
とって重要でない。
望の低い抵抗率を生じ、かつドーパントイオンが接合深さ要求により要求される
よりもさらに材料内に移動せず、かつドーパントイオンがウェハにわたりおよび
ウェハ毎におよびバッチ毎に抵抗率における大きすぎる変動を生じる程十分に蒸
発しない時間および温度でウェハをアニーリングする。注入されたドーパントイ
オンアニーリングプロセス後に格子部位上で安全になれば、これらはソース／ド
レイン注入物を活性化するためにウェハを再度アニーリングする。図２ｃおよび
図２ｄは、ソース／ドレイン領域の注入のための図１ｃおよび図１ｄに類似した
処理ステップを示す。ソース／ドレイン領域が注入された後に、注入物を活性化
するためにウェハを再度アニーリングする。しかしながら、ソース／ドレイン領
域の場合には、表面からのドーパントの損失およびドーパントのより深い駆動（
drive-in）はソース／ドレイン拡張領域の均一性および深さ程デバイスの操作に
とって重要でない。
【００１４】 表１は、将来必要とされる材料のためのガイドラインのためにセミテッチ（Se
mitech）によって発表された論文から導き出される要求を示す。今日まで、この
ような浅い注入物は、正確な抵抗率および深さを伴って十分に均一な結果を生じ
るためにアニーリングすることができなかった。
mitech）によって発表された論文から導き出される要求を示す。今日まで、この
ような浅い注入物は、正確な抵抗率および深さを伴って十分に均一な結果を生じ
るためにアニーリングすることができなかった。
【００１５】
【表１】
【００１６】 図３は、ウェハ上への紫外光衝突を用いた場合と用いない場合の、酸素および
オゾン内でのシリコンウェハの６０秒間ＲＴＰのための温度の関数としての測定
された酸化物厚さのグラフを示す。
オゾン内でのシリコンウェハの６０秒間ＲＴＰのための温度の関数としての測定
された酸化物厚さのグラフを示す。
【００１７】 図４は、本発明の有利な方法のステップのブロック線図を示す。ステップ４０
でゲート領域の外側の酸化物を剥離し、かつステップ４１で５ＫｅＶで平方ｃｍ
当たりＢＦ2イオン１０15個を注入する。ＢＦ2イオンのエネルギーは、２．２Ｋ
ｅＶまたは１ＫｅＶであってもよく、かつＢＦ2イオンの線量は要求される所望 のソース／ドレイン拡張抵抗率を生ぜしめるために調節することができる。ステ
ップ４２は、露出したシリコン表面上に酸化物の薄い保護層を提供するためにオ
ゾン内で５００℃で６０秒間ウェハを急速熱処理することを必要とする。薄い保
護層は、６００℃未満の温度で堆積させるのが有利である。若干の状況では、室
温で堆積させた薄い保護層が適当なこともある。選択的に、薄い保護層は、分子
または原子酸素イオンを有するプラズマのような別の反応性ガス内でのＲＴＰ法
、または遊離原子酸素原子を用いたフローイングアフターグロー（flowing afte
rglow）により製造することができる。選択的に、薄い保護層は、分子酸素およ び紫外光を使用して成長させることができる。ステップ４３は、ソース／ドレイ
ン拡張ドーパントを活性化し、かつ殆どのドーパントイオンが格子部位上に存在
しかつ注入されたドーパントイオンより移動性が低いことを保証するために、１
０５０℃で１０秒間の短時間アニールステップを示す。ステップ４４は、ゲート
側壁を形成するための先行技術の堆積および異方性エッチングステップを示し、
かつステップ４５および４６はソース／ドレインのための注入およびアニーリン
グステップを示す。
でゲート領域の外側の酸化物を剥離し、かつステップ４１で５ＫｅＶで平方ｃｍ
当たりＢＦ2イオン１０15個を注入する。ＢＦ2イオンのエネルギーは、２．２Ｋ
ｅＶまたは１ＫｅＶであってもよく、かつＢＦ2イオンの線量は要求される所望 のソース／ドレイン拡張抵抗率を生ぜしめるために調節することができる。ステ
ップ４２は、露出したシリコン表面上に酸化物の薄い保護層を提供するためにオ
ゾン内で５００℃で６０秒間ウェハを急速熱処理することを必要とする。薄い保
護層は、６００℃未満の温度で堆積させるのが有利である。若干の状況では、室
温で堆積させた薄い保護層が適当なこともある。選択的に、薄い保護層は、分子
または原子酸素イオンを有するプラズマのような別の反応性ガス内でのＲＴＰ法
、または遊離原子酸素原子を用いたフローイングアフターグロー（flowing afte
rglow）により製造することができる。選択的に、薄い保護層は、分子酸素およ び紫外光を使用して成長させることができる。ステップ４３は、ソース／ドレイ
ン拡張ドーパントを活性化し、かつ殆どのドーパントイオンが格子部位上に存在
しかつ注入されたドーパントイオンより移動性が低いことを保証するために、１
０５０℃で１０秒間の短時間アニールステップを示す。ステップ４４は、ゲート
側壁を形成するための先行技術の堆積および異方性エッチングステップを示し、
かつステップ４５および４６はソース／ドレインのための注入およびアニーリン
グステップを示す。
【００１８】 ＲＴＰ時間および温度および注入線量およびエネルギーの精確な組合せは、プ
ロセス要求に基づき極めて多種多様でありかつＲＴＰ技術における当業者のよっ
て容易に決定される。本発明者は特に、薄い保護層を製造する別の方法も当業者
には明白であると予測する。
ロセス要求に基づき極めて多種多様でありかつＲＴＰ技術における当業者のよっ
て容易に決定される。本発明者は特に、薄い保護層を製造する別の方法も当業者
には明白であると予測する。
【図１】 先行技術による方法の若干のステップを示す略示図である。
【図２】 本発明による方法の若干のステップを示す略示図である。
【図３】 ウェハ上への紫外光注入を用いた場合と用いない場合の、酸素およびオゾン内
での６０秒間ＲＴＰのための温度の関数としての測定された酸化物厚さのグラフ
を示す。
での６０秒間ＲＴＰのための温度の関数としての測定された酸化物厚さのグラフ
を示す。
【図４】 典型的ランのためのイオン線量およびＲＴＰ時間および温度を詳述する本発明
による方法のブロック線図を示す。
による方法のブロック線図を示す。
１０ ウェハ（シリコン基板）、 ゲート酸化物層、 １３ ｐ型領域、 １
４ ゲート材料、 １５ ソース／ドレイン領域、 １６ ドーパントイオン、
１８ 酸化物の側壁、 １９ ドーパントイオン、２２ 薄い保護層
４ ゲート材料、 １５ ソース／ドレイン領域、 １６ ドーパントイオン、
１８ 酸化物の側壁、 １９ ドーパントイオン、２２ 薄い保護層
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年２月４日（２０００．２．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーヴン ディー マーカス アメリカ合衆国 アリゾナ テンペ ヴィ ニド ラ 1142 イー Ｆターム(参考） 5F040 DA10 DA13 DC01 EC07 EF02 FA05 FB02 FC00 FC14
Claims (14)
- 【請求項１】 ドーパントイオンが注入された複数の領域を有する表面を有
するシリコン基板を急速熱処理（ＲＴＰ）する方法において、 ａ）表面を反応性ガスと接触させる、 ｂ）表面上に重要な保護層を形成するために十分な第１プロセス時間および温度
で基板を処理する、および ｃ）注入された領域のシート抵抗率が５００オーム／平方未満であるようにドー
パント材料を活性化するために十分な第２プロセス時間および温度で基板をアニ
ーリングする、その際第１および第２のプロセス時間および温度が注入されたド
ーパントイオンを表面から８０ナノメートルを越える深さに移動させるためには
不十分である ステップからなることを特徴とする、イオン注入したシリコンの急速熱処理方法
。 - 【請求項２】 ドーパントイオンがｐ型ドーパントイオンであり、かつ注入
されたドーパントイオンをステップｃ）で４０ナノメートル未満の深さに移動さ
せ、かつシート抵抗率が１％未満の１σバリエーションを有する請求項１記載の
方法。 - 【請求項３】 ドーパントイオンがｎ型ドーパントイオンであり、かつ注入
されたドーパントイオンをステップｃ）で４０ナノメートル未満の深さに移動さ
せ、かつ注入された領域のシート抵抗率が１％未満の１σバリエーションで２５
０オーム／平方未満である請求項１記載の方法。 - 【請求項４】 ドーパントイオンがｐ型ドーパントイオンであり、かつ注入
されたドーパントイオンをステップｃ）で６０ナノメートル未満の深さに移動さ
せ、かつ注入された領域のシート抵抗率が１％未満の１σバリエーションで４０
０オーム／平方未満である請求項１記載の方法。 - 【請求項５】 ドーパントイオンがｐ型ドーパントイオンであり、かつ注入
された領域のシート抵抗率が１％未満の１σバリエーションで４００オーム／平
方未満である請求項１記載の方法。 - 【請求項６】 ドーパントイオンがｎ型ドーパントイオンであり、かつ注入
された領域のシート抵抗率が１％未満の１σバリエーションで２００オーム／平
方未満である請求項１記載の方法。 - 【請求項７】 ドーパントイオンが注入された複数の領域を有する表面を有
するシリコン基板を急速熱処理（ＲＴＰ）する方法において、 ａ）表面を酸素含有反応性ガスと接触させる、 ｂ）表面上に重要な二酸化シリコン保護層を形成するために十分な第１プロセス
時間および温度で基板を処理する、および ｃ）注入された領域のシート抵抗率が５００オーム／平方未満であるようにドー
パント材料を活性化するために十分な第２プロセス時間および温度で基板をアニ
ーリングする、その際第１および第２のプロセス時間および温度が注入されたド
ーパントイオンを表面から８０ナノメートルを越える深さに移動させるためには
不十分である ステップからなることを特徴とする、イオン注入したシリコンの急速熱処理方法
。 - 【請求項８】 酸素含有反応性ガスがオゾン、原子酸素、原子酸素イオン、
分子酸素イオン、および五酸化窒素からなる群から選択される請求項７記載の方
法。 - 【請求項９】 酸素含有反応性ガスを含有する酸素がオゾンである請求項７
記載の方法。 - 【請求項１０】 ドーパントイオンがｐ型ドーパントイオンであり、かつ注
入されたドーパントイオンをステップｃ）で４０ナノメートル未満の深さに移動
させ、かつシート抵抗率が１％未満の１σバリエーションを有する請求項８記載
の方法。 - 【請求項１１】 ドーパントイオンがｎ型ドーパントイオンであり、かつ注
入されたドーパントイオンをステップｃ）で４０ナノメートル未満の深さに移動
させ、かつ注入された領域のシート抵抗率が１％未満の１σバリエーションで２
５０オーム／平方未満である請求項８記載の方法。 - 【請求項１２】 ドーパントイオンがｐ型ドーパントイオンであり、かつ注
入されたドーパントイオンをステップｃ）で６０ナノメートル未満の深さに移動
させ、かつ注入された領域のシート抵抗率が１％未満の１σバリエーションで４
００オーム／平方未満である請求項８記載の方法。 - 【請求項１３】 ドーパントイオンがｐ型ドーパントイオンであり、かつ注
入された領域のシート抵抗率が１％未満の１σバリエーションで４００オーム／
平方未満である請求項８記載の方法。 - 【請求項１４】 ドーパントイオンがｎ型ドーパントイオンであり、かつ注
入された領域のシート抵抗率が１％未満の１σバリエーションで２００オーム／
平方未満である請求項８記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/015,441 | 1998-01-29 | ||
| US09/015,441 US6077751A (en) | 1998-01-29 | 1998-01-29 | Method of rapid thermal processing (RTP) of ion implanted silicon |
| PCT/EP1999/000347 WO1999039379A1 (en) | 1998-01-29 | 1999-01-20 | Method of rapid thermal processing (rtp) of ion implanted silicon |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002502123A true JP2002502123A (ja) | 2002-01-22 |
Family
ID=21771427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000529748A Withdrawn JP2002502123A (ja) | 1998-01-29 | 1999-01-20 | イオン注入したシリコンの急速熱処理方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6077751A (ja) |
| EP (1) | EP1051743A1 (ja) |
| JP (1) | JP2002502123A (ja) |
| KR (1) | KR100571722B1 (ja) |
| TW (1) | TW414977B (ja) |
| WO (1) | WO1999039379A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302125A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297719B1 (ko) * | 1998-10-16 | 2001-08-07 | 윤종용 | 박막제조방법 |
| US6376387B2 (en) * | 1999-07-09 | 2002-04-23 | Applied Materials, Inc. | Method of sealing an epitaxial silicon layer on a substrate |
| US6380104B1 (en) * | 2000-08-10 | 2002-04-30 | Taiwan Semiconductor Manufacturing Company | Method for forming composite gate dielectric layer equivalent to silicon oxide gate dielectric layer |
| US6436194B1 (en) | 2001-02-16 | 2002-08-20 | Applied Materials, Inc. | Method and a system for sealing an epitaxial silicon layer on a substrate |
| DE10132430B4 (de) * | 2001-07-04 | 2010-02-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche |
| US6596604B1 (en) | 2002-07-22 | 2003-07-22 | Atmel Corporation | Method of preventing shift of alignment marks during rapid thermal processing |
| US6967176B1 (en) * | 2002-10-11 | 2005-11-22 | University Of South Florida | Method for making silicon containing dielectric films |
| US20060291833A1 (en) * | 2005-06-01 | 2006-12-28 | Mattson Techonology, Inc. | Switchable reflector wall concept |
| US8564063B2 (en) | 2010-12-07 | 2013-10-22 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4784975A (en) * | 1986-10-23 | 1988-11-15 | International Business Machines Corporation | Post-oxidation anneal of silicon dioxide |
| US5098865A (en) * | 1989-11-02 | 1992-03-24 | Machado Jose R | High step coverage silicon oxide thin films |
| DE4113143C2 (de) * | 1991-04-23 | 1994-08-04 | Forschungszentrum Juelich Gmbh | Verfahren zur Herstellung eines Schichtsystems und Schichtsystem |
| US5164331A (en) * | 1991-10-03 | 1992-11-17 | Hewlett-Packard Company | Method of forming and etching titanium-tungsten interconnects |
| US5648282A (en) * | 1992-06-26 | 1997-07-15 | Matsushita Electronics Corporation | Autodoping prevention and oxide layer formation apparatus |
| US5451799A (en) * | 1992-12-28 | 1995-09-19 | Matsushita Electric Industrial Co., Ltd. | MOS transistor for protection against electrostatic discharge |
| US5811326A (en) * | 1994-01-17 | 1998-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US5462898A (en) * | 1994-05-25 | 1995-10-31 | Georgia Tech Research Corporation | Methods for passivating silicon devices at low temperature to achieve low interface state density and low recombination velocity while preserving carrier lifetime |
| US5498577A (en) * | 1994-07-26 | 1996-03-12 | Advanced Micro Devices, Inc. | Method for fabricating thin oxides for a semiconductor technology |
| US5789780A (en) * | 1996-12-03 | 1998-08-04 | Advanced Micro Devices, Inc. | Transistor with source and drain regions within the semiconductor substrate detached or laterally displaced from the transistor gate |
| US5926714A (en) * | 1996-12-03 | 1999-07-20 | Advanced Micro Devices, Inc. | Detached drain MOSFET |
| US5766969A (en) * | 1996-12-06 | 1998-06-16 | Advanced Micro Devices, Inc. | Multiple spacer formation/removal technique for forming a graded junction |
| US5949092A (en) * | 1997-08-01 | 1999-09-07 | Advanced Micro Devices, Inc. | Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator |
| US5846857A (en) * | 1997-09-05 | 1998-12-08 | Advanced Micro Devices, Inc. | CMOS processing employing removable sidewall spacers for independently optimized N- and P-channel transistor performance |
| US5981347A (en) * | 1997-10-14 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple thermal annealing method for a metal oxide semiconductor field effect transistor with enhanced hot carrier effect (HCE) resistance |
| US5935650A (en) * | 1997-10-17 | 1999-08-10 | Lerch; Wilfried | Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system |
| US5834353A (en) * | 1997-10-20 | 1998-11-10 | Texas Instruments-Acer Incorporated | Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric |
| US5966605A (en) * | 1997-11-07 | 1999-10-12 | Advanced Micro Devices, Inc. | Reduction of poly depletion in semiconductor integrated circuits |
| US5837588A (en) * | 1998-01-26 | 1998-11-17 | Texas Instruments-Acer Incorporated | Method for forming a semiconductor device with an inverse-T gate lightly-doped drain structure |
-
1998
- 1998-01-29 US US09/015,441 patent/US6077751A/en not_active Expired - Lifetime
-
1999
- 1999-01-20 KR KR1020007008262A patent/KR100571722B1/ko not_active IP Right Cessation
- 1999-01-20 JP JP2000529748A patent/JP2002502123A/ja not_active Withdrawn
- 1999-01-20 EP EP99932463A patent/EP1051743A1/en not_active Withdrawn
- 1999-01-20 WO PCT/EP1999/000347 patent/WO1999039379A1/en active IP Right Grant
- 1999-01-21 TW TW088100878A patent/TW414977B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302125A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100571722B1 (ko) | 2006-04-18 |
| KR20010040444A (ko) | 2001-05-15 |
| WO1999039379A1 (en) | 1999-08-05 |
| US6077751A (en) | 2000-06-20 |
| EP1051743A1 (en) | 2000-11-15 |
| TW414977B (en) | 2000-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4387355B2 (ja) | 不純物導入方法 | |
| JP5028093B2 (ja) | 半導体製造用のゲート電極ドーパント活性化方法 | |
| US5294571A (en) | Rapid thermal oxidation of silicon in an ozone ambient | |
| Kasahara et al. | Capless anneal of ion‐implanted GaAs in controlled arsenic vapor | |
| US6303520B1 (en) | Silicon oxynitride film | |
| JP2008546191A (ja) | 薄膜シリコン・オン・グラスの水素化装置およびその方法 | |
| US20020187614A1 (en) | Methods for forming ultrashallow junctions with low sheet resistance | |
| US5256162A (en) | Apparatus for forming shallow electrical junctions | |
| JP2002502123A (ja) | イオン注入したシリコンの急速熱処理方法 | |
| JP2002502124A (ja) | アニール中制御された低レベル酸素周囲を使用して半導体ウエーハに浅部ジャンクションを形成する方法 | |
| US6835626B2 (en) | Method to overcome instability of ultra-shallow semiconductor junctions | |
| EP0684632B1 (en) | Method of forming a film at low temperature for a semiconductor device | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| JP2679011B2 (ja) | 不純物原子の導入方法 | |
| JP2003068666A (ja) | 半導体装置の製造方法及び製造装置 | |
| WO2002059946A2 (en) | Method of producing soi materials | |
| JPH05251378A (ja) | 半導体装置の製造方法 | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| Felch et al. | Characterization of ultra-shallow p+-n junctions formed by plasma doping with BF3 and N2 plasmas | |
| Yoo et al. | Redistribution of boron and fluorine atoms in BF2 implanted silicon wafers during rapid thermal annealing | |
| Voelskow et al. | Electrical properties of ion implanted and short time annealed polycrystalline silicon | |
| CN117476543A (zh) | 碳化硅半导体结构及其制备方法、碳化硅半导体器件 | |
| Chapek | Optimization of a plasma doping technique for ultra-shallow junction formation in silicon. | |
| Saraswat | propenies,” Nucl. Instr. and Meth. in Phys. Res. 4 vol. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060119 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071011 |