KR20010040444A - 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법 - Google Patents

이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법 Download PDF

Info

Publication number
KR20010040444A
KR20010040444A KR1020007008262A KR20007008262A KR20010040444A KR 20010040444 A KR20010040444 A KR 20010040444A KR 1020007008262 A KR1020007008262 A KR 1020007008262A KR 20007008262 A KR20007008262 A KR 20007008262A KR 20010040444 A KR20010040444 A KR 20010040444A
Authority
KR
South Korea
Prior art keywords
dopant ions
less
implanted
square
ions
Prior art date
Application number
KR1020007008262A
Other languages
English (en)
Other versions
KR100571722B1 (ko
Inventor
바바라 프뢰슐레
프레데리케 글로박키
스티븐 디. 마르쿠스
Original Assignee
헬무트 좀머, 베르너 바이안트
스티그 알티피 시스템즈 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헬무트 좀머, 베르너 바이안트, 스티그 알티피 시스템즈 게엠베하 filed Critical 헬무트 좀머, 베르너 바이안트
Publication of KR20010040444A publication Critical patent/KR20010040444A/ko
Application granted granted Critical
Publication of KR100571722B1 publication Critical patent/KR100571722B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 (a) 반응 개스로 표면을 접촉하는 단계; (b) 표면 위에 상당한 보호층을 생성하는데 충분한 제 1 공정 시간 및 온도에 대하여 기판을 공정하는 단계; (c) 제 1 및 제 2 공정 시간 및 온도가 표면으로부터 80nm 이상의 깊이로 주입된 불순물 이온들을 이동시키는데 불충분한데서의, 주입된 영역의 면적 저항률을 500Ω/스퀘어 이하로 하기 위해 불순물질을 활성화시키는데 충분한 제 2 공정 시간 및 온도에 대하여 기판을 어닐링하는 단계로 이루어지는, 불순물 이온들이 주입된 다수 영역의 표면을 갖는 기판, 특히 실리콘 기판의 급속 열 공정(RTP) 방법에 관한 것이다.

Description

이온 주입된 실리콘의 급속 열 처리(ＲＴＰ) 방법 {METHOD OF RAPID THERMAL PROCESSING (RTP) OF ION IMPLANTED SILICON}
RTP 분야에서 직면한 주요한 문제는 RTP 시스템내에서 반도체 웨이퍼의 가열 균일성이었다. RTP 시스템은 일반적으로 램프와 같은 방사원에서의 방사선에 투명한 최소 하나의 벽을 갖는 챔버를 갖는다. 처리되는 물체는 챔버 내에 놓여지고 그 물체가 가열되도록 방사원에서의 방사선과 함께 빛을 내게 된다. 투명한 벽을 갖는 챔버는 시스템에서 꼭 필요한 것은 아니며, 시스템이 처리과정동안 물체가 놓여있는 대기를 제어하도록 제공된다. 램프들은 그때 윈도를 방해하지 않고서 물체에 근접하여 놓여질 수 있다. 방사 조사의 균일성을 높이는데 각 램프의 개개의 제어를 갖는 램프의 배터리를 사용하는데 있어 많은 진보가 있었다. 그렇지만, 결과 물질의 균일성과 불순물 확산의 제어는 지금까지 장래 산업에서의 요구를 충족하지 못해왔다. 특히, 종래 기술인 불순물 이온을 활성화하기 위해 불순물 이온에 주입된 실리콘 웨이퍼를 처리하는 방법은 불순물 이온이 웨이퍼에 너무 깊이 주입되는 결과를 가져다 준다. 종래 기술이 아닌 프로세스는 낮은 저항률, 웨이퍼를 가로질러 얕게 도핑된 영역, 실행과 실행, 뱃치와 뱃치 사이의 균일성이라는 결과를 가져온다.
RTP 법칙에 기초한 리액터는 종종 웨이퍼 핸드링 과정동안 열린 리액터 챔버의 한쪽 종단의 전체 단면을 갖는다. 상당히 큰 치수를 가지며 웨이퍼보다 더 두꺼울 수도 있는 다양한 웨이퍼 홀더, 보호 링, 개스 분할 플레이트는 또한 챔버로 인도되어야 하고 프로세스가 변하거나 예를 들어 다른 웨이퍼 크기가 사용될 때 쉽게 그리고 빨리 변해야 하기 때문에 이러한 구조가 형성되어왔다. 재생 챔버 치수는 사고내에 이러한 보조적인 단편들로 디자인된다. 참조로 편입된 발명인 본 발명의 양수인에게 양도된 미국 특허 5,580,830 은 프로세스 챔버 내의 개스 흐름을 조절하고 불순물을 제어하기 위해 개스 흐름의 중요성과 도어 구멍의 사용을 나타낸다.
매우 광범위한 스펙트럼 응답의 고온계를 사용하는 웨이퍼의 온도를 측정하는 것의 중요성은 여기서 참조로 편입된 본 발명의 양수인에게 양도된 미국 특허 5,628,564에 나타난다.
일반 RTP 시스템에서 가열된 웨이퍼는 일반적으로 웨이퍼를 정확하게 시스템의 반사벽에 병렬로 고정하는 다수의 수정핀에 얹혀져 있다. 종래 기술의 시스템은 웨이퍼, 일반적으로 균일한 실리콘 웨이퍼를 장착된 서셉터위에 위치시켰다. 여기에 참조로 편입된, 본 발명의 양수인에게 양도된 계류중인 특허 출원 08/537,409는 웨이퍼에서 분리된 서셉터 플레이트의 중요성을 나타낸다.
Ⅲ-Ⅳ족 반도체의 급속 열 공정(RTP)은 실리콘 RTP 만큼 성공적이지 않았다. 이것에 관한 하나의 이유는 표면이 예를 들어 비화갈륨(GaAs)에서의 비소(As)에 대해 상대적으로 높은 증기 압력을 가지기 때문이다. 표면 영역은 비소(As)가 고갈되고, 재료 질은 나빠진다. 여기에 참조로 편입된, 본 발명의 양수인에게 양도된 계류중인 특허 출원 08/631,265는 이러한 문제를 극복하기 위한 방법과 장치에 관한 것이다.
빛의 펄스로 웨이퍼를 국부적으로 가열함으로써 옅게 도핑된, 상대적으로 낮은 온도 웨이퍼의 방사율을 높이는 방법은 참조로 편입된, 본 발명의 양수인에게 양도된 계류중인 특허 출원 08/632,364 에 밝혀져 있다.
물체를 회전시키는 RTP에 관한 방법, 장치, 시스템은 여기서 참조로 편입된, 본 발명의 양수인에게 양도된 1997년 10월 17일에 Lerch에 의해 출원된 계류중인 특허 출원 08/953,590 에 나타나있다.
소량의 개스가 산화물이나 반도체의 에칭을 제어하는데 사용되는 기판의 RTP 방법은 여기서 참조로 편입된 본 발명의 양수인에게 양도된 1997년 7월 1일에 Nenyei 에 의해 제출된 계류중인 출원 08/886215 에 나타나있다.
본 발명은 매우 얕은 불순물 분포를 갖는 낮은 저항률의 p 및 n 형 영역을 생성하는 급속 열 처리(RTP) 시스템에서의 이온 주입된 실리콘을 처리하는 방법에 관한 것이다.
도 1a-d는 종래 기술 프로세스의 몇 단계를 도시한 것이다.
도 2a-d는 본 발명의 프로세스의 몇 단계를 도시한 것이다.
도 3은 자외선이 웨이퍼위에 부딪히는 것 및 부딪히지 않는 산소 및 오존에서의 실리콘 웨이퍼의 60초 RTP 에 관한 온도 함수로서 산화물 두께가 측정된 그래프를 나타낸다.
도 4는 일반 실행에 대한 이온 선량과 RTP 시간과 온도를 세분하는 본 발명의 방법에 관한 블록 다이어그램을 도시한다.
본 발명에 따르면, 종래 기술 프로세스에서처럼 불순물이 기판내로 너무 깊이 주입되거나 불순물이 기판으로부터 증발하는 결과를 가져오지 않는 실리콘에 얕게 주입된 불순물 재료를 활성화시키는 방법을 제공한다. 불순물 이온들은 웨이퍼의 노출된 표면으로 주입되고, 그러고 나면 매우 얇은 보호층이 불순물 이온들을 웨이퍼에 깊이 주입시키기에 충분하지 않은 온도와 시간에서 주입된 표면에 생겨난다. 그 물질은 그 때 불순물 이온들이 웨이퍼 표면에서 증발하지 않고 웨이퍼로 너무 깊이 주입되지 않도록 하고, 주입된 표면의 저항률이 디바이스 목적에 충분할 정도로 낮게 어닐링된다.
도 1a-1d는 종래 기술 프로세스의 몇 단계를 도시한다. 도 1a는 표면위에 p 형 물질을 가지며, 표면위에 게이트 산화물층(12)을 갖고 산화물(12)의 표면위에 형성된 게이트 물질(14)을 전도하는 것으로 여기에 표시되는 웨이퍼(10)를 나타낸다. 웨이퍼(10)의 소스 및 드레인 확장 영역들을 도핑하기 위해 게이트 산화물(12)을 통해 주입되는 불순물 이온들(16)은 웨이퍼로 주입된다. 게이트 물질(16)은 기술에서 공지되어 있는 폴리실리콘이나 다른 물질이 될 것이다. 게이트 물질(16)은 게이트 물질(14)아래의 웨이퍼 물질로 이온들(16)이 주입되는 것을 멈추게한다. 도 1b는 p 형 불순물 이온들(16)의 주입으로 형성된 p 형 영역들(13)을 나타낸다.(동등하게, 웨이퍼 표면은 p 형이되고, n 형 불순물 이온들이 주입될 수 있다.) 그러나, 도 1a의 주입 구조가 도 1b의 구조를 나타내도록 어닐링되면, 주입된 불순물 이온들의 확산 속도를 증가시키는 주입 이온들(16)에 의해 두드려지는 산화물 층(12)에서 산소 이온들과 도 1b에서 나타나는 p 형 영역(13)은 미래 반도체 디바이스를 위해서는 너무 깊다. 게다가, 산화물 층(12)의 두께의 변화는 실리콘 기판(10)에 남아있는 많은 양의 불순물 물질의 변화를 이끌어내고, 그에 따라 도핑된 영역들의 저항률의 변화도 가져온다. 종래 기술 프로세스의 기술을 계속하기 위해, 도 1c는 블랭킷 산화와 산화물의 이방성 에칭후에 웨이퍼 단면을 나타낸다. 산화물 측벽(18)은 게이트 물질(14)위에 남아있다. 불순물 이온들(19)은 도 1d의 소스 및 드레인 영역(15)을 형성하는데 주입되는 것이 나타난다. 게이트 산화 물질(12)이 산화 이온을 두드리는 문제를 피하기 위해 도 1a-d의 종래 기술 프로세스에서 이온들이 주입되기 전에 게이트 영역 바깥으로부터 제거되면, 주입된 불순물 물질은 어닐링 단계에서 웨이퍼의 표면으로부터 증발하며, 남아있는 많은 양의 불순물들이 좋은 디바이스를 제공하기에는 너무 가변적일 것이다.
도 2a-d는 본 발명의 프로세스의 몇 단계들을 도시한다. 간단히 말해서, 게이트 산화물 층(12)은 도 1a에 나타나는 것처럼 불순물 이온들(16)이 주입되기 전에 게이트 물질(14)아래를 제외한 모든 곳에서의 웨이퍼로부터 제거된다. 매우 얇은 보호층(22)은 그 때 도 2b에 나타난 것처럼 웨이퍼 표면 위에 증착되거나 성장된다. 얇은 보호층은 시간과 온도가 불순물 이온들이 너무 멀리 떨어지는 것을 허용하지 않는 프로세스에서 성장되어야 한다. 그러한 보호층(22)을 증착하거나 성장시키기 위한 정상 RTP 산화 프로세스는 그러한 불순물 운동을 피하기에는 너무 높은 시간과 온도에서 실행된다. 본 발명의 방법은 보호층을 생성하기 위해 분자 산소보다 더 반응성이 있는 개스나 여분의 에너지원을 갖는 분자 산소를 쓰는 RTP 절차를 사용한다. 보호 산화물 층을 제공하는 그러한 반응성의 개스의 예로는 오존, 원자 산소와 분자 및 원자 산소 이온들이다. 그 개스들은 정상 산소보다 더 반응적이기 때문에, 보호층(22)을 형성하는데 필요한 시간과 온도는 정상 산소에서 그 층을 형성하는데 필요한 시간과 온도보다 더 작다. 보호 산화물층을 생성하는데 더 좋은 방법은 분자 산소로 이루어진 개스에서의 RTP 프로세스를 실행하는 동안 웨이퍼 표면에 자외선을 조사하는 것이다. 자외선은 분자 산소보다 더 반응적인 원자 산소를 제공하기 위해 표면위에 흡수된 산소 분자들을 쪼갠다. 다른 바람직한 개스들은 개스를 함유하는 질소를 포함한다. 그러한 얇은 보호층을 생성하는 더 세부적 방법은 다음과 같이 주어진다: 네덜란드 Kluwer 아카데미 출판사(1996)에서 나온 Ian W.Boyd의 급속 열 및 집적 공정의 개선의 제 9 장의 235p 에 "Si 및 SiGe 의 유전 광형성", 재료 연구 학회(1995)에서 나온 I.LkSagnes et al의 Mat.Res.Soc.Symp.Proc 387의 253p의 "단일 웨이퍼 클러스터 툴에서의 제어된 얇은 산화작용과 질화작용" 및 MRS 1997 스프링 미팅에서 나온 F.Glowacki et al의 "게이트 스택 형성을 위한 집적화 증기 상태 클리닝 및 순수 NO 질화작용". 위에서 언급된 참조문들은 여기서 참조될 것이다.
얇은 보호층의 두께는 바람직하게는 0.1nm 두께 이상, 더욱 바람직하게는 0.5nm 이상, 가장 바람직하게는 1nm 이상이다. 만약 그 층이 너무 두껍다면, 너무 많은 주입된 불순물은 산화 개스에서의 층의 성장에 소비될 것이며, 면적 저항률의 균일성이 나빠질 것이다. 얇은 보호층의 최적 두께는 주입 방사선량, 주입 에너지 및 접합 깊이의 다양한 요구 조건들에 대하여는 기술 분야에서 통상의 지식을 가진 자의 실험에 의해 알 수 있다.
얇은 보호층(22)이 생성된 후에, 웨이퍼는 주입된 불순물 이온(16)이 요구된 낮은 저항률을 주기 위해 활성화되고, 그 불순물 이온은 접합 깊이 요구에 의해 요구된 것보다 더 그 물질 안으로 들어가지 않도록 하며, 그 불순물 이온은 웨이퍼와 웨이퍼사이 및 뱃치와 뱃치사이를 넘어선 저항률의 매우 큰 변화를 생성하게 될 정도로 충분히 증발하지 않도록 하는 시간과 온도에서 어닐링된다. 일단 주입된 불순물 이온이 어닐링 공정후에 안전하게 격자 위치에 있을 때, 불순물 이온은 소스/드레인 주입을 촉진하는에 요구되는 나중의 어닐링 공정에서 상대적으로 천천히 움직인다. 도 2c 및 도 2d는 소스 및 드레인 영역의 주입에 대한 도 1c 및 도 1d처럼 비슷한 공정단계를 보여준다. 소스 및 드레인 영역은 주입되고 난 후에, 웨이퍼는 소스/드레인 주입을 촉진하기 위해 한 번 더 어닐링된다. 소스/드레인 영역의 경우에 있어서는, 그러나, 표면으로부터 불순물의 손실, 및 그 불순물의 더 깊은 주입은 소스/드레인 확장 영역의 균일성과 깊이에 따라 그 디바이스의 동작에 그리 중대한 영향을 미치지 않는다.
표 1 은 미래에 필요한 물질에 대한 지침에 관한 세미테크에서 출판된 저술에서 나온 요구들을 보여준다. 지금까지는, 그러한 얇은 주입은 정확한 저항률 및 깊이의 충분히 균일한 결과들을 보여준다.
요구 년도 접합 깊이 p형 저항률 n형 저항률 1σ균일성
1999 80nm 〈400Ω/스퀘어 〈200Ω/스퀘어 +/- 1%
2001 60nm 〈400Ω/스퀘어 〈200Ω/스퀘어 +/- 1%
2006 40nm 〈500Ω/스퀘어 〈250Ω/스퀘어 +/- 1%
표 1. 소스/드레인 전기적 접합 깊이, 저항률, 및 균일성에 대한 미래 요구조건
도 3은 웨이퍼위에 충돌하거나 충돌하지 않고 산소 및 오존에서 실리콘 웨이퍼의 60초 RTP 에 대한 온도 함수로서 측정된 산화물 두께의 그래프를 도시한다.
도 4는 본 발명의 바람직한 공정의 단계들의 블록 다이어그램을 보여준다. 스텝(40)에서 산화물을 게이트 영역 바깥으로 떼어내고 스텝(41)에서 5KeV에서 1015BF2ions/㎠를 주입한다. BF2이온들의 에너지는 또한 2.2KeV 나 1KeV 이며 BF2이온들의 방사선량은 요구되는 필수 소스/드레인 확장 저항률을 주도록 조절된다. 스텝(42)은 노출된 실리콘 표면위에 얇은 산화물 보호층을 제공하는데 500℃에서 60초 동안 오존에서의 웨이퍼 급속 열 공정을 필요로 한다. 그 얇은 보호층은 바람직하게는 600℃보다 조금 작은 온도에서 증착된다. 몇몇 상황에서는 실온에서 증착된 얇은 보호층이 적당할 수 있다. 대안으로, 얇은 보호층은 분자나 원자 산소의 플라즈마와 같은 다른 반응 개스에서의 RTP 공정에 의하거나, 자유의 극소 원자 산소를 갖는 잔광을 흘려보냄으로써 생성될 수 있다. 대신에, 얇은 보호층은 분자 산소와 자외선을 사용하여 성장될 수 있다. 스텝(43)은 소스 드레인 확장 불순물을 활성화 하기위해, 또 대부분의 불순물 이온들은 격자 사이트에 있고 주입된 불순물 이온들보다는 운동성이 작은 것을 확실하게 하기 위해 1050℃에서 10초의 급속 열 어닐링 단계를 나타낸다. 스텝(44)은 게이트 측벽들을 생성하기 위한 종래 기술의 증착 및 이방성 에칭 단계를 나타낸다. 그리고 스텝(45,46)은 소스/드레인에 대한 주입 및 어닐링 단계들을 나타낸다.
RTP 시간과 온도 및 주입 방사선량과 에너지의 정확한 배합은 공정 요구조건에 따라 매우 가변적이며 RTP 기술 분야에서 통상의 지식을 가진자에 의해 쉽게 결정된다. 발명자들은 특히 얇은 보호층을 생성하는 다른 방법들은 또한 기술에서 숙련된 자에게 명백할 것이라고 예측한다.

Claims (14)

  1. 도판트 이온들이 주입된 다수 영역의 표면을 갖는 기판, 실리콘 기판의 급속 열 공정(RTP)에 관한 방법에 있어서,
    a) 반응 개스로 표면을 접촉하는 단계;
    b) 표면위에 상당한 보호층을 생성하기에 충분한 제 1 공정 시간 및 온도에 대하여 기판을 처리하는 단계; 및
    c) 제 1 및 제 2 공정 시간 및 온도는 표면으로부터 80nm이상의 깊이로 주입된 도판트 이온들을 이동시키는데 불충분한 데서, 주입된 영역의 면적 저항률은 500Ω/스퀘어 이하로 하기 위해 도판트 물질을 활성화하기에 충분한 제 2 공정 시간 및 온도에 대하여 기판을 어닐링하는 단계로 이루어지는 것을 특징으로 하는 급속 열 처리(RTP) 방법.
  2. 제 1 항에 있어서, 도판트 이온들은 p형 도판트 이온들이고, 주입된 도판트 이온들은 40nm 이하의 깊이로 단계 c)로 이동되며, 주입된 영역들의 면적 저항률은 1% 이하의 1σ변화를 갖는 것을 특징으로 하는 급속 열 처리 방법.
  3. 제 1 항에 있어서, 도판트 이온들은 n형 도판트 이온들이고, 주입된 도판트 이온들은 단계 c)에서 40nm이하의 깊이로 이동되며, 주입된 영역들의 면적 저항률은 1% 이하의 1σ변화를 가지며 250Ω/스퀘어 이하인 것을 특징으로 하는 급속 열 처리 방법.
  4. 제 1 항에 있어서, 도판트 이온들은 p형 도판트 이온들이고, 주입된 도판트 이온들은 단계 c)에서 60nm이하의 깊이로 이동되며, 주입된 영역들의 면적 저항률은 1% 이하의 1σ변화를 가지며 400Ω/스퀘어 이하인 것을 특징으로 하는 급속 열 처리 방법.
  5. 제 1 항에 있어서, 도판트 이온들은 p형 도판트 이온들이고, 주입된 영역들의 면적 저항률은 1% 이하의 1σ변화를 가지며 400Ω/스퀘어 이하인 것을 특징으로 하는 급속 열 처리 방법.
  6. 제 1 항에 있어서, 도판트 이온들은 n형 도판트 이온들이고, 주입된 영역들의 면적 저항률은 1% 이하의 1σ변화를 가지며 200Ω/스퀘어 이하인 것을 특징으로 하는 급속 열 처리 방법.
  7. 도판트 이온들이 주입된 다수 영역의 표면을 갖는 실리콘 기판의 급속 열 처리(RTP)에 관한 방법에 있어서,
    a) 반응 개스를 함유하는 산소로 표면을 접촉하는 단계;
    b) 표면위에 상당한 이산화물 층을 생성하는데 충분한 제 1 공정 시간 및 온도에 대하여 기판을 공정하는 단계; 및
    c) 제 1 및 제 2 공정 시간 및 온도는 표면으로부터 80nm이상의 깊이로 주입된 도판트 이온들을 이동시키는데 불충분한 데서, 주입된 영역의 면적 저항률은 500Ω/스퀘어 이하로 하기 위해 불순물질을 활성화하기에 충분한 제 2 공정 시간 및 온도에 대하여 기판을 어닐링하는 단계로 이루어지는 것을 특징으로 하는 급속 열 처리(RTP) 방법.
  8. 제 7 항에 있어서, 반응 개스를 함유하는 산소는 오존, 원자 산소, 원자 산소 이온들, 분자 산소 이온들 및 질소 오산화물로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 급속 열 처리 방법.
  9. 제 7 항에 있어서, 반응개스를 함유하는 산소는 오존인 것을 특징으로 하는 급속 열 처리 방법.
  10. 제 8 항에 있어서, 도판트 이온들은 p형 도판트 이온들이고, 주입된 도판트 이온들은 단계 c)에서 40nm이하의 깊이로 이동되며, 면적 저항률은 1%이하의 1σ변화를 갖는 것을 특징으로 하는 급속 열 처리 방법.
  11. 제 8 항에 있어서, 도판트 이온들은 n형 도판트 이온들이고, 주입된 도판트 이온들은 단계 c)에서 40nm 이하의 깊이로 이동되며 주입된 영역의 면적 저항률은 1%이하의 1σ변화로 250Ω/스퀘어 이하인 것을 특징으로 하는 급속 열 처리 방법.
  12. 제 8 항에 있어서, 도판트 이온들은 p형 도판트 이온들이고, 주입된 도판트 이온들은 단계 c)에서 60nm 이하의 깊이로 이동되며, 주입된 영역의 면적 저항률은 1%이하의 1σ변화로 400Ω/스퀘어 이하인 것을 특징으로 하는 급속 열 처리 방법.
  13. 제 8 항에 있어서, 도판트 이온들은 p형 도판트 이온들이고, 주입된 영역의 면적 저항률은 1%이하의 1σ변화로 400Ω/스퀘어 이하인 것을 특징으로 하는 급속 열 처리 방법.
  14. 제 8 항에 있어서, 도판트 이온들은 n형 도판트 이온들이고, 주입된 영역의 면적 저항률은 1%이하의 1σ변화로 200Ω/스퀘어 이하인 것을 특징으로 하는 급속 열 처리 방법.
KR1020007008262A 1998-01-29 1999-01-20 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법 KR100571722B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/015,441 1998-01-29
US09/015,441 US6077751A (en) 1998-01-29 1998-01-29 Method of rapid thermal processing (RTP) of ion implanted silicon

Publications (2)

Publication Number Publication Date
KR20010040444A true KR20010040444A (ko) 2001-05-15
KR100571722B1 KR100571722B1 (ko) 2006-04-18

Family

ID=21771427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007008262A KR100571722B1 (ko) 1998-01-29 1999-01-20 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법

Country Status (6)

Country Link
US (1) US6077751A (ko)
EP (1) EP1051743A1 (ko)
JP (1) JP2002502123A (ko)
KR (1) KR100571722B1 (ko)
TW (1) TW414977B (ko)
WO (1) WO1999039379A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297719B1 (ko) * 1998-10-16 2001-08-07 윤종용 박막제조방법
US6376387B2 (en) * 1999-07-09 2002-04-23 Applied Materials, Inc. Method of sealing an epitaxial silicon layer on a substrate
US6380104B1 (en) * 2000-08-10 2002-04-30 Taiwan Semiconductor Manufacturing Company Method for forming composite gate dielectric layer equivalent to silicon oxide gate dielectric layer
US6436194B1 (en) 2001-02-16 2002-08-20 Applied Materials, Inc. Method and a system for sealing an epitaxial silicon layer on a substrate
DE10132430B4 (de) * 2001-07-04 2010-02-18 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche
US6596604B1 (en) 2002-07-22 2003-07-22 Atmel Corporation Method of preventing shift of alignment marks during rapid thermal processing
US6967176B1 (en) * 2002-10-11 2005-11-22 University Of South Florida Method for making silicon containing dielectric films
US20060291833A1 (en) * 2005-06-01 2006-12-28 Mattson Techonology, Inc. Switchable reflector wall concept
JP5304041B2 (ja) * 2008-06-10 2013-10-02 富士通セミコンダクター株式会社 半導体装置の製造方法
US8564063B2 (en) 2010-12-07 2013-10-22 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
US5098865A (en) * 1989-11-02 1992-03-24 Machado Jose R High step coverage silicon oxide thin films
DE4113143C2 (de) * 1991-04-23 1994-08-04 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung eines Schichtsystems und Schichtsystem
US5164331A (en) * 1991-10-03 1992-11-17 Hewlett-Packard Company Method of forming and etching titanium-tungsten interconnects
US5648282A (en) * 1992-06-26 1997-07-15 Matsushita Electronics Corporation Autodoping prevention and oxide layer formation apparatus
US5451799A (en) * 1992-12-28 1995-09-19 Matsushita Electric Industrial Co., Ltd. MOS transistor for protection against electrostatic discharge
US5811326A (en) * 1994-01-17 1998-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
US5462898A (en) * 1994-05-25 1995-10-31 Georgia Tech Research Corporation Methods for passivating silicon devices at low temperature to achieve low interface state density and low recombination velocity while preserving carrier lifetime
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
US5926714A (en) * 1996-12-03 1999-07-20 Advanced Micro Devices, Inc. Detached drain MOSFET
US5789780A (en) * 1996-12-03 1998-08-04 Advanced Micro Devices, Inc. Transistor with source and drain regions within the semiconductor substrate detached or laterally displaced from the transistor gate
US5766969A (en) * 1996-12-06 1998-06-16 Advanced Micro Devices, Inc. Multiple spacer formation/removal technique for forming a graded junction
US5949092A (en) * 1997-08-01 1999-09-07 Advanced Micro Devices, Inc. Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator
US5846857A (en) * 1997-09-05 1998-12-08 Advanced Micro Devices, Inc. CMOS processing employing removable sidewall spacers for independently optimized N- and P-channel transistor performance
US5981347A (en) * 1997-10-14 1999-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple thermal annealing method for a metal oxide semiconductor field effect transistor with enhanced hot carrier effect (HCE) resistance
US5935650A (en) * 1997-10-17 1999-08-10 Lerch; Wilfried Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system
US5834353A (en) * 1997-10-20 1998-11-10 Texas Instruments-Acer Incorporated Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric
US5966605A (en) * 1997-11-07 1999-10-12 Advanced Micro Devices, Inc. Reduction of poly depletion in semiconductor integrated circuits
US5837588A (en) * 1998-01-26 1998-11-17 Texas Instruments-Acer Incorporated Method for forming a semiconductor device with an inverse-T gate lightly-doped drain structure

Also Published As

Publication number Publication date
TW414977B (en) 2000-12-11
KR100571722B1 (ko) 2006-04-18
US6077751A (en) 2000-06-20
EP1051743A1 (en) 2000-11-15
WO1999039379A1 (en) 1999-08-05
JP2002502123A (ja) 2002-01-22

Similar Documents

Publication Publication Date Title
US8067302B2 (en) Defect-free junction formation using laser melt annealing of octadecaborane self-amorphizing implants
US4298629A (en) Method for forming a nitride insulating film on a silicon semiconductor substrate surface by direct nitridation
US6303520B1 (en) Silicon oxynitride film
US8975603B2 (en) Systems and methods for plasma doping microfeature workpieces
US7378335B2 (en) Plasma implantation of deuterium for passivation of semiconductor-device interfaces
US4879259A (en) Rapid thermal annealing of gallium arsenide with trimethyl arsenic overpressure
US4105805A (en) Formation of metal nitride oxide semiconductor (MNOS) by ion implantation of oxygen through a silicon nitride layer
EP0097533B1 (en) A method of manufacturing a mis type semiconductor device
KR100571722B1 (ko) 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법
US5256162A (en) Apparatus for forming shallow electrical junctions
US5162246A (en) Selective germanium deposition on silicon and resulting structures
US20020187614A1 (en) Methods for forming ultrashallow junctions with low sheet resistance
US4857480A (en) Method for diffusing P-type material using boron disks
EP0684632B1 (en) Method of forming a film at low temperature for a semiconductor device
CN112885716B (zh) 半导体结构的形成方法
KR100699290B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
US8815719B2 (en) Defect-free junction formation using octadecaborane self-amorphizing implants
US20020058424A1 (en) Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface
JP3578345B2 (ja) 半導体装置の製造方法および半導体装置
Felch et al. Characterization of ultra-shallow p+-n junctions formed by plasma doping with BF3 and N2 plasmas
Yoo et al. Redistribution of boron and fluorine atoms in BF2 implanted silicon wafers during rapid thermal annealing
JP2608049B2 (ja) 薄いフィルムを形成する方法
Srivastava et al. Next Generation Plasma Doping: First Results of a Heated E-chuck
JP2003188110A (ja) ドーピング方法およびイオン注入装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee