TW414977B - Method of rapid thermal processing (RTP) of ion implanted silicon - Google Patents
Method of rapid thermal processing (RTP) of ion implanted silicon Download PDFInfo
- Publication number
- TW414977B TW414977B TW088100878A TW88100878A TW414977B TW 414977 B TW414977 B TW 414977B TW 088100878 A TW088100878 A TW 088100878A TW 88100878 A TW88100878 A TW 88100878A TW 414977 B TW414977 B TW 414977B
- Authority
- TW
- Taiwan
- Prior art keywords
- implanted
- less
- ions
- ion
- dopant
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000012545 processing Methods 0.000 title claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 12
- 239000010703 silicon Substances 0.000 title claims abstract description 12
- 239000002019 doping agent Substances 0.000 claims abstract description 55
- 150000002500 ions Chemical class 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000011241 protective layer Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 11
- -1 atomic oxygen ions Chemical class 0.000 claims description 8
- 238000005496 tempering Methods 0.000 claims description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000002079 cooperative effect Effects 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims 2
- ZWWCURLKEXEFQT-UHFFFAOYSA-N dinitrogen pentaoxide Chemical compound [O-][N+](=O)O[N+]([O-])=O ZWWCURLKEXEFQT-UHFFFAOYSA-N 0.000 claims 1
- 238000004898 kneading Methods 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000000137 annealing Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 40
- 238000010438 heat treatment Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052810 boron oxide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physical Vapour Deposition (AREA)
Description
414977 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（i_ ) 發明範疇 本發明係關於一種被離子植入的矽之快速熱處理方 法，其在一個快速熱處理（RJP)系統之中處理被離子植 入的矽，用以生產有非常淺的摻質分佈的低電阻係數的p 和η-型區域的一種方法。 發明背景 快速熱處理的領域所面對的主要問題是在快速熱處理 系統之中處理半導體晶圓時加熱的均勻度。快速熱處理系 統通常有一個反應室，其至少有—面牆是對於從輻射源， 例如加熱燈的輻射是透明的。待處理的物體被置於反應室 之中，並被來自於輻射源的輻射照射著，因而此物體被加 熱。有透明牆的反應室不是絕對地必須存在於系統之中， 如果先決條件為，此系統能控制周圍環境之氣體，而處理 過程之中物體被置於其中。然後，在沒有干預到窗的情形 之下，加熱燈於是可被置於物體的附近。在使用數排的加 熱燈時，其中每一個加熱燈都有個別的控制，許多的改進 均被芫成，用以增加輻射照射的均勻度。但是’所得的材 料的均勻度和摻質擴散的控制，到目前為止並不足以滿足 這個產業未來的需求。特別是，在習知技術處理矽晶圓的 方法中，被植入掺質離子以活化摻質離子，其結果為摻質 離子被植入晶圓之内太深了。沒有任何一種習知技術的程 序可以得到低電阻係數、在整個的晶圓有淺的被植入的區 域’和在每一次程序之間和每一批次之間穩定的均勻度。 相關應用 咏張)爾(210χ297公董了 ί. — I κ I - si- ―I ί --水-I 1 ^^1 ^n.------ - -TT (請先閱讀背面之注意事項再填寫本頁) 4^4977 A7 --- ——________87 _ i、發佩明（2.) ' " 以快速熱處理原理為基礎的反應室，在晶圓處理程序 中’反般射-端的整贿截驗常是打_。此種構 4被建A的原因是因為各種不同的晶gj夾、護環，和氣體 分配板，其比晶圓有明顯較大的尺寸而且可能比晶圓更厚， 也必須同時被放入反應室中，及當處理程序被改變時或例 如不同尺寸大小的晶圓被使用時，必須被容易地和快速地 更換。當设s十反應室時，這些輔助的裝置同時被考慮在内。 核定給本發明的受託者的美國專利5,580,830已納於參考 文獻中’在其中說明了氣體流的重要性，和使用一個在門 上的孔來調節氣體流和控制處理腔中的不純物。 使用非常寬光譜反應的高溫測量計來測量晶圓的溫度 的重要性被說明於核定給本發明的受託者的美國專利 5,628,564，此專利已納於參考文獻中。 在一個傳統的快速熱處理系統中，通常將被加熱的晶 圓置於數個石英針上，其將晶圓準確地固定於和此系統的 反射鏡牆平行的位置上。習知技術的系統將晶圓，通常是 一個均勻的矽晶圓，置於一個儀器的晶座上。核定給本發 明的受託者的共同未定的專利申請08/537,409，此專利申 請已納於參考文獻中，在其中說明了晶座板和晶圓隔離的 重要性。 快速熱處理第三和第四族半導體並不如快速熱處理矽 成功。其中一個理由為，在其表面有比較高的蒸氣壓，例 如在砷化鎵(GaAs)例子中的砷(As)。在表面區域的坤被消 耗而使材料的品質受損。核定給本發明的受託者的共同未 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐） -6 - (請先閲讀背面之注^^項再填寫本頁)
l1T 經濟部智慧財產局員工消費合作社印製 414977 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（3.) 定的專利申請08/631,265,此專利申請已納於參考文獻中， 提供一個方法和設備以克服此問題。 —個以一次光脈衝區域性地將晶圓加熱而提升一個輕 微地植入、相對地低溫的晶圓的放射率（emissivity)的方 法，被敘述於核定給本發明的受託者的共同未定的專利申 請08/632,364 ’此專利申請已納於參考文獻中。 一個旋轉物體的快速熱處理方法、設備，和系統，其 被敘述於核定給本發明的受託者的共同未定的專利申請 08/953,590’在1997年10月17曰被Lerch等人提出申請， 此專利申請已納於參考文獻中。 一個基質的快速熱處理方法，其中，一個少量的反應 氣體被使用於氧化層或半導體的蝕刻，其被敘述於核定給 本發明的受託者的共同未定的專利申請⑽/886215,在1997 年7月1曰被Nenyei等人提出申請，此專利申請已納於 參考文獻中。 發明概要 根據本發明，一個用以活化在矽中淺植入的摻質材料 的方法被呈現，其中，不會產生如習知技術的程序之中摻 質被深入地植入基質或摻質從基質蒸發的結果。摻質離子 被植入沒有任何東西的晶圓表面，然後一層非常薄的保護 層以-個不足以將摻質離子深人地植人晶圓之内的溫度和 時間，在被植入的表面因而被生長。此材料然後也許可以 在-個溫度和時間中被回火’因而摻㈣子不會從晶圓表 面蒸發’而且不會被深人地植人晶目之g，及因此被植入 本紙張尺度適用中國國家標率（CNS ) A4规格（210><297公釐- (請先閲讀背面之注意事項再填寫本頁) 訂 414977 經濟部t央樣準局員工消资合作杜印製 A7 B7 五、發明説明（4.) 的表面的電阻係數是低到足以滿足此方法的目的。 圖式簡單說明 圖一 a至d顯示習知技術的—些步驟。 圖二a至d顯示本發明的程序的一些步驟。 圖一 顯示一個碎晶圓在氧氣和臭氧之中，一個60 秒的快速熱處理程序之中，使用和不使用紫外 光照射在晶圓之上的一個以溫度為函數和測量 氧化層厚度之曲線圖。 圖四 顯示一個本發明的方法在一個典型的程序之中 的詳.細地敘述離子劑量和快速熱處理的時間和 溫度的方塊圖。 發明詳細說明 圖一 a至圖一 d顯示習知技術的一些步騾。圖一 a顯 示一個晶圓10，其為具有p型的材料物質在表面上、一 個閘極氧化層12在表面上和一個導電的閘極材料物質14 被形成在氧化層12的表面上。晶圓被植入摻質離子16， 其為經由閘極氧化層12而被植入，用以摻入源極和汲極 (source and drain)延伸區域或晶圓1〇的區域。此閘極 材料物質16可以是聚紗（p〇lySnicon)或可以是如在此技 術所熟知的其他材料物質。此閘極材料物質16阻止離子 16被植入至在閘極材料物質μ之下的晶圓材料物質。圖 一 b顯示ρ型的區域13被從植入的p麼的掺質離子16 而形成。（相同地，此晶圓的表面可以是p型，而η型的 摻質離子可以被植入）。但是，當圖一 a中被植入的結構 本紙張尺度適用中國國家揉隼（CNS ) A4规格（210X297公釐） ----------β------tx-------φ (請先聞讀背面之注意事項再填寫本頁) A7 B7 414977 五、發明说明（5.) 因被回火而產生圖一 b的結構時，從氧化層12之中被植 入離子16 “撞出（knocked on) ”的氧離子，是用以產生 增加植入摻質離子的擴散速率的作用，而p型區域13顯 示在圖一 b，用於未來的半導體裝置則是太深了。另外， 氧化層12的厚度變化將導致殘留在矽基質1〇之中的摻 質材料物質的總數量產生變化，因而導致在摻入區域的電 阻係數產生變化。在習知技術後續的敘述，圖一 c顯示在 一個毯覆式的氧化（blanket oxidization)和氧化層的非等 向性蝕刻之後的晶圓的橫切圖。氧化層18的邊牆被保留 在閘極材料物質14之上。圖一 d顯示的摻質離子19被 植入，以形成源極和汲極區域15 ^如果閘極氧化材料物質 12以圖一 a至d的習知技術的程序在離予π被植入之 前，被從閘極區域的外側除去以避免撞出氧離子的問題， 被植入的摻質材料物質在回火的步驟之中從晶圓的表面蒸 發，而殘留的摻質總數量將會因變化太大而無法產生好的 裝置。 圖二a至d顯示本發明程序的一些步驟。簡明地，閘 極氧化層12在摻質離子16被植入之前，被從晶圓在閘 極材料物質14之下以外的區域除去，如圖一 a所示。然後， 一個非常薄的保護層22沈積或生長在晶圓的表面之上， 如圖二b所示。這個薄的保護層必須生長在一個不允許摻 質離予移動非常遠的時間和溫度條件之下的程序。在沈積 或生長一個此類的保護層22的正常快速熱處理氧化程序 疋在一個太長的時間和太高的溫度之下進行，因而無法避 卜紙張尺度適用 (請先閱讀背面之注意事項再填寫本頁} 訂 線. 經濟部中央榡準局員工消費合作杜印製 -9- 414977 五 、發明説明（6 A7 B7 免此類掺質的運動。本發明的方法是個使用一種更 具居性的反；％氣體而不使时子的氧，或制具有額外的 能量來源的分子的氧的快速熱處理步驟，用以產生一個保 護層。此織供-海魏简的域細_子為臭氧、 原子的氧、分子的和原子的氧離子。因為此類氣體的活性 比正常的氧高，形成保護層22所需的時間和溫度是低於 在正常的氧氣之中形成保護層所需的時間和溫度。一個產 生一層保護氧化層較佳的方法，是當在一種由分子的氧所 組成的氣體之中進行快速熱處理時，以紫外光照射晶圓的 表面。此紫外光可分解吸附在表面的氧分子以提供原子的 氧，原子的氧具有比分子的氧更高的活性》其他較佳的反 應氣體是由含有氮的氣體所組成。詳細的產生此類薄的保 護層的方法被敘述於：“快速熱和整合程序的進展 (Advances in Rapid Thermal and Integrated Processes ) ” 第 9章，235頁Ian W. Boyd的“梦和硬錯的介電的光形成 (Dielectric photoformation ofon Si and SiGe) ，Kluwer Academic Publishers，荷蘭，（1996) ; I. LkSagnes 等人的 “在一個單一晶圓群工具中被控制的薄的氧化和氮化 (Controlled thin oxidation and nitridation in a single wafer cluster tool) ” Mat. Res. Soc. Symp. Proc 387 的 253 頁， Material Research Society，（ 1995);和 F· Glowacki 等人的 “整合的氣相清潔和純一氧化氮氮化於閘極堆的形成 (Integrated vapor phase cleaning and pure NO nitridation for gate stack formation) ”，MRS 1997 年春季會議。上面所 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -10 *
(請先閲讀背面之注意事項再填寫本頁J . -^ 訂 經濟部智慧財產局員工消費合作社印製 414977 at 一 Β7 五、發明説明（7·) 提及的參考文獻已納於參考文獻中。 較佳的薄保護層的厚度為大於奈米，更佳之厚度 為大於0.5奈米，最佳之厚度為大於丨奈米。如果此保^ 層太厚了，在一個氧化的氣體之中生長保護層，將會消耗 掉太多被植入的捧質’而片電阻係數（sheet resistivity)的 均勻度將會因此受到損害《薄保護層最佳的厚度可被一個 在此技術之中有普通技術的人，以各種不同的植入劑量條 件、植入说量和接合深度（junction depth)需求的實驗而 被求得。 在薄的保護層22被產生之後，晶圓在一個時間和溫 度之中被回火，其中，植入的摻質離子丨6被活化而得到 所需的低電阻係數，其中，摻質離子沒有超過接合深度需 求的需要而更進一步地移動進入材料物質之中，且其中， 摻質離子沒有揮發足夠的量而導致在晶圓與晶圓之間和在 批次的晶圓與批次的晶圓之間，在晶圓之上的電阻係數產 生太大的變化。在回火程序之後，一旦植入的摻質離子安 全地在格子位置之上時，在稍後為了活化源極/汲極的植入 物所需的回火程序之中’其移動是相對地緩慢的α圖二c和 圖二d顯示類似如圖一 c和圖一 d的處理步驟，用於源 極和汲極區域的植入。在源極和汲極區域被植入之後，此 晶圓再一次被回火以活化源極/没極的植入物。但是，在源 極/汲極區域的例子，捧質從表面失去的量，和被更深入植 入的摻質，在以源極/沒極延伸區域的均勻度和深度而言， 對於此裝置的運作並不是那麼重要。 本紙張从適用中國國緖準（CNS ) Α4規格（21〇χ297公董) ' -11 - — %-- (請先閎讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 414977 A7 B7 五、發明説明（8·) 表一顯示從Semitech所公佈發行的研究，於未來所 需的材料物質的指引而推論而得的要求。到目前為止，此 類淺的植入是無法被回火的，而產生有正確的電阻係數和 深度的足夠均勻的結果。 表一源極/及極的電子接合深度、電阻係數，和均勻度未 需求 年度 接合深度 P-型電阻係數 η-型電阻係數 1999 80奈米 (nm) <400歐姆/單位面積 <200歐姆/單位面積 2001 60奈米 (nm) <400歐姆/單位面積 <2〇0歐姆/單位面積 2006 40奈米 (nm) <500歐姆/單位面積 <250歐姆/單位面積 度 勻 a % % % (請先閲讀背面之注意事項再填寫本頁) -*1T- 經濟部智慧財產局員工消費合作社印製 一摊 囷三顯示一调哕西圓在氧氣和臭氧之中，一個60孝 的快速熱處理使用和不使用紫外光照射在晶圓之上的一$ 以溫度為函數和測量氧化層厚度的曲線圖。 圖四顯示本發明一較佳程序的步驟的方塊圖。在步韻 40清除在閘極區域以外的氧化層’和在步驟41以5 3 耳文電子伏特(KeV)植入每平方公分1〇!5氧化硼離子(BF ions/sq. cm.)〇氧化硼離子的能量同樣可以是2.2克耳文電 子伏特(KeV)或1克耳文電子伏特(KeV)，和氧化硼離子的 劑量可以被調整以產生符合所需的源極/汲極延伸的電阻係 數的要求。步驟42需要一個在臭氧和500之中將晶 ^-------- 篆又度適用中國國家標準（CNS ) A4規格（210x297公董） -12- .J 1 11 In 經濟部中央標準局貝工消费合作社印袈 414977 A7 _____ B7 五、發明説明（9·) 圓做快速熱處理60秒鐘，用以在裸露的矽表面之上提供 一個氧化物薄的保護層。這個薄的保護層是較佳地以一個 低於600 C的溫度而被沈積。在某些狀況之中，一個在 室溫之中被沈積的薄的保護層可能就足夠了。其他的方法， 一個快速熱處理程序中，這薄的保護層可以在其他種類的 反應氣體之中產生，例如一個有分子的或原子的氧離子電 漿，或一個有游離原子的氧原子的流動餘輝（fl〇wing afterglow)。其他的方法，這薄的保護層可以使用分子的氧 和紫外光而生長。步驟43顯示一個為時1〇秒鐘在1〇50 °C之中的快速熱回火步驟，用以活化源極汲極延伸摻質， 而且用以確認大部分的摻質離子是駐在格子位置之中，和 植入摻質離子比較，有比較低的流動性。步驟44顯示罗 知技術的沈積和用於生產閘極邊牆的非等向性的蝕刻步 驟，而步驟45和步驟46顯示源極/汲極的植入和回火 步驟。 快速熱處理的時間、溫度、植入劑量和能量明確的組 合’根據處理程序的需求是變化非常大的，而且是可以被 一個在快速熱處理技術之中有普通技術的人輕易地決定。 本專利發明者們尤其預期，其他生產一個薄的保護層的方 法’對於一個熟悉此技術的人將會同樣是顯而易見的。 本紙張尺度適用中困國家標準（CNS ) A4规格（21〇><297公釐） -13- I i n n ^ . 1 I — — —、1T--M ~~l-Ir LU^·— (諳先聞讀背面之注意事項再填寫本頁}
Claims (1)
- A8 B$ C8 D8、申請專利範圍 11497 L —種被離子植入矽之快速熱處理（RJP)方法，該基質 具有一個表面有多個區域被植入摻質離子，其含有： a) 以一個反應氣體接觸這個表面； ^ϋ· —»^1 «^ϋ 1.^^1 ------ mr . (請先閏讀背面之注意事項再填寫本頁} b) 以足夠在基質的表面之上產生一個明顯的保護層的 第一處理時間和溫度來處理這個基質；以及 c) 以足夠活化掺質材料物質的第二處理時間和溫度回 火處理該基質，因此被植入的區域的片電阻係數是 低於500歐姆/單位面積，其中，第一和第二處理時 間和溫度是足以移動被植入的摻質離子從表面至一 個超過80奈米（nanometers)的深度。 2.根據申請專利範圍第i項所述之方法，其中，摻質離子 為P·型摻質離子，且其中，在步驟c)中被植入的摻質 離子被移動至一個低於40奈米的深度，且其中，片電 阻係數有一個少於1 %的1 σ變化。 趣濟部中央標準局員工消費合作社印装 3‘根據申請專利範圍第1項所述之方法，其中，掺質離子 為η-型摻質離子，且其中，在步驟c)中被植入的摻質 離子被移動至一個低於40奈米的深度，且其中，被植 入區域的片電阻係數是低於250歐姆/單位面積，且有 一個少於1 %的1(7變化。 4.根據申請專利範圍第1項所述之方法，其中，摻質離子 為P-型摻質離子，且其中，在步驟中被植入的摻質 離子被移動至一個低於60奈米的深度，且其中，被植 入區域的片電阻係數是低於400歐姆/單位面積，且有 一個少於1 %的ΐσ變化。 本紙杀尺度適用中國國家揉準（CNS > Α4規格（210 X 297公董） -14- 414977 A8 B8 CS D8 經濟部十央揉率局負工消費合作社印裝 六、申請專利範圍 5. 根據帽柄範龄丨谢述之方法，其巾，摻質離予 為p_型捧質離予’且其中，被植入區域的片電阻係數是 低於400歐姆/單位面積，且有-個少於1 %的1(7變 化。 6. 根據中請專利細第丨爾述之方法，其中，接質離子 為η-型摻質離子，其中，被植入區域的片電阻係數是低 於200歐姆/單位面積，且有一個少於丨％的比 7. —種矽基質的快速熱處理（RXP)方法，該基質具有一 個表面有多個區域被植入摻質離子，其包含： a) 以一個含有氧的反應氣體接觸這個表面； b) 以足夠在基質的表面之上產生一個明顯的二氧化矽 層的第一處理時間和溫度來處理這個基質；以及 c) 以足夠活化摻質材料物質的第二處理時間和溫度回 火處理這個基質，因此被植入的區域的薄片電阻係 數是低於500歐姆/單位面積’其中，第一和第二處 理時間和溫度是足以移動被植入的掺質離予從表面 至一個超過80奈米（nanometers)的深度。 8‘根據申請專利範圍第7項所述之方法，其中，含有氧的 反應氣體是被從含有臭氧、原子的氧'原子的氧離子、 分子的氧離子和五氧化二氮（nitrogen pent〇xide)的组 群中來選擇。 9.根據申請專利範圍第7項所述之方法，其中，含有氧的 反應氣體是臭氧。 本紙張尺度逋用中國國家檁準（CMS ) A4洗格（210X297公釐） ^— (請先聞讀背面之注意事項再填寫本頁) -訂 414977 A8 B8 C8 D8 六、申請專利範圍 10.根據申請專利範圍第8項所述之方法，其中，摻質離 子為P-型摻質離子，且其中’在步騾c)中被植入的 捧質離子被移動至一個低於40奈米（nan〇meters)的 深度’且其中，片電阻係數有一個少於1 %的1(1變 化。 Π·根據申請專利範圍第8項所述之方法，其中，摻質離 子為η-型摻質離子，且其中，在步驟中被植入的 捧質離子被移動至一個低於40奈米（nanometers)的 深度’且其中，被植入區域的片電阻係數是低於250歐 姆/單位面積’且有一個少於1 %的1σ變化。 12. 根據申請專利範圍第8項所述之方法，其中，摻質離 子為ρ_型的摻質離子，且其中，在步驟C)中被植入 的捧質離子被移動至一個低於60奈米（nanometers) 的深度，且其中，被植入區域的片電阻係數是低於4〇〇 歐姆/單位面積，且有一個少於1 %的1σ變化β 經濟部中失標準局負工消费合作社印策 13. 根據申請專利範圍第8項所述之方法，其中，捧質離 子為ρ-型摻質離子，且其中，被植入區域的片電阻係 數是低於400歐姆/單位面積，且有一個少於1 %的 1σ變化。 14_根據申請專利範圍第8項所述之方法，其中，接質離 子為η-型摻質離子’且其中’被植入區域的片電阻係 數是低於200歐姆/單位面積，且有一個少於1 %的 1σ變化。 用中圉國家標準（CNS ) Α4規格（210X297公釐） -16-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/015,441 US6077751A (en) | 1998-01-29 | 1998-01-29 | Method of rapid thermal processing (RTP) of ion implanted silicon |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW414977B true TW414977B (en) | 2000-12-11 |
Family
ID=21771427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088100878A TW414977B (en) | 1998-01-29 | 1999-01-21 | Method of rapid thermal processing (RTP) of ion implanted silicon |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6077751A (zh) |
| EP (1) | EP1051743A1 (zh) |
| JP (1) | JP2002502123A (zh) |
| KR (1) | KR100571722B1 (zh) |
| TW (1) | TW414977B (zh) |
| WO (1) | WO1999039379A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297719B1 (ko) * | 1998-10-16 | 2001-08-07 | 윤종용 | 박막제조방법 |
| US6376387B2 (en) * | 1999-07-09 | 2002-04-23 | Applied Materials, Inc. | Method of sealing an epitaxial silicon layer on a substrate |
| US6380104B1 (en) * | 2000-08-10 | 2002-04-30 | Taiwan Semiconductor Manufacturing Company | Method for forming composite gate dielectric layer equivalent to silicon oxide gate dielectric layer |
| US6436194B1 (en) | 2001-02-16 | 2002-08-20 | Applied Materials, Inc. | Method and a system for sealing an epitaxial silicon layer on a substrate |
| DE10132430B4 (de) * | 2001-07-04 | 2010-02-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche |
| US6596604B1 (en) | 2002-07-22 | 2003-07-22 | Atmel Corporation | Method of preventing shift of alignment marks during rapid thermal processing |
| US6967176B1 (en) * | 2002-10-11 | 2005-11-22 | University Of South Florida | Method for making silicon containing dielectric films |
| US20060291833A1 (en) * | 2005-06-01 | 2006-12-28 | Mattson Techonology, Inc. | Switchable reflector wall concept |
| JP5304041B2 (ja) * | 2008-06-10 | 2013-10-02 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8564063B2 (en) | 2010-12-07 | 2013-10-22 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4784975A (en) * | 1986-10-23 | 1988-11-15 | International Business Machines Corporation | Post-oxidation anneal of silicon dioxide |
| US5098865A (en) * | 1989-11-02 | 1992-03-24 | Machado Jose R | High step coverage silicon oxide thin films |
| DE4113143C2 (de) * | 1991-04-23 | 1994-08-04 | Forschungszentrum Juelich Gmbh | Verfahren zur Herstellung eines Schichtsystems und Schichtsystem |
| US5164331A (en) * | 1991-10-03 | 1992-11-17 | Hewlett-Packard Company | Method of forming and etching titanium-tungsten interconnects |
| US5648282A (en) * | 1992-06-26 | 1997-07-15 | Matsushita Electronics Corporation | Autodoping prevention and oxide layer formation apparatus |
| US5451799A (en) * | 1992-12-28 | 1995-09-19 | Matsushita Electric Industrial Co., Ltd. | MOS transistor for protection against electrostatic discharge |
| US5811326A (en) * | 1994-01-17 | 1998-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US5462898A (en) * | 1994-05-25 | 1995-10-31 | Georgia Tech Research Corporation | Methods for passivating silicon devices at low temperature to achieve low interface state density and low recombination velocity while preserving carrier lifetime |
| US5498577A (en) * | 1994-07-26 | 1996-03-12 | Advanced Micro Devices, Inc. | Method for fabricating thin oxides for a semiconductor technology |
| US5789780A (en) * | 1996-12-03 | 1998-08-04 | Advanced Micro Devices, Inc. | Transistor with source and drain regions within the semiconductor substrate detached or laterally displaced from the transistor gate |
| US5926714A (en) * | 1996-12-03 | 1999-07-20 | Advanced Micro Devices, Inc. | Detached drain MOSFET |
| US5766969A (en) * | 1996-12-06 | 1998-06-16 | Advanced Micro Devices, Inc. | Multiple spacer formation/removal technique for forming a graded junction |
| US5949092A (en) * | 1997-08-01 | 1999-09-07 | Advanced Micro Devices, Inc. | Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator |
| US5846857A (en) * | 1997-09-05 | 1998-12-08 | Advanced Micro Devices, Inc. | CMOS processing employing removable sidewall spacers for independently optimized N- and P-channel transistor performance |
| US5981347A (en) * | 1997-10-14 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple thermal annealing method for a metal oxide semiconductor field effect transistor with enhanced hot carrier effect (HCE) resistance |
| US5935650A (en) * | 1997-10-17 | 1999-08-10 | Lerch; Wilfried | Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system |
| US5834353A (en) * | 1997-10-20 | 1998-11-10 | Texas Instruments-Acer Incorporated | Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric |
| US5966605A (en) * | 1997-11-07 | 1999-10-12 | Advanced Micro Devices, Inc. | Reduction of poly depletion in semiconductor integrated circuits |
| US5837588A (en) * | 1998-01-26 | 1998-11-17 | Texas Instruments-Acer Incorporated | Method for forming a semiconductor device with an inverse-T gate lightly-doped drain structure |
-
1998
- 1998-01-29 US US09/015,441 patent/US6077751A/en not_active Expired - Lifetime
-
1999
- 1999-01-20 JP JP2000529748A patent/JP2002502123A/ja not_active Withdrawn
- 1999-01-20 WO PCT/EP1999/000347 patent/WO1999039379A1/en active IP Right Grant
- 1999-01-20 EP EP99932463A patent/EP1051743A1/en not_active Withdrawn
- 1999-01-20 KR KR1020007008262A patent/KR100571722B1/ko not_active IP Right Cessation
- 1999-01-21 TW TW088100878A patent/TW414977B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010040444A (ko) | 2001-05-15 |
| JP2002502123A (ja) | 2002-01-22 |
| WO1999039379A1 (en) | 1999-08-05 |
| EP1051743A1 (en) | 2000-11-15 |
| KR100571722B1 (ko) | 2006-04-18 |
| US6077751A (en) | 2000-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7300891B2 (en) | Method and system for increasing tensile stress in a thin film using multi-frequency electromagnetic radiation | |
| EP0301463B1 (en) | Thin film silicon semiconductor device and process for producing it | |
| US20030185980A1 (en) | Thin film forming method and a semiconductor device manufacturing method | |
| TW200423185A (en) | Method of introducing impurity | |
| TW200401368A (en) | Forming method of insulation film | |
| TW414977B (en) | Method of rapid thermal processing (RTP) of ion implanted silicon | |
| TW201100324A (en) | Method to synthesize graphene | |
| TW577934B (en) | Method of preparing a silicon, oxygen and nitrogen containing film on a substrate comprising silicon | |
| CN101454881A (zh) | 绝缘膜的形成方法和半导体装置的制造方法 | |
| Bernstein et al. | Hydrogenation of polycrystalline silicon thin film transistors by plasma ion implantation | |
| TW552648B (en) | Methods for forming ultrashallow junctions with low sheet resistance | |
| Sheng et al. | Characteristics of a plasma doping system for semiconductor device fabrication | |
| US7265066B2 (en) | Method and system for increasing tensile stress in a thin film using collimated electromagnetic radiation | |
| US5256162A (en) | Apparatus for forming shallow electrical junctions | |
| TW310454B (zh) | ||
| US8987102B2 (en) | Methods of forming a metal silicide region in an integrated circuit | |
| JP4037149B2 (ja) | イオンドーピング装置及びイオンドーピング方法 | |
| JPH0837159A (ja) | 半導体装置の製造方法 | |
| Sasaki et al. | Gas phase doping at room temperature | |
| Qin et al. | Optimizing high efficient plasma immersion ion implantation hydrogenation for poly-Si thin film transistors | |
| TW461024B (en) | A method using nitride material as ultra shallow junction | |
| TW323390B (en) | The method for forming lightly doped drain on semiconductor device | |
| JP3319450B2 (ja) | 半導体薄膜の作成方法 | |
| Theunissen et al. | Experimental Study of Diffusion and Interface Segregation of P in an LPCVD Si‐Carbon Emitter Structure | |
| Chen et al. | Thermal stability of TiSi2 on ion implanted silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |