TW310454B - - Google Patents

Download PDF

Info

Publication number
TW310454B
TW310454B TW085110240A TW85110240A TW310454B TW 310454 B TW310454 B TW 310454B TW 085110240 A TW085110240 A TW 085110240A TW 85110240 A TW85110240 A TW 85110240A TW 310454 B TW310454 B TW 310454B
Authority
TW
Taiwan
Prior art keywords
mentioned
insulating film
semiconductor substrate
layer
film
Prior art date
Application number
TW085110240A
Other languages
English (en)
Original Assignee
Oki Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Ind Co Ltd filed Critical Oki Electric Ind Co Ltd
Application granted granted Critical
Publication of TW310454B publication Critical patent/TW310454B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Description

3 0454五、發明説明（1.) A7 B7 經濟部中央橾準局貝工消費合作社印装 發明背景 發明領域 本發明係關於一種半導碰裝置之製造方法，且特別是 一種半導體裝置的製造方法及能防止在裝置的雜質擴散層 區域發生晶格缺陷。 背景技術說明 關於上述領域的技術可以從文獻獲悉，例如："Three_ dimensional solid-phase-epitaxial regrowth from As+ -implanted Si (從砷離子植入矽其三維度的固相磊晶的再生 長）"，The Journal of Applied Physics (應用物理期刊） ’缒[6], 1989,頁 2238-2242(文獻 1)，"Defect formation in silicon at a mask edge during crystallization of amorphous implantation layer"(當離子植入非晶層長晶時在光軍邊緣 的秒材内部缺陷的形成），The Journal of Applied Physics (應用物理期刊），鉍[10], 1989,頁4723-4728 (文獻2)， "Two-dimensional solid-phase epitaxial recovery of amouphous Si formed ion implantation"(由離子植入所形成 非晶碎的兩維度固相蟲晶再回復），The Journal of Crystal Growth (長晶期刊），[99]，丨990，頁 245-253(文獻 3)，以 及”A Mechanism of the Sidewall Process Induced Junction Leakage Current of LDD Structure"(邊壁程序在 LDD 結構所 引發的界面漏電流的機制），The Journal of Electrochemical. Society (電化學會期刊），[138]，頁 1439-1443(文獻 4)。 在一個半導體裝置内常用離子植入矽基質内以形成一 本紙張尺度適用中國國家標準（CNS)A4規格（210X297公釐） -4- -----------------.1^------破 — (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標隼局貝工消費合作社印製 A7 ~-----------B7 五、發明説明（2.) 個擴散滑。然而，在一個由高濃度離子植入所形成的非晶 層和妙晶之間的介面上卻形成晶格缺陷，如在上述的文獻 U 2和3所討論者。若缺陷從擴散層處延伸入矽基質内時 ,一個漏電電流增大到一個嚴重程度而影響半導體裝置的 ，性’如又獻4内的探討。例如，漏電電流的增大導致電 荷維持住時間的縮短及增大功率損耗。這將以一個 MOSFET(金氧半導艘場效電晶姻為例特別加以說明。 圖二A〜二D是製作一個半導體裝置的習知方法，並 被採用在-般η型M〇SFET具有-個關量汲極結構 (LDD)的製作。如在圖二A所示，—層場氧化膜2以L〇c〇s( 局部發氧化)或類似技術被形成在一塊矽基質1上面。然後 以閘極氧化方式在基質1上面形成一層閘極氧化膜3。作 為一個閘極電極4的複晶矽被形成在閘極氧化膜3上面。 接著磷(P+)離子以一個低劑量，如lxl〇u/cm2，被植入基質 1内。在離子植入，時以閘極電極4作為一個罩蓋。 如圖二Β所示，上述的薄層在一個無氧大氣下被退火 而在基質1表面上形成一層低濃度擴散層(]^·)。然後，一 層氧化矽膜6被形成在整個表層面上。 在圖二C中，氧化矽膜6以異向性蝕刻法蝕刻出一個 邊壁7。然後加熱氧化以形成一薄層的秒氧化膜$。接著 ，坤(As+)離子以一個高劑量被植入，如ιχ】〇丨5/cm2，以降 低擴教廣5的電阻值β在此植入時，邊壁7被作為一個單 蓋。結果，在基質1的表面内形成一層均勻的非晶層9。 最後，在圖二D中，薄層在一個無氧大氣下被退火使 本紙伕尺度適用中國國家樣準（CNS ) Μ说格（210_Χ297公釐) -5 - (請先閱讀背面之注意事項再填寫本頁) ♦ 訂 經濟部中央樣準局貝工消费合作社印製 31G454 A7 B7 五、發明説明（3.) 非晶層9結晶。最後，源極/汲極區10以一個高濃度的擴 散層(N+)形式被製作成。 然而，圖二A〜二D所示的MOSFET的製程存在的 問題是’當退火以形成源極/汲極區時’在非晶層9和 基質1之間的介面上產生晶格缺陷’特別產生在邊壁7的 邊緣附近。晶格缺陷被產生的原因將以圖三A〜三c說明 〇 在圖三A中，一個高濃度的雜質(在圖三a内的As+) 被植入矽内而形成非晶層9。植入之後在一個無氧大氣下 實施退火以活化雜質及使非晶層9再結晶。 如在圖三B所示，非晶層9的磊晶主要沿著垂直於非 晶層9和基質1之間的界面的方向，順著基質1的晶體結 構而成長。然而’在連接到邊壁7的邊緣區内，羞晶在垂 直於[100]和[110]的方向生長比垂直於[111]的方向生長更 為快速，後者即是和基質1表面成54.7度的方向。結果， 在垂直於[111]的方向形成一個凹陷η。 如在圖三C所示，由於在垂直於[i n]方向的再結晶速 度遠比在其他方向的低，在源極/汲極區域1〇内存留一處 晶格缺陷ne。這缺陷ne延伸而變成一個斷層或者一個由 圖二A〜二D内的場氧化膜2在退火時發生的壓力所導致 的疊層缺陷。 圖四A和四B說明斷看的成因。如在圖.四a所示，邊 土 7的邊緣位在此裝置的法耀區域A内，靠近場氧化膜2 。如圖四B所示，形成在邊壁7的邊緣的晶格缺陷ne， 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -6 - (請先閱讀背面之注意Ϋ項再填寫本頁) 訂 經濟部中央橾準局貝工消费合作社印裝 31C454 A7 五、發明説明（4·) 發展成為一個斷層neA或者--個由場氧化膜2在退火時發 生祕力所導致的Φ層缺陷，如上述者。這翔的缺陷成為 一個陷阱抓住重金屬原子或類似雜質。因此，若缺陷從擴 散層區域料入基質内，沿著缺陷會發生漏電電流。這漏 電電流降低電％的維持時間，增大功率損耗，並且最壞的 情況降低半導體裝置製作的良率。 發明摘要 本發明的目標即在提供製造—個半導澈裝置的方法’ 以達到裝置内無晶格缺陷。 根據本發明所揭示的方法，製造一個半導撤裝置的第 一步驟是在一塊半導體基質上形成一層第一絕緣膜。在第 一絕緣膜上面，但不含半導體基質内的一個擴散區，形成 一個軍蓋。一層第二絕緣膜被生長在有罩蓋的半導體基質 上面，這使一層稍後以離子植入法所形成的非晶層具有一 個厚度等於或小於若無第二絕緣膜時應有厚度的2〇%。雜 質_子是從半導體基質的上面被植入，因而在雜質擴散區 的表面内形成非晶層。然後，半導體基質在一個預先選定 的溫度下被退火而使非晶層結晶。 此外，根據本發明所揭示的方法，製造一個半導體裝 置的第一步驟，是在一塊半導體基質上形成—層第—絕緣 膜。在第一絕緣膜上面，但不含基質内的一個雜質擴散區 ，形成一個軍蓋。一個絕緣的邊壁被形成在單蓋的周邊上 。一層第二絕緣膜被生長在有邊壁的半導體基質上面，這 使一廣稍後以離子佈植法所形成的非晶層具有—個厚度等 本紙張尺度it用中關轉準（CNS ) A4祕（2IQx2 7公廣） (請先聞讀背面之注意事項再填寫本頁)
※第85_40號專财請案說明書修正本※1卜，爹㈣/: Μ "/ ϊ % Μ AT \ --·~-___ Β7 經濟部中央標準局員工消費合作社印^ 五'發明説明（5 ) 於或小於若無第二絕緣膜時應有厚度的2〇%。雜質離子是 從半導體基質的上面以邊壁為罩蓋被植入而在半導體基質 的表面内形成非晶層。然後，半導體基質在—個預先選定 的溫度下被退火而使非晶層結晶。 另外，根據本發明所揭示的方法，製造一個半導艘裝 置的第-步驟是在-塊半導體基f對應於—個擴散層内的 區域形成一層第一絕緣膜。在半導體基質製作—個電極的 區域上面形成一個罩蓋。一個絕緣的邊壁被形成在罩蓋的 周邊上。雜質離子經由第一絕緣膜被植入到半導髏基質對 應於擴散層的區域内。一層第二絕緣膜其具有和邊壁相同 的熱膨脹係數被形成在軍蓋、邊壁和第一絕緣膜上面。含 第二絕緣膜的半導體基質在一個預先選定的溫度下被退火 以結晶。 圖片簡诚 以下配合附上的圖片詳加說明，使本發明的物件和特 徵更為清楚，其中： 圖一A〜—C表示實施本發明的一個半導髏裝置的 製造方法； 圖二A〜二d顯示一個習知的半導體裝置的製造方 法； 圖二A〜三c展示一種產生一個晶格缺陷的機制,· 圖四A和四B顯示在圖三Α·三C的缺陷形成—處斷 層， 圖五顯示一個非晶層的特別結構；
(請先閱讀背面之注項再填寫本頁) -裝. ...... I · • - I I— -
—i I i-i I I . 經濟部中央標準局貝工消費合作社印製 A7 ' ' -------— B7 五、發明説明~- *--〜-- 圖穴以模擬法算出[iU]平面形成的深度圖； 圖七A〜七c展示實施本發明的_個變化的實施例 :及 圖八A〜八e展示實現本發明的另外—個變化的實 施例。 合宜實施例說明 、下面參考圖—A〜—c，說明_個半導體裝置的製造 万法以實現本發明的構想。本方法從形成—層絕緣膜，形 成一個罩蓋，和生長絕緣層開始，如圖一A所描逑。 在圖一 A所示，以閘極氧化法在矽基質11上形成一 層閘極氧化膜12。低電阻的多晶碎，例如1χ1〇-3/Ωαη或 更低者被沉積在氧化膜12上面以作為一個閘極電極。這形 成的表層接著被實施微影術及異向性蝕刻法以在多晶矽上 作出圖樣。結果，多晶矽變成一個閘極電極13。接著，以 CVD (化學氣相沉積法）或相同技術在整個包含閘極電極 13的表面上製作一層氧化矽膜或類似的薄膜14。 下面說明如何選取薄膜丨4厚度。圖五是以蒙特卡羅 (MonteCarlo)模擬法所算出的一層非晶層丨5的一個特殊結 構。這特殊的非晶層15是使用閘極電極13作為罩蓋，而 當绅元素被直接以一個SxlO^/cm2的劑量在40kV的離子 佈植法植入矽基質11内而形成。因為非晶層15的厚度是 隨離子佈植的劑量而定，厚度的大小一般為離子佈植的平 均投射間距Rp加上擴散到大於1至3倍的Rp。如圖五所 示’在非晶層15的邊緣，位在層15約80%的深度，基質 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） .9 - (請先閲讀背面之注f項再填寫本頁) •4 -訂
五、發明説明（7.) 經濟部中央樣準局員工消費合作社印»
11和層15之間的介面與基質11的表面形成一個54 7度夾 角。因此這介面成為[111]平面 圖六顯示離子植入劑量ID和形成[1U]平面的深度對 非晶層15的厚度的比值R之間的—個特殊關係而此比 值R是由模擬決定出。縱座標和橫座標分別標示出劑量 和比值R。非晶層的厚度隨離子佈植的劑量增加而變大， 此為已知的半導體技藝。另一方面，如圖六所示，[丨丨^平 面的深度對非晶層的厚度比值R大約是非晶廣厚度的8〇% 而與劑量ID無關聯。因此，若非晶層15的厚度依據離子 植入的劑量預先被計算出，且若使用例如一種與碎有相同 的離子柷穿能力的材質在基質〗！之上製作薄膜14，其厚 度比計算的厚度大出80%，則[lu]平面就全然不會出現在 介面上，甚至以高濃度離子佈植時亦然。當然，離子抗穿 能力視形成薄膜14的材料而定。因此，隨薄膜丨4所使用 的材料，必須把薄膜14的厚度轉換成矽材料抗穿能力。 圖一 B顯示在圖一 a的步驟之後的離子佈植^如圖所 示，坤離子(As+)或類似的雜質離子以一個高濃度穿過薄膜 14被植入矽基質u内。濃度例如為lxl0〖5/cm2或更高。 結果，一層連續的非晶層15被形成在基質n的表面内。 圖一 C表示在離子植入之後實施退火步驟。如圖所示 ，由離子植入所造成的薄層在一個無氧大氣中以500。(：或 更高的溫度被退火退火活化了雜質而使非晶層丨5再結晶 。在此’因為[丨1丨】平面沒有出現，磊晶只沿著垂直於Π〇〇] 的方向生長。因此，形成一層高濃度、且在其邊緣無晶格 ----------f f—— (請先閎讀背面之注意事項再填寫本頁} -訂 . -f I --
310454 A7 B7 經濟部中央梂準局貝工消费合作社印家 五、發明説明（8.) 缺陷的擴散層16。退火步驟包括在800 t：或更高的溫度把 薄層退火。這個步驟將被陷在薄膜Η的雜質擴散入矽基質 11，因此更降低擴散層16的電阻。 如上述，在圖示的實施例内，當擴散層16形成之時， 薄膜14被形成在矽基質11上面，其厚度為非晶層15深度 的四倍或更大倍數。當雜質離子(As+)以一個高濃度穿過薄 膜14被植入基質11時，如此的一個薄膜η把介於被形成 在基質11内的非晶層】5邊緣和基質11的表面之間的夾角 限制在一個小於或含54.7度的範園。這防止[Π1]平面的出 現’且使蟲晶只垂直於[100]方向生長。因此，不管退火步 驟如何，在非晶層15邊緣排除了晶格缺陷的產生。擴散層 16因而不含晶格缺陷且具有一個高濃度。半導體裝置其含 有一個如此的層16能降低界面漏電電流，增長聚集容量電 荷的時間，且節省功率。這些優點提升半導體裝置製作的 良率。 參照圖片圖七Α〜七C，是本發明的一個變化實施例 。這實施例包含一個特別步驟，以在一個LDD型的半導體 裝置内形成一個擴散層。這將要描述的程序是以形成一層 第一絕緣膜和形成一個罩蓋為開端，如圖七A所示《—層 第一絕緣膜以一層閘極氧化膜22的形式用閘極氧化法被 製作在一塊矽基質2丨之上。低電阻的多晶矽被形成在閘極 氧化膜22上面以構成一個閘極電極23。然後，一層氧化 膜24被形成在閘極電極23之上，且將被作為蝕刻時的一 個軍蓋。這造成的薄層接著被使用微影術及異向性蝕刻法 -4.装------訂------1、- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（210X2'7公釐） 經濟部中央棣率局員工消費合作社印製 B7 五、發明説明（9.) 蚀刻，以在多晶矽和氧化膜24作出圈樣。接著，磷離子(P+) 或類似的雜質離子以一個低濃度被植入基質21内，植入時 以圖樣化的多晶矽和氧化膜24作為一個軍蓋Μ。此處的 雜質濃度可以是例如lxl〇14/cm2或更低。然後，薄層在無 氧的大氣下被退火以形成一層低濃度的擴散層25。 圖七B顯示在圖七A步驟之後一個邊壁的製作。首先 ，一層氧化矽膜或類似的絕緣膜(未被飧出）以一個足夠的 厚度被沈積在閘極氧化膜22和氧化膜24之上。然後，這 絕緣膜以異向性蝕刻法在罩蓋Μ的周邊上被蝕刻成一個 邊壁26。 邊壁26形成之後接著形成一層第二絕緣層並作離子 佈植，如圖七C所示。如圖，一層第二絕緣膜以薄膜27 的形式被製作在氧化膜24、擴散層25及邊壁26之上。薄 膜27的具體形式可以例如是一層氧化矽膜，非晶矽或多晶 矽。然後，砷離子(As+)或類似雜質離子以一個高濃度穿過 薄膜27被植入墓質21。雜質的濃度例如lxl〇15/cm2或更 高。結果，一層非晶層28被形成在基質21的表面内。 需要時，薄膜27可以是一層高熔點的金屬薄膜或它的 碎化物’或一層踢(TiN)薄膜或這些的組合。同樣，因為離 子植入的抗穿透力視材料而定，—如在前個實施例所述的 關係，如此的薄膜必須有一個最隹化的厚度。薄膜27的厚 度應該等於在矽基質21内以離予佈植所形成的非晶層28 的厚度的百分之八十。為這目的，非晶層28的厚度依據離 子植入的劑量事先被量計。 本紙張尺度逋用中國國家棣窣（CNS ) A4规格（210X297公釐） -12- A i-----—訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局負工消费合作社印装 Α7 Β7 五、發明説明（10·) 圖七C的步驟之後’薄層在無氧大氣中以500。(3或更 高溫被退火。退火活化了雜質而使非晶層28再結晶。在此 ’因為[111]平面沒有出現，磊晶只沿著垂直於丨100]的方向 生長。因此，一層擴散層在其邊緣無晶格缺陷形成。若運 用一層矽薄膜，則當離子佈植的種子被引入薄膜27時，可 以防止組成薄膜27的原子由於撞擊而被帶入梦基質21内 ，並且轉換成為一種雜質而降低載子的生命期。上面的退 火步驟包括以800 °C或更高的溫度退火薄層。這個部份的 退火把陷住在薄膜27的雜質擴散入矽基質21，且因此更 降低擴散層25的電阻。 如上所述’在這個實施例内’當在一個LDD型的半導 體裝置内形成擴散層之時，邊壁26被形成在罩蓋μ的周 邊。因此，一如在前面的實施例内，薄膜27被形成在矽基 質21之上，其厚度為非晶層28深度的四倍或更大倍數。 在如此的一個薄層構造内，當雜質離子(As+)縱使以一個高 濃度穿過薄膜27被植入時，在罩蓋邊緣介於非晶層28和 基質21的表面之間的夾角是等於或小於54.7度。這防止 [111]平面出現’且使得蟲晶的生長只垂直於[_1〇〇]方向發生 。結果，一個因退火而導致的晶格缺陷被防止發生在罩蓋 邊緣。這個實施例因此也達成如前面實施例相同的優點。 本發明的其他變化實施例則藉由圖式圖八A〜八E來 說明。若晶格缺陷被防止一直延伸入·-個界面的空乏層時 ’介於一個擴散層區和基質之間的界面漏電亦得以被降低 。晶格缺陷的發生是因剪切應力所導致。這個實施例經由 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X 公釐） ---------f衣丨| (請先閲讀背面之注意事項再填寫本頁) 訂
J 經濟部中央標準局員工消费合作社印裝 A7 ____B7 五、發明説明（11·) 降低施加在軍蓋邊緣上的剪切應力而壓制了 一個晶格缺陷
的生長。以這實施例所製作一個半導體裝置同樣具有LDD 的結構。 如圖八A所示，步驟是從一個軍蓋和一層第一絕緣膜 的製作開始。明確說，以LOCOS或相同技術在一塊珍基 質31之上形成一層場氧化膜32。然後，運用閘極氧化， 把一層第一絕緣膜以一層閘極氧化膜33的形式製作在基 質31上面。多晶矽被沈積在閘極氧化膜33上，以形成一 個閘極電極34且具有低電阻^磷離子(p+)被運用閘極電極 34作為罩蓋，以低劑量植入基質31。 接著，在一個無氧化的大氣内把圖八A的薄層退火， 如圖八B所示。結果，在基質31的表面内形成—層低濃 度的擴散層(N_) 35。然後，一層氧化矽膜36被形成在薄 層的整個表面上。 圖八C描述一個逢壁的形成及接著圖八b步驟之後的 離子佈植。如圖示，一個邊壁37以異向性蝕刻法被形成在 閘極電極34的外周邊上。然後’加熱氧化而形成—薄層的 氧化矽膜38。接著，砷離子(As4)以邊壁37作為罩蓋，用 一個高劑量，如lxl015/cm2被植入以降低擴散層35的電阻 。結果，在基質31的表面内形成一層均句的非晶廣39。 如圖八D，一層第二絕緣層以一層薄膜4〇的形式在 低於500 C之下被製作在由圖八C步驟所製作的薄層的整 個表面之上。而薄膜40是使用和邊壁37或單蓋邊緣有相 同的熱膨脹係數的材質。 本紙張尺度適用中國國家標準（CNS > A4規格（21〇X 297公釐）一" 一 ---- -14 - .^1 ...... ........ I H· - I 1^ II - i I— - II - -I n (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 五、發明説明（I2.) 最後，如圖八E，被植入基質31的雜質則在500 t 或更高的溫度被退火以形成一個高濃度擴散層(N+)的源極 /汲極區41。若雜質的熱處理在低溫之下被實施，則微細 的缺陷容易殘留在擴散層内並且由於剪切應力而演變成— 個顯著的滑動斷層。在800 r或更高的溫度下退火能有效 排除上述的細微缺陷。 一般在退火時，因為矽基質31和邊壁或罩蓋37各有 一個特殊的熱膨脹係數，而使得應力聚集在軍蓋的逢緣。 若在這一情況存有一個細微的缺陷時，則這個缺陷由於在 基質31的表面上的剪切應力而發展成一個顯著的滑動斷 層。在圖示的實施例内，如圖八D，薄膜40被製作在整 個基質31表面上，且具有如軍蓋37相同的熱膨脹係數。 因此’雖然圖八C内在罩蓋37和基質31之間存有介面( 罩邊緣42)，此介面卻不存在圖八d内。這樣減輕應力的 聚集並且因而排除使界面漏電的晶格缺陷的生長。 如上述，在這個實施例内，罩蓋37和薄膜40具有相 同的熱膨脹係數而得以降低剪切應力，當退火時此應力可 能發生在罩蓋邊緣。這個實施例因此排除晶格缺陷的生長 而獲得如圖七A〜七C所示的實施例相同的優點。 總之’本發明揭示—種生產半導體裝置的方法，其具 有各種不可替代的優點，如從下面的列舉看出。 (1)設法今一塊部份被軍蓋住的半導體基質之上生長 出一層絕緣膜。絕緣膜被選定一個厚度，使一層稍後以離 子植入法所形成的非晶層具有一個厚度等於或小於若無絕 本紙張尺度適用中國國家橾準（CNS ) A4规格（21〇χ 297公釐） ^ -15 - --1 ----- —^1 1 -- -1. -- -I - -- -1. I - — I 1^^—1-1 I I II— m (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（13_ ) 緣膜時應有厚度的20%。因此，離子体植的種子一部分被 導入這絕緣膜内，並且使得在軍蓋邊緣介於基質和非晶層 之間的夾角被縮小到54.7度(對應於[111]平面)或小於該角 度。這樣有效降低了由於退火生長磊晶時發生晶格缺陷的 機率。 (2) 本發明所述及的一個半導體裝置的控制方法能直 接被運用到LDD型的金氧半場效電晶體(MOSFET)的生產 〇 (3) 以非晶矽或多晶矽形成一層第二絕緣膜。當離子佈 植的種子被引入絕緣層時，這層絕緣層防止絕緣層的組成 原子由於撞擊而進入基質，並且變成為一種雜質而降低載 子的生命期。 (4) 當以一層高熔點的金屬薄膜或它的矽化物，或一薄 層錫(TiN)膜或這些的組合來構造絕緣層，一層具有高熔點 的薄金屬矽化膜在矽化過程中被形成，可以被作為第二絕 緣膜。此即’第二絕緣膜在矽化過程中會被形成以使擴散 層的電阻變低。因此，不必要有另外的步驟以形成第二絕 緣膜。 (5) 因為退火係在800 °C或更高溫度實施，被引入薄膜 的雜質可以被擴散入固態矽。這樣能降低一個高濃度的擴 散層的電阻。 (6) 第二絕緣膜和邊壁有相同的熱膨脹係數。退火過程 中，邊壁降低作用在基質之上位於革蓋邊緣的剪切應力， 因而抑制了晶格缺陷的成長。 本紙ft尺度逋用中國國家橾準（CNS ) A4规格（210X297公着） -16- (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明（14.) (7)因為晶格缺陷的生長在80CTC或更高溫度被抑制， 以800 °C或更高溫度所實施的退火降低源自缺陷的漏電電 流。 雖然本發明已引用特別的圖解實施例加以描述，但發 明的内涵並不受限於這些實施例。可以預見熟習這類技藝 的人士能更改或變化這些實體而仍未脫離本發明的範圍及 理念。例如，在所圖示及描述任一實施例，氧化膜能被以 氮化膜或類似的絕緣膜替代。在實施例内，每層薄膜被圖 示及描述具有一個厚度為非晶層厚度的四倍或更大倍數。 另外，因為一層非晶層的厚度隨著離子佈植的加速能量的 降低而減小，這加速能量能被加以控制以減小非晶層形成 在基質之上的厚度。本發明並非只運用在高濃度砷離子的 操作，也適用於任何其他高濃度雜質例如p、BF或BF2 在半導體裝置的生產。 1 衣丨· (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印袈 一張 -紙 本 公

Claims (1)

  1. U〇454 AS B8 C8 D8 經濟部中央梯準局Λ工消费合作社印製 、申請專利範圍 1. 一種半導體裝置之製造方法，其中包含如下步驟： (a) 形成一層第一絕緣膜在一塊半導體基質之上； (b) 形成一個單蓋在所述及的第一絕緣膜上面，但 不含所述及的半導體基質的一個雜質擴散區； (c) 設法生長一層第二絕緣膜在含有所述及的軍蓋 的半導體基質之上，使一層稍後以離子佈植法 形成的非晶層具有一個厚度等於或小於若無所 述及的第二絕緣膜時該所述及的非晶層應有厚 度的20% ; (d) 從所述及的半導體基質的上面植入雜質離子， 使在所述及的一個雜質擴散區的表面内形成所 述及的非晶層；以及 (e) 在一個預先選定的溫度下退火所述及的半導體 基質’以使所述及的非晶層因此結晶。 2·根據申請專利範圍第丨項所述之方法，其中步驟(e) 包括如下步驟：⑴在一個高於及含80(TC的溫度下 退火所述及的半導體基質。 3·—個半導體裝置之製造方法，其中包含如下步驟： (a) 形成一層第一絕緣膜在一塊半導體基質之上； (b) 形成一個軍蓋在所述及的第一絕緣膜上面，但 不含所述及的半導體基質的一個雜質擴散區； (c) 形成一個絕緣邊壁在所述及的軍蓋邊緣之上； (d) 形成一層第二絕緣膜在含有所述及的邊壁的半 導體基質之上，使一層稍後以離子佈植法形成 本紙張纖用中两 --------’裝------訂------f (請先閲讀背面之注意事項再填寫本頁) 18-
    經濟部中央橾率局員工消費合作社印製 的非晶層具有-個厚度等於或小於若無所述及 的第二絕緣膜時該所述及的非晶層應有厚度的 20% ; (e)運用所述及的邊壁作為罩蓋，從所述及的半導 禮基質的上面植入雜質離子，使在所述及的半 導體基質的表面内形成所述及的非晶層；以及 (ί)在一個預先選定的溫度下退火所述及的半導體 基質，以使所述及的非晶層因而結晶。 4. 根據申請專利範固第3項所述之方法，其中所述及 的第二絕緣膜包含一層屬於非晶矽及多晶矽其中 一種的薄膜。 5. 根據申請專利範圍第3項所述之方法，其中所述及 的第二絕緣膜包含一層薄膜屬於下列的一種：高熔 點金屬薄膜、所述及的金屬矽化物薄膜、錫(TiN) 薄膜，以及上述之薄膜的組合。 6_根據申請專利範圍第3項所述之方法，其中.步驟⑺ 包括如下步驟.（g)在一個高於及含8〇〇 X；的溫度下 退火所述及的半導體基質。 7. —種半導體裝置之製造方法，其中包含如下步驟： (a) 形成一層第一絕緣膜在一塊半導體基質的區域 内，此區域對應於一個擴散廣； (b) 形成一個軍蓋在所述及的半導體基質的區域上 面，此區域被構造一個電極； 本紙張尺度逋( CNS > A術( 210X擇亡釐〉 T装-----訂 <請先閲讀背面之注$項再填寫本頁) A8 B8 C8 D8 申請專利範園 (c) 形成一個絕緣邊壁在所述及的軍蓋邊緣之上； (d) 經由所述及的第一絕緣膜植入雜質離子到所述 及的半導鱧基質區域内，此區域對應於所述及 的擴散層： (e) 形成一層第二絕緣膜’其具有如所述及的逢壁 相同的熱膨脹係數在所述及的軍蓋、所述及的 邊壁和所逑及的第一絕緣膜上面；以及 (f) 在一個預先選定的溫度下退火所述及的半導體 基質’其含有所述及的第二絕緣膜以使之結晶。 根據申請專利範園第7项所述之方法，其中步驟⑺ 包括如下步驟：（g)在一個高於及含800 °C的溫度下 退火所述及的半導體基質。 7'iil、訂------f (請先W讀背面之注意事項再填寫本頁} M濟部中央標準局貝工消费合作社印製 本紙張尺度逋用中靦国家榡率（CNS) A4规格（ 210X 那
TW085110240A 1995-08-25 1996-08-22 TW310454B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7217871A JPH0964355A (ja) 1995-08-25 1995-08-25 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
TW310454B true TW310454B (zh) 1997-07-11

Family

ID=16711082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085110240A TW310454B (zh) 1995-08-25 1996-08-22

Country Status (3)

Country Link
EP (1) EP0762490A3 (zh)
JP (1) JPH0964355A (zh)
TW (1) TW310454B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2323706B (en) * 1997-03-13 2002-02-13 United Microelectronics Corp Method to inhibit the formation of ion implantation induced edge defects
JPH1145995A (ja) * 1997-07-25 1999-02-16 Nec Kyushu Ltd 半導体装置およびその製造方法
US6159812A (en) * 1998-02-06 2000-12-12 Advanced Micro Devices, Inc. Reduced boron diffusion by use of a pre-anneal
KR100739246B1 (ko) * 2005-04-11 2007-07-12 주식회사 하이닉스반도체 반도체 소자의 소스/드레인영역 형성방법
JP4568304B2 (ja) * 2007-06-22 2010-10-27 株式会社東芝 半導体装置の製造方法
JP4568308B2 (ja) * 2007-08-06 2010-10-27 株式会社東芝 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE219243T1 (de) * 1985-10-11 1987-09-24 Monolithic Memories, Inc., Santa Clara, Calif., Us Verfahren zur herstellung eines bipolaren transistors.
JP2810947B2 (ja) * 1990-01-19 1998-10-15 日本電信電話株式会社 半導体装置の製造方法
JPH04290224A (ja) * 1991-03-19 1992-10-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH06181219A (ja) * 1992-12-15 1994-06-28 Kawasaki Steel Corp 半導体装置の製造方法
US5439831A (en) * 1994-03-09 1995-08-08 Siemens Aktiengesellschaft Low junction leakage MOSFETs

Also Published As

Publication number Publication date
EP0762490A2 (en) 1997-03-12
JPH0964355A (ja) 1997-03-07
EP0762490A3 (en) 1998-06-03

Similar Documents

Publication Publication Date Title
TW317648B (zh)
TW312810B (en) The manufacturing method for LDD forming in MOS device
US6068928A (en) Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
EP0137645B1 (en) Method of forming a shallow n-type region
JP3704164B2 (ja) 浅い半導体接合の形成方法
JPS5846670A (ja) 埋込みチヤンネル型電荷結合装置の製造法
JPH05102072A (ja) ケイ化物層からなる半導体デバイスおよびそのデバイスの製造方法
TW310454B (zh)
JP5010589B2 (ja) 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ
TW439299B (en) Manufacturing method of metal oxide semiconductor having selective silicon epitaxial growth
JPH09219520A (ja) トランジスタ及びその製造方法
JPS61208829A (ja) 半導体装置の製造方法
JPH03131020A (ja) 半導体装置の製造方法
TW410385B (en) Method of manufacturing a semiconductor device
TW323390B (en) The method for forming lightly doped drain on semiconductor device
TW402762B (en) Manufacturing a semiconductor device
US20230127783A1 (en) Field effect transistor with reduced source/drain resistance
TW407308B (en) Method for manufacturing polysilicon gate electrodes
TW411608B (en) Manufacture of short channel metal oxide semiconductor transistor with improving electrostatic discharge protecting resistance function
JPS58131748A (ja) 半導体装置の製造方法
JPH06267974A (ja) 半導体素子の製造方法
JPH03191529A (ja) 半導体装置の製造方法
TW323402B (en) Manufacturing method of field oxide local channel stop implant
JPH04307741A (ja) 半導体装置の製造方法
TW442973B (en) Method for fabricating dual-voltage metal oxide semiconductor transistor