JP3704164B2 - 浅い半導体接合の形成方法 - Google Patents

浅い半導体接合の形成方法 Download PDF

Info

Publication number
JP3704164B2
JP3704164B2 JP32280592A JP32280592A JP3704164B2 JP 3704164 B2 JP3704164 B2 JP 3704164B2 JP 32280592 A JP32280592 A JP 32280592A JP 32280592 A JP32280592 A JP 32280592A JP 3704164 B2 JP3704164 B2 JP 3704164B2
Authority
JP
Japan
Prior art keywords
concentration
substrate
metal silicide
impurities
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32280592A
Other languages
English (en)
Other versions
JPH05218081A (ja
Inventor
シユワルケ ウド
ツエラー クリストフ
イヨツト ツアイニンガー ハインリツヒ
ハンシユ ウイルフリート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH05218081A publication Critical patent/JPH05218081A/ja
Application granted granted Critical
Publication of JP3704164B2 publication Critical patent/JP3704164B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、電界効果トランジスタの浅い接合を形成する方法、一層詳細には、改善された漏れおよび降伏特性を有する浅い接合を形成する方法に関する。
【０００２】
【従来の技術】
サブミクロン金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の製造にあたって、トランジスタに非常に浅い（１５０ｎｍ以下の深さ）ソース／ドレイン領域（接合）を設けることは望ましい。浅い接合は低い漏れ電流においてより低いシートおよびコンタクト抵抗を有する。ケイ化された浅い接合は金属‐酸化物抵抗および拡散シート抵抗の双方を下げることが見い出されており、また、必要とされる低い注入量(dose)のために、それらはイオン注入と結び付けられる基板損傷を減ずる可能性を有する。これまで、浅いケイ化接合は単結晶シリコンの基板の表面に沿ってコバルト、チタン、タングステン、タンタルまたはモリブデンのケイ化物のような金属ケイ化物の層を形成することにより形成されてきた。ケイ化物の層はイオン注入により所望の伝導性の不純物によりドープされる。デバイスは次いで浅い接合を形成するべくケイ化物から基板のなかへドーパントを拡散させるべく加熱される。このプロセスは米国特許第 4,788,160号(R.H.Havemann 、１９８８年１１月２９日）および米国特許第 4,816,423号(Havemann 、１９８９年３月２８日）明細書に記載されている。高い注入量（典型的に５×１０15不純物／ｃｍ2）の低い注入エネルギーが専らケイ化物へのドーパントの注入を局限するのに使用される。ドーパントは次いで基板のなかへ拡散されるので、さもなければアニールアウトされなければならない基板への注入損傷は存在しない。
【０００３】
しかし、基板のなかに注入損傷が存在しないにもかかわらず、拡散された接合の漏れおよび降伏特性はしばしば満足でない。このことは、プロセスが低温処理と組み合わせて使用される時に特に真である。たとえば、粗いケイ化物／シリコン基板と組み合わせてのケイ化物からの不十分な拡散は、ケイ化物からなる突起の生成（以下スパイキングと称する）を惹き起こす。その結果、接合の漏れ特性を劣化させるショットキダイオードが生成する。加えて、高いトーピングレベルおよび非常に浅い接合深さでは、トンネリングを介してのソフトブレークダウンの危険も増大する。
【０００４】
これらの問題のいくつかを克服するべく試みられてきた１つの公知の方法は、拡散を助長するように熱サイクルを増すことである。しかし、ケイ化物はケイ化物からシリコンのなかへドーパントをドライブするのに必要とされるアニールサイクルに対して熱的に安定でなければならない。非常にしばしばケイ化物が集塊し、それにより界面の粗さを増させる。このことは望ましくないケイ化物スパイキングを助長する。また、他の処理およびデバイスデザインが、使用され得る熱サイクルを制限し得る。
【０００５】
他の公知の方法は、ケイ化物を通じてのシリコンのなかへのドーパントの追加注入である。この方法は、良好な接合を形成するためにケイ化物からの外方拡散（アウトディフュージョン）により供給されなければならないドーパントの量を減ずる。しかし、追加注入はケイ化物の厚みの変動に非常に敏感であるので、この方法を制御することは非常に困難であることが解っている。また、それはチャネリングに起因してケイ化物の形状に非常に関係する。この方法の他の欠点は、注入ピークおよび追加注入の濃度が互いに無関係でないことである。こうして、ケイ化物からの拡散のために必要とされるドーパントの量（すなわち注入ピーク）と、ケイ化物／シリコン基板界面におけるドーパントの量（すなわち追加注入量）とが無関係に最適化され得ない。
【０００６】
さらに他の公知の方法は、注入ピークをケイ化物／シリコン基板界面の近くに有することである。この方法はイオンビーム混合効果を最大化し、その結果として界面を滑らかにし、またそれによりケイ化物スパイキングの危険を減ずる。しかし、金属ケイ化物からシリコン基板中へのかなりの金属の侵入と接合における結晶損傷とがこの方法の欠点である。また、注入条件で生成される歪と損傷を除去するのに必要とされる長時間の焼鈍（アニーリング）とのために接合がかなり深い。このことはこの方法を比較的深い（１５０ｎｍ以上の）接合に制限する。
【０００７】
別の公知の方法は、ケイ化物を通じての注入を深くすることである。この方法では注入すべきドーパントの全てがケイ化物を通じてシリコンのなかへ高いエネルギーで注入される。この方法はそれにより深い接合のみに制限され、また、すべての高ドーズ注入と同様に、それは基板のなかに著しい結晶損傷を発生する。また、長時間の熱処理が注入損傷を除去するのに必要とされる。
【０００８】
【発明が解決しようとする課題】
本発明の課題は、金属ケイ化物からの拡散により第１の伝導形式の単結晶シリコンの基板（基板）のなかに、改善された接合特性を有する浅い接合を形成する方法を提案することである。
【０００９】
本発明の他の課題は、浅いソースおよびドレイン領域を有する電界効果トランジスタを製造する方法を提案することである。
【００１０】
【課題を解決するための手段】
上記の課題は、基板の表面に沿って金属ケイ化物の層を形成する過程と、第１の伝導形式の不純物と反対の第２の伝導形式の不純物により金属ケイ化物をドープする過程と、第２の伝導形式の不純物のイオンを金属ケイ化物層を通じて基板のなかへ埋め込む過程と、接合を形成するべく金属ケイ化物層から基板のなかへ不純物を拡散させる過程とを含んでいることを特徴とする浅い接合の形成方法により解決される。
【００１１】
また、上記の課題は、第１の伝導形式の単結晶シリコンの基板の表面に沿ってシリコン二酸化物の間隔をおかれた絶縁領域を形成する過程と、絶縁領域の間の基板の表面の少なくとも一部分の上に薄いゲート誘電体層を形成する過程と、ゲート誘電体層の上にまた絶縁領域から間隔をおかれて導電性ポリシリコンのゲートを形成する過程と、ゲートの各側と隣接する絶縁領域との間に基板の表面に沿って金属ケイ化物の分離した層を形成する過程と、第１の伝導形式と反対の第２の伝導形式の不純物により金属ケイ化物層をドープする過程と、次いで第２の伝導形式の不純物のイオンを金属ケイ化物層を通じて基板のなかへ埋め込む過程と、ソースおよびドレイン領域を形成するべく金属ケイ化物層から基板のなかへ不純物を拡散させる過程とを含んでいることを特徴とする電界効果トランジスタの製造方法により解決される。
【００１２】
【実施例】
本発明は、添付図面を参照しての以下の一層詳細な説明から一層よく理解されよう。なお図面は正しい尺度では描かれていない。
【００１３】
いま図１を参照すると、本発明の方法に従って（ソースおよびドレイン領域に対する）浅い接合を形成されるべき金属酸化物半導体（ＭＯＳ）電界効果トランジスタ（ＦＥＴ）１０（ＭＯＳＦＥＴとして知られている）の出発構造の断面図が示されている。トランジスタ１０は約１×１０16不純物／ｃｍ3の典型的な不純物濃度および表面１４を有する単結晶の基板（基板）１２で出発する。ｎチャネルＭＯＳＦＥＴ１０（絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）と呼ばれる）に対しては、基板１２はｐ形式の伝導性であり、またソースおよびドレイン領域はｎ形式の伝導性である。表面１４の上に、トランジスタ１０が形成されるべき表面１４の部分をカバーするマスキング層１６が設けられている。マスキング層１６は一般にシリコン窒化物であり、単独にもしくはシリコン二酸化物の層の上に設けられている。間隔をおいてシリコン二酸化物の絶縁領域１８がマスキング層１６の各側で表面１４に形成されている。絶縁領域は、シリコン二酸化物を形成するべく酸化雰囲気中で基板１２を加熱することにより形成される。
【００１４】
いま図２を参照すると、トランジスタ１０を製造する次のステップを示すトランジスタ１０の断面図が示されている。マスキング層１６が適当なエッチング剤により除去される。次いで、絶縁領域１８の間の表面１４の上にシリコン二酸化物の薄いゲート誘電体層２０を形成するべく、基板１２が酸化雰囲気中で加熱される。ドープされたポリシリコンのゲート２２が次いで絶縁領域１８の間の表面１４の一部分を覆ってゲート誘電体層２０の上に形成される。ゲート２２は、ゲート誘電体層２０および絶縁領域１８の全表面を覆ってポリシリコンの層をデポジットし、またポリシリコン層をｎ形式伝導性に対するリンのような所望の伝導形式の不純物でドープすることにより形成される。シリコン二酸化物、シリコン窒化物もしくは両者の組み合わせのマスキング層２４が次いで、ゲートを形成すべきポリシリコン層の部分を覆って形成される。ポリシリコン層の残りの部分が次いで適当なエッチング剤により除去されて、ゲート２２を残す。
【００１５】
シリコン二酸化物もしくはシリコン窒化物の側壁スペーサ２６が次いでゲート２２の側面に沿って形成され得る。これは、ゲート２２の各側にゲート２２およびゲート誘電体層２０を覆って材料の層をデポジットすることにより達成される。この層は次いで基板１２の表面１４に実質的に垂直にエッチする異方性のエッチによりエッチされる。これは側壁スペーサ２６を除いて層のすべてを除去する。また、ゲート２２の各側における基板表面１４の上のゲート誘電体層２０の部分が、表面１４を露出するべくエッチングにより除去される。
【００１６】
コバルト、チタン、タングステン、タンタルまたはモリブデンのような適当な金属の層２８が次いで側壁スペーサ２６と絶縁領域１８との間の露出された基板表面１４の上にデポジットされる。これは選択的なデポジションにより、または全デバイスを覆って金属を被覆しそしてフォトリトグラフィおよびエッチングによりゲート２２および絶縁領域１８の上から金属を除去することにより達成され得る。デバイスは次いで、側壁スペーサ２６と絶縁領域１８との間の基板表面１４に沿って金属ケイ化物層３０を形成するべく金属層２８を基板１２のシリコンと反応させるように、使用される金属に関係して約７００〜８００°Ｃの適当な温度で加熱される。加熱ステップは、約５０ｎｍの厚みの金属ケイ化物層３０を形成するべく、使用される金属に関係して、約３０秒以上または以下の時間にわたり行われる。もし所望であれば、金属層２８のすべての余分な金属が適当なエッチング剤により除去できる。しかし、金属ケイ化物層３０の上にこのような余分な金属を残すことにより、金属ケイ化物層３０への良好な接触が可能にされる。
【００１７】
いま図３を参照すると、本発明による方法の次のステップの間のトランジスタ１０の断面図が示されている。シリコン二酸化物もしくはシリコン窒化物の薄いキャッピング層３２が次いで絶縁領域１８、金属ケイ化物層３０およびゲート２２を覆ってデポジットされる。金属ケイ化物層３０が次いで、トランジスタ１０のそこに形成されるべきソースおよびドレイン領域に対する所望の伝導形式の高い濃度の不純物でドープされる。矢印３４により示されているように、これはイオン注入により達成される。イオン注入は約２０ｋｅＶの比較的低い注入エネルギーでヒ素のような所望の不純物で約５×１０15不純物／ｃｍ2の高い濃度で行われる。低いエネルギーが使用されるのは、不純物が金属ケイ化物層にのみ注入され、基板１２を貫かないようにするためである。
【００１８】
いま図４を参照すると、本発明による方法の次のステップの間のトランジスタ１０の断面図が示されている。矢印３６により示されているように、金属ケイ化物層３０のなかに注入されたものと同一の不純物のイオンが次いで金属層２８および金属ケイ化物層３０を通じて金属ケイ化物層３０のすぐ下の基板１２の領域のなかへ注入される。注入はヒ素の３×１０14不純物／ｃｍ2のドーズのような低ドーズで行われ、使用可能な範囲は１×１０14〜１×１０15不純物／ｃｍ2のオーダーである。しかし、注入は、金属ケイ化物層３０を貫くように、より高いエネルギー、典型的には約１５０ｋｅＶで行われる。
【００１９】
いま図５を参照すると、本発明による方法の最終ステップを示すトランジスタ１０の断面図が示されている。基板１２は次いで、金属ケイ化物層３０から基板１２のなかへ不純物を拡散させるべく、約５分間にわたり約９００°Ｃの温度で加熱することにより熱処理される。これは基板１２のなかにソースおよびドレイン領域３８を形成する。ソースおよびドレイン領域３８は各々、金属ケイ化物層３０から不純物により形成された金属ケイ化物層３０に隣接して高濃度にドープされた浅い領域４０を有する。高濃度にドープされた領域４０の下に伝導度に勾配を持つ領域４２が低ドーズ注入により発生される。基板１２の熱処理の間に、キャッピング層３２が金属ケイ化物層３０から周囲への不純物の拡散を防止する。トランジスタ１０がソースおよびドレイン領域３８およびゲート２２への接触（図示せず）を形成することにより完成される。ｎチャネルトランジスタ１０に対しては、ドレインおよびソース領域３８は共にｎ形伝導性であり、また基板１２はｐ形伝導性である。従って、ドレインおよびソース領域３８の各々はその外縁３８ａにおいて基板１２とｐ‐ｎ接合を形成する。
【００２０】
本発明の方法では、低ドーズ注入は基板１２の表面１４のなかの結晶損傷を避けるのに十分に低いが、接合形成を達成するのには十分に高い。これは基板１２のなかへ金属ケイ化物層３０のなかへ不純物の高いドーゼージを拡散させるステップの間にケイ化物スパイキングおよびショットキダイオード生成を抑制する。また、ソース／ドレイン領域３８の勾配領域４２は改善された接合特性を与える。また、金属ケイ化物層３０および基板１２の界面における粗さおよび拡散条件に関係して、注入パラメータは高ドーズ注入から独立して最適化され得る。加えて、低ドーズ注入は、絶縁領域１８の縁の下にドープされた領域４４を有する領域３８を形成するべく、金属ケイ化物層３０を貫くだけでなく絶縁領域１８の縁をも貫く。これは接合３８の周辺における漏れ特性を改善すると共にエリア接合漏れを減じ、またソフトブレークダウンを抑制する。こうして本発明の方法は改善された漏れ特性および抑制された降伏特性を有する浅いソースおよびドレイン領域を形成する。
【００２１】
いま図６を参照すると、従来の方法を使用して製造された多数のトランジスタおよび本発明の方法を使用して製造されたトランジスタに対して縦軸に接合電流（アンペア）、横軸に接合バイアス（ボルト）をとったグラフが示されている。破線（ａ）は、コバルトケイ化物の層のなかへ低いエネルギー（２０ｋｅＶ）で高ドーズのヒ素（５×１０15不純物／ｃｍ2）を注入し、次いで２分間にわたり９００°Ｃでシリコン基板のなかへヒ素を拡散させることにより製造されたトランジスタに対する特性を示す。このトランジスタは高い漏れ電流を有することが見られる。これは主に不十分な拡散により惹起されるケイ化物スパイキングの結果である。
【００２２】
鎖線（ｂ）は、高いエネルギー（１５０ｋｅＶ）で金属ケイ化物層を通じて完全に高ドーズのヒ素（５×１０15不純物／ｃｍ2）を注入しそして２分間にわたり９００°Ｃで焼鈍することにより製造されたトランジスタの特性を示す。これはまだ、イオン注入により生ずるシリコン基板中の結晶損傷の結果として高い漏れ電流を生ずる。
【００２３】
点線（ｃ）は、焼鈍ステップの温度サイクルが５分間、９００°Ｃに増され、続いて４０分間、８００°Ｃで行われたことを除いて線（ａ）に対する仕方と類似の仕方で製造されたトランジスタの特性を示す。これは約＋５Ｖまでの逆漏れに関しては改善を示すが、＋５Ｖ以上で望ましくなく高く、また増大する漏れにより特徴付けられている。
【００２４】
実線（ｄ）は、前記のように本発明に従って製造されたトランジスタの特性を示す。逆接合漏れが全電圧範囲にわたって数桁も減ぜられており、またソフトブレークダウンの形跡が存在しないことが解る。本発明のこの方法によれば改善されたｐ‐ｎ接合を有する浅いソースおよびドレイン領域を有するＭＯＳ電界効果トランジスタを製造し得る。順方向バイアス領域（０〜−２Ｖ）では、線ｂ）およびｃ）は線ｄ）およびａ）とそれぞれ合致する。
【００２５】
本発明の特別な実施例は単に本発明の一般的原理の例であることは理解されよう。種々の変形が前記の原理に従って行われ得る。たとえば、絶縁領域１８は基板１２の表面１４の酸化以外の方法により形成され得る。さらに、ソースおよびドレイン接合３８を形成するのに使用される不純物は所望の伝導形式に関係して変更され得る。さらに、不純物の濃度および注入のために使用されるエネルギーは所望の不純物の濃度および注入の深さに関係して多少変更され得る。
【図面の簡単な説明】
【図１】本発明の方法の１つのステップでのＭＯＳ電界効果トランジスタの断面図。
【図２】本発明の方法の１つのステップでのＭＯＳ電界効果トランジスタの断面図。
【図３】本発明の方法の１つのステップでのＭＯＳ電界効果トランジスタの断面図。
【図４】本発明の方法の１つのステップでのＭＯＳ電界効果トランジスタの断面図。
【図５】本発明の方法の１つのステップでのＭＯＳ電界効果トランジスタの断面図。
【図６】従来の方法および本発明の方法により製造された種々のトランジスタに対する接合電界効果トランジスタと接合バイアスとの間の関係を示すグラフ。
【符号の説明】
１０ ＭＯＳ電界効果トランジスタ
１２ 基板
１４ 表面
１６ マスキング層
１８ 絶縁領域
２０ 誘電体領域
２２ ゲート
２６ 側壁スペーサ
２８ 金属層
３０ 金属ケイ化物層
３２ キャッピング層

Claims (19)

  1. 第１伝導形式のシリコン基板の表面内に浅い接合を形成する方法において、
    前記基板表面上に金属ケイ化物の層を形成する過程と、
    第１濃度の不純物を前記金属ケイ化物層にドープする過程であって、前記第１濃度の不純物は前記第１伝導形式とは反対の第２伝導形式であり、しかも前記金属ケイ化物層のドーピングはイオン注入により行い、該イオン注入は第１エネルギーレベルで行い、この際前記第１濃度の不純物を前記金属ケイ化物層内に導入し、かつ前記第１濃度の不純物が前記金属ケイ化物層の下の前記基板内に侵入しないようにする過程と、
    第２濃度の不純物を前記金属ケイ化物層を通して前記金属ケイ化物層下の前記基板の領域内に注入する過程であって、前記第２濃度の不純物は前記第２伝導形式であり、前記第２濃度の不純物の濃度が、前記金属ケイ化物層内に注入した前記第１濃度の不純物の濃度より低く、前記第２濃度の不純物の前記基板内へのイオン注入を、前記第１エネルギーレベルより高い第２エネルギーレベルにおいて行う過程と、
    前記第１濃度の不純物を前記金属ケイ化物層から前記基板内に拡散し、かつ前記第２濃度の不純物を拡散する過程であって、拡散した前記第１濃度の不純物により、高濃度にドープされた浅い領域を形成し、この浅い領域の下に伝導度に勾配を持つ領域が、前記第２濃度の不純物により形成される過程と、
    を含んでいることを特徴とする浅い半導体接合の形成方法。
  2. 前記第１濃度の不純物のドーズ量が５×１０15 ／ｃｍ2、前記第１エネルギーレベルが２０ｋｅＶであることを特徴とする請求項１記載の方法。
  3. 前記金属ケイ化物層を通して前記基板内へ注入する前記第２濃度の不純物のドーズ量が３×１０ 14 ／ｃｍ 2 であり、前記第２エネルギーレベルが１５０ｋｅＶであることを特徴とする請求項１記載の方法。
  4. 前記第１濃度の不純物のドーズ量が５×１０ 15 ／ｃｍ 2 、前記第１エネルギーレベルが２０ｋｅＶであることを特徴とする請求項３記載の方法。
  5. 前記金属ケイ化物層を形成すべく、前記基板表面上に金属の層を被着し、かつ前記金属ケイ化物を形成する温度に前記基板を加熱することを特徴とする請求項１記載の方法。
  6. 前記第１濃度の不純物を前記金属ケイ化物層から前記基板内へ拡散させるべく、前記基板を加熱することを特徴とする請求項１記載の方法。
  7. 前記第１濃度の不純物を前記金属ケイ化物層から前記基板内へ拡散させるべく、前記基板を９００°Ｃで５分間にわたり加熱することを特徴とする請求項６記載の方法。
  8. 浅いソースおよびドレイン領域を有する電界効果トランジスタを製造する方法において、
    第１伝導形式の単結晶シリコン基板を準備する過程と、
    前記基板の表面に該表面から絶縁された導電性のゲートを形成する過程と、
    前記基板の表面に沿って、前記ゲートの各側に金属ケイ化物の層を形成する過程と、
    前記第１濃度の不純物を前記各金属ケイ化物層にドープする過程であって、前記第１濃度の不純物は前記第１伝導形式とは反対の第２伝導形式であり、しかも前記各金属ケイ化物層のドーピングをイオン注入により行い、該イオン注入は第１エネルギーレベルで行い、この際前記第１濃度の不純物を前記各金属ケイ化物層内に導入し、かつ前記第１濃度の不純物が前記各金属ケイ化物層の下の前記基板内に侵入しないようにする過程と、
    第２濃度の不純物を前記各金属ケイ化物層を通して前記各金属ケイ化物層下の前記基板の領域内に注入する過程であって、前記第２濃度の不純物は前記第２伝導形式であり、前記第２濃度の不純物の濃度が、前記各金属ケイ化物層内に注入した前記第１濃度の不純物の濃度より低く、前記第２濃度の不純物の前記基板内へのイオン注入を、前記第１のエネルギーレベルより高い第２のエネルギーレベルで行う過程と、
    前記ソースおよびドレイン領域を形成すべく、前記第１濃度の不純物を前記各金属ケイ 化物層から前記基板内に拡散し、かつ前記第２濃度の不純物を拡散する過程であって、拡散した前記第１濃度の不純物により、高濃度にドープされた浅い領域を形成し、この浅い領域の下に伝導度に勾配を持つ領域が、前記第２濃度の不純物により形成される過程と
    を含んでいることを特徴とする電界効果トランジスタの製造方法。
  9. 前記第１濃度の不純物のドーズ量が５×１０ 15 ／ｃｍ 2 、前記第１エネルギーレベルが２０ｋｅＶであることを特徴とする請求項８記載の方法。
  10. 前記各金属ケイ化物層を通して前記基板内へ注入する前記第２濃度の不純物のドーズ量が３×１０ 14 ／ｃｍ 2 であり、前記第２エネルギーレベルが１５０ｋｅＶであることを特徴とする請求項８記載の方法。
  11. 前記各金属ケイ化物層を形成すべく、前記基板表面上に金属の層を被着し、かつ前記各金属ケイ化物を形成する温度に前記基板を加熱することを特徴とする請求項８記載の方法。
  12. 前記第１濃度の不純物を前記各金属ケイ化物層から前記基板内へ拡散させるべく、前記基板を加熱することを特徴とする請求項８記載の方法。
  13. 前記第 1 濃度の不純物を前記各金属ケイ化物層から前記基板内へ拡散させるべく、該基板を９００°Ｃで５分間にわたり加熱することを特徴とする請求項１２記載の方法。
  14. 前記各金属ケイ化物層の形成に先立って、シリコン二酸化物の側壁スペーサを前記ゲートの側に沿って形成し、かつ前記各金属ケイ化物層を前記各側壁スペーサに隣接して形成することを特徴とする請求項８記載の方法。
  15. 浅いソースおよびドレイン領域を有する電界効果トランジスタを製造する方法において、
    第１伝導形式の単結晶シリコン基板を準備する過程と、
    前記基板の表面上に、間隔をおいてシリコン二酸化物の絶縁領域を形成する過程と、
    前記各絶縁領域間の前記基板表面の少なくとも一部分上に薄いゲート誘電体層を形成する過程と、
    前記ゲート誘電体層上にかつ前記各絶縁領域から間隔をおいて導電性ポリシリコンのゲートを形成する過程と、
    前記ゲートと前記各絶縁領域との間の、前記基板の表面に沿って、前記ゲートの各側に金属ケイ化物層を形成する過程と、
    第１濃度の不純物を前記各金属ケイ化物層にドープする過程であって、前記第１濃度の不純物は前記第１伝導形式とは反対の第２伝導形式であり、しかも前記各金属ケイ化物層のドーピングはイオン注入により行い、該イオン注入は第１エネルギーレベルで行い、この際前記第１濃度の不純物を前記各金属ケイ化物層内に導入し、かつ前記第１濃度の不純物が前記各金属ケイ化物層の下の前記基板内に侵入しないようにする過程と、
    第２濃度の不純物を前記各金属ケイ化物層を通して前記各金属ケイ化物層下の前記基板の領域内に注入する過程であって、前記第２濃度の不純物は第２伝導形式であり、前記第２濃度の不純物の濃度が、前記各金属ケイ化物層内に注入した前記第１の濃度の不純物の濃度より低く、前記第２濃度の不純物の前記基板内へのイオン注入を、前記第１エネルギーレベルより高い第２エネルギーレベルにおいて行う過程と、
    前記ソースおよびドレイン領域を形成すべく、前記第１濃度の不純物を前記各金属ケイ化物層から前記基板内に拡散し、かつ前記第２濃度の不純物を拡散する過程であって、拡散した前記第１濃度の不純物により、高濃度にドープされた浅い領域を形成し、この浅い領域の下に伝導度に勾配を持つ領域が、前記第２濃度の不純物により形成される過程と
    を含んでいることを特徴とする電界効果トランジスタの製造方法。
  16. 前記第１濃度の不純物のドーズ量が５×１０ 15 ／ｃｍ 2 、前記第１エネルギーレベルが２０ｋｅＶであり、前記第２濃度の不純物のドーズ量が３×１０ 14 ／ｃｍ 2 、前記第２エネルギーレベルが１５０ｋｅＶであることを特徴とする請求項１５記載の方法。
  17. 前記各金属ケイ化物層を形成すべく、前記基板表面上に金属の層を 被着し、かつ前記各金属ケイ化物を形成する温度に前記基板を加熱することを特徴とする請求項１５記載の方法。
  18. 前記第１濃度の不純物を前記各金属ケイ化物層から前記基板内へ拡散させるべく、前記基板を加熱することを特徴とする請求項１５記載の方法。
  19. 前記各金属ケイ化物層の形成に先立って、側壁スペーサを前記ゲートの各側に沿って形成し、もって前記各金属ケイ化物層を前記側壁スペーサの１つと前記絶縁領域の１つとの間に形成することを特徴とする請求項１５記載の方法。
JP32280592A 1991-11-12 1992-11-06 浅い半導体接合の形成方法 Expired - Lifetime JP3704164B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/790953 1991-11-12
US07/790,953 US5268317A (en) 1991-11-12 1991-11-12 Method of forming shallow junctions in field effect transistors

Publications (2)

Publication Number Publication Date
JPH05218081A JPH05218081A (ja) 1993-08-27
JP3704164B2 true JP3704164B2 (ja) 2005-10-05

Family

ID=25152224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32280592A Expired - Lifetime JP3704164B2 (ja) 1991-11-12 1992-11-06 浅い半導体接合の形成方法

Country Status (8)

Country Link
US (1) US5268317A (ja)
EP (1) EP0543223B1 (ja)
JP (1) JP3704164B2 (ja)
KR (1) KR100268979B1 (ja)
AT (1) ATE194881T1 (ja)
DE (1) DE69231271D1 (ja)
HK (1) HK1003750A1 (ja)
TW (1) TW241384B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181219A (ja) * 1992-12-15 1994-06-28 Kawasaki Steel Corp 半導体装置の製造方法
US6498080B1 (en) * 1993-11-05 2002-12-24 Agere Systems Guardian Corp. Transistor fabrication method
US5395787A (en) * 1993-12-01 1995-03-07 At&T Corp. Method of manufacturing shallow junction field effect transistor
KR0135163B1 (ko) * 1993-12-16 1998-04-22 문정환 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법
US5413957A (en) * 1994-01-24 1995-05-09 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film
US5439831A (en) * 1994-03-09 1995-08-08 Siemens Aktiengesellschaft Low junction leakage MOSFETs
US5444024A (en) * 1994-06-10 1995-08-22 Advanced Micro Devices, Inc. Method for low energy implantation of argon to control titanium silicide formation
US5648673A (en) * 1994-12-28 1997-07-15 Nippon Steel Corporation Semiconductor device having metal silicide film on impurity diffused layer or conductive layer
US5624867A (en) * 1995-05-24 1997-04-29 National Science Council Low temperature formation of palladium silicided shallow junctions using implant through metal/silicide technology
US5569624A (en) * 1995-06-05 1996-10-29 Regents Of The University Of California Method for shallow junction formation
JPH0982814A (ja) * 1995-07-10 1997-03-28 Denso Corp 半導体集積回路装置及びその製造方法
US20020197838A1 (en) * 1996-01-16 2002-12-26 Sailesh Chittipeddi Transistor fabrication method
US5766998A (en) * 1996-12-27 1998-06-16 Vanguard International Semiconductor Corporation Method for fabricating narrow channel field effect transistors having titanium shallow junctions
EP0966762A1 (en) * 1997-01-21 1999-12-29 Advanced Micro Devices, Inc. As/P HYBRID nLDD JUNCTION AND MEDIUM Vdd OPERATION FOR HIGH SPEED MICROPROCESSORS
TW396646B (en) 1997-09-11 2000-07-01 Lg Semicon Co Ltd Manufacturing method of semiconductor devices
KR100425147B1 (ko) * 1997-09-29 2004-05-17 주식회사 하이닉스반도체 반도체소자의제조방법
US6096616A (en) * 1998-05-18 2000-08-01 Advanced Micro Devices, Inc. Fabrication of a non-ldd graded p-channel mosfet
US6022771A (en) * 1999-01-25 2000-02-08 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions
US5998248A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region
US6025242A (en) * 1999-01-25 2000-02-15 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation
US5998273A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions
JP3381252B2 (ja) * 1999-06-30 2003-02-24 日本電気株式会社 半導体装置及びその製造方法
JP3991564B2 (ja) * 2000-08-25 2007-10-17 株式会社村田製作所 圧電磁器組成物及び圧電素子
KR100940530B1 (ko) * 2003-01-17 2010-02-10 삼성전자주식회사 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치
KR100446622B1 (ko) * 2002-01-10 2004-09-04 삼성전자주식회사 실리콘 광소자 및 이를 적용한 발광 디바이스 장치
KR100612875B1 (ko) * 2004-11-24 2006-08-14 삼성전자주식회사 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치
KR20060059327A (ko) * 2004-11-27 2006-06-01 삼성전자주식회사 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치
US9006104B2 (en) 2013-06-05 2015-04-14 Globalfoundries Inc. Methods of forming metal silicide regions on semiconductor devices using millisecond annealing techniques

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
DE3175081D1 (en) * 1980-12-12 1986-09-11 Toshiba Kk Method of manufacturing a semiconductor device of the mis type
US4558507A (en) * 1982-11-12 1985-12-17 Nec Corporation Method of manufacturing semiconductor device
JPH0695563B2 (ja) * 1985-02-01 1994-11-24 株式会社日立製作所 半導体装置
CA1216962A (en) * 1985-06-28 1987-01-20 Hussein M. Naguib Mos device processing
US4843023A (en) * 1985-09-25 1989-06-27 Hewlett-Packard Company Process for forming lightly-doped-drain (LDD) without extra masking steps
JPH07101677B2 (ja) * 1985-12-02 1995-11-01 株式会社東芝 半導体装置の製造方法
DE3765844D1 (de) * 1986-06-10 1990-12-06 Siemens Ag Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen.
US5028554A (en) * 1986-07-03 1991-07-02 Oki Electric Industry Co., Ltd. Process of fabricating an MIS FET
US4788160A (en) * 1987-03-31 1988-11-29 Texas Instruments Incorporated Process for formation of shallow silicided junctions
US4816423A (en) * 1987-05-01 1989-03-28 Texas Instruments Incorporated Bicmos process for forming shallow npn emitters and mosfet source/drains
US4774204A (en) * 1987-06-02 1988-09-27 Texas Instruments Incorporated Method for forming self-aligned emitters and bases and source/drains in an integrated circuit
JPS63313818A (ja) * 1987-06-17 1988-12-21 Hitachi Ltd 半導体装置の製造方法
US4900688A (en) * 1987-06-25 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Pseudo uniphase charge coupled device fabrication by self-aligned virtual barrier and virtual gate formation
US4914500A (en) * 1987-12-04 1990-04-03 At&T Bell Laboratories Method for fabricating semiconductor devices which include sources and drains having metal-containing material regions, and the resulting devices
US4922311A (en) * 1987-12-04 1990-05-01 American Telephone And Telegraph Company Folded extended window field effect transistor
US4912053A (en) * 1988-02-01 1990-03-27 Harris Corporation Ion implanted JFET with self-aligned source and drain
US4835112A (en) * 1988-03-08 1989-05-30 Motorola, Inc. CMOS salicide process using germanium implantation
JP2706460B2 (ja) * 1988-03-14 1998-01-28 富士通株式会社 イオン注入方法
JPH0324733A (ja) * 1989-06-22 1991-02-01 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0543223B1 (en) 2000-07-19
HK1003750A1 (en) 1998-11-06
KR930011273A (ko) 1993-06-24
US5268317A (en) 1993-12-07
ATE194881T1 (de) 2000-08-15
TW241384B (ja) 1995-02-21
EP0543223A3 (en) 1996-07-17
DE69231271D1 (de) 2000-08-24
KR100268979B1 (ko) 2000-10-16
JPH05218081A (ja) 1993-08-27
EP0543223A2 (en) 1993-05-26

Similar Documents

Publication Publication Date Title
JP3704164B2 (ja) 浅い半導体接合の形成方法
US9735270B2 (en) Semiconductor transistor having a stressed channel
KR100440840B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100215163B1 (ko) 개선된 포켓 영역을 갖는 mos 전계 효과 트랜지스터 및 그 제조 방법
US4038107A (en) Method for making transistor structures
EP1058303A1 (en) Fabrication of VDMOS structure with reduced parasitic effects
KR19980702309A (ko) SiGe 층을 포함하는 반도체 전계 효과 디바이스
JPH04225529A (ja) 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法
US4841347A (en) MOS VLSI device having shallow junctions and method of making same
US6797593B2 (en) Methods and apparatus for improved mosfet drain extension activation
JPH09135025A (ja) 半導体装置の製造方法
JP2002501673A (ja) 装置内にゲートが形成される前に過渡増速拡散を用いてドーパント濃度を制御する方法
JP2002025931A (ja) 半導体素子の製造方法
JPH0459774B2 (ja)
US5851889A (en) Semiconductor gate conductor with a substantially uniform doping profile having minimal susceptibility to dopant penetration into the underlying gate dielectric
KR100332119B1 (ko) 반도체 소자 제조 방법
EP0143670A2 (en) Process for fabricating a semiconductor device
JP2733082B2 (ja) Ｍｏｓ装置の製法
JPH10125919A (ja) 半導体素子の電極形成方法
JPH09191106A (ja) 半導体装置およびその製造方法
JP4186247B2 (ja) 半導体装置の製造方法および導電性シリコン膜の形成方法
JPH11145457A (ja) 縦型電界効果トランジスタ
JP2808945B2 (ja) 縦型ｍｏｓ電界効果トランジスタの製造方法
JPS6196764A (ja) 半導体装置およびその製造方法
JPS6384162A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050722

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8