KR0135163B1 - 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 - Google Patents
얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법Info
- Publication number
- KR0135163B1 KR0135163B1 KR1019930028018A KR930028018A KR0135163B1 KR 0135163 B1 KR0135163 B1 KR 0135163B1 KR 1019930028018 A KR1019930028018 A KR 1019930028018A KR 930028018 A KR930028018 A KR 930028018A KR 0135163 B1 KR0135163 B1 KR 0135163B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- titanium
- titanium nitride
- nitride film
- heat treatment
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 136
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000010438 heat treatment Methods 0.000 claims abstract description 29
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000010936 titanium Substances 0.000 claims description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 20
- 229910052719 titanium Inorganic materials 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 claims description 4
- 229910010421 TiNx Inorganic materials 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000005546 reactive sputtering Methods 0.000 claims description 2
- 229910002651 NO3 Inorganic materials 0.000 claims 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 claims 1
- 238000010348 incorporation Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 13
- 150000002500 ions Chemical class 0.000 abstract description 9
- 238000002955 isolation Methods 0.000 abstract description 3
- 229910021332 silicide Inorganic materials 0.000 description 42
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 40
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910008484 TiSi Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000005191 phase separation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 that is Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Abstract
본 발명은 티나늄 질화막이 열처리시 상분리되는 현상을 이용함으로써, 한번의 열처리 공정으로 박막의 티타늄실리사이드를 형성시킬 수 있을 뿐만아니라 상용 이온 주입장치를 이용하여 얕은 접합의 오소스/드레인영역을 형성시킬 수 있는 모스트랜ㅈ디스터의 제조방법으로서, 실리콘기판상에 필드산화공정을 수행하여 소자 분리용 필드산화막을 형성하는 스텝과, 실리콘기판상에 게이트 절연막과 폴리실리콘막으로 된 게이트를 형성하는 스텝과, 게이트의 측벽에 스페이서를 형성하는 스텝과, 기판전면에 티타늄과잉의 티타늄 질화막을 증착시키는 스텝과, 열처리 공정을 수행하여 티타늄 질화막과 게이트 계면과 실리콘기판과 티타늄 질화막의 계면에 티타늄실리사이드막을 형성하고, 필드 산화막 및 측벽 스페이서와 티타늄 질화막의 계면에 TixNyOz막을 형성하는 스텝과, 기판 전면에 도판트를 이온 주입하는 스텝과, 열처리 공정을 수행하여 티타늄실리사이드막내에 이온 주입된 도판트를 실리콘기판으로 확산시켜 얕은 접합의 소오스/드레인영역을 형성하는 스텝과, 티타늄실리사이드막을 제외한 비반응 티타늄 질화막과 반응된 TixNyOz막을 NH4OH/H2O2용액으로 선택적으로 제거하는 스텝을 포함한다.
Description
제1a도~제1e도는 종래의 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조공정도.
제2도는 종래의 실리사이드막의 형성시 금속다리의 생성을 설명하기 위한 도면.
제3a~제3g도는 종래의 SADS(silicide As Diffusion Source)공정을 위한 이용한 모스트랜지스터의 제조공정도.
제4a도~제4e도는 본 발명의 SADS 공정을 이용한 모스트랜지스터의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
41 : 실리콘기판 42 : 필드산화막
43 : 게이트 절연막 44 : 게이트
45 : 측벽스페이서 46 : 티타늄질화막
47 : 티타늄실리사이드막(살리사이드) 48 : TIxNyOz막
49 : 티타늄실리사이드막(폴리사이드) 50 : 얕은 접합의 소오스/드레인영역
본 발명은 모스트랜지스터의 제조방법에 관한 것으로, 특히 한번의 급속 열처리 공정으로 박막의 실리사이드를 형성하고, 상용 이온 주입장치를 이용하여 얕은 접합의 소오스/드레인영역을 형성하는 모스트랜지스터의 제조방법에 관한 것이다.
반도체 집적기술의 발달로 스미크론 이하의 모스트랜지스터를 직접하게 되었다. 고집적화에 따라 모스트랜지스터의 크기가 작아지고, 모스트랜지스터의 소오스/드레인영역 접합깊이도 점점 얕아지게 되었다.
접합의 면저항은 접합길이에 반비례하는 소오스/드레인영역의 접합깊이가 점점 얕아짐에 따라 접합의 면저항이 증가하게 되어 소자의 기생저항(parasotic)이 증가하게 되었다.
최근에는 초고집적회로를 제조함에 있어 기생저항을 감소시키고 소자의 특성을 향상시키기 위하여 소오스/드레인영역에 실리사이드를 형성하였다.
면저항은 비저항에 비례하고 접합깊이에 반비례하는데, 실리콘의 비저항은 200μΩ·cm 정도이고 실리사이의 비저항은 물질에 따라 다르지만 50μΩ·cm 전후이다.
그러므로, 얕은 접합의 소오스/드레인영역에 실리사이드를 형성하므로써 기생저항인 접합의 면저항을 감소시킬 수 있게 되었다.
이러한 실리사이드막으로서 티타늄실리사이드(TiSi2)가 널리 알려져있다.
소오스/드레인영역에 실리사이드를 형성한다 함은 하기의식에서 나타낸 바와같이 접합을 구성하는 실리콘기판과의 반응에 의한 결과이므로 실리사이드 형성은 형성된 실리사이드의 두께에 대응하는 깊이만큼 실리콘으로된 소오스/드레인영역의 소모를 수반하게 된다.
Ti + 2Si → TiSi2
그러므로, 형성된 실리사이드의 두께 즉, 소오스/드레인영역의 소모된 부분도 접합 깊이에 가산되므로 초고집적소자를 제조하기 위해서는 두께가 얇으면서도 안정한 실리사이드 형성 기술이 요구되었다.
또한, 전기적 측면에서도 소오스/드레인영역에 형성되는 실리사이드막을 실리사이드와 실리콘 계면이 균일(uniform)해야 한다.
실리사이드는 크게 고융점 금속과 폴리시리콘과의 반응에 의해 형성되는 폴리사이드(Polycide)와 고융점 금속과 실리콘과의 반응에 의해 형성되는 살리사이드(SALICIDE, Self-Aligned Silicide)로 나뉘어진다.
제1도 (a)-(b)는 종래의 얕은 접합의 소오스/드레인영역에 실리사이드막이 형성된 모스트랜지스터의 제조공정도이다.
제1도 (a)를 참조하면, 통상의 이중확산법(double diffusion)을 이용하여 기판(11)에 저농도의 소오스/드레인영역(15)과 고농도의 소오스/드레인영역(17)을 형성한다.
즉, 실리콘기판(11)상에 통상의 필드산화공정을 수행하여 소자분리용 필드산화막(12)을 형성하고, 채널영역상부의 기판(11)상에 게이트 산화막(13)과 폴리실리콘으로된 게이트(14)를 순차 형성한다.
게이트(14)를 마스크로 기판과 반대도전형을 갖는 불순물을 이온 주입하여 저농도의 소오스/드레인영역(15)을 형성한다.
통상의 측벽 스페이서 형성 공정으로 게이트(14)의 측벽에 스페이서(16)를 형성한 후 이 측벽스페이서(16)와 게이트(14)를 마스크로 하여 기판과 반대 도전형을 갖는 불순물을 이온 주입하여 고농도의 소오스/드레인영역(17)을 상기 저농도의 소오스/드레인영역(15)에 인접하도록 형성한다.
제1도 (b)와 (c)는 티타늄실리사이드막(TiSi2)형성공정도를 도시한 것이다.
기판 전면에 걸쳐 고융점금속(refractory metal)인 티타늄(Ti)막(18)을 얇게 증착시킨후, 700℃ 정도의 온도에서 1차로 열처리 공정을 수행한다.
열처리공정시 실리콘원자가 티타늄막(18)으로 이동하여 박막의 티타늄막918)과 실리콘기판(11)의 계면과, 티타늄막(18)과 게이트(14)의 계면에서 실리콘(Si)과 티타늄(Ti)이 반응하게 되므로 C49상(phase)을 갖는 티타늄실리사이드막(19, 20)을 형성한다.
제1도 (d)를 참조하면, NH4OH/H2O2용액으로 티타늄실리사이드막(19, 20)을 제외한 티타늄막(18)을 모두 제거한다.
이로서, 소오스/드레인영역(17)상에 형성된 티타늄실리사이드막(19)을 실리사이드막이고, 게이트(14)상에 형성된 티타늄실리사이드막(20)을 폴리사이드막이다.
제1도 (e)를 참조하면, 800℃이상의 온도에서 2차로 열처리공정을 수행하여 C54상을 갖는 티타늄실리사이드막(19')(20')을 형성한다.
그러므로, 얕은 소오스/드레인영역(17)에 박막의 티타늄실리사이드막이 형성된 모스트랜지스터가 얻어진다.
2차 열처리공정을 수행하여 티타늄실리사이드막을 형성하는 이유는 다음과 같다. 박막의 티타늄막을 형성한후 고온에서 금속열처리 공정을 수행하면, 실리콘원자가 박막의 티타늄막(18)으로 이동하여 제2도에서와 같이 C54상의 티타늄실리사이드막(19)이 소오스/드레인영역(17)의 표면뿐만아니라 측벽스페이서(16)를 타고 불필요한 금속다리(metal bridge)(21)가 형성되게 된다.
이러한 금속다리(21)는 도전성 물질이므로 쇼트발생을 야기시키게 된다.
그러므로, 저온에서 1차로 열처리공정을 수행하여 소오스/드레인영역(17)의 표면에만 티타늄실리사이드막(19)을 형성하고, 나머지 티타늄막을 제거한후 2차로공온에서 열처리공정을 수행하여 금속다리의 발생없이 티타늄실리사이드막을 형성하는 것이다.
티타늄실리사이드막은 2가지의 동소체(polymorphy)가 존재한다.
하나는 a=3.62, b=13.76, c=3.605Å의 격자상수를 갖는 C49(orthorhombic)구조의 티타늄실리사이드막이고, 다른 하나는 a=8.236Å, b=4.773Å, c=8.523Å의 격자상수를 갖는 C54(orthorhombic)구조의 티타늄실리사이드막이다.
반도체 소자의 제조시에는 C54TiSi 가 안정하고 비저항이 낮기 때문에 C54TiSi를 사용한다.
이와 같이 소오스/드레인영역에 티타늄실리사이드막을 형성하는 경우에 소오스/드레인영역(17)의 접합깊이에 형성된 실리사이드막의 두께가 포함되기 때문에 실리콘의 소모가 적어야 한다.
그리고, 실리사이드막의 두께가 증가할수록 접촉저항이 증가하기 때문에 실리사이드막을 300Å 이하의 두께로 얇게 형성하는 것이 좋다.
박막의 실리사이드을 형성하기 위해서는 이전 공정에서 티타늄막을 얇게 증착시켜야 한다.
그러나, 박막의 티타늄막과 박막의 실리사이드막을 열적 특성이 불안정하기 때문에 후속의 2차 열처리공정에서 합체(agglomeration)가 일어나 소자의 특성이 저하되는 문제점이 있었다.
또한, 종래의 방법으로 형성된 티타늄실리사이드막은 그의 두께가 얇기 때문에 발생되는 열적분안정성으로 인해 티타늄실리사이드막과 실리콘으로된 소오스/드레인영역(17)간의 계면에서 심하게 굴곡이 발생되는 문제점이 있었다.
얕은 접합의 소오스/드레인영역과 박막의 실리사이드막을 형성하는 방법중 확산 소오스로서 실리사이드를 이용하는 방법 즉, SADS(Silicide As Diffusion Source)방법이 가장 우수한 것으로 알려져왔다.
이 SADS 방법은 J.electrochem. Soc., 139, 196, 199에 잘 나타나 있다.
SADS 방법은 실리콘기판상에 밀 실리사이드막을 형성시키고, 이 실리사이드막에 도판트(Dpant)를 이온 주입하고 열처리하여 줌으로써 실리사이드내에 있는 도판트를 실리콘기판으로 확산시켜 얕은 접합의 소오스/드레인영역을 형성시켜주는 방법으로서, 제1도에서 소오스/드레인영역을 형성하고 실리사이드막을 소오스/드레인영역에 형성하는 것과는 공정순서가 다르다.
제3도 (a)-(g)는 종래의 SADS 방법을 이용한 모스트랜지스터의 제조공정도이다.
제3도 (a)를 참조하면, 실리콘기판(31)상에 통상의 필드산화공정으로 소자 분리용 필드산화막(32)을 형성하고, 채녈영역상부에 게이트 절연막(33) 및 폴리실리콘막으로 된 게이트(34)를 순차 형성한다.
이엇, 절연막으로된 스페이서(35)를 게이트(34)의 측벽에 형성한다.
제3도 (b) 내지 제3도 (e)는 실리사이드막을 형성하는 공정을 도시한 것이다.
이는 제1도 (b)-(e)에 도시된 실리사이드막의 형성공정과 동일하다.
즉, 기판 전면에 걸쳐 박막의 티타늄막(36)을 증착시키고, 1차 열처리공정을 700℃ 정도에서 수행하여 티타늄막(36)과 실리콘기판(31)간의 계면에 C49상을 갖는 티타늄실리사이드막(37)을 형성함과 동시에 게이트(34)와 티타늄막(36)의 계면에 티타늄실리사이드막(38)을 형성한다.
반응하지 않는 티타늄막(36)을 NH4OH/H2O2용액에서 모두 제거한후 800℃ 이상에서 2차로 열처리공정을 이용하여 C54상을 갖는 티타늄실리사이드막(37')(38')을 형성한다.
제3도 (f)를 참조하면, 티타늄실리사이드막(37')(38')을 형성한후, 10KeV 정도의 저가속에너지를 이용하여 기판과 반대 도전형을 갖는 불순물을 티타늄실리사이드막(37')(38')으로 이온 주입한다.
n형 기판(NMOS)의 경우 As+ 이온을 이온 주입하고 n형기판(PMOS)인 경우 BF+ 이온을 이온 주입한다.
제3도 (g)를 참조하면, 1000℃ 정도의 온도에서 열처리공정을 수행하여 티타늄실리사이드막(37')(38')에 이온주입된 불수물은 확산시킨다.
이로써 얕은 접합의 소오스/드레인영역(39)이 형성되어 실리사이드와 얕은 접합의 소오스/드레인영역을 갖는 모스트랜지스터가 얻어진다.
이 SADS 방법은 이온주입직후 도판트는 실리사이드내에만 분포되어야 한다.
상용되는 이온 주입공정은 30KeV 이상의 가속 에너지에서만 수행 가능한데, 만일 이온 주입 에너지가 너무 커서 실리콘기판까지 도판트가 분포하게 되면, 이온 주입시의 녹-온(knock-on)효과에 의해 누설전류가 증가하게 된다.
이를 방지하기 위해서는 30nm 이하의 박막의 실리사이드내에만 도판트가 분포되도록 10KeV 전후의 낮은 에너지 이온주입장치를 이용하여야 한다.
그러나 이 경우 생산성(throughput)과 안정성(safety)측면에서 문제가 크다.
즉, 10KeV 정도의 낮은 가속에너지를 이용하여 얇은 티타늄실리사이드막에만 도판트를 분포시키기 위해서는, Ge+등의 이온을 기판으로 먼저 이온주입하여 기판을 초기 비정질화(preamorphization)시켜주어야 한다.
또한 SADS 방법을 이용하는 경우에도 2번의 열처리공정을 수행하여 티타늄실리사이드막을 형성시켜 주어야 하기 때문에 제1도에 종래 방법에서 야기된 문제점도 발생하게 된다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 공정을 단순화하고 특성을 향상시킨 박막의 실리사이드와 얕은 접합의 소오스/드레인영역을 갖는 모스트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 실리콘기판상에 필드산화공정을 수행하여 소자분리용 필산화막을 형성하는 스템과, 실리콘기판상에 게이트 절연막과 폴리 실리콘막으로된 게이트를 형성하는 스텝과, 게이트의 측벽에 스페이서를 형성하는 스텝과, 기판 전면에 티타늄 과잉의 티타늄질화막을 증착시키는 스텝과, 열처리공정을 수행하여 티타늄질화막과 게이트 계면에 실리콘기판과 티타늄질화막의 계면에 티타늄 실리사이드막을 형성하고, 필드산화막 및 측벽 스페이서와 티타늄질화막의 계면에 TixNyOz막을 형성하는 스텝과, 기판 전면에 도판트를 이온 주입하는 스텝과, 열처리 공정을 수행하여 티타늄실리사이드막내에 이온 주입된 도판트를 실리콘기판으로 확산시켜 얕은 접합의 소오스/드레인영역을 형성하는 스텝과, 티타늄 실리사이드막을 제외한 비반응 티타늄질화막과 반응된 TixNyOz막을 NH4OH/H2O2용액으로 선택적으로 제거하는 스텝을 포함하는 박막의 실리사이드막과 얕은 접합의 소오스/드레인영역을 갖는 모스트랜지스터를 제공한다.
이하, 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명한다.
제4도 (a)-(e)는 본 발명의 SADS 방법을 이용한 박막의 실리사이드와 얕은 접합의 소오스/드레인영역을 갖는 모스트랜지스터의 제조공정도이다.
제4도 (a)를 참조하면, 실리콘기판(41)상에 필드산화공정으로 필드산화막(42)을 형성하고, 채널영역상에 게이트 절연막(43)과 폴리실리콘막으로된 게이트(44)를 순차 형성한다.
이어서, 게이트(44)의 측벽에 산화막으로된 스페이서(45)를 형성한다.
제4도 (b)를 참조하면, 기판 전면에 걸쳐 과잉의 티타늄이 포함된 티타늄질화막(Tiexcessed TiNx, 0x1)(46)을 반응성 스퍼터링방법(reactive sputtering)으로 얇게 증착시킨다.
제4도 (c)를 참조하면, 800℃ 정도의 온도에서 급속 열처리 공정(RTA, Rapid Thermal Annealing)을 질소 또는 암모니아 분위기(N2ambient or NH3ambient) 하에서 수행을 한다.
열처리시 상분리(phase seperation)형상에 의해 실리콘기판(41)과 티타늄질화막(46)의 계면에서는 실리사이드인 C54상의 타타늄실리사이드(47)이 형성되고, 폴리실리콘막으로 된 게이트(44)와 티타늄질화막(46)의 계면에서는 폴리사이드인 C54상의 티타늄실리사이드막(49)이 형성된다.
그리고, 필드산화막(42)과 티타늄질화막(46)의 계면 및 측벽 스페이서(45)와 티타늄질화막(46)의 계면에서는 폴리사이드인 C54상의 티타늄실리사이드막(49)이 형성된다.
이는 티나늄(Ti)의 산화에너지가 실리콘산화막(SiO2)에 비해 크기 때문이다.
이때, 상분리현상에 의해 형성되는 티타늄실리사이드막(47)은 박막의 티타늄질화막(TiNx)의 x값에 의존한다.
즉, x값이 클수록 형성되는 TiSi막의 두께는 두꺼워진다.
X=0.3일때 TiN/TiSi2의 두께비는 대략 1 : 1이 된다.
그러므로, 30KeV 이상의 가속에너지를 이용한 이온주입 공정에서도 모든 도판트가 박막의 티타늄실리사이드막(47)내에 구속되므로 이온 주입후 열처리를 하여 도판트를 기판으로 확산시키더라도 전기적 특성에 변화를 주지 않는다.
그러므로, 본 발명의 실시예에서는 800℃의 고온에서 급속 열처리 공정을 수행하더라도 상기에서 설명한 바와같은 금속다리는 형성되지 않는다.
이는 고온에서 열처리시 티타늄질화막(46)과 측벽 스페이서(45)의 계면에서 상분리 현상에 의해 산화막(48)이 형성되기 때문에 티타늄실리사이드막(47)이 실리콘기판(41)에만 형성되어 측벽 스페이서(45)쪽으로 금속다리는 형성되지 않게 된다.
제4도 (d)를 참조하면, 기판 전면에 걸쳐 도판트, 즉 기판(41)과 반대 도전형을 갖는 불순물을 이온 주입한다.
열처리공정을 수행하면 티타늄실리사이드막(47)내에 이온 주입되어있던 불순물이 기판(41)으로 확산되어 얕은 접합의 소오스/드레인영역(50)이 형성된다.
제4도 (d)를 참조하면, NH4OH/H2O2용액이나 기타 산용액에서 티타늄실리사이드막(48,49)을 제외한 남아있는 티타늄질화막(46)과 TixNyOz막(48)을 선택적으로 제거하면 얕은 접합으 소오스/드레인영역과 살리사이드막을 갖는 모스트랜지스터가 얻어진다.
상기한 바와같은 본 발명에 의하면, 티타늄 광이의 티타늄질화막이 상분리되는 현상을 이용함으로써 한번의 급속 열처리공정으로 박막의 실리사이드막을 형성할 수 있어 2번의 열처리공정을 수행하는 종래보다 공정을 단순화시킬 수 있으며, 소모가 최소화되어 얕은 접합에 적합한 티타늄실리사이드막을 얻을 수 있으므로 콘택저항의 증가를 방지할 수 있다.
또한 상분리현상에 의해 고온의 열처리공정을 수행하더라도 금속다리의 형성을 방지할 수 있으므로 특성을 향상시킬 수 있다.
또한, 30KeV 이상의 가속에너지를 갖는 상용 이온주입장치를 이용하여 얕은 접합의 소오스/드레인영역을 형성할 수 있으므로, 접합의 면저항등 기생저항을 감소시킬수 있으며, 특성을 향상시킬수 있는 이점이 있다.
Claims (6)
- 실리콘기판(41)상에 필드산화공정을 수행하여 필드산화막(42)을 형성하는 스텝과, 실리콘기판(41)상에 박막의 절연막과 폴리실리콘막을 증착시키고 패터닝하여 게이트 절연막(43)과 게이트(44)를 형성하고, 게이트(44)가 형성된 부분을 제외한 실리콘기판(41)을 노출시키는 스텝과, 게이트(44)의 측벽에 산화막으로된 스페이서(45)를 형성하는 스텝과, 기판 전면에 걸쳐 티타늄 과입의 티타늄질화막(TiNx)(0x1)(46)을 증착시키는 스텝과, 급속 열처리공정을 수행하여 노출된 실리콘기판(41)과 티타늄질화막(46)의 계면과 게이트(44)와 티타늄질화막(46)의 계면에 티타늄실리사이드막(47,49)을 형성하고, 필드산화막(42) 및 측벽스페이서(45)와 티타늄질화막(46)의 계면에 TixNyOx막(48)을 형성하는 스텝과, 기판 전면에 걸쳐 기판과 반대 도전혀을 갖는 불순물을 이온 주입하는 스텝과, 열처리공정을 수행하여 티타늄실리사이드막(47)내에 이온주입된 불순물을 기판(41)으로 확산시켜 얕은 접합의 소오스/드레인영역(50)을 형성하는 스텝과, 티타늄실리사이드막(48,49)을 제외한 남아있는 티타늄질화막(46)과 TixNyOx막(48)을 선택적으로 제거하는 스텝을 포함하는것을 특징으로 하는 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법.
- 제1항에 있어서, 티타늄질화막(46)은 반응성 스퍼터링법으로 증착시키는 것을 특징으로 하는 모스트랜지스터의 제조방법.
- 제1항에 있어서, 급속 열처리 공정을 800℃ 정도의 고온에서 수행하는것을 특징으로 하는 모스트랜지스터의 제조방법.
- 제1항에 있엇, 급속열처리공정을 질수 분위기 또는 암모니아 분위기에서 수행하는 것을 특징으로 하는 모스트랜지스터의 제조방법.
- 제1항에 있어서, 이온 주입시 30KeV 정도의 가속에너지를 갖는 상요의 이온주입장치를 이용하는 것을 특징으로 하는 모스트랜지스터의 제조방법.
- 제1항에 있어서, 남아 있는 티타늄질화막(46)과 TixNyOx막(48)을 NH4OH/H2O2용액이나 다른 산용액 중 하나로 제거하는 것을 특징으로 하는 모스트랜지스터의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028018A KR0135163B1 (ko) | 1993-12-16 | 1993-12-16 | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 |
| US08/190,664 US5607884A (en) | 1993-12-16 | 1994-02-02 | Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film |
| DE4406849A DE4406849C2 (de) | 1993-12-16 | 1994-03-02 | Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht |
| JP6163338A JP2819240B2 (ja) | 1993-12-16 | 1994-06-23 | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028018A KR0135163B1 (ko) | 1993-12-16 | 1993-12-16 | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021525A KR950021525A (ko) | 1995-07-26 |
| KR0135163B1 true KR0135163B1 (ko) | 1998-04-22 |
Family
ID=19371247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930028018A KR0135163B1 (ko) | 1993-12-16 | 1993-12-16 | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5607884A (ko) |
| JP (1) | JP2819240B2 (ko) |
| KR (1) | KR0135163B1 (ko) |
| DE (1) | DE4406849C2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510472B1 (ko) * | 1998-06-30 | 2005-10-25 | 삼성전자주식회사 | 반도체소자에서의 얕은 접합 형성방법 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849634A (en) * | 1994-04-15 | 1998-12-15 | Sharp Kk | Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3 |
| US5648673A (en) * | 1994-12-28 | 1997-07-15 | Nippon Steel Corporation | Semiconductor device having metal silicide film on impurity diffused layer or conductive layer |
| JP2785772B2 (ja) * | 1995-11-20 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| TW353206B (en) | 1997-05-17 | 1999-02-21 | United Microelectronics Corp | Process for producing self-aligned salicide having high temperature stability |
| US5953614A (en) * | 1997-10-09 | 1999-09-14 | Lsi Logic Corporation | Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step |
| US6242330B1 (en) * | 1997-12-19 | 2001-06-05 | Advanced Micro Devices, Inc. | Process for breaking silicide stringers extending between silicide areas of different active regions |
| US6297115B1 (en) | 1998-11-06 | 2001-10-02 | Advanced Micro Devices, Inc. | Cmos processs with low thermal budget |
| US6225173B1 (en) | 1998-11-06 | 2001-05-01 | Advanced Micro Devices, Inc. | Recessed channel structure for manufacturing shallow source/drain extensions |
| US6200869B1 (en) | 1998-11-06 | 2001-03-13 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit with ultra-shallow source/drain extensions |
| US6180476B1 (en) * | 1998-11-06 | 2001-01-30 | Advanced Micro Devices, Inc. | Dual amorphization implant process for ultra-shallow drain and source extensions |
| US6165858A (en) * | 1998-11-25 | 2000-12-26 | Advanced Micro Devices | Enhanced silicidation formation for high speed MOS device by junction grading with dual implant dopant species |
| KR100329769B1 (ko) | 1998-12-22 | 2002-07-18 | 박종섭 | 티타늄폴리사이드게이트전극형성방법 |
| US6265291B1 (en) | 1999-01-04 | 2001-07-24 | Advanced Micro Devices, Inc. | Circuit fabrication method which optimizes source/drain contact resistance |
| US6191052B1 (en) | 1999-01-25 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Method for fabricating an ultra-shallow junction with low resistance using a screen oxide formed by poly re-oxidation in a nitrogen containing atmosphere |
| US6194748B1 (en) | 1999-05-03 | 2001-02-27 | Advanced Micro Devices, Inc. | MOSFET with suppressed gate-edge fringing field effect |
| US6291278B1 (en) | 1999-05-03 | 2001-09-18 | Advanced Micro Devices, Inc. | Method of forming transistors with self aligned damascene gate contact |
| US6271132B1 (en) | 1999-05-03 | 2001-08-07 | Advanced Micro Devices, Inc. | Self-aligned source and drain extensions fabricated in a damascene contact and gate process |
| US6492249B2 (en) | 1999-05-03 | 2002-12-10 | Advanced Micro Devices, Inc. | High-K gate dielectric process with process with self aligned damascene contact to damascene gate and a low-k inter level dielectric |
| US6265293B1 (en) | 1999-08-27 | 2001-07-24 | Advanced Micro Devices, Inc. | CMOS transistors fabricated in optimized RTA scheme |
| US6403433B1 (en) | 1999-09-16 | 2002-06-11 | Advanced Micro Devices, Inc. | Source/drain doping technique for ultra-thin-body SOI MOS transistors |
| US6465315B1 (en) | 2000-01-03 | 2002-10-15 | Advanced Micro Devices, Inc. | MOS transistor with local channel compensation implant |
| US7019363B1 (en) | 2000-01-04 | 2006-03-28 | Advanced Micro Devices, Inc. | MOS transistor with asymmetrical source/drain extensions |
| US6333244B1 (en) | 2000-01-26 | 2001-12-25 | Advanced Micro Devices, Inc. | CMOS fabrication process with differential rapid thermal anneal scheme |
| US6372589B1 (en) | 2000-04-19 | 2002-04-16 | Advanced Micro Devices, Inc. | Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer |
| US6420218B1 (en) | 2000-04-24 | 2002-07-16 | Advanced Micro Devices, Inc. | Ultra-thin-body SOI MOS transistors having recessed source and drain regions |
| US6368947B1 (en) | 2000-06-20 | 2002-04-09 | Advanced Micro Devices, Inc. | Process utilizing a cap layer optimized to reduce gate line over-melt |
| US6361874B1 (en) | 2000-06-20 | 2002-03-26 | Advanced Micro Devices, Inc. | Dual amorphization process optimized to reduce gate line over-melt |
| US6399450B1 (en) | 2000-07-05 | 2002-06-04 | Advanced Micro Devices, Inc. | Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions |
| US6630386B1 (en) | 2000-07-18 | 2003-10-07 | Advanced Micro Devices, Inc | CMOS manufacturing process with self-amorphized source/drain junctions and extensions |
| US6521502B1 (en) | 2000-08-07 | 2003-02-18 | Advanced Micro Devices, Inc. | Solid phase epitaxy activation process for source/drain junction extensions and halo regions |
| US6472282B1 (en) | 2000-08-15 | 2002-10-29 | Advanced Micro Devices, Inc. | Self-amorphized regions for transistors |
| US6787424B1 (en) | 2001-02-09 | 2004-09-07 | Advanced Micro Devices, Inc. | Fully depleted SOI transistor with elevated source and drain |
| US6756277B1 (en) | 2001-02-09 | 2004-06-29 | Advanced Micro Devices, Inc. | Replacement gate process for transistors having elevated source and drain regions |
| US6495437B1 (en) | 2001-02-09 | 2002-12-17 | Advanced Micro Devices, Inc. | Low temperature process to locally form high-k gate dielectrics |
| US6403434B1 (en) | 2001-02-09 | 2002-06-11 | Advanced Micro Devices, Inc. | Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric |
| US6551885B1 (en) | 2001-02-09 | 2003-04-22 | Advanced Micro Devices, Inc. | Low temperature process for a thin film transistor |
| US6420776B1 (en) | 2001-03-01 | 2002-07-16 | Amkor Technology, Inc. | Structure including electronic components singulated using laser cutting |
| US6451701B1 (en) | 2001-11-14 | 2002-09-17 | Taiwan Semiconductor Manufacturing Company | Method for making low-resistance silicide contacts between closely spaced electrically conducting lines for field effect transistors |
| US7312125B1 (en) | 2004-02-05 | 2007-12-25 | Advanced Micro Devices, Inc. | Fully depleted strained semiconductor on insulator transistor and method of making the same |
| US7018888B2 (en) * | 2004-07-30 | 2006-03-28 | Texas Instruments Incorporated | Method for manufacturing improved sidewall structures for use in semiconductor devices |
| US20060240666A1 (en) * | 2005-04-20 | 2006-10-26 | Chao-Ching Hsieh | Method of forming silicide |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069213B2 (ja) * | 1985-09-30 | 1994-02-02 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS62259469A (ja) * | 1986-05-06 | 1987-11-11 | Hitachi Ltd | 半導体装置 |
| US4920073A (en) * | 1989-05-11 | 1990-04-24 | Texas Instruments, Incorporated | Selective silicidation process using a titanium nitride protective layer |
| US4923822A (en) * | 1989-05-22 | 1990-05-08 | Hewlett-Packard Company | Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer |
| US5102827A (en) * | 1989-05-31 | 1992-04-07 | At&T Bell Laboratories | Contact metallization of semiconductor integrated-circuit devices |
| US5196360A (en) * | 1990-10-02 | 1993-03-23 | Micron Technologies, Inc. | Methods for inhibiting outgrowth of silicide in self-aligned silicide process |
| US5223081A (en) * | 1991-07-03 | 1993-06-29 | Doan Trung T | Method for roughening a silicon or polysilicon surface for a semiconductor substrate |
| US5268317A (en) * | 1991-11-12 | 1993-12-07 | Siemens Aktiengesellschaft | Method of forming shallow junctions in field effect transistors |
| US5413957A (en) * | 1994-01-24 | 1995-05-09 | Goldstar Electron Co., Ltd. | Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film |
-
1993
- 1993-12-16 KR KR1019930028018A patent/KR0135163B1/ko not_active IP Right Cessation
-
1994
- 1994-02-02 US US08/190,664 patent/US5607884A/en not_active Expired - Lifetime
- 1994-03-02 DE DE4406849A patent/DE4406849C2/de not_active Expired - Fee Related
- 1994-06-23 JP JP6163338A patent/JP2819240B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510472B1 (ko) * | 1998-06-30 | 2005-10-25 | 삼성전자주식회사 | 반도체소자에서의 얕은 접합 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07202195A (ja) | 1995-08-04 |
| DE4406849A1 (de) | 1995-06-22 |
| DE4406849C2 (de) | 1996-02-01 |
| US5607884A (en) | 1997-03-04 |
| KR950021525A (ko) | 1995-07-26 |
| JP2819240B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0135163B1 (ko) | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 | |
| US6136636A (en) | Method of manufacturing deep sub-micron CMOS transistors | |
| US5930617A (en) | Method of forming deep sub-micron CMOS transistors with self-aligned silicided contact and extended S/D junction | |
| US5963803A (en) | Method of making N-channel and P-channel IGFETs with different gate thicknesses and spacer widths | |
| US7517795B2 (en) | Stabilization of Ni monosilicide thin films in CMOS devices using implantation of ions before silicidation | |
| US6184097B1 (en) | Process for forming ultra-shallow source/drain extensions | |
| US6451693B1 (en) | Double silicide formation in polysicon gate without silicide in source/drain extensions | |
| US5413957A (en) | Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| JPH06112158A (ja) | 半導体装置の製造方法 | |
| JPH09107036A (ja) | 半導体装置 | |
| KR100749373B1 (ko) | 샬로우 접합부 반도체 디바이스의 제조 방법 | |
| JP2790157B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH10199829A (ja) | 半導体装置の製造方法 | |
| US6727558B1 (en) | Channel isolation using dielectric isolation structures | |
| US6312999B1 (en) | Method for forming PLDD structure with minimized lateral dopant diffusion | |
| JP2582337B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| KR100255008B1 (ko) | 반도체장치의 제조방법 | |
| KR20030013882A (ko) | 반도체소자의 실리사이드막 제조방법 | |
| KR100204014B1 (ko) | 모스트랜지스터 및 그 제조방법 | |
| KR100491419B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1050636A (ja) | 半導体装置の製造方法 | |
| KR100913054B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH07249761A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH06204420A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |