JPS62259469A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62259469A
JPS62259469A JP61102010A JP10201086A JPS62259469A JP S62259469 A JPS62259469 A JP S62259469A JP 61102010 A JP61102010 A JP 61102010A JP 10201086 A JP10201086 A JP 10201086A JP S62259469 A JPS62259469 A JP S62259469A
Authority
JP
Japan
Prior art keywords
layer
tin
tinx
substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61102010A
Other languages
English (en)
Inventor
Kenji Hinode
憲治 日野出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61102010A priority Critical patent/JPS62259469A/ja
Priority to US07/046,145 priority patent/US4887146A/en
Publication of JPS62259469A publication Critical patent/JPS62259469A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高集積の微細構造を有す半導体装置に係り、特
に高耐熱性、高信頼度性のすぐれた半導体装置に関する
。
〔従来の技術〕
従来から微細構造を有する半導体装置では、耐熱性、信
頼性の面から電極部にＴｉＮ層を設けた構造が提案され
ている。ところがソーラー・セルス（Ｓｏｌｌａｒ　Ｃ
ｅ１ｌｓ）　９　（１９８３）第１７９−１８３頁に記
載されているように、ＴｉＮ層をＳｉ拡散層に直接に接
触させた場合は接触抵抗が大きく。
実用上の大きな問題となっていた。
〔発明が解決しようとする問題点〕
本発明の目的は、上記の高接触抵抗の問題点を解決し、
高信頼度、高性能の半導体素子を提供することにある。
ｃ問題点を解決するための手段〕 高接触抵抗の問題を解決するためには、Ｓｉ及びＴｉＮ
両者の間に両者との接触抵抗が低い材料を挿入すれば良
いと考えられる。例えばＴｉのような金属を挿入するこ
とは工程上容易であるが、この場合はＴｉの強い反応性
のため熱処理によって接触抵抗が上昇するといった問題
が生じやすい。
そこで本発明はＴｉはど反応性が強くなく、またＴｉＮ
はど反応性が弱くない材料としてＴｊＮｘ（０＜ｘ　＜
　１　）を用いた。
〔作用〕
ＴｉＮ組成の窒化チタンは非常に安定であり、他の物質
との反応性は乏しい。ＴｉＮｘ　（○＜Ｘ＜１）はＴｉ
を過剰に含む窒化チタンであり、純Ｔｉはどではないが
、ある程度の反応性を有している。
適度に反応が進めば、電気的にも、機械的にも、強く望
ましい接合を形成することができる。また、過度の反応
が抑制されるため、形成される反応層は薄く、反応によ
る特性劣化も少ない。
〔実施例〕
以下、本発明の一実施例を第１図により説明する。Ｓｉ
基板１５表面に、拡散層１７、絶縁膜層１６で隔てられ
た多結晶Ｓｉ層１３、開孔部を設けた絶縁膜層１１，１
２を形成した。この基板表面にＴｉＮｘ　＜ｘ＝ｏ〜１
）層１、ＴｉＮ層２、ＡＱＱ層を形成した。その際１及
び２はＴｉの反応性スパッタ法にて形成した。主として
ＮＺガス流量とスパッタターゲットパワーとで決まるＴ
ｉＮ生成条件でＴ　ｉ　Ｎ層２は形成し、この条件から
Ｎ２ガス流量を減少させるか、若しくはスパッタターゲ
ットパワーを増加させた条件で成膜することにより、Ｔ
ｉＮｘ層１を形成した。組成比ＸはＴ　ｉ　Ｎ生成条件
からのずれによって決まるが、ｘ　＝　０　。
０．３，０．５，０．８，０．９，１．０　の６種類の
Ｔ　ｉ　Ｎ　ｘ層１を約３０圃厚で形成し、連続して２
００ｎｍのＴｉＮ層２を形成した。引き続きＡＱＭ３を
形成した後、ドライエッチ法により、１，２゜３層を同
時にパターンニングし、熱処理を施して。
配線とＳｉとの接触抵抗及びＳｉ拡散層のリーク電流を
測定した。接触口径１．２　μｍのパターンでの接触抵
抗、及び２００μｍ口およびパターンでのリーク電流の
測定値を第１表に示す。
第１表かられかるように、接触抵抗はＸの値が１に近づ
くと急激に高くなる。また、リーク電流はＸの値がＯに
近づくと急激に増加する。ＬＳＩ適用条件として、接触
抵抗＜１０−６Ωｄ、リーク電流＜　１０　ｎ　Ａ　／
　ｄｌｌ　を考慮すると０．３＜ｘ＜０．９が最適範囲
となる。
また、ＴｉＮ層を直接Ｓｉ又はＳｉＯ２上に形成した際
頻発した膜の剥離も、本実施例の構造では全く観察され
なかった。
〔発明の効果〕
以上説明したように、本発明によれば、耐熱性の高いＴ
ｉＮ層を有する電極構造を、Ｓｉとの接触抵抗、膜剥離
等の問題なく形成できるため、微細で高信頼度の半導体
素子を実現することができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図である。 １−ＴｉＮｘ層、　　２・＝Ｔ　ｊＮＪｆ’Ｊ、３−Ａ
　Ｑ層、１１゜１２．１６・・・絶縁膜層、１３・・・
多結晶Ｓｉ層、１４・・・表面酸化膜層、１５・・・Ｓ
ｉ基板、１７・・・拡散層領域。

Claims (1)

    【特許請求の範囲】
  1. １、ＴｉＮ膜と半導体基板の間に、ＴｉＮｘ（０．３＜
    ｘ＜０．９）膜が介在することを特徴とする半導体装置
    。
JP61102010A 1986-05-06 1986-05-06 半導体装置 Pending JPS62259469A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61102010A JPS62259469A (ja) 1986-05-06 1986-05-06 半導体装置
US07/046,145 US4887146A (en) 1986-05-06 1987-05-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61102010A JPS62259469A (ja) 1986-05-06 1986-05-06 半導体装置

Publications (1)

Publication Number Publication Date
JPS62259469A true JPS62259469A (ja) 1987-11-11

Family

ID=14315795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61102010A Pending JPS62259469A (ja) 1986-05-06 1986-05-06 半導体装置

Country Status (2)

Country Link
US (1) US4887146A (ja)
JP (1) JPS62259469A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316178A (ja) * 1989-03-14 1991-01-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5675186A (en) * 1994-05-31 1997-10-07 Advanced Micro Devices, Inc. Construction that prevents the undercut of interconnect lines in plasma metal etch systems
US6448612B1 (en) 1992-12-09 2002-09-10 Semiconductor Energy Laboratory Co., Ltd. Pixel thin film transistor and a driver circuit for driving the pixel thin film transistor
JP2007243180A (ja) * 2006-03-07 2007-09-20 Internatl Business Mach Corp <Ibm> 相変化メモリ・デバイスのための電極、電極を形成する方法、および相変化メモリ・デバイス
US7476900B2 (en) 1995-03-24 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, organic electroluminescence display device and manufacturing method of the same
US7513605B2 (en) * 2005-04-18 2009-04-07 Samsung Electronics Co., Ltd Inkjet printhead with heat generating resistor

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482547A (en) * 1987-09-24 1989-03-28 Tadahiro Omi Semiconductor device
US5138425A (en) * 1989-05-23 1992-08-11 Seiko Epson Corp. Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements
JPH07109829B2 (ja) * 1989-11-20 1995-11-22 三菱電機株式会社 半導体装置の製造方法
US5070391A (en) * 1989-11-30 1991-12-03 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
US5136362A (en) * 1990-11-27 1992-08-04 Grief Malcolm K Electrical contact with diffusion barrier
US5639690A (en) * 1991-03-12 1997-06-17 Oki Electric Industry Co., Ltd. Method for manufacturing a conductive pattern structure for a semiconductor device
JPH0669208A (ja) * 1991-03-12 1994-03-11 Oki Electric Ind Co Ltd 半導体装置
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US5858868A (en) * 1992-05-08 1999-01-12 Yamaha Corporation Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact
US5286676A (en) * 1992-06-15 1994-02-15 Hewlett-Packard Company Methods of making integrated circuit barrier structures
US5329161A (en) * 1992-07-22 1994-07-12 Vlsi Technology, Inc. Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
JP3552238B2 (ja) * 1992-12-28 2004-08-11 日立金属株式会社 Ｌｓｉのオーミックコンタクト部形成方法
KR960008558B1 (en) * 1993-03-02 1996-06-28 Samsung Electronics Co Ltd Low resistance contact structure and manufacturing method of high integrated semiconductor device
US5567981A (en) 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
KR0135163B1 (ko) * 1993-12-16 1998-04-22 문정환 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법
DE19515564B4 (de) * 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
US5834374A (en) * 1994-09-30 1998-11-10 International Business Machines Corporation Method for controlling tensile and compressive stresses and mechanical problems in thin films on substrates
US5625231A (en) * 1995-03-10 1997-04-29 Advanced Micro Devices, Inc. Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology
US5604140A (en) * 1995-05-22 1997-02-18 Lg Semicon, Co. Ltd. Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same
JPH10125627A (ja) * 1996-10-24 1998-05-15 Fujitsu Ltd 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法
JP2000200838A (ja) * 1998-10-30 2000-07-18 Seiko Epson Corp 半導体記憶装置およびその製造方法
JP2001060590A (ja) 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701931A (en) * 1971-05-06 1972-10-31 Ibm Gold tantalum-nitrogen high conductivity metallurgy
JPS59119867A (ja) * 1982-12-27 1984-07-11 Toshiba Corp 半導体装置
US4570328A (en) * 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
US4702967A (en) * 1986-06-16 1987-10-27 Harris Corporation Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
US4753851A (en) * 1987-05-29 1988-06-28 Harris Multiple layer, tungsten/titanium/titanium nitride adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316178A (ja) * 1989-03-14 1991-01-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7105898B2 (en) 1992-12-09 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US6448612B1 (en) 1992-12-09 2002-09-10 Semiconductor Energy Laboratory Co., Ltd. Pixel thin film transistor and a driver circuit for driving the pixel thin film transistor
US6608353B2 (en) 1992-12-09 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having pixel electrode connected to a laminate structure
US7045399B2 (en) 1992-12-09 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7061016B2 (en) 1992-12-09 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7547916B2 (en) 1992-12-09 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7897972B2 (en) 1992-12-09 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US8294152B2 (en) 1992-12-09 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit including pixel electrode comprising conductive film
US5675186A (en) * 1994-05-31 1997-10-07 Advanced Micro Devices, Inc. Construction that prevents the undercut of interconnect lines in plasma metal etch systems
US7476900B2 (en) 1995-03-24 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, organic electroluminescence display device and manufacturing method of the same
US7513605B2 (en) * 2005-04-18 2009-04-07 Samsung Electronics Co., Ltd Inkjet printhead with heat generating resistor
JP2007243180A (ja) * 2006-03-07 2007-09-20 Internatl Business Mach Corp <Ibm> 相変化メモリ・デバイスのための電極、電極を形成する方法、および相変化メモリ・デバイス

Also Published As

Publication number Publication date
US4887146A (en) 1989-12-12

Similar Documents

Publication Publication Date Title
JPS62259469A (ja) 半導体装置
US5081064A (en) Method of forming electrical contact between interconnection layers located at different layer levels
JPS592352A (ja) 半導体装置の製造方法
JPH01255264A (ja) 半導体装置の製造方法
JPS62102559A (ja) 半導体装置及び製造方法
JPS62113421A (ja) 半導体装置の製造方法
JPS62204523A (ja) コンタクト電極の形成方法
JP2509175B2 (ja) 配線構造体の製造方法
JPH0628315B2 (ja) 半導体装置
JP2850380B2 (ja) 半導体装置の製造方法
JPH03142883A (ja) 半導体装置及びその製造方法
JPH04364759A (ja) 半導体装置及びその製造方法
JPS60251663A (ja) 半導体装置
JPS61218144A (ja) 電極・配線構造
JPH02114641A (ja) 半導体装置の製造方法
JPS5951549A (ja) 集積回路装置の製造方法
JPH0658896B2 (ja) 半導体装置の製造方法
JPS63293950A (ja) 半導体装置
JPH0513364A (ja) 半導体素子の製造方法
JPS61147549A (ja) 半導体装置
JPS5844767A (ja) 半導体装置
JPH01268150A (ja) 半導体装置
JPH01206622A (ja) 半導体装置の製造方法
JP2524526B2 (ja) 半導体装置
JP3329148B2 (ja) 配線形成方法