JPH01255264A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01255264A JPH01255264A JP63083932A JP8393288A JPH01255264A JP H01255264 A JPH01255264 A JP H01255264A JP 63083932 A JP63083932 A JP 63083932A JP 8393288 A JP8393288 A JP 8393288A JP H01255264 A JPH01255264 A JP H01255264A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- thin film
- film
- semiconductor device
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 74
- 239000010409 thin film Substances 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 9
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 23
- 238000010030 laminating Methods 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910001120 nichrome Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- -1 (NSG Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052789 astatine Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- LFGREXWGYUGZLY-UHFFFAOYSA-N phosphoryl Chemical compound [P]=O LFGREXWGYUGZLY-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000012857 repacking Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 235000013311 vegetables Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
- H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、アナログ素子等に応用される薄膜抵抗体を
有する半導体装置の製造方法に関する。
有する半導体装置の製造方法に関する。
この発明は、薄膜抵抗体を半導体装置に組込む方法の簡
略化および適正化に関するものである。
略化および適正化に関するものである。
すなわち、タングステンシリサイド膜（ＷＳｉｘ膜）を
薄膜抵抗体として用いると同時に、上層配線の下地にも
適用する。特にコンタクト部では下地配線層と上層配線
の間に入る事になる。具体的には、下地配線層（例えば
、ソース・ドレイン）のコンタクト孔を形成した後にＷ
Ｓｉｘ膜を２０００Å以下の薄い厚みに積層し、薄膜抵
抗体となる部分をパターニングし形成する。この時、少
なくとも上層の配線を形成する部分（薄膜抵抗体および
その近傍は除く）のｗｓ＋ｘｌ１２は除去せずに残して
おく。特に１ｊ；１記コンタクト孔の部分の−Ｓｉｘ膜
を残しておく事が重要である０次に層間絶縁膜を形成し
、薄膜抵抗体のコンタクト孔、上層の配線を形成する部
分およびその近傍（薄膜抵抗体およびその近傍は除＜、
）の上記絶縁膜を除去し、薄膜を露出させる。次に上層
配線を積層し、所望の形状に上層配線をパターニングす
る。この後の工程は通常の半導体装置の製造方法と同様
である。
薄膜抵抗体として用いると同時に、上層配線の下地にも
適用する。特にコンタクト部では下地配線層と上層配線
の間に入る事になる。具体的には、下地配線層（例えば
、ソース・ドレイン）のコンタクト孔を形成した後にＷ
Ｓｉｘ膜を２０００Å以下の薄い厚みに積層し、薄膜抵
抗体となる部分をパターニングし形成する。この時、少
なくとも上層の配線を形成する部分（薄膜抵抗体および
その近傍は除く）のｗｓ＋ｘｌ１２は除去せずに残して
おく。特に１ｊ；１記コンタクト孔の部分の−Ｓｉｘ膜
を残しておく事が重要である０次に層間絶縁膜を形成し
、薄膜抵抗体のコンタクト孔、上層の配線を形成する部
分およびその近傍（薄膜抵抗体およびその近傍は除＜、
）の上記絶縁膜を除去し、薄膜を露出させる。次に上層
配線を積層し、所望の形状に上層配線をパターニングす
る。この後の工程は通常の半導体装置の製造方法と同様
である。
従来から薄膜抵抗体として用いられている材料としてＮ
ｉＣｒ合金があるが、この材料は余り半導体装置に使わ
れていないため、半導体装置の製造方法に合わせて使用
されてはいない。この−例を第２図＋ａ＋〜（ｄｌに示
す。第２図＋ａｌは、金属酸化物半導体（ＭＯ３型半導
体）の中間絶縁膜を形成した後の断面図である。この後
、第２図（ｂｌに示す様にＮｉＣｒなどの薄膜を積層し
薄膜抵抗体２８を形成する。次に第２図（Ｃ１に示す様
に層間絶縁膜を形成し、薄膜抵抗体２８のコンタクト孔
２９及び半導体装置のコンタクト孔３０を形成する。た
だし、このコンタクト孔は一部には同時に形成できず別
々に形成せざるを得ない。何故なら、薄膜抵抗体２８上
の絶縁膜の厚みと半導体装置のコンタクト孔の絶縁膜の
厚みは大幅に異なるため、ドライエツチングでコンタク
ト孔を形成すると絶縁膜の薄い’１ｉｉＨ＊抵抗体２８
もエツチングされてしまうからである。またウェットエ
ツチングでコンタクト孔を形成すると、半導体装置のコ
ンタクト孔が広がり、微細化プロセスには適さない。以
上の様にコンタクト孔の穴明けに二度行わざるを得ない
。次に第２図ｆｄｌに示す様にアルミニウム（Ａｆ）等
の配線３１を形成する。第２図ｔｅｌでコンタクト孔３
０を形成してからＮｉＣｒの変質を防ぐため、８００℃
以上の高温プロセスを取る事ができず、従来用いられて
いるコンタクトリフローが行えない。従って半導体装置
のコンタクト孔３０は深く急峻な穴となっており、Ｍ等
の配線３１のコンタクト３０でのステップカバレンジが
悪くなり、断線する可能性がある。
ｉＣｒ合金があるが、この材料は余り半導体装置に使わ
れていないため、半導体装置の製造方法に合わせて使用
されてはいない。この−例を第２図＋ａ＋〜（ｄｌに示
す。第２図＋ａｌは、金属酸化物半導体（ＭＯ３型半導
体）の中間絶縁膜を形成した後の断面図である。この後
、第２図（ｂｌに示す様にＮｉＣｒなどの薄膜を積層し
薄膜抵抗体２８を形成する。次に第２図（Ｃ１に示す様
に層間絶縁膜を形成し、薄膜抵抗体２８のコンタクト孔
２９及び半導体装置のコンタクト孔３０を形成する。た
だし、このコンタクト孔は一部には同時に形成できず別
々に形成せざるを得ない。何故なら、薄膜抵抗体２８上
の絶縁膜の厚みと半導体装置のコンタクト孔の絶縁膜の
厚みは大幅に異なるため、ドライエツチングでコンタク
ト孔を形成すると絶縁膜の薄い’１ｉｉＨ＊抵抗体２８
もエツチングされてしまうからである。またウェットエ
ツチングでコンタクト孔を形成すると、半導体装置のコ
ンタクト孔が広がり、微細化プロセスには適さない。以
上の様にコンタクト孔の穴明けに二度行わざるを得ない
。次に第２図ｆｄｌに示す様にアルミニウム（Ａｆ）等
の配線３１を形成する。第２図ｔｅｌでコンタクト孔３
０を形成してからＮｉＣｒの変質を防ぐため、８００℃
以上の高温プロセスを取る事ができず、従来用いられて
いるコンタクトリフローが行えない。従って半導体装置
のコンタクト孔３０は深く急峻な穴となっており、Ｍ等
の配線３１のコンタクト３０でのステップカバレンジが
悪くなり、断線する可能性がある。
以上（従来の技術）で説明した様に、コンタクト孔形成
など従来の半導体装置と整合性が取りにくいため、歩留
りを落とすか、ルールをゆるくし、微細プロセスには適
用しないなどの配慮が必要であった。また薄膜抵抗体の
材料自身が半導体プロセスでは一般に使用されていない
ものであるから、ｖＮ膜抵抗体の材料が半導体装置へ及
ぼす影響が問題となっていた。
など従来の半導体装置と整合性が取りにくいため、歩留
りを落とすか、ルールをゆるくし、微細プロセスには適
用しないなどの配慮が必要であった。また薄膜抵抗体の
材料自身が半導体プロセスでは一般に使用されていない
ものであるから、ｖＮ膜抵抗体の材料が半導体装置へ及
ぼす影響が問題となっていた。
上記課題を解決するためにこの発明は、薄膜抵抗体とし
て、シリコン半導体プロセスと整合性の良いタングステ
ンシリサイド（ＷＳｉｘ）膜を使用し、薄膜抵抗体とし
てだけでなく、半導体装置のコンタクト孔にも積層する
。
て、シリコン半導体プロセスと整合性の良いタングステ
ンシリサイド（ＷＳｉｘ）膜を使用し、薄膜抵抗体とし
てだけでなく、半導体装置のコンタクト孔にも積層する
。
ＷＳｉｘ膜は、シリコン半導体プロセスと整合性が良く
、安定な膜であるため、薄膜抵抗体を半導体装置に応用
しても、薄膜抵抗体を使わない従来の半導体装置と同様
の歩留りを維持でき、しかも信顧性も保つ事ができる。
、安定な膜であるため、薄膜抵抗体を半導体装置に応用
しても、薄膜抵抗体を使わない従来の半導体装置と同様
の歩留りを維持でき、しかも信顧性も保つ事ができる。
また、半導体装置のコンタクト孔を形成してから薄膜抵
抗体を形成するので、コンタクトリフローを行なう事が
できコンタクト孔の傾斜を緩やかにでき、Ｍ等の配線の
断切れも防止できる。
抗体を形成するので、コンタクトリフローを行なう事が
できコンタクト孔の傾斜を緩やかにでき、Ｍ等の配線の
断切れも防止できる。
本発明の基本は、薄膜抵抗体を有する半導体装置の製造
方法において、コンタクト孔を形成後薄膜抵抗体を形成
し、コンタクト部に薄ＩＩＵ抵抗体を残し、配線層を形
成する事にある。薄膜抵抗体としてタングステンシリサ
イド膜（ＷＳｉｘ膜）を使用した金属酸化膜半導体（Ｍ
ＯＳ）の場合を１つの実施例として第１図（ａｌ〜ｆｇ
ｌに示す。
方法において、コンタクト孔を形成後薄膜抵抗体を形成
し、コンタクト部に薄ＩＩＵ抵抗体を残し、配線層を形
成する事にある。薄膜抵抗体としてタングステンシリサ
イド膜（ＷＳｉｘ膜）を使用した金属酸化膜半導体（Ｍ
ＯＳ）の場合を１つの実施例として第１図（ａｌ〜ｆｇ
ｌに示す。
第１図（δ）は、コンタクト孔形成後のＭＯ３型半導体
装置の断面図である。即ち、半導体基板ｌの表面に素子
分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４
．ソース・ドレイン５，６を作成する。さらに中間絶縁
膜７を積層した後にコンタクト孔８を形成する。つまり
ソース・ドレインの一部が露出している状態が第１図（
ａｌである。次に第１図（ｂｌに示すように、タングス
テンシリサイド膜（讐Ｓｉｘ膜）９を薄く積層する。こ
のＷＳｉｘ膜の厚みは２０００Å以下の薄い膜である。
装置の断面図である。即ち、半導体基板ｌの表面に素子
分離絶縁膜２を形成し、ゲート絶縁膜３、ゲート電極４
．ソース・ドレイン５，６を作成する。さらに中間絶縁
膜７を積層した後にコンタクト孔８を形成する。つまり
ソース・ドレインの一部が露出している状態が第１図（
ａｌである。次に第１図（ｂｌに示すように、タングス
テンシリサイド膜（讐Ｓｉｘ膜）９を薄く積層する。こ
のＷＳｉｘ膜の厚みは２０００Å以下の薄い膜である。
ＷＳｉｘ膜のＸは組成比を表わずが、Ｘの値は１〜１０
の比較的広い範囲の値をとりうる。このＸの値は薄膜抵
抗体への要求特性によって決定される。またＷＳｉｘ膜
の生成方法は化学気相成長法（ＣＶＤ法）や物理的気相
成長法（１’ＶＤ法）等の方法が挙げられる。次に第１
図（Ｃ１に示す様にフォトリソグラフィ等の方法を用い
て薄膜抵抗体となる部分１０をパターニングする。この
パターニングに高精度を要求する時は、ドライエツチン
グ法で行なう。この時薄膜抵抗体となる部分１０の近傍
以外の場所に存在するＷＳｉｘ膜は残しておく。特にコ
ンタクト孔の付近のＷＳｉｘ膜は残しておく事が本発明
の特徴である。さらに第１図［ｄ＋に示す様に積層絶縁
膜１１を形成する。この層間絶縁膜１１は、一般にＣＶ
Ｄ法で形成されるが、Ｉ’ＶＤ法等の方法でも良い。こ
の層間絶縁膜ＩＩはこの後に形成するアルミニウム（Ａ
／）等の配線１２とｙｉｌｌ！抵抗体１０との絶縁性が
取れれば良く、膜厚も０．１〜２．０μあれば良い。ま
た層間絶縁膜１１として、−Ｓにはンリコン酸化膜５ｉ
０２膜すなわち、（ＮＳＧ 、 ＰＳＧ 、 ＢＰＳＧ
、 ＢＳＧ膜など）やシリコン窒化膜（ＳｉＮ膜）や
酸窒化膜（ＳｉＯＮ膜）等を使用できる。
の比較的広い範囲の値をとりうる。このＸの値は薄膜抵
抗体への要求特性によって決定される。またＷＳｉｘ膜
の生成方法は化学気相成長法（ＣＶＤ法）や物理的気相
成長法（１’ＶＤ法）等の方法が挙げられる。次に第１
図（Ｃ１に示す様にフォトリソグラフィ等の方法を用い
て薄膜抵抗体となる部分１０をパターニングする。この
パターニングに高精度を要求する時は、ドライエツチン
グ法で行なう。この時薄膜抵抗体となる部分１０の近傍
以外の場所に存在するＷＳｉｘ膜は残しておく。特にコ
ンタクト孔の付近のＷＳｉｘ膜は残しておく事が本発明
の特徴である。さらに第１図［ｄ＋に示す様に積層絶縁
膜１１を形成する。この層間絶縁膜１１は、一般にＣＶ
Ｄ法で形成されるが、Ｉ’ＶＤ法等の方法でも良い。こ
の層間絶縁膜ＩＩはこの後に形成するアルミニウム（Ａ
／）等の配線１２とｙｉｌｌ！抵抗体１０との絶縁性が
取れれば良く、膜厚も０．１〜２．０μあれば良い。ま
た層間絶縁膜１１として、−Ｓにはンリコン酸化膜５ｉ
０２膜すなわち、（ＮＳＧ 、 ＰＳＧ 、 ＢＰＳＧ
、 ＢＳＧ膜など）やシリコン窒化膜（ＳｉＮ膜）や
酸窒化膜（ＳｉＯＮ膜）等を使用できる。
次に第１図ｉｅｌに示すように、フォトリソグラフィ等
の方法を用い薄膜抵抗体１０のコンタクト孔１２を形成
し、薄膜抵抗体の一部を露出させる。この時、′ｆｉ膜
抵抗体１０の近傍以外の部分にある眉間絶縁膜１１も同
時にエツチング除去する。特にコンタクト孔８の回りの
絶縁膜１１はエツチングする薄膜ｊ氏抗体のコンタクト
孔１２は微細にする必要がないので、眉間絶縁膜１１の
除去はドライエツチングでも良いがウェットエツチング
でも可能である。このエツチングの時にＷＳｉｘ１９９
を余りエツチングしない事が重要である０層間絶縁膜１
１がＳ１０．膜。
の方法を用い薄膜抵抗体１０のコンタクト孔１２を形成
し、薄膜抵抗体の一部を露出させる。この時、′ｆｉ膜
抵抗体１０の近傍以外の部分にある眉間絶縁膜１１も同
時にエツチング除去する。特にコンタクト孔８の回りの
絶縁膜１１はエツチングする薄膜ｊ氏抗体のコンタクト
孔１２は微細にする必要がないので、眉間絶縁膜１１の
除去はドライエツチングでも良いがウェットエツチング
でも可能である。このエツチングの時にＷＳｉｘ１９９
を余りエツチングしない事が重要である０層間絶縁膜１
１がＳ１０．膜。
５ｉＯＮ膜、ＳｉＮ膜である時エツチング液としてフッ
酸系の？８液を用いるとＷＳｉｘＭは殆んどエツチング
されず良好なコンタクト孔と完全な層間膜の除去を行な
う事ができる。コンタクト孔の上にはりＳｉｘ膜がある
のでコンタクト孔は変化しない。次に第１図（「）に示
すように配線となる材料たとえばアルミニウム（７Ｖ）
等の金属膜Ｉ３を積層する。Ｍとしては純Ａｊ、 ／ｄ
−３ｉ、 Ａ／−５ｉ−Ｃｕ、 Ａｌ−５ｉ−Ｔｉ等が
挙げられる。また他の金属配線でももちろん可能である
。次に第１図（ｇ）に示すように配線膜１３をパターニ
ングし所望の配線層１３を形成する。配線膜１３の下に
はＷＳｉｘ膜があるが、たとえばＭの場合−５ｉｘ膜と
の密着性がよいので、金属膜！３とＷＳｉｘ膜の問題点
が殆んどない。また配線膜１３をパターニングする時、
ＷＳｉｘ膜もエツチングする事になるが、ＷＳｉｘ膜の
膜厚は配線膜１３に比較し非常に薄いので配線膜Ｉ３と
同時にエツチングでき、しかも微細な配線も形成できる
。薄膜抵抗体としてＷＳｉｘ膜を用い、第１図に示す方
法を採用する事により、従来の半導体装置の製造方法と
プロセス・デバイスパラメーターに殆んど変更を与えず
に薄膜抵抗体を有する半導体装置を作る事ができる。し
かもＷＳｉｘ膜はシリコン等の半導体基板やＮ等の金属
配線とのコンタクト性も非常に良好な為、安定した高信
十■性の薄膜１氏抗体を有する半導体装置を作成できる
。
酸系の？８液を用いるとＷＳｉｘＭは殆んどエツチング
されず良好なコンタクト孔と完全な層間膜の除去を行な
う事ができる。コンタクト孔の上にはりＳｉｘ膜がある
のでコンタクト孔は変化しない。次に第１図（「）に示
すように配線となる材料たとえばアルミニウム（７Ｖ）
等の金属膜Ｉ３を積層する。Ｍとしては純Ａｊ、 ／ｄ
−３ｉ、 Ａ／−５ｉ−Ｃｕ、 Ａｌ−５ｉ−Ｔｉ等が
挙げられる。また他の金属配線でももちろん可能である
。次に第１図（ｇ）に示すように配線膜１３をパターニ
ングし所望の配線層１３を形成する。配線膜１３の下に
はＷＳｉｘ膜があるが、たとえばＭの場合−５ｉｘ膜と
の密着性がよいので、金属膜！３とＷＳｉｘ膜の問題点
が殆んどない。また配線膜１３をパターニングする時、
ＷＳｉｘ膜もエツチングする事になるが、ＷＳｉｘ膜の
膜厚は配線膜１３に比較し非常に薄いので配線膜Ｉ３と
同時にエツチングでき、しかも微細な配線も形成できる
。薄膜抵抗体としてＷＳｉｘ膜を用い、第１図に示す方
法を採用する事により、従来の半導体装置の製造方法と
プロセス・デバイスパラメーターに殆んど変更を与えず
に薄膜抵抗体を有する半導体装置を作る事ができる。し
かもＷＳｉｘ膜はシリコン等の半導体基板やＮ等の金属
配線とのコンタクト性も非常に良好な為、安定した高信
十■性の薄膜１氏抗体を有する半導体装置を作成できる
。
さて第１図＋ａｌ〜ｆｇｌにおいて、薄膜抵抗体の安定
性の為に途中の工程で熱処理をｉテっでもよい。たとえ
ば第１図ｔｂｌの後、第１図（Ｃ１の後、第１図＋ｄ＋
の後、第１図（ｃｌの後、第１図（「）の後、あるいは
第１図＋ｇｌの後に行ってもよい、また、配線層１３の
エツチング速度が薄膜抵抗体１０のエツチング速度より
充分に速ければ眉間絶縁膜１１をなくす事もできる。
性の為に途中の工程で熱処理をｉテっでもよい。たとえ
ば第１図ｔｂｌの後、第１図（Ｃ１の後、第１図＋ｄ＋
の後、第１図（ｃｌの後、第１図（「）の後、あるいは
第１図＋ｇｌの後に行ってもよい、また、配線層１３の
エツチング速度が薄膜抵抗体１０のエツチング速度より
充分に速ければ眉間絶縁膜１１をなくす事もできる。
但し、この時に配線［１３の下のＷＳｉｘ膜９を別のエ
ツチング法でエツチング除去する必要がある。
ツチング法でエツチング除去する必要がある。
第１図（ａｌ〜（ｇｌでは、薄膜抵抗体としてＷＳｉｘ
膜を取り上げたが、他の薄膜抵抗体、たとえばＮｉＣｒ
等の抵抗体でも本発明を適用できる。
膜を取り上げたが、他の薄膜抵抗体、たとえばＮｉＣｒ
等の抵抗体でも本発明を適用できる。
また、上記の実施例ではコンタクト孔の基板がシリコン
等の内部に形成されたソース・ドレインであるが、Ｐｏ
１ｙｉｘまたはＡｔ、 Ｗ、 Ｍｏ等の金属またはＷＳ
ｉｘ、 ＴｉＳｉｘ、 ＭｏＳｉｘ、 ＴａＳｉｘ等の
シリサイド等の配線であっても本発明を適用できる事は
もちろんの事である。
等の内部に形成されたソース・ドレインであるが、Ｐｏ
１ｙｉｘまたはＡｔ、 Ｗ、 Ｍｏ等の金属またはＷＳ
ｉｘ、 ＴｉＳｉｘ、 ＭｏＳｉｘ、 ＴａＳｉｘ等の
シリサイド等の配線であっても本発明を適用できる事は
もちろんの事である。
さらに上記の実施例ではＭＯ３型半導体装置を取り上げ
たが、化合物半導体で用いられているＭＲ３型半導体装
置や、Ｍｉｓ型半導体装置にも用いる事ができる。もち
ろんバイポーラ型の半導体装置にも応用できる。
たが、化合物半導体で用いられているＭＲ３型半導体装
置や、Ｍｉｓ型半導体装置にも用いる事ができる。もち
ろんバイポーラ型の半導体装置にも応用できる。
この発明は以上説明したように、シリコン半導体プロセ
ス整合性の良好なＷＳｉに膜を使用しているので、薄■
り抵抗体を使わない半導体装置と同（美の高い歩留りと
信頼性を維持できる。また、半導体装置のコンタクト孔
を形成した後に薄膜抵抗体を形成するので、コンタクト
リフローを行なう事ができ、コンタクト孔の１頃斜をな
めらかにする事ができる。このためＡＩ等の配線の断線
もなくなる。
ス整合性の良好なＷＳｉに膜を使用しているので、薄■
り抵抗体を使わない半導体装置と同（美の高い歩留りと
信頼性を維持できる。また、半導体装置のコンタクト孔
を形成した後に薄膜抵抗体を形成するので、コンタクト
リフローを行なう事ができ、コンタクト孔の１頃斜をな
めらかにする事ができる。このためＡＩ等の配線の断線
もなくなる。
さらに、コンタクト部にＷＳｉｘ膜が入るので、従来Ｍ
等の配線を用いるコンタクト部でみられるシリコン（Ｓ
ｉ）析出も少なくなりコンタクト抵抗が減少し高速化素
子を実現できる。またＭスパイクなどによる接合破壊な
どの問題もなくなり、浅い接合（浅いソース・ドレイン
）も形成できるため、（８頼性も高＜、微細な素子を作
成できる。
等の配線を用いるコンタクト部でみられるシリコン（Ｓ
ｉ）析出も少なくなりコンタクト抵抗が減少し高速化素
子を実現できる。またＭスパイクなどによる接合破壊な
どの問題もなくなり、浅い接合（浅いソース・ドレイン
）も形成できるため、（８頼性も高＜、微細な素子を作
成できる。
第１図（ａｌ〜（ｇｌはこの発明の半導体装置の製造方
法の工程順を示す断面図、第２図Ｆａｌ〜＋ｄ＋は従来
の半導体装置の製造方法の工程順を示す断面図であ１．
２１・ ・ ・半導体（シリコン）基板２．２２・・・
素子分離絶縁膜 ３．２３・ ・ ・ゲート毎色縁膜 ４．２４・・・ゲート電極 ５．６，２５．２６・・・ソース・ドレイン７．２７・
・・中間部縁膜 ８．３０・・・半導体装置のコンタクト孔９、ＩＯ・・
・タングステンソリサイド膜（薄膜抵抗体） １１・・・・・層間絶縁膜 １２、２９・・・薄膜抵抗体のコンタクト孔１３、３１
・・・Ｎ配線 ２８・・・・・ｙｔ膜抵抗体 以上 出願人 セイコー電子工業株式会社 本鉋朗のキ４科炊１の′Ｓ昼方５ムの工ｔｖ頃１′面図
第１図 膨爲のキ樽体菜［セ造方本の工程パ１１１面口第 １
図 ｉ：、発明の千４任伎１の最造方ラムの工程・・１０断
面閃第 １図 フ４ 歿采め牛導イ市装置の隻遣方ラムの１経ｊ・巾のｄｔ面
図第２図 従来の半導イ庫装厘の復ｉ方法のニオ呈１・助断面図第
２ 図
法の工程順を示す断面図、第２図Ｆａｌ〜＋ｄ＋は従来
の半導体装置の製造方法の工程順を示す断面図であ１．
２１・ ・ ・半導体（シリコン）基板２．２２・・・
素子分離絶縁膜 ３．２３・ ・ ・ゲート毎色縁膜 ４．２４・・・ゲート電極 ５．６，２５．２６・・・ソース・ドレイン７．２７・
・・中間部縁膜 ８．３０・・・半導体装置のコンタクト孔９、ＩＯ・・
・タングステンソリサイド膜（薄膜抵抗体） １１・・・・・層間絶縁膜 １２、２９・・・薄膜抵抗体のコンタクト孔１３、３１
・・・Ｎ配線 ２８・・・・・ｙｔ膜抵抗体 以上 出願人 セイコー電子工業株式会社 本鉋朗のキ４科炊１の′Ｓ昼方５ムの工ｔｖ頃１′面図
第１図 膨爲のキ樽体菜［セ造方本の工程パ１１１面口第 １
図 ｉ：、発明の千４任伎１の最造方ラムの工程・・１０断
面閃第 １図 フ４ 歿采め牛導イ市装置の隻遣方ラムの１経ｊ・巾のｄｔ面
図第２図 従来の半導イ庫装厘の復ｉ方法のニオ呈１・助断面図第
２ 図
Claims (2)
- （１）薄膜抵抗体を有する半導体装置において、下地配
線層とのコンタクト孔を形成した後に薄膜抵抗体となる
材料を積層する工程と、前記薄膜抵抗体となる領域を形
成し、かつ薄膜抵抗体の近傍の前記薄膜は除去せずに残
しておく工程と、層間絶縁膜を形成する工程と、薄膜抵
抗体のコンタクト孔を形成し、かつ少なくとも上層配線
を形成する部分の上記層間絶縁膜を除去する工程と、上
記配線層を形成する工程とを含む事を特徴とする薄膜抵
抗体を有する半導体装置の製造方法。 - （２）前記薄膜抵抗体となる材料は２０００Å以下の厚
みを有するタングステンシリサイド膜である事を特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083932A JPH01255264A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
| US07/332,810 US5030588A (en) | 1988-04-05 | 1989-04-03 | Method of making semiconductor device with film resistor |
| KR1019890004416A KR0138914B1 (ko) | 1988-04-05 | 1989-04-04 | 박막 저항 소자를 가진 반도체 장치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083932A JPH01255264A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01255264A true JPH01255264A (ja) | 1989-10-12 |
Family
ID=13816372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63083932A Pending JPH01255264A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5030588A (ja) |
| JP (1) | JPH01255264A (ja) |
| KR (1) | KR0138914B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5336631A (en) * | 1993-05-26 | 1994-08-09 | Westinghouse Electric Corporation | Method of making and trimming ballast resistors and barrier metal in microwave power transistors |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166088A (en) * | 1990-07-03 | 1992-11-24 | Sharp Kabushiki Kaisha | Method of manufacturing semiconductor device contact vias in layers comprising silicon nitride and glass |
| US5481129A (en) * | 1991-10-30 | 1996-01-02 | Harris Corporation | Analog-to-digital converter |
| KR940008883B1 (ko) * | 1992-04-08 | 1994-09-28 | 삼성전자 주식회사 | 박막저항의 제조방법 |
| KR960004079B1 (en) * | 1992-12-19 | 1996-03-26 | Lg Semicon Co Ltd | Contact hole forming method |
| JP2932940B2 (ja) * | 1994-06-08 | 1999-08-09 | 株式会社デンソー | 薄膜抵抗体を有する半導体装置の製造方法 |
| US5578854A (en) * | 1995-08-11 | 1996-11-26 | International Business Machines Corporation | Vertical load resistor SRAM cell |
| US5665629A (en) * | 1995-08-11 | 1997-09-09 | International Business Machines Corporation | Four transistor SRAM process |
| US5899724A (en) * | 1996-05-09 | 1999-05-04 | International Business Machines Corporation | Method for fabricating a titanium resistor |
| US6242792B1 (en) | 1996-07-02 | 2001-06-05 | Denso Corporation | Semiconductor device having oblique portion as reflection |
| JP3374680B2 (ja) | 1996-11-06 | 2003-02-10 | 株式会社デンソー | 半導体装置の製造方法 |
| US6184130B1 (en) * | 1997-11-06 | 2001-02-06 | Industrial Technology Research Institute | Silicide glue layer for W-CVD plug application |
| US6228735B1 (en) * | 1998-12-15 | 2001-05-08 | United Microelectronics Corp. | Method of fabricating thin-film transistor |
| EP1203400A1 (en) * | 1999-07-14 | 2002-05-08 | Lucent Technologies Inc. | A thin film resistor device and a method of manufacture therefor |
| US6703666B1 (en) | 1999-07-14 | 2004-03-09 | Agere Systems Inc. | Thin film resistor device and a method of manufacture therefor |
| US6607984B1 (en) * | 2000-06-20 | 2003-08-19 | International Business Machines Corporation | Removable inorganic anti-reflection coating process |
| KR100669141B1 (ko) * | 2005-01-17 | 2007-01-15 | 삼성전자주식회사 | 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법 |
| US7803687B2 (en) * | 2008-10-17 | 2010-09-28 | United Microelectronics Corp. | Method for forming a thin film resistor |
| JP5616826B2 (ja) * | 2011-03-13 | 2014-10-29 | セイコーインスツル株式会社 | 抵抗回路を有する半導体装置 |
| US8519487B2 (en) | 2011-03-21 | 2013-08-27 | United Microelectronics Corp. | Semiconductor device |
| CN103187323A (zh) * | 2011-12-28 | 2013-07-03 | 北大方正集团有限公司 | 一种半导体芯片及其压焊块金属层增厚制作方法 |
| US8860181B2 (en) | 2012-03-07 | 2014-10-14 | United Microelectronics Corp. | Thin film resistor structure |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4416049A (en) * | 1970-05-30 | 1983-11-22 | Texas Instruments Incorporated | Semiconductor integrated circuit with vertical implanted polycrystalline silicon resistor |
| JPS5561037A (en) * | 1978-10-31 | 1980-05-08 | Toshiba Corp | Preparation of semiconductor device |
| US4391846A (en) * | 1979-04-05 | 1983-07-05 | The United States Of America As Represented By The United States Department Of Energy | Method of preparing high-temperature-stable thin-film resistors |
| JPS55138874A (en) * | 1979-04-18 | 1980-10-30 | Fujitsu Ltd | Semiconductor device and method of fabricating the same |
| JPS5814072B2 (ja) * | 1979-08-20 | 1983-03-17 | 日本電信電話株式会社 | 半導体集積回路装置及びその製法 |
| JPS5775453A (en) * | 1980-10-29 | 1982-05-12 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS5889854A (ja) * | 1981-11-24 | 1983-05-28 | Seiko Epson Corp | 半導体装置 |
| JPS58225663A (ja) * | 1982-06-23 | 1983-12-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPS593587A (ja) * | 1982-06-30 | 1984-01-10 | Casio Comput Co Ltd | バ−コ−ド読取装置 |
| JPS5983729A (ja) * | 1982-11-02 | 1984-05-15 | Ube Ind Ltd | 重金属の回収方法 |
| US4693925A (en) * | 1984-03-01 | 1987-09-15 | Advanced Micro Devices, Inc. | Integrated circuit structure having intermediate metal silicide layer |
| US4786612A (en) * | 1986-02-03 | 1988-11-22 | Intel Corporation | Plasma enhanced chemical vapor deposited vertical silicon nitride resistor |
-
1988
- 1988-04-05 JP JP63083932A patent/JPH01255264A/ja active Pending
-
1989
- 1989-04-03 US US07/332,810 patent/US5030588A/en not_active Expired - Lifetime
- 1989-04-04 KR KR1019890004416A patent/KR0138914B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5336631A (en) * | 1993-05-26 | 1994-08-09 | Westinghouse Electric Corporation | Method of making and trimming ballast resistors and barrier metal in microwave power transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0138914B1 (ko) | 1998-06-01 |
| KR890016649A (ko) | 1989-11-29 |
| US5030588A (en) | 1991-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01255264A (ja) | 半導体装置の製造方法 | |
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| US5977608A (en) | Modified poly-buffered isolation | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JPH0228956A (ja) | 半導体集積回路装置 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JP2822463B2 (ja) | 多層配線の形成方法 | |
| JPH0319219A (ja) | 半導体集積回路の製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH04123458A (ja) | 半導体装置の製造方法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JP2817209B2 (ja) | 半導体装置の製造方法 | |
| JPH0613605A (ja) | 半導体装置及びその製造方法 | |
| JPS6057704B2 (ja) | 半導体装置の製造方法 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS60103615A (ja) | 半導体装置 | |
| JPS63119579A (ja) | 薄膜トランジスター | |
| JPS6150385B2 (ja) | ||
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JPH0254659B2 (ja) |