JP5616826B2 - 抵抗回路を有する半導体装置 - Google Patents
抵抗回路を有する半導体装置 Download PDFInfo
- Publication number
- JP5616826B2 JP5616826B2 JP2011054902A JP2011054902A JP5616826B2 JP 5616826 B2 JP5616826 B2 JP 5616826B2 JP 2011054902 A JP2011054902 A JP 2011054902A JP 2011054902 A JP2011054902 A JP 2011054902A JP 5616826 B2 JP5616826 B2 JP 5616826B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- polycrystalline silicon
- resistance
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000010408 film Substances 0.000 claims description 131
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 65
- 239000012535 impurity Substances 0.000 claims description 49
- 239000010409 thin film Substances 0.000 claims description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 229910019974 CrSi Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims description 3
- 229910001120 nichrome Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 description 32
- 238000005530 etching Methods 0.000 description 15
- 238000000059 patterning Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、抵抗回路を同一半導体基板上に有する半導体集積回路からなる半導体装置に関する。
半導体集積回路において用いられる抵抗には、単結晶シリコン半導体基板に半導体基板と逆導電型の不純物を注入した拡散抵抗や、不純物を注入した多結晶シリコンからなる多結晶シリコン抵抗などが用いられる。
図２は、従来の抵抗回路に用いられている抵抗素子と、絶縁ゲート電界効果型トランジスタ（以下ＭＩＳＦＥＴと略す）とを組み合わせた断面図である。
ＭＩＳＦＥＴ１０２は、薄いゲート酸化膜３、ソース／ドレイン領域４、ゲート電極５からなり、周囲を厚い分離用酸化膜２で囲まれている。それらの上には中間絶縁膜８を形成し、コンタクトホール９を介して金属配線１０により電気的な接続が行われる。
また抵抗素子１０１は、平坦な厚い分離用酸化膜２の上に堆積した多結晶シリコン膜により構成されている。
抵抗素子を構成する多結晶シリコン膜には、両端の高濃度不純物領域６およびそれらに挟まれた低濃度不純物領域７を形成する。抵抗素子の抵抗値は、高抵抗となる低濃度不純物領域７の不純物濃度で決まる抵抗率及びその領域の長さと幅により決定され、高濃度不純物領域６は金属配線とのオーミック接続を取るために用いる。
抵抗素子１０１上には中間絶縁膜８を形成し、コンタクトホール９を介して金属配線１０により電気的な接続が行われる。そして半導体集積回路に用いる抵抗回路は、金属配線を介して図２の抵抗素子を直列または並列に複数接続して同一基板表面に形成される。
ＭＩＳＦＥＴ１０２と抵抗素子１０１上に形成する中間絶縁膜８は、ボロンまたはリンを含み、８５０℃以上の熱処理を経ることで平坦化され、半導体集積回路内の膜パターンによる高低段差を軽減させる。さらに、金属配線を形成した後には、その上に保護膜としてシリコン窒化膜パッシベーション１１が設けられる。
上記のように平坦化された中間絶縁膜８に設けられたコンタクトホールはその下地の構造により深さが異なる。先の例では、半導体基板上に設けられたソース／ドレイン上の中間絶縁膜が最も厚く、抵抗素子上の中間絶縁膜が最も薄くなる。従って、それぞれにコンタクトホールを形成した場合、ソース／ドレイン上のコンタクトホールが最も深く、抵抗素子上のコンタクトホールが最も浅くなる。
この両者のコンタクトホールを同時に形成する場合、中間絶縁膜が薄い抵抗素子上のコンタクトホールが先に開口するので、ソース／ドレイン上のコンタクトホールが完全に開口するまでには、抵抗素子上のコンタクトホールは過剰なオーバーエッチングにさらされることになる。そのため、このオーバーエッチング時にコンタクトホールが抵抗素子を突き抜けてしまわないだけの余裕のある多結晶シリコン膜の膜厚設定、もしくはエッチングに対する耐性が必要となる。
これを解決する手段としては例えば図３、図４のような方法が案出されている。
図３では、オーバーエッチング耐性を向上させるため、金属配線と接続するコンタクトホールを厚い多結晶シリコン上に形成している。一方、抵抗素子本体は薄い多結晶シリコンで構成した上で、厚い多結晶シリコンとこの薄い多結晶シリコンを、金属配線と接続するコンタクトホールとは別に設けたビアホール１３を介して接続している。
図３では、オーバーエッチング耐性を向上させるため、金属配線と接続するコンタクトホールを厚い多結晶シリコン上に形成している。一方、抵抗素子本体は薄い多結晶シリコンで構成した上で、厚い多結晶シリコンとこの薄い多結晶シリコンを、金属配線と接続するコンタクトホールとは別に設けたビアホール１３を介して接続している。
また図４では、図３における厚い多結晶シリコンに相当する部分を半導体基板上に形成した不純物拡散領域に替えている。そして同じく抵抗素子本体は薄い多結晶シリコンで構成した上で、不純物拡散領域とこの薄い多結晶シリコンを、金属配線と接続するコンタクトホールとは別に設けたビアホール１３を介して接続している。
このような多結晶シリコン抵抗を提供する方法は、例えば特許文献１に開示されている。
従来の抵抗素子の作成については以下のような課題がある。
例えば多結晶シリコン抵抗を採用する場合、抵抗値の高精度化あるいは高抵抗化を目指すために多結晶シリコン膜の薄膜化を目指す場合がある。特に近年は装置の高度化とともに堆積膜厚の制御性が向上してきているため薄膜の実現が容易になってはきている。ただし、前述のような薄膜に対するオーバーエッチング耐性の問題が存在するために５００Å以下の薄膜からなる抵抗素子を半導体集積回路に利用する事は難しかった。
例えば多結晶シリコン抵抗を採用する場合、抵抗値の高精度化あるいは高抵抗化を目指すために多結晶シリコン膜の薄膜化を目指す場合がある。特に近年は装置の高度化とともに堆積膜厚の制御性が向上してきているため薄膜の実現が容易になってはきている。ただし、前述のような薄膜に対するオーバーエッチング耐性の問題が存在するために５００Å以下の薄膜からなる抵抗素子を半導体集積回路に利用する事は難しかった。
図３、図４の方法の他に薄膜の抵抗素子を実現するためには、それぞれのコンタクトエッチングマスク及びエッチング工程を別々にわけて形成する方法がある。しかし、この方法はマスク工程の増加によるコスト上昇を招くという課題が存在する。また、一方のコンタクトホールを形成した後に他方のコンタクトホールを形成する際、最初に形成したコンタクトホールを開口したままフォト工程を処理する必要があり、汚染や異物の付着など品質の低下を招く可能性があった。
本発明は上記課題を解決するために、以下のようにした。すなわち、
第１の薄膜で構成される抵抗素子と、
前記抵抗素子上に形成した第２の薄膜と、
前記第２の薄膜上に形成した中間絶縁膜と、
前記第２の薄膜を貫通し、前記第１の薄膜に達する深さの前記中間絶縁膜に設けられた前記抵抗素子上のコンタクトホールと、
前記コンタクトホール上に形成した金属配線と、
を有する事を特徴とする抵抗回路を有する半導体装置とした。
第１の薄膜で構成される抵抗素子と、
前記抵抗素子上に形成した第２の薄膜と、
前記第２の薄膜上に形成した中間絶縁膜と、
前記第２の薄膜を貫通し、前記第１の薄膜に達する深さの前記中間絶縁膜に設けられた前記抵抗素子上のコンタクトホールと、
前記コンタクトホール上に形成した金属配線と、
を有する事を特徴とする抵抗回路を有する半導体装置とした。
または、前記第２の薄膜が前記第1の薄膜上であって、前記第１の薄膜で構成される抵抗素子と平面的に同一形状であることを特徴とする抵抗回路とした。
または、前記第２の薄膜が、前記第１の薄膜上であって、前記コンタクトホールを含む離間した領域に形成していることを特徴とする抵抗回路を有する半導体装置とした。
または、前記第２の薄膜が、前記第1の薄膜上であって、前記第１の薄膜で構成される抵抗素子を含み抵抗素子より広い領域に形成することを特徴とする抵抗回路を有する半導体装置とした。
または、前記第２の薄膜が、前記第１の薄膜上であって、前記コンタクトホールを含む離間した領域に形成していることを特徴とする抵抗回路を有する半導体装置とした。
または、前記第２の薄膜が、前記第1の薄膜上であって、前記第１の薄膜で構成される抵抗素子を含み抵抗素子より広い領域に形成することを特徴とする抵抗回路を有する半導体装置とした。
さらに、前記第１の薄膜の厚さが５００Å以下であることを特徴とする抵抗回路を有する半導体装置とした。
さらに、前記第１の薄膜が第1の多結晶シリコン膜であり、不純物濃度が１×１０15から５×１０19atoms／cm3の範囲の第1の導電型の不純物を含むことを特徴とする抵抗回路を有する半導体装置とした。
さらに、前記第１の薄膜が第1の多結晶シリコン膜であり、不純物濃度が１×１０15から５×１０19atoms／cm3の範囲の第1の導電型の不純物を含むことを特徴とする抵抗回路を有する半導体装置とした。
または、前記第１の薄膜がＣｒＳｉまたはＣｒＳｉＮまたはＣｒＳｉＯまたはＮｉＣｒまたはＴｉＮ膜であることを特徴とする抵抗回路を有する半導体装置とした。
または、前記第２の薄膜が第1の多結晶シリコンとは逆の導電型の不純物を含む第２の多結晶シリコン膜であることを特徴とする抵抗回路を有する半導体装置とした。
または、前記第２の薄膜が第1の多結晶シリコンとは逆の導電型の不純物を含む第２の多結晶シリコン膜であることを特徴とする抵抗回路を有する半導体装置とした。
または、前記第２の薄膜が不純物を含まない第２の多結晶シリコン膜であることを特徴とする抵抗回路を有する半導体装置とした。
または、前記第２の薄膜がシリコン窒化膜であることを特徴とする抵抗回路とした。
さらに、前記第２の薄膜が１５０Åから３５０Åの膜厚であることを特徴とする抵抗回路を有する半導体装置とした。
または、前記第２の薄膜がシリコン窒化膜であることを特徴とする抵抗回路とした。
さらに、前記第２の薄膜が１５０Åから３５０Åの膜厚であることを特徴とする抵抗回路を有する半導体装置とした。
本発明によれば、５００Å以下の抵抗素子の薄膜形成が容易になり、高精度あるいは高抵抗の抵抗素子を内蔵した半導体集積回路からなる半導体装置を提供することができる。
以下にこの発明の実施の形態を図面に基づいて説明する。
図１は、本発明の抵抗素子を内蔵した半導体集積回路の第１の実施例の模式断面図である。抵抗回路に用いられている本発明の抵抗素子１０１と、絶縁ゲート電界効果型トランジスタであるＭＩＳＦＥＴ１０２とを組み合わせている。
図１は、本発明の抵抗素子を内蔵した半導体集積回路の第１の実施例の模式断面図である。抵抗回路に用いられている本発明の抵抗素子１０１と、絶縁ゲート電界効果型トランジスタであるＭＩＳＦＥＴ１０２とを組み合わせている。
ＭＩＳＦＥＴ１０２は、薄いゲート酸化膜３、ソース／ドレイン領域４、ゲート電極５からなり、周囲を厚い分離用酸化膜２で囲まれている。それらの上には中間絶縁膜８を形成し、コンタクトホール９を介して金属配線１０により電気的な接続が行われる事については従来と同様である。
一方、抵抗素子１０１は、半導体基板１上の平坦な厚い分離用酸化膜２の上に堆積した多結晶シリコン膜で形成しているが、その上にさらにシリコン窒化膜１２などの絶縁物を堆積している。
抵抗素子を構成する多結晶シリコンは、低濃度不純物領域７及びその両端の高濃度不純物領域６を有しており、抵抗素子の抵抗値を高抵抗となる低濃度不純物領域７の不純物濃度及びその領域のサイズで決定し、高濃度不純物領域６は金属配線１０とのオーミック接続を取るために用いる事は従来と同様である。その上のシリコン窒化膜１２は絶縁膜なので、抵抗素子の抵抗値は基本的に低濃度不純物領域の不純物濃度で決まる。
抵抗素子１０１上には中間絶縁膜８を形成し、コンタクトホール９を介して金属配線１０により電気的な接続が行われる。このときこのコンタクトホール９は、中間絶縁膜８及び抵抗素子上のシリコン窒化膜１２両方を貫通し、抵抗素子を構成する多結晶シリコンの高濃度不純物領域６に達し、電気的接続を得ている。
熱処理などにより平坦化された中間絶縁膜８に設けられたコンタクトホールはその下地の構造により深さが異なり、抵抗素子上のコンタクトホールが最も浅くなる。そのため全てのコンタクトホールを同一マスク工程で形成する場合、従来であれば中間絶縁膜が薄い抵抗素子上のコンタクトホールが先に開口するので、全てのコンタクトホールが開口するまで抵抗素子上のコンタクトホールは過剰なオーバーエッチングにさらされ、抵抗素子が薄い場合コンタクトホールが抵抗素子を突き抜けてしまう場合があった。
しかし、本発明で新たに設けている抵抗素子上のシリコン窒化膜は、中間絶縁膜に比べエッチングレートが低くコンタクトホールが抵抗素子を貫通するのを遅らせる効果がある。そのため、５００Å以下の薄い多結晶シリコンを抵抗素子として使用したとしても、コンタクトホールの突き抜けは発生せず、良好なコンタクトを得る事が可能となるのである。
図５（ａ）から図６（ｃ）を用いて、本発明による半導体集積回路の製造方法の一例を説明する。
最初に図５（ａ）に示すように、半導体基板１を用意し、ＬＯＣＯＳ酸化膜形成工程、ゲート酸化膜形成工程、ゲート電極形成工程、ソース・ドレイン領域形成工程など、従来から存在する技術によりＭＩＳＦＥＴの主要部分である、厚い酸化膜２、ゲート酸化膜３、ゲート電極５、ソース・ドレイン領域４を形成する。
次に、図５(ｂ)に示すように、層間絶縁膜１５を全面に堆積した後に抵抗素子を構成する多結晶シリコン薄膜を堆積する。層間絶縁膜は、ＭＩＳＦＥＴのゲート電極を構成する多結晶シリコンと、抵抗素子を構成する多結晶シリコンを分離するために用いる。抵抗素子を構成する多結晶シリコン薄膜は、高抵抗もしくは高精度を指向するために５００Å以下の厚みとする。
次に抵抗率を設定するための不純物注入を半導体基板上の多結晶シリコン膜内に全面に行い、多結晶シリコン低濃度不純物領域７を形成する。抵抗素子の抵抗率はこの不純物注入量により調整される。不純物はＮ型であるリンやヒ素、Ｐ型であるボロンやＢＦ2などを用い、その不純物注入量は所望の抵抗率によるが１×１０15から５×１０19atoms／cm3に設定する。
次に、本発明特有のシリコン窒化膜１２を、ＬＰＣＶＤやスパッタなど、任意の方法で半導体基板全面に堆積する。
次に、図５（ｃ）に示すように、フォトマスク工程及びエッチング工程を経て、堆積した多結晶シリコン膜とシリコン窒化膜１２を抵抗素子の形に加工する。このとき、同一レジストで多結晶シリコン膜とシリコン窒化膜の両方をエッチングするので、本発明特有のシリコン窒化膜の堆積工程が増えるもののフォトマスク工程の増加はなく、コスト上昇はほとんどない。そして、別のフォトマスク工程を経て多結晶シリコン内に高濃度不純物領域６を形成する。
この高濃度不純物注入工程は、ＭＩＳＦＥＴのソース・ドレイン形成のための高濃度不純物注入工程と兼用しても構わない。すなわち、抵抗素子がＮ型の場合は高濃度不純物としてＮ型ソース・ドレイン不純物を使用することが出来、抵抗素子がＰ型の場合は、高濃度不純物としてＰ型ソース・ドレイン不純物を使用することができる。これによりさらにフォトマスク工程の削減とコスト低減効果が得られる。
次に、図６（ａ）に示すように、半導体基板上に中間絶縁膜８を形成する。形成方法は、リンまたはボロンを含む酸化膜を堆積した後、８５０℃以上の熱処理で平坦化するリフロー法を始め、エッチバック法やＣＭＰ法などを用いて堆積した絶縁膜を平坦化する。
次に、図６（ｂ）に示すように、フォトマスク工程を経てコンタクトホール９を、ソース・ドレイン領域、ゲート電極、抵抗素子など、必要な部分に中間絶縁膜ドライエッチングにて一括で形成する。このとき、抵抗素子上のコンタクトホール９は、多結晶シリコン膜上のシリコン窒化膜を突き抜けて、多結晶シリコン膜に達するが、シリコン窒化膜が適切な厚さを有するので、多結晶シリコン膜が薄くても、突き抜けを起こすことはない。
次に、図６（ｃ）に示すように、金属膜の堆積及び金属配線１０のパターン形成及び最終保護膜であるパッシベーション膜１１の堆積及びパターン形成により、本実施例の抵抗素子を含む半導体集積回路が完成する。
この中で図６（ｂ）のコンタクトホール形成工程においては、中間絶縁膜下の形状・構造により、コンタクトホール深さに部分的に差ができる。例えば、最も深い部分はソース／ドレイン領域のコンタクトホールであり、最も浅い部分は抵抗素子のコンタクトホールであり、その差は３０００Åから７０００Åまで広がる場合がある。従来の製造方法では、抵抗素子のコンタクトホールが開口したあと、他のコンタクトホールが全て開口するまでにこの抵抗素子のコンタクトホールには、少なくとも中間絶縁膜３０００Åから７０００Å相当分の過剰なエッチングがかかるので、５００Å以下の多結晶シリコン膜を抵抗素子に用いる場合、コンタクトホールの突き抜けを防止することが困難だった。
本発明では先の多結晶シリコン膜上のシリコン窒化膜の膜厚を適切に調整することにより、上記の突き抜けを防止できる。この膜厚は先の中間絶縁膜の膜厚差やエッチング条件、シリコン窒化膜の膜質などにより必然的に決まる。
例えば、コンタクトエッチングにおける中間絶縁膜とシリコン窒化膜の選択比が２０：１の場合で、ソース／ドレイン領域と抵抗素子の中間絶縁膜厚差が５０００Åである場合、抵抗素子を構成する多結晶シリコン上のシリコン窒化膜の膜厚は、中間絶縁膜厚差５０００Åの１／２０である２５０Åに設定するとよい。一般には前述のような範囲の中間絶縁膜厚差が生じた場合を考えると、シリコン窒化膜厚は１５０Åから３５０Åの間の範囲の中から選ぶ事が妥当である。このようにする事で、従来では実現が困難だった５００Å以下の多結晶シリコンからなる抵抗素子の安定的な製作が可能となる。
ところで抵抗素子に用いる多結晶シリコン膜を薄膜化すると、抵抗値の高抵抗化や高精度化が実現できるが、それは以下の理由による。
抵抗素子を構成する多結晶シリコン膜内の不純物濃度が同じ場合、多結晶シリコン膜が薄いほど抵抗体の断面積が小さくなるため高抵抗化できる事はいうまでもない。
一方、同じ抵抗値の場合は多結晶シリコン膜が薄いほど不純物濃度を濃く設定することになるので抵抗値ばらつきが少なくなり、高精度化を実現できる。何故なら多結晶シリコンで形成する抵抗値のほとんどが、多結晶シリコンのグレイン間に存在する界面準位に捕獲されるキャリアに依存するので、キャリアの濃度ばらつきが抵抗値ばらつきに影響する割合が大きいためである。このキャリア濃度ばらつきは、注入不純物濃度によって決まり、不純物濃度が濃いとばらつきが緩和される。このため多結晶シリコン膜の薄膜化は抵抗素子の抵抗値の高精度化に効果がある。
図７は、本発明の抵抗素子を内蔵した半導体集積回路の第２の実施例の模式断面図である。この例では抵抗素子の高濃度不純物領域６上にシリコン窒化膜１２を形成しているが、抵抗素子の低濃度不純物７上にはシリコン窒化膜を形成していない。この構造を実現するために抵抗素子のパターニング形成とシリコン窒化膜１２のパターニング形成を別々にしており、図１の構造に比べ１フォトマスク工程の追加が必要となる。但しシリコン窒化膜のパターニング精度に影響されずに抵抗素子のパターニング形成ができるので、抵抗素子のエッチング時の抵抗幅の精度を向上させる事ができ、高精度の抵抗値をもつ抵抗素子を得ることが可能となる。さらに、抵抗素子と上層金属配線との寄生容量低減にも効果がある。
図８は、本発明の抵抗素子を内蔵した半導体集積回路の第３の実施例の模式断面図である。この例では抵抗素子の上に形成するシリコン窒化膜１２を、抵抗素子に十分オーバーラップするように広く形成している。そのため第２の実施例と同様に抵抗素子のパターニング形成時とシリコン窒化膜のパターニング形成を別々にしている。そして第２の実施例と同じく、シリコン窒化膜のパターニング精度に影響されずに抵抗素子のパターニング形成ができるので、抵抗素子のエッチング時の抵抗幅の精度を向上させる事ができ、高精度の抵抗値をもつ抵抗素子を得ることが可能となる。
図９は、本発明の抵抗素子を内蔵した半導体集積回路の第４の実施例の模式断面図である。この例では図１において抵抗素子の上に形成する膜をシリコン窒化膜としていたものを、不純物を含まない多結晶シリコン膜１４としている。この多結晶シリコン膜は不純物を注入していないため非常に高抵抗率であり、積層しても下地の抵抗素子の抵抗値を変動させるものではない。また、抵抗素子のパターニング形成時には、抵抗素子の多結晶シリコン膜とその上の多結晶シリコン膜を同時に同じエッチング条件でエッチングすることができるため第１の実施例に比べエッチング処理工程数を減らす事が出来、工程削減による低コスト化に効果的であると同時に、抵抗幅の加工精度も高く高精度の抵抗値をもつ抵抗素子を得る事ができる。
また第５の実施例として、第４の実施例では抵抗素子上に形成していた膜は不純物を含まない多結晶シリコン膜としていたものを、抵抗素子とは逆導電型の不純物を有する多結晶シリコン膜とすることが可能である。抵抗素子を構成する多結晶シリコン膜と、その上に被覆する多結晶シリコン膜はお互いが逆導電型の不純物をもつので電気的絶縁性が保たれ、下地の抵抗素子の抵抗値がその上の多結晶シリコン膜の被覆により変動することはない。
またさらに抵抗素子上の膜については、中間絶縁膜に対しエッチング選択比が高く、下地の抵抗素子に対し絶縁性が十分に保たれればよく、シリコン窒化膜や多結晶シリコン膜に限定されるものではない。すなわち様々な金属酸化物や金属窒化物、炭素化合物なども選択することができる。
また本発明における抵抗素子を構成する膜については多結晶シリコン膜に限定されるものではなく、ＣｒＳｉやＣｒＳｉＮ、ＣｒＳｉＯさらにはＮｉＣｒ、ＴｉＮなどの金属薄膜など、およそ５００Å以下のような非常に薄く、そのまま多結晶シリコン膜からなる抵抗素子を置き換えると、コンタクトホールがエッチング処理時に突き抜けてしまうような抵抗用の薄膜にも同様に応用できる事はいうまでもない。
１ 半導体基板
２ 分離用酸化膜
３ ゲート絶縁膜
４ ソース・ドレイン領域
５ ゲート電極
６ 多結晶シリコン高濃度不純物領域
７ 多結晶シリコン低濃度不純物領域
８ 中間絶縁膜
９ コンタクトホール
１０ 金属配線
１１ パッシベーション膜
１２ シリコン窒化膜
１３ ビアホール
１４ 多結晶シリコン薄膜
１５ 層間絶縁膜
１０１ 抵抗素子
１０２ ＭＩＳＦＥＴ
２ 分離用酸化膜
３ ゲート絶縁膜
４ ソース・ドレイン領域
５ ゲート電極
６ 多結晶シリコン高濃度不純物領域
７ 多結晶シリコン低濃度不純物領域
８ 中間絶縁膜
９ コンタクトホール
１０ 金属配線
１１ パッシベーション膜
１２ シリコン窒化膜
１３ ビアホール
１４ 多結晶シリコン薄膜
１５ 層間絶縁膜
１０１ 抵抗素子
１０２ ＭＩＳＦＥＴ
Claims (8)
- 抵抗回路と絶縁ゲート電界効果型トランジスタとを有する半導体装置であって、
前記抵抗回路は、
半導体基板の表面に設けられた分離用酸化膜の上に配置された第１の薄膜で構成される抵抗素子と、
前記抵抗素子上に形成した第２の薄膜と、
前記第２の薄膜上に形成した中間絶縁膜と、
前記第２の薄膜を貫通し、前記第１の薄膜に達する深さの前記中間絶縁膜に設けられた前記抵抗素子上のコンタクトホールと、
前記コンタクトホール上に形成した金属配線と、
からなり、
前記第２の薄膜が、前記第１の薄膜上であって、前記コンタクトホールを含む離間した領域に形成され、
前記絶縁ゲート電界効果型トランジスタは、前記分離用酸化膜によって周囲を囲まれた前記半導体基板の領域に設けられている、
ことを特徴とする抵抗回路を有する半導体装置。 - 前記第１の薄膜の厚さが５００Å以下であることを特徴とする請求項１記載の抵抗回路を有する半導体装置。
- 前記第１の薄膜が第１の多結晶シリコン膜であり、不純物濃度が１×１０15から５×１０19atoms／cm3の範囲の第１の導電型の不純物を含むことを特徴とする請求項１または請求項２記載の抵抗回路を有する半導体装置。
- 前記第１の薄膜がＣｒＳｉまたはＣｒＳｉＮまたはＣｒＳｉＯまたはＮｉＣｒまたはＴｉＮの薄膜であることを特徴とする請求項１または請求項２記載の抵抗回路を有する半導体装置。
- 前記第２の薄膜が前記第１の多結晶シリコンとは逆の導電型の不純物を含む第２の多結晶シリコン膜であることを特徴とする請求項３記載の抵抗回路を有する半導体装置。
- 前記第２の薄膜が不純物を含まない第２の多結晶シリコン膜であることを特徴とする請求項３記載の抵抗回路を有する半導体装置。
- 前記第２の薄膜がシリコン窒化膜であることを特徴とする請求項１乃至４のいずれか１項に記載の抵抗回路を有する半導体装置。
- 前記第２の薄膜が１５０Åから３５０Åの膜厚であることを特徴とする請求項７記載の抵抗回路を有する半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011054902A JP5616826B2 (ja) | 2011-03-13 | 2011-03-13 | 抵抗回路を有する半導体装置 |
| TW101107344A TWI555149B (zh) | 2011-03-13 | 2012-03-05 | A semiconductor device having a resistance circuit |
| KR1020120024378A KR101883007B1 (ko) | 2011-03-13 | 2012-03-09 | 저항 회로를 가지는 반도체 장치 |
| CN201210063849.4A CN102683344B (zh) | 2011-03-13 | 2012-03-12 | 具有电阻电路的半导体装置 |
| US13/417,425 US20120228719A1 (en) | 2011-03-13 | 2012-03-12 | Semiconductor device with resistance circuit |
| US14/073,167 US20140054719A1 (en) | 2011-03-13 | 2013-11-06 | Semiconductor device with resistance circuit |
| US14/711,589 US9461038B2 (en) | 2011-03-13 | 2015-05-13 | Semiconductor device with resistance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011054902A JP5616826B2 (ja) | 2011-03-13 | 2011-03-13 | 抵抗回路を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012191091A JP2012191091A (ja) | 2012-10-04 |
| JP5616826B2 true JP5616826B2 (ja) | 2014-10-29 |
Family
ID=46794771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011054902A Expired - Fee Related JP5616826B2 (ja) | 2011-03-13 | 2011-03-13 | 抵抗回路を有する半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US20120228719A1 (ja) |
| JP (1) | JP5616826B2 (ja) |
| KR (1) | KR101883007B1 (ja) |
| CN (1) | CN102683344B (ja) |
| TW (1) | TWI555149B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6150997B2 (ja) * | 2012-10-03 | 2017-06-21 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
| JP6267987B2 (ja) * | 2014-02-13 | 2018-01-24 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| US9825141B2 (en) * | 2015-05-26 | 2017-11-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Three dimensional monolithic LDMOS transistor |
| US10644206B2 (en) * | 2016-08-12 | 2020-05-05 | Osram Oled Gmbh | Lighting device |
| US10411085B2 (en) * | 2016-12-29 | 2019-09-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and a method for fabricating the same |
| US10763324B2 (en) | 2017-07-25 | 2020-09-01 | Microchip Technology Incorporated | Systems and methods for forming a thin film resistor integrated in an integrated circuit device |
| KR101973446B1 (ko) * | 2017-11-28 | 2019-04-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| JP7390841B2 (ja) * | 2019-09-30 | 2023-12-04 | エイブリック株式会社 | 半導体装置及びその製造方法 |
| US20220037312A1 (en) * | 2020-07-29 | 2022-02-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit device, method, layout, and system |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3776786A (en) * | 1971-03-18 | 1973-12-04 | Motorola Inc | Method of producing high speed transistors and resistors simultaneously |
| US4489104A (en) * | 1983-06-03 | 1984-12-18 | Industrial Technology Research Institute | Polycrystalline silicon resistor having limited lateral diffusion |
| JPH01255264A (ja) * | 1988-04-05 | 1989-10-12 | Seiko Instr Inc | 半導体装置の製造方法 |
| US5483104A (en) | 1990-01-12 | 1996-01-09 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
| JP3124473B2 (ja) * | 1994-08-19 | 2001-01-15 | セイコーインスツルメンツ株式会社 | 半導体装置とその製造方法 |
| US5959343A (en) * | 1997-04-21 | 1999-09-28 | Seiko Instruments R&D Center Inc. | Semiconductor device |
| US6921962B1 (en) * | 1998-12-18 | 2005-07-26 | Texas Instruments Incorporated | Integrated circuit having a thin film resistor located within a multilevel dielectric between an upper and lower metal interconnect layer |
| JP2000150780A (ja) * | 1998-11-16 | 2000-05-30 | Hitachi Ltd | 半導体装置、その製造方法、およびその半導体装置を用いた光伝送装置ならびに移動体無線携帯機 |
| US6054359A (en) * | 1999-06-14 | 2000-04-25 | Taiwan Semiconductor Manufacturing Company | Method for making high-sheet-resistance polysilicon resistors for integrated circuits |
| JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
| US6943414B2 (en) | 2001-03-15 | 2005-09-13 | Newport Fab, Llc | Method for fabricating a metal resistor in an IC chip and related structure |
| JP2002353326A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 半導体装置 |
| JP4363802B2 (ja) * | 2001-07-09 | 2009-11-11 | 株式会社リコー | 半導体装置及びその製造方法 |
| JP2003158198A (ja) * | 2001-09-07 | 2003-05-30 | Seiko Instruments Inc | 相補型ｍｏｓ半導体装置 |
| JP2003282726A (ja) * | 2002-03-27 | 2003-10-03 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| KR20040079509A (ko) | 2003-03-07 | 2004-09-16 | 삼성전자주식회사 | 저항 소자를 구비하는 반도체 장치 및 그 제조 방법 |
| US7186617B2 (en) * | 2003-07-08 | 2007-03-06 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having a resistor pattern and plug pattern that are made from a same material |
| KR100605505B1 (ko) * | 2004-06-04 | 2006-07-31 | 삼성전자주식회사 | 버퍼막 패턴을 갖는 반도체 장치들 및 그들의 형성방법들 |
| JP2006013300A (ja) * | 2004-06-29 | 2006-01-12 | Seiko Instruments Inc | 半導体装置 |
| US7397087B2 (en) * | 2004-08-06 | 2008-07-08 | International Business Machines Corporation | FEOL/MEOL metal resistor for high end CMOS |
| JP2006080218A (ja) * | 2004-09-08 | 2006-03-23 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| US7691717B2 (en) * | 2006-07-19 | 2010-04-06 | International Business Machines Corporation | Polysilicon containing resistor with enhanced sheet resistance precision and method for fabrication thereof |
| JP2009283497A (ja) * | 2008-05-19 | 2009-12-03 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US7829428B1 (en) * | 2008-08-26 | 2010-11-09 | National Semiconductor Corporation | Method for eliminating a mask layer during thin film resistor manufacturing |
-
2011
- 2011-03-13 JP JP2011054902A patent/JP5616826B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-05 TW TW101107344A patent/TWI555149B/zh not_active IP Right Cessation
- 2012-03-09 KR KR1020120024378A patent/KR101883007B1/ko active IP Right Grant
- 2012-03-12 CN CN201210063849.4A patent/CN102683344B/zh not_active Expired - Fee Related
- 2012-03-12 US US13/417,425 patent/US20120228719A1/en not_active Abandoned
-
2013
- 2013-11-06 US US14/073,167 patent/US20140054719A1/en not_active Abandoned
-
2015
- 2015-05-13 US US14/711,589 patent/US9461038B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150243650A1 (en) | 2015-08-27 |
| KR20120104495A (ko) | 2012-09-21 |
| KR101883007B1 (ko) | 2018-07-27 |
| US9461038B2 (en) | 2016-10-04 |
| CN102683344B (zh) | 2016-03-30 |
| TWI555149B (zh) | 2016-10-21 |
| US20140054719A1 (en) | 2014-02-27 |
| JP2012191091A (ja) | 2012-10-04 |
| US20120228719A1 (en) | 2012-09-13 |
| TW201244031A (en) | 2012-11-01 |
| CN102683344A (zh) | 2012-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5616826B2 (ja) | 抵抗回路を有する半導体装置 | |
| US8716827B2 (en) | Diffusion resistor with reduced voltage coefficient of resistance and increased breakdown voltage using CMOS wells | |
| US7611957B2 (en) | Method of manufacturing semiconductor device | |
| TWI423343B (zh) | 半導體積體電路裝置及其製造方法 | |
| TWI681458B (zh) | 金氧半場效應電晶體之終端區結構及其製造方法 | |
| JP5616823B2 (ja) | 半導体装置およびその製造方法 | |
| JP4162515B2 (ja) | 半導体装置およびその製造方法 | |
| US20110227192A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN104037173B (zh) | 多晶硅电阻结构及其形成方法 | |
| JP2008085205A (ja) | 半導体装置及びその製造方法 | |
| DE102019219072B4 (de) | Dummy-Füllschema zur Verwendung mit passiven Vorrichtungen | |
| JP5666354B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| TWI733946B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| JP2013122947A (ja) | 半導体装置の製造方法 | |
| KR100464205B1 (ko) | 박막 트랜지스터 표시소자 및 그 제조방법 | |
| KR20230114160A (ko) | 수직 컨택 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| JP2018067734A (ja) | 半導体装置 | |
| JP2010016059A (ja) | 半導体装置の製造方法 | |
| JP2011199204A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20080084201A (ko) | 반도체 장치의 저항 구조물 및 그 형성 방법. | |
| KR20100079735A (ko) | 가변 저항용 반도체 소자 및 그의 제조 방법 | |
| JP2015149495A (ja) | 半導体装置及びその製造方法 | |
| JP2014187377A (ja) | 半導体装置及びその製造方法 | |
| JP2007335577A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140912 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5616826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |