JP2000150780A

JP2000150780A - 半導体装置、その製造方法、およびその半導体装置を用いた光伝送装置ならびに移動体無線携帯機

Info

Publication number: JP2000150780A
Application number: JP10324662A
Authority: JP
Inventors: Hiromi Shimamoto; 裕▲巳▼ 島本; Masao Kondo; 将夫近藤; Katsuyoshi Washio; 勝由鷲尾
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd; Hitachi Consumer Electronics Co Ltd
Current assignee: Hitachi Ltd; Hitachi Consumer Electronics Co Ltd; Japan Display Inc
Priority date: 1998-11-16
Filing date: 1998-11-16
Publication date: 2000-05-30

Abstract

(57)【要約】【課題】本願発明の目的は、多結晶シリコンを用いた
抵抗素子部の利点を確保しつつ、且つ通電ストレスに対
する信頼性の高い抵抗素子部を有する半導体装置および
その製造方法を提供するものである。【解決手段】本願発明は、支持基体上に、高比抵抗の
第１の多結晶シリコン膜と、前記高比抵抗の第１の多結
晶シリコン膜上に、絶縁体薄膜を介して配置した第２の
多結晶シリコン膜と、前記第２の多結晶シリコン膜の少
なくとも二ヵ所から取り出された導体層とを少なくとも
有する領域を有せしめて半導体装置の抵抗素子部を構成
する。寄生容量の増加無しに多結晶シリコン抵抗で発生
した熱を基板或いは金属配線へと効率良く放熱すること
が出来る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は従来に通電ストレ
スに対する信頼性の高い抵抗素子部を有する半導体装置
およびその製造方法に関するものである。更には、本願
発明は、前記半導体装置を用いたより高速動作なる半導
体装置ならびに半導体集積回路装置、電子回路システム
に関するものである。

【０００２】

【従来の技術】半導体装置の動作時間の低減には、当該
半導体装置が内臓する抵抗の寄生容量を低減が重要な要
素である。この抵抗素子部に伴う寄生容量を低減する技
術として、絶縁膜上に設けた多結晶シリコン層を抵抗素
子とする技術が知られている。この技術については、例
えば、アナリシスアンドデザインオブアナログ
インテグレイテッドサーキッツ（１９８１）第２版の
第１１２項から１１９８１）Ａｎａｌｙｓｉｓａｎｄ
ＤｅｓｉｇｎｏｆＡｎａｌｏｇＩｎｔｅｇｒａｔ
ｅｄＣｉｒｃｕｉｔｓ，ｐｐ１１２−１１９，２ｎｄ
−Ｅｄｉ．，ＧｒａｙａｎｄＭｅｙｅｒ，１９８
４，ＪｈｏｎＷｉｌｅｙ＆Ｓｏｎｓ．，Ｉｎｃ．）
に開示されいる。この半導体装置は図１に示した断面構
造を有している。

【０００３】図１に示した従来例の多結晶シリコン抵抗
は、下記の方法によって製造されていた。シリコン基板
１の上に酸化膜になる絶縁膜１１を形成し、この酸化膜
１１上に所望の厚さの多結晶シリコン２２を堆積する。
その後、周知のイオン打ち込み技術を用いて当該多結晶
シリコン２２中に不純物を注入し、更に熱処理を施す。
この多結晶シリコン２２を、周知のホトエッチング技術
を用いて所望形状に加工（パターニイング）する。こう
して準備した基板表面に酸化膜１５を堆積した後、酸化
膜１５を周知のホトエッチング技術を用いて所望形状に
加工し、この加工された酸化膜１５にコンタクト孔４１
を形成していた。このコンタクト孔４１を被うようにア
ルミニウム等の金属電極３1を堆積し、これを所望形状
に加工し引き出し電極を形成していた。

【０００４】また、抵抗素子の構造については、多結晶
シリコンの多層膜、あるいは多結晶シリコンと絶縁膜と
の積層体を用いる技術は種々のものが知られている。そ
の代表的なものを例示すれば、日本国平成４年第１７０
０６４号公開公報、あるいは日本国平成６年第２６０３
０３号公開公報である。

【０００５】前者の平成４年第１７００６４号公開公報
は複数の多結晶シリコン層および複数のシリコン酸化膜
を交互に積層した構造の高抵抗素子である。この例は高
抵抗で微細化が可能であり、しかも特性の均一性に優れ
たものである。これは複数の多結晶シリコン層と複数の
シリコン酸化膜の交互に積層によって、当該多結晶シリ
コンの粒径を小さくすることによる。

【０００６】一方、後者の平成６年第２６０３０３号公
開公報は抵抗値のばらつきが小さく、任意の抵抗値に対
して温度依存性の小さな多結晶シリコン抵抗素子に係わ
るものである。この技術は大粒径の第１の多結晶シリコ
ン層と小粒径の第２の多結晶シリコンの２層構造を用い
るものである。この２層に対して互いに抵抗温度特性が
逆の特性の層を用いて、全体としての抵抗温度特性を補
償するものである。

【０００７】

【発明が解決しようとする課題】一般に、多結晶シリコ
ンの抵抗は、半導体製造プロセスとの融合性が良いとい
う大きな利点があるが、この外に次のような利点を有す
る。即ち、絶縁膜上の多結晶シリコン層を抵抗素子とす
るため、（１）単結晶シリコンの抵抗に比べレイアウト
の自由度が高い、（２）寄生容量が極端に少ない、
（３）α線によるソフトエラーや基板バイアス効果がほ
とんど生じない、等の特長を有する。

【０００８】しかし、一方、多結晶シリコンの抵抗は、
通電による温度上昇により結晶中の不純物の活性率が変
化し、抵抗値が変動する欠点を有している。この事が、
高速な動作が要求される回路における高速動作の妨げと
なっていた。即ち、高速動作の為、半導体装置には大電
力を印加する。これに対応して、通電による発熱を抑え
るために、当該半導体装置の抵抗の占有面積を増加する
必要がある。これが半導体装置の微細化の妨げとなる。
更に、この抵抗の占有面積の増大は、この抵抗素子部に
伴う寄生容量を増加させ、その結果、回路の高速動作の
妨げとなっていた。

【０００９】また、上述のような抵抗素子の問題は、通
電による特性変動を起こし、回路およびシステムの信頼
性を確保する上で問題となる。

【００１０】これらの諸点は、特に、大型計算機システ
ム、光通信システム、移動無線用の携帯端末機器等の回
路・システムで改善が強く望まれていた。大型計算機シ
ステム並びに光通信システムでは高速動作の要求が強い
ことは言うまでもない。移動無線用の携帯端末機器は高
速かつ小型化の要求が強い。こうした背景に、寄生容量
が少なく微細かつ信頼性の高い抵抗素子の実現が強く望
まれるものである。

【００１１】本願発明の目的は、上述の多結晶シリコン
を用いた抵抗素子部の利点を確保しつつ、且つ通電スト
レスに対する信頼性の高い抵抗素子部を有する半導体装
置およびその製造方法を提供するものである。

【００１２】本願発明の他の目的は、上述の多結晶シリ
コンを用いた抵抗素子部の利点を確保しつつ、且つ通電
ストレスに対する信頼性の高い抵抗素子部を有する半導
体回路装置および電子システムを提供するものである。

【００１３】本願発明の他の目的は、微細構造を確保し
つつ、信頼性の高い抵抗素子部を有する半導体装置およ
びその製造方法を提供することにある。

【００１４】本願発明の他の目的は、微細構造を確保し
つつ、信頼性の高い抵抗素子部を有する半導体回路装置
および電子システムを提供するものである。

【００１５】本発明の更なる他の目的は、本願の明細書
および図面から明らかになるであろう。

【００１６】

【課題を解決するための手段】本願発明の基本構成は次
の通りである。即ち、それは、支持基体上に、高比抵抗
の第１の多結晶シリコン膜と、前記高比抵抗の第１の多
結晶シリコン膜上に、絶縁体薄膜を介して配置した第２
の多結晶シリコン膜と、前記第２の多結晶シリコン膜の
少なくとも二ヵ所から取り出された導体層とを少なくと
も有する領域を有することを特徴とする半導体装置であ
る。

【００１７】前記支持基体は半導体基板上の所望領域に
絶縁膜が形成され、この上部に、例えば本例では前記高
比抵抗の第１の多結晶シリコン膜が形成される。この絶
縁膜は通例二酸化シリコン膜が多用される。本願明細書
では、以下に述べる諸形態も含め、当該抵抗素子部を搭
載すべく準備された基板を支持基体と称する。

【００１８】半導体装置の具体的構成によって、前記第
１の多結晶シリコン膜、第１の絶縁膜、及び第２の多結
晶シリコン膜の積層が、半導体基板に対して前記の順序
に積層する場合と、あるいは逆の順序に積層される場合
とがある。しかし、その各部材の役割は変わりない。

【００１９】即ち、別な形態は、支持基体上に、第２の
多結晶シリコン膜と、前記第２の多結晶シリコン膜上
に、絶縁体薄膜を介して配置した高比抵抗の第１の多結
晶シリコン膜と、前記第２の多結晶シリコン膜の少なく
とも二ヵ所から取り出された導体層とを少なくとも有す
る領域を有することを特徴とする半導体装置である。

【００２０】こうして、本願発明は、半導体装置の発熱
に対して、所定の熱伝導性を確保しつつ、十分な抵抗値
を確保することが出来る。

【００２１】前記高比抵抗の第１の多結晶シリコン膜
は、通例不純物濃度が極めて低い。この不純物濃度は、
概ね１×１０¹⁶ａｔｏｍｓ／ｃｍ³より１×１０¹⁸ａｔ
ｏｍｓ／ｃｍ³程度より選択される。また、この第１の
多結晶シリコン膜の厚さは、概ね０．１μｍより４μｍ
程度より設定される。勿論、具体的値は、要求される素
子特性、当該第１の多結晶シリコン膜の厚さの要求など
によって設定される。

【００２２】この高比抵抗の第１の多結晶シリコン膜
は、いわゆる絶縁の役割をはたすと共に多結晶シリコン
膜であるので熱伝導率は、一般的な絶縁層に比較して高
くすることが出来る。従って、（１）所定基板との絶縁
を確保しつつ、（２）放熱効果を十分取ることが出来
る。更に加えて、（３）抵抗部を構成する第１の多結晶
シリコン膜が支持基体との間に形成する寄生容量の増大
を抑えることが出来る。勿論、この効果を十分生かす
為、高比抵抗の第１の多結晶シリコン膜と第２の多結晶
シリコン膜との間の挿入される絶縁体薄膜を薄くしてお
くことが必要である。

【００２３】この絶縁体薄膜は通例、二酸化シリコンを
用いる。この第２の絶縁膜は、上部の第２の多結晶シリ
コン膜２２の加工時、ドライエッチでオーバエッチされ
ても残存する膜厚が十分に確保できる範囲で膜厚が極力
薄ければ好適である。この絶縁体薄膜の厚さは、概ね
０．００５μｍより０．０２μｍ程度より設定される。

【００２４】前記抵抗を構成する第２の多結晶シリコン
膜は、不純物は、ボロン、リン、砒素などが用いられ、
その濃度は、概ね１×１０¹⁸ａｔｏｍｓ／ｃｍ³より１
×１０²¹ａｔｏｍｓ／ｃｍ³程度より選択される。ま
た、この第２の多結晶シリコン膜の厚さは、概ね０．０
５μｍより０．５μｍ程度より設定される。勿論、具体
的値は、要求される素子特性、当該第２の多結晶シリコ
ン膜の厚さの要求などによって設定される。

【００２５】上述の第１の多結晶シリコン膜、第２の多
結晶シリコン膜、あるいは絶縁体薄膜などの各部材は以
下の本願発明の諸形態において同様に適用される。

【００２６】以下に本願発明の主な形態を列挙する。

【００２７】尚、上述の本願発明の基本構成の説明、な
らびに以下の各説明でも当該抵抗部は一つのものが例示
されるが、単一の基板にこれらを複数個設けること、ま
たこれらをいわゆる半導体集積回路装置に適用すること
が可能なことは言うまでもない。

【００２８】（１）本願発明の第１の形態は、前述の基
本形態である。即ち、所望基体の上部に、高比抵抗の第
１の多結晶シリコン膜、第２の絶縁膜、第２の多結晶シ
リコン膜が順次積層され、この第２の多結晶シリコン膜
が当該半導体装置の抵抗部を構成するものである。

【００２９】多くの場合、半導体基板上には絶縁膜が形
成され、この上部に前記高比抵抗の第１の多結晶シリコ
ン膜が形成される。通例、前記第１の絶縁膜は二酸化シ
リコン膜が多用される。この第１の絶縁膜は、上部の第
１の多結晶シリコン膜の加工時、ドライエッチでオーバ
エッチされても残存する膜厚が十分に確保でき、且つ前
記第１の多結晶シリコン膜から支持基板への不純物拡散
を防止できる範囲で膜厚が極力薄くする。

【００３０】前記第１の多結晶シリコン膜は、ごく薄い
絶縁薄膜を介して半導体基板に接しており、この半導体
基板に熱放散の役割を果たす。この実施の形態は図２に
示される。

【００３１】（２）本願発明の第２の形態は、支持基板
１上部に、第２の多結晶シリコン膜を有し、この多結晶
シリコン膜の一部の上部に絶縁体薄膜を介して配置した
高比抵抗の第２の多結晶シリコン膜を有し、第１の多結
晶シリコン膜が当該半導体装置の抵抗を構成している半
導体装置である。更に、前記第２の多結晶シリコン膜か
ら取り出された放熱用の手段、例えば引き出し電極を設
けることが極めて好ましい。この第２の実施の形態は、
例えば図２に示される。

【００３２】（３）本願発明の第３の形態は、前記第２
の形態における高比抵抗の第２の多結晶シリコン膜が前
記第１の多結晶シリコン膜の一部ではなく、これより幅
広の領域を覆って形成されている半導体装置である。各
部材の積層順序は第２の形態を同様である。勿論、前記
第２の多結晶シリコン膜が前記第１の多結晶シリコン膜
の外部に存在する場合、前記第２の多結晶シリコン膜と
半導体基板あるいは他の半導体装置の諸部材等との間
が、必要に応じて適切に絶縁などが施されていることは
いうまでもない。本実施の形態の半導体装置は、図４に
示される。

【００３３】次に、本願発明の主な製造方法について列
挙する。

【００３４】（４）本願発明の第４の形態は、次の工程
を有する半導体装置の製造方法である。

【００３５】即ち、本願発明の製造方法の一つは、
（ａ）準備された支持基体上に高比抵抗の第１の多結晶
シリコン膜を所望形状に形成する工程と、（ｂ）絶縁体
薄膜を形成する工程と、（ｃ）第２の多結晶シリコン膜
を形成する工程と、（ｄ）前記第２の多結晶シリコン膜
に不純物を添加する工程と、（ｅ）絶縁膜を形成する工
程と、（ｇ）前記絶縁膜を介して前記第２の多結晶シリ
コン膜に電極を形成する工程とを少なくとも有するもの
である。前記第２の多結晶シリコン膜が当該半導体装置
の抵抗部を構成するものである。前記第１の多結晶シリ
コン膜が絶縁と共に熱放散の効果を奏する。

【００３６】尚、前記支持基体は通例、半導体基板に第
１の絶縁膜を堆積して準備される。この絶縁膜は通例二
酸化シリコン膜である。

【００３７】本実施の形態たる半導体装置の製造方法
は、図７より図１０を持って後述される。

【００３８】（５）本願発明の第５の形態は、次の工程
を有する半導体装置の製造方法である。

【００３９】即ち、本願発明の製造方法の他の形態は、
（ａ）準備された基板表面に第２の多結晶シリコン膜を
形成する工程、（ｂ）前記第２の多結晶シリコン膜に不
純物を添加する工程、（ｃ）絶縁体薄膜を形成する工
程、（ｄ）所望形状の第１の多結晶シリコン膜を形成す
る工程、（ｅ）絶縁膜を形成する工程、（ｆ）前記絶縁
膜を介して少なくとも前記第２の多結晶シリコン膜に電
極を形成する工程とを少なくとも有するものである。

【００４０】前記第２の多結晶シリコン膜が当該半導体
装置の抵抗部を構成するものである。前記第１の多結晶
シリコン膜が絶縁と共に熱放散の効果を奏せしめる。従
って、前記第１の多結晶シリコン膜にも放熱用の手段、
例えば、引き出し電極を形成することが極めて有用であ
る。この場合、前記第１の多結晶シリコン膜と前記第２
の多結晶シリコン膜の双方に同時に導体を形成すること
が出来る。

【００４１】尚、前記支持基体は通例、半導体基板に第
１の絶縁膜を堆積して準備される。この絶縁膜は通例二
酸化シリコン膜である。

【００４２】本実施の形態たる半導体装置の製造方法
は、図１１より図１４を持って後述される。

【００４３】（６）本願発明の第６の形態は、次の工程
を有する半導体装置の製造方法である。

【００４４】即ち、本願発明の製造方法の他の形態は、
（ａ）準備された基板表面に第２の多結晶シリコン膜を
形成する工程、（ｂ）前記第２の多結晶シリコン膜に不
純物を添加する工程、（ｃ）絶縁体薄膜を形成する工
程、（ｄ）所望形状の第１の多結晶シリコン膜を形成す
る工程、（ｅ）絶縁膜を形成する工程と、（ｆ）前記絶
縁膜を介して少なくとも前記第２の多結晶シリコン膜に
電極を形成する工程とを少なくとも有するものである。

【００４５】前記第２の多結晶シリコン膜が当該半導体
装置の抵抗部を構成するものである。前記第１の多結晶
シリコン膜が絶縁と共に熱放散の効果を奏せしめる。従
って、前記第１の多結晶シリコン膜にも放熱用の手段、
例えば、引き出し電極を形成することが極めて有用であ
る。この場合、前記第１の多結晶シリコン膜と前記第２
の多結晶シリコン膜の双方に同時に導体を形成すること
が出来る。

【００４６】尚、前記支持基体は通例、半導体基板に第
１の絶縁膜を堆積して準備される。この絶縁膜は通例二
酸化シリコン膜である。

【００４７】本実施の形態たる半導体装置の製造方法
は、図１５より図１８を持って後述される。

【００４８】上述した本願発明の諸半導体装置によれ
ば、抵抗となる多結晶シリコン膜は多結晶シリコンの抵
抗で発生した熱を基板或いは金属配線へと効率良く伝え
ることができる。それは、前記抵抗となる多結晶シリコ
ン膜が、高比抵抗で熱伝導率が高く且つ膜厚の厚い多結
晶シリコン膜と、膜厚の薄い酸化膜を介して接している
ため、寄生容量の増加無しに多結晶シリコン抵抗で発生
した熱を基板或いは金属配線へと効率良く伝えることが
できる為である。このため、回路の動作電流の増加や微
細化により抵抗の電流密度が増加しても、抵抗の温度上
昇を抑制することができる。そのため、従来の多結晶シ
リコン抵抗に比べ、微細で抵抗値の経時変動が少ない高
精度な抵抗を実現できる。

【００４９】本願発明の多結晶シリコン膜の形成に対す
る基本思想を、図５および図６を用いて説明する。図５
は不純物にボロンを用いた従来の多結晶シリコン抵抗の
抵抗値の経時変動の一例を示したものである。縦軸は抵
抗値の変動率、横軸はストレス時間（ｓｅｃ）を示して
いる。この例から時間とともに抵抗値が増加する傾向を
示していることが理解される。この現象は、主に多結晶
シリコン膜中の水素が、シリコンの結合間またはシリコ
ンーボロン結合間に入り込み、ボロンを不活性化するた
めに生ずるものである。このことは、抵抗の温度が高い
ほどその現象が顕著となる。

【００５０】従って、回路の動作電流の増加や抵抗の微
細化により抵抗の電流密度が増加すると、ジュール熱に
よる自己発熱により前記の抵抗値変動が増加する問題が
生ずる。図５で矢印で「抵抗温度の増加」と記して示し
た特性は、この温度変化に伴う特性変化を示している。

【００５１】一般に抵抗の自己発熱は、抵抗の形状や印
加電力、抵抗を被う材料の熱伝導率、並びに抵抗の占有
面積等で決まる。そのため、微細化による電流密度の増
加に対応して抵抗の温度上昇を抑えるには、抵抗を被う
絶縁膜を熱伝導率の高い材料に代えることが有効であ
る。しかし、現状ではＬＳＩプロセスとの性合成が良
く、且つ熱伝導率の高い絶縁膜材料は存在しないため、
抵抗に近接する絶縁膜にはシリコン酸化膜を用いるのが
一般的である。

【００５２】図６は従来構造の多結晶シリコン抵抗の電
流線密度と自己発熱による温度上昇の関係の一例を示し
たものである。縦軸は自己発熱による温度上昇を、横軸
は電流線密度を示す。尚、図６のグラフ上部に当該特性
を測定した素子の断面構造を示した。図６にｔｏｘとし
て示したのは、半導体基板上の絶縁膜の厚さを示す。

【００５３】従来構造では、支持基板上に厚さｔｏｘの
酸化膜を有し、その酸化膜上に多結晶シリコン抵抗を設
けている。従って、抵抗で生じたジュール熱は主に酸化
膜を介して基板に放出される。しかし、酸化膜は熱伝導
率が低いため抵抗の温度上昇を招いてしまう。一方で、
例えば酸化膜の厚さを０．４μｍから０．０４μｍと１
／１０にすれば、電流密度を凡そ３倍に増加できること
が分かる。図６に「薄膜化」として矢印で示した特性変
化である。酸化膜の薄膜化に伴って確保される電流線密
度の増加は、図６に「電流線密度増加」と矢印で示した
通りである。

【００５４】一方、酸化膜の薄膜化に伴って電流線密度
が確保されるものの、酸化膜の膜厚の低減において生ず
る最も重要な問題は、抵抗に対する寄生容量の増加にあ
る。従って、その酸化膜の大部分をノンドープの高比抵
抗の多結晶シリコン膜に置き換え、この酸化膜の上部に
配され抵抗となる多結晶シリコン膜が、薄い酸化膜を介
して熱伝導率の高い多結晶シリコン膜と接する構造を実
現すれば、寄生容量の増加無しに当該多結晶シリコン抵
抗で発生した熱を基板或いは金属配線へと効率良く伝え
ることができる。これが、本願発明の基本思想である。
こうして、回路の動作電流の増加や微細化により抵抗の
電流密度が増加しても、抵抗の温度上昇を抑制すること
ができる。従って、従来の多結晶シリコンの抵抗に比べ
微細で抵抗値の経時変動が少ない高精度な抵抗を実現で
きる。この抵抗を高性能な集積回路に用いれば、回路性
能と信頼性を飛躍的に向上できる。

【００５５】本願発明は、特に、光通信システム、移動
無線用の携帯端末機器等の回路・システム、大型計算機
に用いる回路システムに用いて極めて効果的である。

【００５６】

【発明の実施の形態】次に、本発明に係る半導体装置及
びその製造方法の具体的な実施例につき、添付図面を参
照しながら以下詳細に説明する。尚、添付図面におい
て、理解を容易にするために要部は他の部分よりも拡大
されて示されている。また、各部の材質、導電型、及び
製造条件等は、以下の実施の形態に限定されるものでは
ない。

【００５７】＜発明の実施の形態１＞第１の発明の実施
の形態について、図２を用いて説明する。図２は本発明
に係る半導体装置の一実施例を示す多結晶シリコン抵抗
の要部断面構造図である。尚、本例は前記第１の本願発
明の形態に相応する。

【００５８】本例の半導体装置は、次の形態を有する。
支持基板１上に厚さ０．０１μｍの絶縁膜、具体的には
酸化膜１２を設ける。この酸化膜１２の上に、不純物濃
度が極めて低い第１の多結晶シリコン膜２１（厚さ：２
μｍ、不純物：リン、不純物濃度：１×１０¹⁶ａｔｏｍ
ｓ／ｃｍ³）を形成し、この多結晶シリコン膜２１上に
厚さ：０．０１μｍの第２の酸化膜１３を介して配置し
た第一導電型の多結晶シリコン膜２２（厚さ：０．１μ
ｍ、不純物：ボロン、不純物濃度１×１０²⁰ａｔｏｍｓ
／ｃｍ³）を有する。この第２の多結晶シリコン膜２２
の両端から取り出された引き出し電極３１、および３２
を設け、抵抗素子を形成する。

【００５９】第１の多結晶シリコン膜２１は膜厚が十分
に厚く、絶縁膜１２は、上部の第１の多結晶シリコン膜
２１の加工においてドライエッチでオーバエッチされて
も残膜厚が十分に確保できる範囲で膜厚が極力薄くす
る。絶縁体薄膜１３は、上部の第２の多結晶シリコン膜
２２の加工において、ドライエッチでオーバエッチされ
ても残膜厚が十分に確保でき、且つ第２の多結晶シリコ
ン膜２２から第１の多結晶シリコン膜２１への不純物拡
散を防止できる範囲で膜厚が極力薄くする。

【００６０】このため、抵抗となる多結晶シリコン膜
が、高比抵抗で熱伝導率が高い多結晶シリコン膜と、膜
厚の薄い酸化膜を介して接しているため、寄生容量の増
加無しに多結晶シリコン抵抗で発生した熱をシリコン基
板へと効率良く伝えることができる。従って、回路の動
作電流の増加や微細化により抵抗の電流密度が増加して
も、抵抗の温度上昇を抑制することができ、従来の多結
晶シリコン抵抗に比べ微細で抵抗値の経時変動が少ない
高精度な抵抗を実現できる。従って、この抵抗を高性能
な集積回路に用いれば、回路性能と信頼性を飛躍的に向
上できる。

【００６１】以下、本例の半導体装置の製造方法の一例
を図７〜図１０を用いて説明する。ここで、図７〜図１
０は、本実施例による半導体装置の製造工程を順に示し
た断面構造であり、図２の断面構造となる前までの構造
を示している。

【００６２】（１）図７に見られるように、シリコン基
板１上に酸化膜（二酸化シリコン膜）１２を形成する。
この酸化膜はシリコン基板の酸化或いはＣＶＤ（Ｃｈｅ
ｍｉｃａｌＶａｐｏｕｒＤｅｐｏｓｉｔｉｏｎ）法を
用いてシリコン基板に堆積する。ここで、この酸化膜１
２は、後述する多結晶シリコン膜２１の加工においてド
ライエッチでオーバエッチされても残膜厚が十分に確保
できる範囲で膜厚を極力薄くする。

【００６３】（２）次に、前述のように準備したシリコ
ン基板表面にＣＶＤ法を用いて不純物濃度が１０¹⁶／ｃ
ｍ³以下の多結晶シリコン膜２１を形成する。その後、
基板表面にホトレジストのパターンを形成し、このホト
レジストパターンをマスクに多結晶シリコン膜２１を異
方性ドライエッチングし、所望形状に加工する。そし
て、このレジストは除去される。図８はこの第１の絶縁
膜及び第１の多結晶シリコン膜が形成された状態を示し
ている。

【００６４】（３）準備したシリコン基板表面にＣＶＤ
法を用いて酸化膜１３と多結晶シリコン膜２２を順次堆
積する。ここで、この酸化膜１３は、後述する多結晶シ
リコン膜２２の加工においてドライエッチでオーバエッ
チされても残膜厚が十分に確保でき、且つ第２の多結晶
シリコン膜２２とシリコン基板１相互の不純物拡散を防
止できる範囲で膜厚を極力薄くする。第２の多結晶シリ
コン膜２２とシリコン基板１相互の不純物拡散の防止
は、第２の多結晶シリコン膜２２からシリコン基板１へ
の拡散、および逆にシリコン基板１よりへの第２の多結
晶シリコン膜２２への拡散の両者を防止するこのであ
る。

【００６５】その後、周知のイオン打込み技術を用い
て、第２の多結晶シリコン膜２２中に不純物を注入す
る。ここで、この不純物のイオン打込みは、第２の多結
晶シリコン膜２２以外の材料に不純物が注入されないよ
うに、加速エネルギーを調節する。次に、熱処理を施し
第２の多結晶シリコン膜２２中の不純物を活性化する。
その後、基板上にホトレジストパターンを形成した後
に、このホトレジストパターンをマスクに第２の多結晶
シリコン膜２２を異方性ドライエッチングし、所望形状
に加工する。そして、このレジストは除去される。図９
はこの第２の多結晶シリコン膜２２が形成された状態を
示している。

【００６６】（４）前述のように準備されたシリコン基
板表面にＣＶＤ法を用いて酸化膜１３を堆積する。その
後、周知のホトエッチング技術を用いた異方性エッチン
グによって所望箇所にコンタクト孔を形成する。

【００６７】以上の（１）〜（４）で説明した製造工程
を経た後、アルミニウム膜３１を堆積し、コンタクト孔
４１を被うようにアルミニウム電極を加工する。こうし
て、図２に示す多結晶シリコン抵抗を有する半導体装置
を実現することができる。

【００６８】＜発明の実施の形態２＞第２の発明の実施
の形態について図３を用いて説明する。図３は本発明に
係る半導体装置の一実施例を示す多結晶シリコン抵抗の
要部断面構造図である。尚、本例は前記第２の本願発明
の形態に相応する。

【００６９】本例の半導体装置は、次の形態を有する。
支持基板１上に厚さ０．０１μｍの酸化膜１１を設け
る。この酸化膜１１の上に、第一導電型の第２の多結晶
シリコン膜２２（厚さ：０．１μｍ、不純物：ボロン、
不純物濃度：１×１０²⁰ａｔｏｍｓ／ｃｍ³）が形成さ
れ、更にこの多結晶シリコン膜２２の一部上部に絶縁体
薄膜たる酸化膜１４を介して配置した不純物濃度が極め
て低く、高比抵抗の第２の多結晶シリコン膜２３（厚
さ：０．２μｍ、不純物：リン、不純物濃度：１×１０
¹⁶ａｔｏｍｓ／ｃｍ³）が形成される。そして、前記第
２の多結晶シリコン膜２２の両端から取り出された引き
出し電極と、前記第１の多結晶シリコン膜２３から取り
出された放熱用電極とから構成されている。

【００７０】また、絶縁膜１４は、上部第１の多結晶シ
リコン膜２３の加工においてドライエッチでオーバエッ
チされても残存する膜厚が十分に確保でき、且つ第２の
多結晶シリコン膜２１から第１の多結晶シリコン膜２３
への不純物拡散を防止できる範囲で膜厚が極力薄くす
る。又、前記第１の多結晶シリコン膜２３は膜厚を十分
に厚くする。

【００７１】このため、抵抗となる多結晶シリコン膜
が、高比抵抗で熱伝導率が高い多結晶シリコン膜と、膜
厚の薄い酸化膜を介して接しているため、寄生容量の増
加無しに多結晶シリコン抵抗で発生した熱を金属配線へ
と効率良く伝えることができる。このため、回路の動作
電流の増加や微細化により抵抗の電流密度が増加して
も、抵抗の温度上昇を抑制することがで、従来の多結晶
シリコン抵抗に比べ微細で抵抗値の経時変動が少ない高
精度な抵抗を実現できる。従って、この抵抗を高性能な
集積回路に用いれば、回路性能と信頼性を飛躍的に向上
できる。

【００７２】以下、本例の半導体装置の製造方法の一例
を図１１〜図１４を用いて説明する。ここで、図１１〜
図１４は、本実施例による半導体装置の製造工程を順に
示した断面構造であり、図３の断面構造となる前までの
構造を示している。

【００７３】（１）図１１に見られるように、シリコン
基板１上に酸化膜１１を形成する。この酸化膜はシリコ
ン基板の酸化或いはＣＶＤ法を用いてシリコン基板に堆
積する。この酸化膜は抵抗の寄生容量を増加させぬよう
に十分に厚い膜厚とする。

【００７４】（２）前述のように準備したシリコン基板
表面にＣＶＤ法を用いて多結晶シリコン膜２２を形成す
る。その後、周知のイオン打込み技術を用いて、多結晶
シリコン膜２２中に不純物を注入し、熱処理を施し多結
晶シリコン膜２２中の不純物を活性化する。次に、基板
表面にホトレジストのパターンを形成した後、このホト
レジストパターンをマスクに多結晶シリコン膜２２を異
方性ドライエッチングし、所望形状に加工する。そし
て、このレジストは除去される。図１２はこの状態を示
す断面図である。

【００７５】（３）次いで、基体表面にＣＶＤ法を用い
て酸化膜１４と不純物濃度が１０¹⁶／ｃｍ³以下の多結
晶シリコン膜２３を順次堆積する。ここで、この酸化膜
１４は、後述する多結晶シリコン膜２３の加工において
ドライエッチでオーバエッチされても残膜厚が十分に確
保でき、且つ第２の多結晶シリコン膜２１から第１の多
結晶シリコン膜２３への不純物拡散を防止できる範囲で
膜厚が極力薄くする。第１の多結晶シリコン膜２３は抵
抗の寄生容量を増加させぬように膜厚を十分に厚くす
る。次に、基板上にホトレジストパターンを形成した後
に、このホトレジストパターンをマスクに多結晶シリコ
ン膜２３を異方性ドライエッチングし、所望形状に加工
する。そして、このレジストを除去される。図１３はこ
の状態を示す断面図である。

【００７６】（４）次に、基体表面にＣＶＤ法を用いて
酸化膜１５を堆積する。その後、周知のホトエッチング
技術を用いて所望箇所にコンタクト孔を形成する。

【００７７】以上の（１）〜（４）で説明した製造工程
を経た後、アルミニウム膜３１を堆積し、コンタクト孔
４１を被うようにアルミニウム電極と放熱用電極を加工
する。こうして、図３に示す多結晶シリコン抵抗を有す
る半導体装置を実現することができる。

【００７８】＜発明の実施の形態３＞第３の発明の実施
の形態について図４を用いて説明する。図４は本発明に
係る半導体装置の一実施例を示す多結晶シリコン抵抗の
要部断面構造図である。尚、本例は前記第３の本願発明
の形態に相応する。

【００７９】本例の半導体装置は、次の形態を有する。
支持基板１上に厚さ０．０１μｍの第１の酸化膜１１を
設ける。この上に、第一導電型の第２の多結晶シリコン
膜２２（厚さ：０．１μｍ、不純物：ボロン、不純物濃
度：１×１０²⁰ａｔｏｍｓ／ｃｍ³）を形成し、この多
結晶シリコン膜２２を被うように厚さ０．０１μｍの第
２の酸化膜１４を介して配置した不純物濃度が極めて低
く、高比抵抗の第１の多結晶シリコン膜２３（厚さ：
０．２μｍ、不純物：リン、不純物濃度：１×１０¹⁶ａ
ｔｏｍｓ／ｃｍ³）を有する。この第２の多結晶シリコ
ン膜２２の両端から取り出された引き出し電極と、第１
の多結晶シリコン膜２３から取り出された放熱用電極を
設け、抵抗素子を形成する。

【００８０】絶縁膜１４は、上部の第１の多結晶シリコ
ン膜２３の加工においてドライエッチでオーバエッチさ
れても残膜厚が十分に確保でき、且つ第２の多結晶シリ
コン膜２１から第１の多結晶シリコン膜２３への不純物
拡散を防止できる範囲で膜厚が極力薄くする。前記第１
の多結晶シリコン膜２３は膜厚が十分厚くする。

【００８１】このため、抵抗となる多結晶シリコン膜
が、高比抵抗で熱伝導率が高い多結晶シリコン膜と、膜
厚の薄い酸化膜を介して接しているため、寄生容量の増
加無しに多結晶シリコン抵抗で発生した熱を金属配線並
びに電極配線へと効率良く伝えることができる。このた
め、回路の動作電流の増加や微細化により抵抗の電流密
度が増加しても、抵抗の温度上昇を抑制することがで
き、従来の多結晶シリコン抵抗に比べ微細で抵抗値の経
時変動が少ない高精度な抵抗を実現できる。従って、こ
の抵抗を高性能な集積回路に用いれば、回路性能と信頼
性を飛躍的に向上できる。

【００８２】以下、本例に係る半導体装置の製造方法の
一例を図１５〜図１８を用いて説明する。ここで、図１
５〜図１８は、本実施例による半導体装置の製造工程を
順に示した断面構造であり、図４の断面構造となる前ま
での構造を示している。

【００８３】（１）図１５に示すように、シリコン基板
１上に酸化膜を酸化或いはＣＶＤ法を用いて酸化膜（二
酸化シリコン膜）１１を形成する。ここで、この酸化膜
は抵抗の寄生容量を増加させぬように十分に厚い膜厚と
する。

【００８４】（２）こうして準備したシリコン基板表面
にＣＶＤ法を用いて多結晶シリコン膜２２を形成する。
その後、周知のイオン打込み技術を用いて、多結晶シリ
コン膜２２中に不純物を注入し、熱処理を施し多結晶シ
リコン膜２２中の不純物を活性化する。次に、基板表面
にホトレジストのパターンを形成した後、このホトレジ
ストパターンをマスクに多結晶シリコン膜２２を異方性
ドライエッチングによって所望形状に加工する。そし
て、このレジストを除去される。図１６はこの状態を示
している。

【００８５】（３）次いで、基体表面にＣＶＤ法を用い
て酸化膜１４と不純物濃度が１０¹⁶／ｃｍ³以下の多結
晶シリコン膜２３を順次堆積する。ここで、この酸化膜
１４は、第２の多結晶シリコン膜２１から第１の多結晶
シリコン膜２３への不純物拡散を防止できる範囲で膜厚
が極力薄く、第１の多結晶シリコン膜２３は抵抗の寄生
容量を増加させぬように膜厚が十分厚いものとする。図
１７はこの状態を示している。

【００８６】（４）次に、基板表面にＣＶＤ法を用いて
酸化膜１５を堆積する。その後、周知のホトエッチング
技術を用いて、酸化膜１５を異方性エッチングし多結晶
シリコン膜２３の一部を露出し所望箇所にコンタクト孔
４２を形成する。次に、周知のホトエッチング技術を用
いて、一部のコンタクト孔４２の底面に露出した多結晶
シリコン膜２３とその直下の酸化膜１４を異方性エッチ
ングし、所望箇所にコンタクト孔４１を形成する。

【００８７】以上の（１）〜（４）で説明した製造工程
を経た後、アルミニウム膜３１を堆積し、コンタクト孔
４１及び４２を被うようにアルミニウム電極と放熱用電
極を加工すれば、図３に示す多結晶シリコン抵抗を実現
することができる。

【００８８】本発明による抵抗素子は、、従来の多結晶
シリコン抵抗に比べ微細で抵抗値の経時変動が少ない高
精度な抵抗を実現でき、かかる抵抗を用いることにより
高速かつ高性能な回路およびシステムを構成することが
できる。また、本発明の微細かつ高精度で信頼性の高い
抵抗素子を用いることにより、回路及びシステムの占有
面積の縮小することが可能となる。

【００８９】以下の実施の形態４および５に、本願発明
の半導体装置を具体的な回路装置に適用した例を示す。
勿論、本願発明の適用がこれらの適用例に限られること
がないことは言うまでもない。

【００９０】＜発明の実施の形態４＞本例は光伝送シス
テムに用いる前置増幅回路を例示するものである。光伝
送システムでは、数十Ｇｂｐｓの高速伝送が必要であ
る。従って、特に、その前置増幅回路は高速動作が要求
される。この増幅回路を構成するトランジスタに本願発
明に係わる抵抗素子部を適用することが有用である。こ
うして増幅回路全体での性能を向上することが出来る。
尚、本例では抵抗素子部の具体的構成については、これ
まで述べてきた実施の形態を用いれば良いので、その詳
細は省略する。

【００９１】図１９はこの回路図を示す。図１９におい
て、３００は単一の半導体基板上に形成された前置増幅
回路を構成する半導体集積回路である。ＰＤは光伝送ケ
ーブルを通じて送信されてくる光信号を受けるフォトダ
イオード、３０３は容量である。この容量は電源ライン
と接地ラインとの間に接続された交流成分をショートす
る為のディカップリング容量である。通例この容量は半
導体回路３００の外部に外付されている。Ｑ１およびＱ
２は当該増幅回路を構成するバイポーラトランジスタで
ある。Ｄ１はダイオードでレベルシフト用である。これ
はバイポーラトランジスタを利用して、そのベース・コ
レクタ間を短絡して適用することも可能であり、又、必
要に応じて複数個のダイオードを直列接続して適用する
ことも可能である。ＯＵＴは出力端子である。必要に
応じて、この出力端子トランジスタＱ２のエミッタとの
間に出力用バッファ回路が挿入される。

【００９２】図１９において、Ｒ１、Ｒ２、Ｒ３はそれ
ぞれ抵抗であり、この部分に本願発明が直接適用され
る。この抵抗Ｒ１、Ｒ２、Ｒ３の構成以外は従来の技術
を用いて十分である。

【００９３】尚、この例の動作は次の通りである。即
ち、光伝送ケーブルを伝送した光信号が、フォトダイオ
ードＰＤにより電気信号に変換され、その電気信号が半
導体回路３００の入力端子ＩＮを介して増幅用トランジ
スタＱ１、Ｑ２により増幅されて出力端子ＯＵＴから出
力される。

【００９４】次に、本願発明の適用例として、更に上位
の装置およびシステムの例を説明する。この例は光伝送
システムのフロントエンドモジュールおよび光伝送シス
テムの全体構成である。本願発明はこれらの装置、シス
テムの特性改善に極めて有用なものである。以下に例示
する回路構成のトランジスタ部に本願発明の抵抗素子部
を適用することによって、これらの装置、システムの特
性を改善することが出来る。以下、図に従ってそれらの
動作を略述する。

【００９５】図２０は図１９に示したフォトダイオード
ＰＤ及び前置増幅回路３００が集積された光伝送システ
ムのフロントエンドモジュールを示す。図中４０１は光
ファイバー、４０２はレンズ、４０３はフォトダイオー
ド、４０４は前置増幅器が形成された半導体集積回路装
置である。４０７はフォトダイオード及び前置増幅器４
０４が実装された基板である。前置増幅器４０４は配線
４０５を介して出力端子４０６に接続されている。ま
た、４０８は金属ケースなどの機密封止パッケージであ
る。尚、図示していないが、基板４０７上には第１９図
に示したコンデンサー３０３も実装される。このよう
に、フロントエンドを構成するフォトダイオード及び前
置増幅器を同一のモジュールに構成することにより、信
号経路を短くすることができ、ノイズの乗りにくい寄生
のＬ成分（コンダクタンス成分）やＣ成分（容量成分）
も小さく抑えることが出来る。

【００９６】この実施の形態は前述の方法により製造し
た抵抗素子部を有する前置増幅器を用い、これを集積回
路装置としてチップとしたものである。そして、このチ
ップを用いてフロントエンドモジュールが構成される。

【００９７】光ファイバー４０１から入力した光信号は
レンズ４０２により集光されフォトダイオードＩＣ４０
３で電気信号に変換される。電気信号は基板４０７上の
配線４０５を通して前置増幅器ＩＣ４０４で増幅され、
出力端子４０６から出力される。

【００９８】次に、前述のフロントエンドモジュルある
いは前置増幅器が具体的全体システムにいかに用いられ
るかを説明する。図２１および図２２は各々、光伝送シ
ステムの送信側システム、および受信側システムの概要
を示すブロック図である。

【００９９】図２１は、いわゆる外部変調型の送信モジ
ュールの例である。図に見られるように、送信側システ
ム５００は光ファイバー５０４に接続されている。伝送
すべき電気信号５０１はマルチプレクサＭＵＸに入力さ
れ、例えば、４：１に多重化される。その出力信号がド
ライバ５０２に伝達される。半導体レーザ装置ＬＤは常
時一定の強度の光を出力している。ドライバ５０２によ
り駆動される外部変調器５０３がドライバ５０２の出力
に応じて光を吸収あるいは非吸収して、所望光信号が光
ファイバー５０４に伝送するように構成されている。

【０１００】送信モジュールの例として、直接変調型を
採用することも当然可能である。一般には、外部変調型
での伝送のほうが、チャープによるスペクトル発振の広
がりがなく、高速、長距離の伝送に適している。

【０１０１】図２２は、光受信型モジュールの例を示す
ブロック図である。図２２において、５２０はフロント
エンドモジュールであり、これまで説明してきた本願発
明に係わる抵抗素子部を適用するモジュールである。

【０１０２】フロントエンドモジュール５２０の内臓さ
れるプリアンプ５２２により増幅された電気信号は、メ
インアンプ部５３０に入力され増幅される。メインアン
プ部５３０は、そのメインアンプ５３２の出力が帰還さ
れる自動利得調整器５３１に入力される。これは、光伝
送の距離や、当該アンプ部の特性の製造偏差による、伝
送特性のバラツキを避け、メインアンプ部の出力を一定
に保つ為である。尚、メインアンプ部は利得を調整する
構成の外、出力振幅を制限するリミットアンプを採用す
ることも出来る。識別器５４０は所定のクロックに同期
して１ビットのアナログーディジタル変換を行うように
構成されている。メインアンプ部の出力をディジタル化
し、分離器ＤＭＵＸにより例えば１：４に分離された後
段のディジタル信号処理回路５６０に入力される。

【０１０３】クロック抽出部５５０は、識別器５４０及
び分離器ＤＭＵＸ５７０の動作タイミングを制御するた
めのクロックを変換した電気信号から形成する為のもの
である。メインアンプ部５３０の出力を全波整流器５５
１により整流し、帯域の狭いフィルタ５５２によってフ
ィルタリングしてクロック信号の位相となる信号を抽出
する。フィルタ５５２の出力はフィルタ出力とアナログ
信号の位相を合わせるための位相器である。それは、予
め定められた遅延量に基づきフィルタ出力を遅延させる
ものである。

【０１０４】＜発明の実施の形態５＞第５の実施の形態
は、本願発明の移動体無線端末への適用例を示すもので
ある。図２３はこの移動体無線端末の構成のブロック図
を示すものである。図２４は移動体無線端末のＰＬＬの
プリスケーラに用いるフリップ・フロップの具体的回路
図である。これらの回路の抵抗素子部に本願発明を用い
るものである。図２３の例に即して述べれば、低雑音増
幅器６０３、シンセサイザー６０６、ＰＬＬ（Ｐｈａｓ
ｅＬｏｃｋｅｄＬｏｏｐ：フェーズ・ロックド・ルー
プ）６１１等の回路構成に本願発明の抵抗素子部を用い
ることが出来る。尚、本例では抵抗素子部の具体的構成
については、これまで述べてきた実施の形態を用いれば
良いので、その詳細は省略する。

【０１０５】図２３を用いて全体の動作を説明し、次い
で図２４を用いてフリップ・フロップの回路の構成を説
明する。

【０１０６】アンテナ６０１からの入力を低雑音増幅器
６０３で増幅する。シンセサイザ６０６から発した周波
数を発振器６０５から発振させ、低雑音増幅器からの信
号を発振器６０５から発振した信号を用いて、ダウンミ
キサ６０４でより低い周波数へダウンコンバージョンす
る。更に、ＰＬＬ６１１から発した周波数を発振器６１
０から発振させ、ダウンミキサ６０４からの信号を発振
器６１０から発振した信号を用いて、復調器６０９で復
調し、より低周波数を扱うベースバンドユニット６１３
で信号処理を行う。また、ベースバンドユニット６１３
から制御信号を受けその送信、受信が制御される。ま
た、ベースバンドユニット６１３にはスピーカやマイク
等が接続され、音声信号の入出力が可能となる。尚、前
記ベースバンドユニット６１３から制御信号およびスピ
ーカ、マイク等は図示されていない。

【０１０７】前述した通り低雑音増幅器６０３、シンセ
サイザー６０６、ＰＬＬ６１１等の回路構成に本願発明
の抵抗素子部を用いることが出来る。本願発明によるト
ランジスタはベース抵抗、ベース／コレクタ容量の低減
が可能である。従って、上記各回路、即ち低雑音増幅器
６０３、シンセサイザー６０６、ＰＬＬ６１１におい
て、低雑音化、低消費電力化を図ることが出来る。結果
として、当該システム全体として低雑音化、低消費電力
化を図ることが出来る。こうして低雑音、且つ長時間使
用可能な移動体無線携帯機を実現することが出来る。

【０１０８】図２４は前述の移動体無線携帯機のＰＬＬ
のプリスケーラに用いるフリップ・フロップの回路例で
ある。同回路において、抵抗素子部７１３より７１６に
本願発明を具体的に適用する。

【０１０９】同回路の動作を簡潔に説明する。入力信号
とクロック信号及び出力信号は低電位の２状態のみを有
する。入力信号と反転入力信号をそれぞれ端子７１９と
端子７２０に、またクロック信号と反転クロック信号を
それぞれ端子７２１と端子７２２に入力する。一方、出
力信号と反転出力信号は端子７２３と端子７２４より得
る。電流源７１７と７１８とを流れる電流経路は、クロ
ック信号によりそれぞれトランジスタ７０９から７１
０．７１１か７１２のいずれかに切り替わる。更に、ト
ランジスタ７０１から７０６のオンオフは入力信号とク
ロック信号及び抵抗７１３と７１４を流れる電流によっ
て生ずる抵抗下端の電位より決定される。本回路におい
ては出力信号は、クロック信号が低電位から高電位に変
化した場合に入力値を出力し、それ以外の場合、前入力
値を保持する。

【０１１０】本願発明による抵抗素子は、その抵抗値の
ばらつきと寄生容量を低減できる為、例えば、移動体無
線携帯機のＰＬＬの低消費電力化を図ることが出来る。

【０１１１】また、本願発明の微細かつ高精度に形成出
来る抵抗素子を用いることは、回路およびシステムの占
有面積を縮小することも可能となる。

【０１１２】

【発明の効果】本願発明によれば、多結晶シリコンを用
いた抵抗部の利点を確保しつつ、且つ通電ストレスに対
する信頼性の高い抵抗素子部を有する半導体装置および
その製造方法を提供する事が出来る。

【０１１３】加えて、本願発明によれば、これまでの半
導体装置の加工になる微細構造を確保しつつ、信頼性の
高い抵抗素子部を有する半導体装置およびその製造方法
を提供する事が出来る。

【０１１４】本願発明によれば、多結晶シリコンを用い
た抵抗部の利点を確保しつつ、且つ通電ストレスに対す
る信頼性の高い抵抗素子部を有する半導体回路装置およ
び電子システムを提供する事が出来る。

【０１１５】加えて、本願発明によれば、これまでの半
導体装置の加工になる微細構造を確保しつつ、信頼性の
高い抵抗素子部を有する半導体回路装置および電子シス
テムを提供する事が出来る。

【０１１６】わけても、本願発明によれば、高速動作、
高信頼性の光伝送装置を提供する事が出来る。

【０１１７】更には、本願発明によれば、小型にして、
高速動作、高信頼性の移動無線携帯機を提供する事が出
来る。

【図面の簡単な説明】

【図１】図１は従来の多結晶シリコン抵抗部を示す断面
図である。

【図２】図２は本発明の半導体装置の一実施例を示す断
面図である。

【図３】図３は本発明の半導体装置の別の実施例を示す
断面図である。

【図４】図４は本発明の半導体装置の別の実施例を示す
断面図である。

【図５】図５は多結晶シリコン抵抗における通電ストレ
スと抵抗値変動率の関係を示す説明図である。

【図６】図６は多結晶シリコン抵抗における電流線密度
と自己発熱による温度上昇の関係を示す説明図である。

【図７】図７は図２の半導体装置の製造工程における断
面図である。

【図８】図８は図２の半導体装置の製造工程における断
面図である。

【図９】図９は図２の半導体装置の製造工程における断
面図である。

【図１０】図１０は図２の半導体装置の製造工程におけ
る断面図である。

【図１１】図１１は図３の半導体装置の製造工程におけ
る断面図である。

【図１２】図１２は図３の半導体装置の製造工程におけ
る断面図である。

【図１３】図１３は図３の半導体装置の製造工程におけ
る断面図である。

【図１４】図１４は図３の半導体装置の製造工程におけ
る断面図である。

【図１５】図１５は図４の半導体装置の製造工程におけ
る断面図である。

【図１６】図１５は図４の半導体装置の製造工程におけ
る断面図である。

【図１７】図１７は図４の半導体装置の製造工程におけ
る断面図である。

【図１８】図１８は図４の半導体装置の製造工程におけ
る断面図である。

【図１９】図１９は光伝送システムに用いる増幅器の例
を示す回路図である。

【図２０】図２０は光伝送システムのフロントエンド・
モジュールの例を示す概略説明図である。

【図２１】図２１は光伝送システムに用いる送信モジュ
ールの例を示す概略説明図である。

【図２２】図２２は光受信型モジュールの例を示すブロ
ック図である。

【図２３】図２３は移動体無線携帯機の構成例を示すブ
ロック図である。

【図２４】図２４は移動体無線携帯機のＰＬＬのプリス
ケーラに用いるフリップ・ッフロップの例を示す回路図
である。

【符号の説明】

１…基板、１１，１２，１５…絶縁膜、１３、１４…絶
縁体薄膜、２１、２３…高比抵抗の第１の多結晶シリコ
ン、２２…第２の多結晶シリコン、３１、３２…導体
層、４１，４２…コンタクト孔、３００…半導体集積回
路装置、３０３…容量、４０１…光ファイバー、４０２
…レンズ、４０３…フォトダイオード、４０４…前置増
幅器、４０５…配線、４０６…出力端子、４０７…基
板、４０８…金属ケース、５００…送信システム、５０
１…電気信号、５０２…ドライバ、５０３…変調器、５
０４…光ファイバー、５２０…フロントエンド・モジュ
ール、５２１…受光器、５２２…プリアンプ、５３０…
メインアンプ部、５３１…・自動利得調整器、５３２…
メインアンプ、５４０…識別器、５５０…クロック抽出
部、５５１…全波整流器、５２２…フィルタ、５５３…
位相器、５５４…リミットアンプ、５６０…ディジタル
信号処理部、５７０…分離器、５８０…ＤＣ／ＤＣ変換
器、６０１…アンテナ、６０２…スイッチ、６０３…低
雑音増幅器、６０４…ダウンミキサ、６０５…発振器、
５０６…シンセサイザ、６０７…電力増幅器、６０８…
ダウンミキサ、６０９…復調器、６１０…発振器、６１
１…ＰＬＬ、６１２…変調器、６１３…ベースバンド・
ユニット、７０１、７０２、７０３、７０４、７０５、
７０６、７０７、７０８、７０９、７１０、７１１、７
１２…トランジスタ、７１３、７１４、７１５、７１６
…抵抗、７１７、７１８…電流源。

───────────────────────────────────────────────────── フロントページの続き (72)発明者近藤将夫東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者鷲尾勝由東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内Ｆターム(参考） 5F038 AR09 AR16 AR21 AR28 DF01 EZ01 EZ13 EZ14 EZ15 EZ20

Claims

【特許請求の範囲】

【請求項１】支持基体上に、高比抵抗の第１の多結晶
シリコン膜と、前記高比抵抗の第１の多結晶シリコン膜
上に、絶縁体薄膜を介して配置した第２の多結晶シリコ
ン膜と、前記第２の多結晶シリコン膜の少なくとも二ヵ
所から取り出された導体層とを少なくとも有する領域を
有することを特徴とする半導体装置。
【請求項２】支持基体上に、第２の多結晶シリコン膜
と、前記第２の多結晶シリコン膜上に、絶縁体薄膜を介
して配置した高比抵抗の第１の多結晶シリコン膜と、前
記第２の多結晶シリコン膜の少なくとも二ヵ所から取り
出された導体層とを少なくとも有する領域を有すること
を特徴とする半導体装置。
【請求項３】支持基体上に、第２の多結晶シリコン膜
と、前記第２の多結晶シリコン膜上に、絶縁体薄膜を介
して配置した高比抵抗の第１の多結晶シリコン膜と、前
記第２の多結晶シリコン膜の少なくとも二ヵ所から取り
出された導体層とを少なくとも有する領域を有し、且つ
前記第２の多結晶シリコン膜から取り出される導体層は
前記絶縁体薄膜と前記高比抵抗の第１の多結晶シリコン
膜とを介して取り出されていることを特徴とする半導体
装置。
【請求項４】前記第１の多結晶シリコン膜の少なくと
も一部が放熱性導体に接続されていることを特徴とする
請求項２または請求項３のいずれかに記載の半導体装
置。
【請求項５】前記支持基体は半導体基板の上部に少な
くとも絶縁膜を有してなることを特徴とする請求項１、
２、または３のいずれかに記載の半導体装置。
【請求項６】前記支持基体は半導体基板の上部に少な
くとも絶縁膜を有してなることを特徴とする請求項４に
記載の半導体装置。
【請求項７】支持基体上に高比抵抗の第１の多結晶シ
リコン膜を形成する工程、前記高比抵抗の第１の多結晶
シリコン膜を所望形状に加工する工程と、前記第１の多
結晶シリコン膜を被うように絶縁体薄膜を形成する工
程、当該絶縁体薄膜上に第２の多結晶シリコン膜を形成
する工程、前記第２の多結晶シリコン膜中に不純物を導
入する工程と、前記第２の多結晶シリコン膜を所望形状
に加工する工程、こうして準備した当該支持基体上に少
なくとも前記第２の多結晶シリコン膜を被って絶縁膜を
形成する工程、前記第２の多結晶シリコン膜上の前記絶
縁膜を所定形状に加工し前記第２の多結晶シリコン膜を
露出する工程、当該第２の多結晶シリコン膜より引き出
された導体層形成する工程を有することを特徴とする半
導体装置の製造方法。
【請求項８】支持基体上に第２の多結晶シリコン膜を
形成する工程、前記第２の多結晶シリコン膜を所望形状
に加工する工程、前記第２の多結晶シリコン膜中に不純
物を導入する工程、前記第２の多結晶シリコン膜を被う
ように絶縁体薄膜を形成する工程、当該絶縁体薄膜上に
高比抵抗の第１の多結晶シリコン膜を形成する工程、前
記第１の多結晶シリコン膜を所望形状に加工する工程、
こうして準備した当該支持基体上に少なくとも前記高比
抵抗の第１の多結晶シリコン膜を被って絶縁膜を形成す
る工程、前記高比抵抗の第１の多結晶シリコン膜上の前
記絶縁膜を所定形状に加工し前記第２の多結晶シリコン
膜を露出する工程、当該第２の多結晶シリコン膜より引
き出された導体層形成する工程を有することを特徴とす
る半導体装置の製造方法。
【請求項９】前記請求項１より請求項６のいずれかに
記載の半導体装置を少なくとも有する光伝送装置。
【請求項１０】前記請求項１より請求項６のいずれか
に記載の半導体装置を少なくとも有する移動体無線携帯
機。