KR100771262B1

KR100771262B1 - 고전력 애플리케이션에 사용하기 위한 다중칩 모듈

Info

Publication number: KR100771262B1
Application number: KR1020017008864A
Authority: KR
Inventors: 마지드나비드; 모버스톤; 무크허지세턴
Original assignee: 엔엑스피 비 브이
Priority date: 1999-11-15
Filing date: 2000-10-26
Publication date: 2007-10-29
Also published as: DE60037650T2; TW478021B; DE60037650D1; JP2003514395A; US6798061B2; EP1149419B1; WO2001037336A1; EP1149419A1; US20020079566A1; KR20010110341A

Abstract

고전력 애플리케이션에 사용하기 위한 다중 반도체칩 모듈은 전기적으로 전도성인 열 싱크((an electrically conductive heat sink)(20) 상에 직접 탑재되는 전력 반도체칩(30) 및 제어 반도체칩(40)을 적어도 포함한다. 상기 전력 반도체칩은 SOI(a Silicon-On-Insulator) 디바이스일 수 있고 상기 제어 반도체칩은 접지 전위에 접속된 기판을 갖는 반도체 디바이스일 수 있다. 상기 전력 반도체칩 및 제어 반도체칩은, 제조하기에 간단하고 경제적이며 우수한 성능 특성을 제공하는 다중칩 모듈을 얻기 위해서, 별개의 전기 절연층을 사용하지 않고 전기적으로 전도성인 열 싱크 상에 직접 탑재된다.

Description

고전력 애플리케이션에 사용하기 위한 다중칩 모듈{MULTI-CHIP MODULE FOR USE IN HIGH-POWER APPLICATIONS}

본 발명은 반도체 디바이스 분야에 관한 것으로서, 특히 고전력 애플리케이션에 사용하기 위한 다중 반도체 칩(이하, 다중칩으로 지칭됨) 모듈에 관한 것이다.

다중칩 모듈 기술은 최근에 전원 및 전자 밸라스트 회로(electronic ballast circuit)와 같은 고전력 애플리케이션에서 사용되는 집적 회로에 응용되어왔다. 이러한 다중칩 모듈은 통상적으로 전기적으로 전도성인(통상적으로 금속인) 열 싱크(heat sink) 상에 탑재된 전력 반도체칩 및 제어 반도체 칩을 적어도 포함한다. 종래 기술에서는, 모듈에서 사용되는 한 개 또는 그 이상의 칩은 전기 절연을 유지하기 위해 금속 열 싱크로부터 전기적으로 절연되어야하므로 제조 비용이 비싼 상대적으로 복잡한 구조를 요구하게 된다. 또한, 이러한 구성은, 한 개 또는 그 이상의 칩을 금속 열 싱크로부터 전기적으로 절연시키고 접지 전위가 아닌 다른 전위에서 열 싱크 플로트(heat sink float)를 갖는 것은 전자기 간섭(EMI)을 일으킬 수 있기 때문에, 전기적 성능 관점에서 바람직하지 않다.

통상적 종래 기술 디바이스 구성은 일본 특허 요약서 JP 6-169057A에 도시된다. 이 참조 문헌에 도시된 기본적인 다중칩 모듈에서, 한 칩은 열 싱크에 집적 땜납되는 반면에, 두번째 칩은 전극판 상에 제공되며 상기 전극판은 다시 열 싱크 상에 제공된 절연 세라믹 판 상에 제공된다.

전술한 구조는 상이한 칩 유형 및 기능을 포함하는 다중칩 모듈의 제조를 허용하지만, 그것은 상대적으로 복잡하여서 제조하기에 비경제적이고, 어떤 애플리케이션에서는 이런 유형의 구조가 EMI 방사를 발생할 것이다.

따라서, 구조에 있어서 단순해서 제조하기가 경제적이며 감소된 EMI와 같은 성능 파라미터가 개선되는 고전력 애플리케이션에 사용하기 위한 다중칩 모듈을 갖는 것이 필요하다.

발명의 개요

따라서, 본 발명의 목적은 구조에 있어서 단순하고 제조하기가 경제적이며 강화된 성능을 제공할 수 있는 고전력 애플리케이션에 사용하기 위한 다중칩을 제공하는 것이다.

본 발명의 따르면, 이러한 목적은 다수의 반도체칩 모두가 별개의 전기 절연층이 없이 전기적으로 전도성인 열 싱크 상에 집적 탑재되는 위에서 기술된 유형의 다중칩 모듈에서 성취된다.

본 발명의 바람직한 실시예에서는, 다중칩 모듈은 SOI(a Silicon-On- Insulator) 디바이스를 포함하는 전력 반도체칩 및 접지 전위에 접속된 기판을 갖는 반도체 디바이스를 포함하는 제어 반도체칩을 적어도 포함하되, 상기 전력 반도체 칩 및 제어 반도체 칩은 별개의 전기적 절연층을 사용하지 않고 전기적으로 전도성인 열 싱크 상에 직접 탑재된다.

본 발명의 더 바람직한 실시예에서는, 제어 반도체칩은 BIMOS, 바이폴라, 또는 CMOS 디바이스를 포함하고, 접지 전위에 접속된 기판을 갖는다.

본 발명에 따르는 다중칩은 향상된 성능 특성을 갖는 단순하면서 경제적인 구성이 성취된다는 점에서 상당한 향상을 제공한다.

본 발명의 이들 측면과 다른 측면들은 나중에 기술될 실시예를 참조하여 명확하게 설명될 것이다.

본 발명은 본 발명의 바람직한 실시예에 따른 다중칩 모듈의 간단한 단면도를 도시한 첨부된 도면과 함께 다음의 설명을 참조하면 완전히 이해될 것이다.

이 단일 도면은 실제 축척이 아님이 이해되어야 한다.

도 1의 간단한 단면도에서는, 고전력 회로 애플리케이션에 사용하기 위한 다중 반도체 칩(다중칩) 모듈(10)이 도시된다. 다중칩 모듈(10)은 도면에서 굵은 선으로 도시된 직사각형 모양의 칩(30,40)과 같은 다수의 반도체가 직접 탑재되어 있는 전기적으로 전도성 열 싱크(20)(통상적으로 구리 또는 알루미늄의 금속 열 싱크임)를 포함한다. 본 발명에서는 종래 기술에서 통상적으로 요구되는 바와 같이, 별개의 전기 절연층을 사용하지 않고, 반도체칩(30,40)이 전도성 열 싱크(20) 상에 직접 탑재된다.

도시된 예에서는, 반도체칩(30)은 전력 반도체칩으로서, 도면에서는 반도체 기판(38), 매립된 절연층(39), 내부에 영역(34)으로 표시된 적어도 한 개의 반도체 디바이스를 갖는 SOI 층(32)을 갖는 SOI 디바이스로 도시되어 있다. 반도체 디바이스(34)로의 전기적 접속은, 실제 디바이스에서는 한 개 이상의 접속이 통상적으로 제공될 것이지만, 단일 전극(36)으로 표시되어 있다. SOI 전력 반도체칩(30) 상에 다중칩 모듈의 고전압 및 고전력 구성 요소 모두를 배치함으로써, 고전압에 접속된 칩의 일부들이 칩 자신 안에 존재하는 산화 절연층(39)에 의해 기판(38)으로부터 절연되기 때문에, 별개의 전기 절연층을 사용하지 않고도, 반도체칩을 전도성 열 싱크(20)에 직접 탑재하는 것이 가능하다. 전력 반도체칩(30)은 땜납 또는 전도성 접착제(a conductive glue)로 접착하는 것과 같은 알려진 통상적인 방법에 의해 전도성 열 싱크(20)에 직접 탑재될 수 있다. 전력 반도체칩들이 SOI 칩이 아니라면, 그들은 전도성 열 싱크에 직접 접속되는 그들의 기판으로 동작해야 한다.

다중칩 모듈(10)은 도면에서 간단한 형태로 도시된 제어 반도체칩(40)을 또한 포함하며, 이 칩(40) 또한 별개의 전기 전열층을 사용하지 않고 전도성 열 싱크(20) 상에 직접 탑재된다. 제어 반도체칩(40)은 적어도 한 개의 반도체 디바이스(42)가 형성되어 있는 기판(46)으로 표시되어 있으며, 이 디바이스로의 전기적 접속은 단일 접속 전극(44)으로 표시되어 있다.

다중칩(10)의 제조 비용을 더 줄이기 위해서, 참조 부호(42)로 표시된 제어 회로 디바이스를 구현함에 있어서 BIMOS, 바이폴라, CMOS와 같은 저비용 기술을 사용할 수 있다. 다양한 기술이 제어 회로를 제조하는 데 사용될 수 있는 데, 유일한 제한은 칩(기판(46))의 후부가 통상적으로 접지 전위에 접속된 전도성 열 싱크(20) 상에 직접 탑재될 수 있어야 한다는 것이다. 제어 반도체칩(40)의 기판 및 전도성 열 싱크(20)를 접지 전위에 접속하면, 접지된 열 싱크는 간섭 신호를 방사하는 안테너로서 기능할 수 없기 때문에, 전자기 간섭(EMI)이 감소된다는 추가적인 이점이 있다. 전력 반도체칩(30)의 경우에서처럼, 제어 반도체칩(40)도 땜납 또는 다른 통상적인 전기적으로 전도성 고정 기술에 의해서 전도성 열 싱크 상에 탑재될 수 있다.

도면에서 도시된 간단한 대표적 구조는 본 발명의 바람직한 실시예를 도시하는데, 한편 디바이스 기하학적 배열, 사용된 칩의 구성 및 수에 대한 다수의 변경이 본 발명의 범주 내에서 예상된다. 그럼에도 불구하고, 바람직한 실시예에 따른 구성을 사용함으로써 몇몇 장점이 발생한다. 별개의 전기 절연층 없이 전도성 열 싱크 상에 반도체 칩 모두를 직접 탑재함으로써, 제조 공정은 간단해지며, 보다 더 경제적이 되며, EMI도 감소되고, 효율적인 열전달이 보장된다. 또한, 제어 반도체칩에 대한 BIMOS, 바이폴라, CMOS와 같은 저비용 기술을 사용함으로써, 경제적 측면과 성능의 측면에서 더 많은 장점을 얻을 수 있다. 마지막으로, 전력 반도체칩으로서 SOI 디바이스를 사용함으로써, 칩의 직접 탑재가 용이해지고, 기판이 통상적으로 접지될지라도 디바이스의 활성 부분이 내부적으로 기판으로부터 절연되기 때문에 고전압 디바이스 설계에 높은 유연성을 준다.

전술한 바대로, 본 발명은 구조가 단순하고 제조하기에 경제적이며 성능에 향상을 제공하는 고전력 애플리케이션에 사용하기 위한 다중칩 모듈을 제공한다.

본 발명은 그것의 몇몇 바람직한 실시예를 참조하여 특별하게 도시되고 기술되었는데, 한편 형태와 세부 사항에서 다양한 변경이 본 발명의 정신 또는 범주를 벗어남 없이 이행될 수 있음이 본 기술의 당업자에게 이해될 것이다. 본원 명세서에서는, 단어 "포함하는"은 기술된 또는 청구된 엘리먼트 또는 단계 이외의 엘리먼트 또는 단계가 존재함을 배제하지 않는다.

Claims

고전력 애플리케이션에 사용하기 위한 다중 반도체칩(다중칩) 모듈(10)에 있어서,

전기적으로 전도성인 열 싱크(an electrically conductive heat sink)(20) 상에 탑재된 전력 반도체칩(30) 및 제어 반도체칩(40)을 적어도 포함하되,

상기 전력 반도체칩은 SOI(a Silicon-On-Insulator) 디바이스(34)를 포함하고,

상기 제어 반도체칩은 접지 전위에 접속된 기판(46)을 갖는 반도체 디바이스(42)를 포함하며,

상기 전력 반도체칩 및 상기 제어 반도체칩은 별도의 전기 절연층을 사용하지 않고 상기 전기적으로 전도성인 열 싱크 상에 직접 탑재되는

다중칩 모듈.
제 1 항에 있어서,

상기 제어 반도체칩의 반도체 디바이스는 BIMOS 디바이스를 포함하는 다중칩 모듈.
제 1 항에 있어서,

상기 제어 반도체칩의 반도체 디바이스는 CMOS 디바이스를 포함하는 다중칩 도듈.
제 1 항에 있어서,

상기 제어 반도체칩의 반도체 디바이스는 바이폴라 디바이스를 포함하는 다중칩 모듈.
제 1 항에 있어서,

상기 전도성 열 싱크는 접지 전위에 접속되는 다중칩 모듈.
제 1 항에 있어서,

상기 전도성 열 싱크는 금속을 포함하는 다중칩 모듈.
제 6 항에 있어서,

상기 금속은 구리를 포함하는 다중칩 모듈.
삭제