TW478021B - Multiple semiconductor chip (multi-chip) module for use in high-power applications - Google Patents

Multiple semiconductor chip (multi-chip) module for use in high-power applications Download PDF

Info

Publication number
TW478021B
TW478021B TW089123104A TW89123104A TW478021B TW 478021 B TW478021 B TW 478021B TW 089123104 A TW089123104 A TW 089123104A TW 89123104 A TW89123104 A TW 89123104A TW 478021 B TW478021 B TW 478021B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
heat sink
chip
conductive heat
chip module
Prior art date
Application number
TW089123104A
Other languages
English (en)
Inventor
Naveed Majid
Ton Mobers
Satyen Mukherjee
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TW478021B publication Critical patent/TW478021B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147Semiconductor insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

478021 五、發明說明( 本發明是有齓於半導體裝置的領域,更特別的是有關於 使用万;回功率應用之多重半導體晶片(此後稱作多重晶片) 模組。 夕重印片模組技術最近已經被應用到高功率應用之積體 電路,比如電源功應以及電子穩壓電路。這種多重晶片模 組通常包括至少-功率半導體晶片與一控制半導體晶片, 安置在電氣導電(通常是金屬)散熱座上。在習用技術中, 模组中-個或多個晶片必須是與金屬散熱座成電氣絕緣開 ,一以保持電氣絕緣,因此需要製造成本昂貴的複雜結構。 此外,這種組合在電氣性能上來説並不是理想的,因爲將 一個或多個晶片與金屬散熱座電氣絕緣開,並讓散熱座上 接地私位之另一端爲懸浮不接,會造成電磁干擾。 一般的習用技術裝置組合揭示於日本專利抒6_169〇57八中 。在該參考資料中的基本多重晶片模組内,有一晶片被直 接焊接到散熱座上,而第二晶片是在-電極板上,並安置在 散熱座上的絕緣陶瓷板。 上述結構可以製造出結合不同晶片型式與功能的多重晶 片杈組,但是相當複雜,因此製造上並不經濟,同時該型 組合在某些應用結構上,會產生電磁(EMI)輻射。 因此,需要一種結構簡單且製造上較經濟的高功率應用 之多重晶片模組,其中比如降低EMI的性能參數都會被加 強。 因此本發明的目的在於提供一種結構簡單且製造上較戈 濟的高功率應用之多重晶片模組,能提供更爲加強的性能。 -4 - 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 頁 訂 線 消 478021 A7 經濟部智慧財產局員工消費合作社印?衣 五、發明說明(2 依據本發明,—這些目的是在上述該型多重晶片模組中達 到其中複數個半導底晶片直接安置在電氣導電散熱座上 ’而不需使用獨立的電氣絕緣層。 在本發明的較佳實施例中,多重晶片模組包括至少一具 有絕緣體上碎(S〇I)裝置的功率半導體晶片,以及一具有基 底連接到接地電位的控制半導體晶片,該功率半導體晶片 與控制半導體晶片都是直接安置在電氣導電散熱座上,而 不需使用獨立的電氣絕緣層。 -在本發明進一步較佳實施例中,控制半導體晶片包栝 BIMOS,雙载子或侧8元件,且具㈣接到接地電位的基 底。 依據本發明的多重晶片模組提供大幅的改善,因爲有達 到具改善性能特性之簡單且經濟的組合。 本I明的這些特點以及其它特點,將在參閱以下的實施 例後,變得更爲明顯。 - 本發明可以在參閱以下説明以及結合相關圖式後,更能 讓人芫全了解,其中圖i是依據本發明較佳實施例多重晶 片模組的簡化剖示圖。 要注意的是,單-圖式的大小並沒有按實際的尺寸來表 示。 在單一圖式的簡化剖7F圖中,顯示出高功率電路應用中 的多重半導體晶片(多重晶片)模組10。多重晶片模組10包 括電氣導電散熱座20,通常是銅或鋁的金屬散熱座,在散 n HI 4— m ·1 n i ϋ n n I · i^i ϋ (請先閱讀背面之注意事ml填寫本頁) . 線· 熱座20上直接士置複數個半導體晶片,比如圖式中粗方框 -s
經濟部智慧財產局員工消費合作社印製 478021 A7 _B7_ 五、發明說明(3 ) 内以簡單型式表_示的晶片30與40。要注意的是,晶片30與 40是直接安置在導電散熱座20上,而不需使用到習用技術 中通常會需要要的獨立電氣絕緣層。 在本實例中,半導體晶片30是功率半導體晶片,如具有 半導體基底38,埋植絕緣層39以及SOI層32的絕緣體上矽 (SOI)裝置,該SOI層32具有至少一半導體裝置,如區域34 所代表。電氣連接到半導體裝置34是用單一電極36表示, 雖然很明顯的,在實際裝置中通常會有更多的連接線。將 . 多_重晶片模組的所有高壓與高功率元件,都安置在SOI半 導體晶片30上,而可以直接將半導體晶片安置在導電散熱 座20上,而不需使用到獨立的電氣絕緣層,因爲晶片内的 氧化絕緣層39會將連接到高壓上的晶片部分與基底3 8絕緣 開。功率半導體晶片30可以利用已知的傳統方法而直接安 置在導電散熱座20上,比如用導電膠焊接或黏貼。如果使 用到SOI晶片以外的功率半導體晶片、它們必須要能與直 接連接到導電散熱座上的基底一起操作。 多重晶片模組10也包括控制半導體晶片40,以圖式中的 簡化型式所示,也是直接安置在導電散熱座20上,而不需 使用到獨立的電氣絕緣層。控制半導體晶片40是由基底46 所表示,其中至少形成一半導體裝置42,電氣連接到由單 一電極44所代表的裝置上。 爲了進一步降低多重晶片模组10的製造成本,控制半導
體晶片40可以使用低成本技術,如BIM0S,雙載子或CMOS ,以實現參考數號42所表示的控制電路裝置。要了解的是 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------1 —r I K---------- (請先閱讀背面之注意事寫本頁) . 丨線. 478021 4 五、發明說明( ^以使用不同-的技術來製造控制電路,唯一的限制是, 晶片(基底46)的背面必須能直接安置在通常是接地電位的 導電散熱厘20上。具有導電散熱座2〇以及接地電位之控制 半導體晶片40基底的進一步優點是,電磁(emi)輻 低 ,因爲接地散熱座不會當作天線而輻射出干擾信號^同 在功率半導體晶片30中,控制半導體晶片4〇可以利用焊接 或其它傳統電氣導電連接技術而安置在導電散熱座⑼上。 線 要了解的是,圖式中的簡化結構顯示出本發明的較佳實 施-例,而許多元件幾何圖案,組合以及所使用到的晶片數 目都是本發明範圍内所考慮到的。雖然如此,但是要注意 的疋,使用依據較佳實施例的組合會產生許多優點。直接 將所有的半導體晶片都安置在導電散熱座上,而不需使用 獨立的電氣絕緣層,讓製程簡化且更爲經濟,emi降低以 及更能確保有效的熱傳。此外,使用低成本的技術給控制 半導體晶片,如BIMOS,雙載子或CMOS,可以得到經濟上 以及性能上進一步的優點。最後,利用如功率半導體晶片 的SOI裝置,很方便的直接安置該晶片,讓高壓裝置設計 的彈性更大,即使基底一般是接地,因爲該裝置的主動部 分是與基底絕緣開的。 本發明以上述方式,提供一種結構簡單且製造上較經濟 的高功率應用之多重晶片模組。 雖然本發明已經參考許多較佳實施例做了特別的説明, 但是熟知該技術領域的人士所要了解的是,可以在不偏離 本發明精神與範圍下,對型式與細節上做出的不同變化。 本纸張尺i適用中國國家標準(CNS)A4規1 (210 X 297公爱

Claims (1)

  1. UV7厶丄
    申睛專利範圍 經濟部智慧財產局員工消費合作社印制衣 1. —種高功率應用中之多重半導體晶片(多重晶片)模组 〇〇),包括至少一功率半導體晶片(3〇)與一控制半導體 晶片(40),安置在電氣導電散熱座(2〇)上,其中該功率 半導體晶片包括-絕緣體上石夕(s〇I)裝置(34),而該控制 半導fla日日片包括一半導體裝置(42),具有連接到接地電 位的基底(46),而且該功率半導體晶片與控制半導體晶 片都是直接安M在電氣導電散熱座上,而不需使用獨 立的電氣絕緣層。 2, 如申請專利範圍中第!項之多重晶片模組,其中該控制 半導fla日Ef片半導髌裝置包括雙載子金氧半裝置。 3 ·如申請專㈣圍中第!項之多重晶片模組,其中該控制 半導體晶片半導體裝置包括互補式金氧半(cm〇s)裝置。 4·如申請專利範圍中第1項之多重晶片模组,其中該控制 半導體晶片半導體裝置包括雙载子裝置。 5 ·如申請專利範圍中第丨項之多重晶片模組 導電散熱座是連接到接地電位。 6.如申請專利範圍中第〗項之多重晶片模組 導電散熱座包括金屬。 7·如申請專利範圍中第6項之多重晶片模組 包括銅。 8. -種高功率應用中之多重半導體晶片(多重晶片)模組 ,包括複數個功率半導體晶片(3Q)與—控制半導體晶片 (40),都是安置在電氣導電散熱座㈣上,而不需使用 獨立的電氣絕緣層。 、 其中該電氣 其中該電氣 其中該金屬 (請先閱讀背面之注意事項寫本頁) 裝 . -線· -9-
TW089123104A 1999-11-15 2000-11-02 Multiple semiconductor chip (multi-chip) module for use in high-power applications TW478021B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/440,595 US6798061B2 (en) 1999-11-15 1999-11-15 Multiple semiconductor chip (multi-chip) module for use in power applications

Publications (1)

Publication Number Publication Date
TW478021B true TW478021B (en) 2002-03-01

Family

ID=23749396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089123104A TW478021B (en) 1999-11-15 2000-11-02 Multiple semiconductor chip (multi-chip) module for use in high-power applications

Country Status (7)

Country Link
US (1) US6798061B2 (zh)
EP (1) EP1149419B1 (zh)
JP (1) JP2003514395A (zh)
KR (1) KR100771262B1 (zh)
DE (1) DE60037650T2 (zh)
TW (1) TW478021B (zh)
WO (1) WO2001037336A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656682B1 (en) * 2000-11-21 2010-02-02 Intel Corporation Electromagnetic noise reduction device
US6649978B2 (en) * 2001-06-19 2003-11-18 Koninklijke Philips Electronics N.V. Semiconductor module having multiple semiconductor chips
DE10149774A1 (de) 2001-10-09 2003-04-24 Bosch Gmbh Robert Verfahren zum Verpacken von elektronischen Baugruppen und Mehrfachchipverpackung
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US7291869B2 (en) * 2006-02-06 2007-11-06 Infieon Technologies A.G. Electronic module with stacked semiconductors
JP5157247B2 (ja) * 2006-10-30 2013-03-06 三菱電機株式会社 電力半導体装置
JP4694539B2 (ja) * 2007-07-31 2011-06-08 シャープ株式会社 出力制御装置、ならびに、これを用いたac/dc電源装置、回路装置、ledバックライト回路装置及びスイッチング型dc/dcコンバータ装置
US10371578B2 (en) * 2015-04-14 2019-08-06 Maxim Integrated Products, Inc. Thermal management of thermal sensor in a mobile device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314270A (en) * 1977-12-02 1982-02-02 Mitsubishi Denki Kabushiki Kaisha Hybrid thick film integrated circuit heat dissipating and grounding assembly
EP0219627B1 (de) 1985-09-24 1991-06-05 Oerlikon-Contraves AG Mehrschichtige gedruckte Schaltungsplatte
DE3786314D1 (de) * 1986-09-23 1993-07-29 Siemens Ag Halbleiterbauelemente mit leistungs-mosfet und steuerschaltung.
JPH04233258A (ja) 1990-07-23 1992-08-21 Internatl Business Mach Corp <Ibm> 超小型電子回路パッケージ
JPH0750766B2 (ja) 1993-07-28 1995-05-31 富士電機株式会社 半導体装置
US6028348A (en) * 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
JPH07335811A (ja) 1994-06-10 1995-12-22 Nippondenso Co Ltd 半導体装置
JP3575908B2 (ja) * 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US6140690A (en) * 1996-11-18 2000-10-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6060748A (en) * 1996-12-26 2000-05-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device using a silicon-on-insulator substrate
JP3426101B2 (ja) * 1997-02-25 2003-07-14 三菱電機株式会社 整流装置
US5998868A (en) * 1998-02-04 1999-12-07 International Business Machines Corporation Very dense chip package
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6255710B1 (en) * 1998-05-04 2001-07-03 Motorola, Inc. 3-D smart power IC

Also Published As

Publication number Publication date
DE60037650D1 (de) 2008-02-14
KR20010110341A (ko) 2001-12-13
WO2001037336A1 (en) 2001-05-25
JP2003514395A (ja) 2003-04-15
EP1149419A1 (en) 2001-10-31
KR100771262B1 (ko) 2007-10-29
EP1149419B1 (en) 2008-01-02
DE60037650T2 (de) 2009-01-08
US20020079566A1 (en) 2002-06-27
US6798061B2 (en) 2004-09-28

Similar Documents

Publication Publication Date Title
JP3051011B2 (ja) パワ−モジュ−ル
TWI282153B (en) Stacked-type semiconductor device
US7872869B2 (en) Electronic chip module
JPH1174433A (ja) 半導体装置
TW439162B (en) An integrated circuit package
TW478021B (en) Multiple semiconductor chip (multi-chip) module for use in high-power applications
EP1362502B1 (en) Arrangement with an integrated circuit mounted on a bearing means and a power supply module arrangement
EP3232468B1 (en) Heat dissipation structure of a semiconductor device
JP2005142189A (ja) 半導体装置
EP0878025B1 (en) Semiconductor device with a high-frequency bipolar transistor on an insulating substrate
JP2004247589A (ja) 半導体装置
CN115939090A (zh) 一种应用于大电流电源芯片的直连型封装结构及其封装方法
JPH10321791A (ja) オペアンプ装置
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
KR100861863B1 (ko) 다중 반도체 칩 모듈
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
JP2001094228A (ja) 半導体装置の実装構造
JP6060053B2 (ja) パワー半導体装置
TW441077B (en) Hybrid integrated circuit device
JP2592869Y2 (ja) 混成ic装置
JP2000332168A (ja) Lsiパッケージの実装構造
CN117480602A (zh) 半导体模块
KR20050027067A (ko) 반도체 장치
JP2000261120A (ja) 半導体装置の実装構造及びそれを用いた電子機器
KR19980021720A (ko) 절연 금속 기판을 갖는 파워 트랜지스터 패키지

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees