JPH07335811A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07335811A
JPH07335811A JP12932494A JP12932494A JPH07335811A JP H07335811 A JPH07335811 A JP H07335811A JP 12932494 A JP12932494 A JP 12932494A JP 12932494 A JP12932494 A JP 12932494A JP H07335811 A JPH07335811 A JP H07335811A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
heat dissipation
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12932494A
Other languages
English (en)
Inventor
Fumio Obara
文雄 小原
Shinji Yoshihara
晋二 吉原
Seiji Fujino
誠二 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP12932494A priority Critical patent/JPH07335811A/ja
Publication of JPH07335811A publication Critical patent/JPH07335811A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】 ＳＯＩ（Silicon On Insulator）構造を有す
る半導体チップを採用した半導体装置にあって、そのパ
ッケージサイズの増大やパッケージングコストの高揚を
招くことなく、その放熱効率の向上を図る。 【構成】 ＳＯＩ構造を有する半導体チップ１の半導体
基板１１裏面を基準電位に設定し、該半導体基板１１裏
面とリードフレーム（ダイパッド）２との電気的な導通
を維持した状態で同チップ１をダイパッド２に接着す
る。一方、半導体チップ１の表面には、その内部の絶縁
膜１２上において基準電位に設定される部位（バッファ
領域１６）との電気的な導通が維持される放熱パッド４
を設ける。そしてこの放熱パッド４とリードフレーム
（外部接続リード部）２とを放熱リード線５によって電
気的に接続し、絶縁膜１２上に発生した熱がこれら放熱
パッド４及び放熱リード線５を介してリードフレーム２
に放熱されるようにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、いわゆるＳＯＩ（Si
licon On Insulator）構造を有する半導体チップがリー
ドフレームに装着されて構成される半導体装置に関し、
特に同半導体装置の放熱性を向上させるための装置構造
の改良に関する。
【０００２】
【従来の技術】ＳＯＩ構造とは周知のように、半導体基
板上に絶縁膜が形成され、該形成された絶縁膜上に単位
機能回路であるセルが配設される半導体装置構造であ
る。
【０００３】こうしたＳＯＩ構造を有する半導体チッ
プ、或いは同ＳＯＩ構造を一部に含む半導体チップは一
般に、高耐圧化・大電流化に伴って発生するノイズの対
策が採り易い、更には耐熱性が高い、等々の利点がある
ことから、パワーデバイスとして用いられることが多
い。
【０００４】ただし、同ＳＯＩ構造を有する半導体チッ
プ、或いは同ＳＯＩ構造を一部に含む半導体チップ（以
下、これらを含めてＳＯＩ構造を有する半導体チップと
いう）では、セル間の絶縁分離のために、熱伝導性の低
い絶縁層（ＳｉＯ2層）が半導体基板内に存在すること
から、自ずとチップ裏面からの放熱性が低下し、セルが
形成されているチップ表面での発熱が大きくなる。した
がって、こうした発熱に対する対策が、該ＳＯＩ構造を
有する半導体チップのパッケージングにおいて必要とな
る。
【０００５】そこで従来、こうしたＳＯＩ構造を有する
半導体チップをパワーデバイス等、消費電力の大きなデ
バイスに応用する場合には、パッケージ表面に大きな放
熱板を取り付けるなどの工夫が講じられている。
【０００６】
【発明が解決しようとする課題】このように、パッケー
ジ表面に放熱板を取り付ける構造によれば、確かにある
程度の放熱効果は期待できる。
【０００７】しかしこの場合、パッケージサイズが必要
以上に大きくなり、同半導体装置の設置空間としても大
きな空間が必要になるなど、近年の小型化・高密度化の
流れには添わないものとなる。そしてこの場合、パッケ
ージングコストも高価なものとなる。
【０００８】また、このようにパッケージ表面に放熱板
を取り付けたとしても、半導体基板表面からの放熱効率
となると、その改善度は然程大きくはない。なお従来
は、例えば特開平５−５５４０９号公報記載の装置のよ
うに、・半導体チップの素子搭載側を樹脂封止し、同半
導体チップの搭載部の裏面を外部に露出させる。といっ
た構成によって、半導体装置としての放熱性の向上を図
ったものもある。しかし、熱伝導性の低い絶縁層が半導
体基板内に存在する上記ＳＯＩ構造を有する半導体チッ
プの場合には、そもそもチップ裏面からの放熱性が悪い
ため、たとえこうした構成を採用したとしても、その放
熱効率は然程改善されない。
【０００９】この発明は、こうした実情に鑑みてなされ
たものであり、特に上記ＳＯＩ構造を有する半導体チッ
プを採用したものにあって、そのパッケージサイズの増
大やパッケージングコストの高揚を招くことなく、その
放熱性を向上することのできる半導体装置を提供するこ
とを目的とする。
【００１０】
【課題を解決するための手段】こうした目的を達成する
ため、請求項１記載の発明では、半導体チップ搭載部と
外部接続リード部とが一体形成されたリードフレーム
と、半導体基板上に絶縁膜が形成され、該形成された絶
縁膜上に単位機能回路であるセルが配設される構造（Ｓ
ＯＩ構造）を有するとともに、前記半導体基板の裏面が
基準電位に設定されて、該半導体基板裏面と前記リード
フレームとの電気的な導通が維持された状態で同リード
フレームの半導体チップ搭載部に接着される半導体チッ
プとを有する半導体装置にあって、前記半導体チップ
の、前記絶縁膜上において基準電位に設定される部位と
の電気的な導通が維持されて、同半導体チップの表面に
配設された１乃至複数の放熱パッドと、該放熱パッドと
前記リードフレームの外部接続リード部とを電気的に接
続する放熱リード線とを具える構成とする。
【００１１】また、請求項２記載の発明では、この請求
項１記載の発明の構成において、前記放熱パッドとの電
気的導通が維持される前記半導体チップの前記絶縁膜上
において基準電位に設定される部位を、前記セルの分離
とともにそれらセル間の干渉を低減するために設けられ
たバッファ領域とする。
【００１２】また、請求項３記載の発明では、同請求項
１記載の発明の構成において、前記放熱パッドとの電気
的導通が維持される前記半導体チップの前記絶縁膜上に
おいて基準電位に設定される部位を、前記セルを分離す
るために設けられたトレンチ溝領域とする。
【００１３】また、請求項４記載の発明では、同請求項
１記載の発明の構成において、前記放熱パッドとの電気
的導通が維持される前記半導体チップの前記絶縁膜上に
おいて基準電位に設定される部位を、前記各セル自身の
基準電位電極部とする。
【００１４】また、請求項５記載の発明では、これらの
各構成において、前記放熱パッドは、前記半導体チップ
の前記絶縁膜上において基準電位に設定される部位の複
数と電気的に共通接続される構成とする。
【００１５】また、請求項６記載の発明では、更に上記
の各構成において、前記放熱パッドは、前記半導体チッ
プのデッドスペースに複数配設され、それら放熱パッド
間が更に放熱リード線によって電気的に接続される構成
とする。
【００１６】また、請求項７記載の発明では、前記リー
ドフレームは、前記半導体チップ搭載部とは別体として
形成された別体外部接続リード部を更に有し、前記半導
体チップは、前記セルの各電極部との電気的な導通が維
持されてその表面に配設された複数の電極パッドを更に
有し、前記半導体装置は、それら各電極パッドと前記リ
ードフレームの別体外部接続リード部とを電気的に接続
するリード線を更に有するとするときに、前記放熱パッ
ドは、前記電極パッドよりも広い面積を有して形成され
るものとする。
【００１７】また、請求項８記載の発明では、上記同
様、前記リードフレームは、前記半導体チップ搭載部と
は別体として形成された別体外部接続リード部を更に有
し、前記半導体チップは、前記セルの各電極部との電気
的な導通が維持されてその表面に配設された複数の電極
パッドを更に有し、前記半導体装置は、それら各電極パ
ッドと前記リードフレームの別体外部接続リード部とを
電気的に接続するリード線を更に有するとするときに、
前記放熱リード線は、前記リード線よりも太い線径を有
する線材からなるものとする。
【００１８】そして、請求項９記載の発明では、半導体
チップ搭載部と外部接続リード部とが一体形成されたリ
ードフレームと、半導体基板上の少なくとも一部に絶縁
膜が形成され、該形成された絶縁膜上に単位機能回路で
あるセルが配設される構造を有するとともに、半導体基
板裏面と前記リードフレームとの電気的な導通が維持さ
れた状態で同リードフレームの半導体チップ搭載部に接
着される半導体チップとを有する半導体装置にあって、
前記半導体チップ内の共通電位に設定される複数の部位
との電気的な導通が維持されて同半導体チップの表面に
配設された放熱パッドを具える構成とする。
【００１９】
【作用】上記リードフレームの外部接続リード部は通
常、半導体装置パッケージを実装する際にプリント配線
基板上のプリント配線にハンダ付けされるなどして、そ
の放熱路が確保される。
【００２０】また、上記半導体チップの半導体基板裏面
が基準電位（通常、接地電位）に設定されるため、これ
が電気的な導通が維持された状態で接着される上記リー
ドフレーム（正確にはその半導体チップ搭載部）は、上
記外部接続リード部も含めて基準電位に維持される。
【００２１】そこで、上記請求項１記載の発明によるよ
うに、半導体チップ内の上記絶縁膜上において基準電位
に設定される部位を、上記放熱パッド及び放熱リード線
を介して上記リードフレームの外部接続リード部に電気
的に接続するようにすれば、同部位についても放熱路が
形成、確保されるようになる。
【００２２】すなわちこうした構成により、半導体基板
表面から直接、リードフレーム外部接続リード部への放
熱が図られるようになり、その放熱効率も大幅に改善さ
れることとなる。
【００２３】またこうした構成によれば、半導体チップ
内の上記絶縁膜上において基準電位に設定される部位の
電位固定も確実に行われることとなり、同半導体装置と
しての動作特性もより安定したものとなる。
【００２４】なお、上記放熱パッドとの電気的導通が維
持される半導体チップ内の上記絶縁膜上において基準電
位に設定される部位が、例えば上記請求項２記載の発明
によるように、 ・前記セルの分離とともにそれらセル間の干渉を低減す
るために設けられたバッファ領域。 或いは上記請求項３記載の発明によるように、 ・前記セルを分離するために設けられたトレンチ溝領
域。 であるとすれば、上記絶縁膜上に発生する熱がこれらバ
ッファ領域やトレンチ溝領域から直接、上記リードフレ
ームの外部接続リード部に逃がされることとなり、半導
体基板表面からの放熱が極めて効率的に実現されるよう
になる。
【００２５】また、同放熱パッドとの電気的導通が維持
される半導体チップ内の上記絶縁膜上において基準電位
に設定される部位が、例えば上記請求項４記載の発明に
よるように、 ・前記各セル自身の基準電位電極部。 であるとすれば、セル自身の発生する熱がそれらセル自
身から直接、上記リードフレームの外部接続リード部に
逃がされることとなる。因みに、半導体チップに発生す
る熱とはそれらセルの駆動に伴うものがほとんどであ
る。したがってこうした構成によれば、半導体基板表面
からの放熱が更に効率的に実現されることとなる。
【００２６】また、バッファ領域にしろ、トレンチ溝領
域にしろ、或いは各セル自身の基準電位電極部にしろ、
これら部位は通常、上記絶縁膜上に複数存在するもので
あることから、上記請求項５記載の発明によるように、 ・前記放熱パッドは、前記半導体チップの前記絶縁膜上
において基準電位に設定される部位の複数と電気的に共
通接続される。 構成とすることもできる。この場合、それらバッファ領
域、トレンチ溝領域、或いは各セル自身の基準電位電極
部の配線面積がそれだけ広くなり、ひいては放熱路の面
積もそれだけ広くなる。したがってこうした構成によれ
ば、上述した放熱効率や電位の固定化が更に促進される
こととなり、その放熱効果並びに電位固定効果も更に助
長されるようになる。なおこうした構成において、 （イ）バッファ領域、トレンチ溝領域、或いは各セル自
身の基準電位電極部の別に、それらの複数を各別の放熱
パッドに共通接続する構成。 （ロ）バッファ領域、トレンチ溝領域、及び各セル自身
の基準電位電極部を区別することなく、それら絶縁膜上
の配置に応じて、最寄りの放熱パッドにランダムに共通
接続する構成。 等々、の選択は任意である。
【００２７】また、上記放熱パッドは、半導体チップの
デッドスペースに複数配設することができ、その数もよ
り多いことが望ましい。そしてその場合には、上記請求
項６記載の発明によるように、 ・それら放熱パッド間が更に放熱リード線によって電気
的に接続される。 構成とすれば、この場合も配線面積、ひいては放熱路面
積の拡大が図られることとなり、その放熱効果並びに電
位固定効果が更に助長される。
【００２８】また通常、こうした半導体装置にあって
は、リードフレームは、半導体チップ搭載部とは別体と
して形成された別体外部接続リード部を更に有し、半導
体チップは、上記セルの各電極部との電気的な導通が維
持されてその表面に配設された複数の電極パッドを更に
有し、そして半導体装置自身は、それら各電極パッドと
上記リードフレームの別体外部接続リード部とを電気的
に接続するリード線を更に有して構成される。
【００２９】そこで、上記請求項７記載の発明によるよ
うに、 ・前記放熱パッドは、前記電極パッドよりも広い面積を
有して形成される。 或いは上記請求項８記載の発明によるように、 ・前記放熱リード線は、前記リード線よりも太い線径を
有する線材からなる。 ものとすれば、これによっても上述した放熱効果の更な
る向上が図られるようになる。
【００３０】また、上記請求項９記載の発明によるよう
に、 ・半導体チップ搭載部と外部接続リード部とが一体形成
されたリードフレームと、半導体基板上の少なくとも一
部に絶縁膜が形成され、該形成された絶縁膜上に単位機
能回路であるセルが配設される構造を有するとともに、
半導体基板裏面と前記リードフレームとの電気的な導通
が維持された状態で同リードフレームの半導体チップ搭
載部に接着される半導体チップとを有する半導体装置、
すなわち少なくとも部分ＳＯＩ構造を有して且つ、半導
体基板の裏面が基準電位（接地電位）に設定されるとは
限らないもの。 であっても、前記半導体チップ内の共通電位に設定され
る複数の部位との電気的な導通が維持されて同半導体チ
ップの表面に配設された放熱パッドを具える構成とする
ことで、その放熱性は確実に改善されるようになる。
【００３１】
【実施例】
（第１実施例）図１に、この発明にかかる半導体装置の
第１の実施例についてその装置構造を示す。
【００３２】この実施例の半導体装置は、基本的なＳＯ
Ｉ構造を有する半導体チップを対象として、そのチップ
表面からの放熱性を改善し得るパッケージ構造を有する
装置として構成されている。
【００３３】こうしたＳＯＩ構造を有する半導体チップ
が、 ・高耐圧化・大電流化に伴って発生するノイズの対策が
採り易い。 ・耐熱性も高い。 等々の利点はあるものの、セル間の絶縁分離のための絶
縁層（ＳｉＯ2層）が存在するために、チップ裏面から
の放熱性に難があることは前述した通りである。そして
このことが、パワーデバイスへの応用上、懸念される点
となっている。
【００３４】そこで同実施例の装置では、図１に示され
るように、 （１）上記半導体チップ１の半導体（Ｓｉ）基板１１を
基準電位（接地電位）に設定するとともに、その裏面と
リードフレーム（正確にはその半導体チップ搭載部、す
なわちダイパッド）２とを導電性を有していて且つ、熱
伝導性にも優れた接着剤３にて接着する。なお、こうし
た導電性接着剤３としては例えば、銀入りエポキシ樹脂
接着剤や金−シリコン（Ｓｉ）共晶接着剤などがある。 （２）絶縁膜（ＳｉＯ2膜）１２上においてセルを分離
し、且つそれらセル間のノイズや熱等の干渉を低減する
ために設けられたバッファ領域１６についても、これを
基準電位（接地電位）に設定する。 （３）同半導体チップ１の表面には放熱パッド４を設
け、上記基準電位に設定したバッファ領域１６とこの放
熱パッド４とを適宜の内部配線１７によって電気的且つ
物理的に接続する。 （４）このバッファ領域１６に電気的且つ物理的に接続
された放熱パッド４と同チップ１の裏面が導電性を保っ
て接着されている上記リードフレーム（正確にはその外
部接続リード部、すなわちアウタリード）２とを更に、
放熱リード線５によって電気的且つ物理的に接続する。 といった構造を採用することによって、当該チップ１の
表面（セル搭載面）から直接、上記リードフレーム２へ
の放熱が図られるようにしている。
【００３５】ここで、リードフレームは、例えば図２に
平面図として示されるように、そのダイパッド２とアウ
タリード２ａ、２ｂとが一体形成されている。そして、
当該半導体装置パッケージＰＫＧが図示しないプリント
配線基板上に実装される際に、上記アウタリード２ａ、
２ｂが同基板のプリント配線にハンダ付けされるなどし
て、その放熱路が確保される。図３は、図２に平面図を
示した同実施例の装置の側面構造を示したものである。
【００３６】なお、上記アウタリード２ａ、２ｂがハン
ダ付け等によって電気的且つ物理的に接続されるプリン
ト配線部も含めて、この確保された放熱路は全て基準電
位に維持される。
【００３７】一方、図１に示したＳＯＩ構造を有する半
導体チップ１において、膜１３は、セル分離用誘電体層
（ＳｉＯ2）を示している。また同チップ１において、
領域１４はセル形成領域、領域１５はトレンチ溝領域で
ある。セル形成領域１４及び上記バッファ領域１６は通
常、シリコン（Ｓｉ）によって形成されており、トレン
チ溝領域１５は通常、多結晶シリコン（Ｐｏｌｙ−Ｓ
ｉ）が埋め込まれて形成されている。
【００３８】また、上記放熱パッド４は、図２に併せ示
される通常の電極パッド９と同様、ＬＳＩ製造工程にお
けるコンタクトホール形成手法を用いて、当該半導体チ
ップ１のデッドスペースに形成され、またその際、上記
内部配線１７も、同チップ１内でのスペースの許す限
り、その内部に極力広い配線幅にて形成されている。
【００３９】そして、上記絶縁膜１２上で基準電位に設
定されているバッファ領域１６が、これら内部配線１
７、放熱パッド４及び上記放熱リード線５を介して、当
該パッケージＰＫＧの装着時その放熱路が確保される上
述したリードフレーム（アウタリード２ａ、２ｂ）に電
気的且つ物理的に接続される構成となる。
【００４０】このため、該実施例の半導体装置によれ
ば、前記ＳＯＩ構造にあって、絶縁膜１２上に発生した
熱の同チップ１裏面への放熱が該絶縁膜１２の存在によ
って妨げられる状況にあっても、その発生した熱は、上
記バッファ領域１６から直接的に、高い効率でアウタリ
ード２ａ、２ｂに放熱されるようになる。
【００４１】そして、絶縁膜１２上に発生した熱に対す
るこうした放熱路の確保によって、この類の半導体装置
をより大きな消費電力が必要とされるパワーデバイスに
応用することも可能となる。
【００４２】また、同実施例の半導体装置の上記構成に
よれば、絶縁膜１２上において基準電位に設定されるバ
ッファ領域１６が半導体基板１１に電気的に接続される
ことともなるため、該バッファ領域１６の電位固定が確
実に行われ、同半導体装置としての動作特性もより安定
したものとなる。
【００４３】なお、同実施例の半導体装置において、上
記放熱パッド４は、図２に併せ示されるように、当該半
導体チップ１のデッドスペース（例えばチップ１の四
隅）に、通常の電極パッド９よりも大きな面積を有して
形成されることが望ましい。こうした配慮により、上述
した放熱効率も更に向上されることとなる。
【００４４】また、同図２において、放熱パッド６とし
て示されるように、こうしたパッドは、半導体チップ１
のレイアウトの都合により同チップ１の中寄りに配設さ
れる場合もある。そのような場合には、放熱リード線７
によって、各放熱パッド間を中継する構成とすることも
できる。そしてこのような中継によれば、配線面積、し
たがって放熱面積が拡大されることともなり、放熱効率
の点では更なる向上が期待される。
【００４５】また、同実施例の半導体装置において、上
記内部配線１７には、アルミニウムや多結晶シリコン等
が用いられ、上記放熱リード線５及び７には、アルミニ
ウムや銅、金等のワイヤ（線材）が用いられる。特に、
放熱リード線５及び７としては、導電性、並びに熱伝導
性に優れたワイヤが望まれ、その線径も、上記ダイパッ
ド２とは別体として形成される外部接続リード（別体外
部接続リード）８（図２）と通常の電極パッド９（図
２）とを接続する通常のリード線よりも太いことが望ま
しい。例えば、通常のリード線の線径が２０〜４０μｍ
であるとすれば、該放熱リード線５及び７としては、１
００〜２００μｍ程度、或いはそれ以上の線径を有する
ワイヤを用いることが、上述した放熱効率を更に向上す
る上で望ましい。
【００４６】また、図１では便宜上、バッファ領域１６
として１つの領域のみを代表して図示したが、ＳＯＩ構
造を有する半導体チップ１において、同バッファ領域１
６は通常、絶縁膜１２上に複数存在する。そしてその場
合には、それら複数のバッファ領域を上記放熱パッド４
に共通接続することもできる。むしろ、複数のバッファ
領域をこうして共通接続することが、その配線面積を広
げ、ひいては放熱面積を広げる上で望ましく、この場合
も、放熱効率の更なる向上が図られるようになる。
【００４７】また、上記パッケージＰＫＧの材料として
は通常、樹脂モールドが用いられるが、こうしたパッケ
ージＰＫＧの材料は任意である。他に例えば、同パッケ
ージＰＫＧの材料としてセラミック等が用いられる場合
であっても、上記同様に、該実施例の装置の構造を適用
することができる。
【００４８】また、リードフレームの形状も、図２及び
図３に例示したものに限られることなく任意である。他
に例えば、内部接続リード部（インナリード）がチップ
１の上にせり出す構造となるいわゆるＬＯＣ（Lead On
Chip）タイプのリードフレームが用いられる場合であっ
ても、上記に準じた態様で、該実施例の装置の構造を適
用することができる。
【００４９】また、放熱用リードとして利用される上記
アウタリード２ａ、２ｂの配置も、図２に例示した配置
に限られることなく任意である。これらアウタリード２
ａ、２ｂは、ダイパッド２と一体に形成されるものであ
ればよく、その配置等は何ら問われない。もっとも、こ
れらアウタリード２ａ、２ｂの数は、パッケージの大き
さにもよるとはいえ、可能な限り多いことが、放熱効率
の向上を図る上で望ましい。
【００５０】（第２実施例）図４に、この発明にかかる
半導体装置の第２の実施例を示す。この第２の実施例の
半導体装置も、基本的には先の第１の実施例の半導体装
置と同様、ＳＯＩ構造を有する半導体チップを対象とし
て、そのチップ表面からの放熱性を改善し得るパッケー
ジ構造を有する装置として構成されている。
【００５１】また、図４においても、先の図１と同一若
しくは対応する要素には、それぞれ同一若しくは対応す
る符号を付して示している。すなわち、先の第１の実施
例の半導体装置では、基準電位に設定したバッファ領域
１６を半導体チップ１の内部配線１７によって放熱パッ
ド４に接続したのに対し、この第２の実施例の半導体装
置では、基準電位に設定したトレンチ溝領域２５を当該
半導体チップ１の内部配線２７によって放熱パッド４に
接続するようにしている。
【００５２】ここで、上記トレンチ溝領域２５は、セル
形成領域２４を分離するための設けられた領域であり、
同領域２５には、同図４に示されるように、セル分離用
誘電体層２３の分離された部分を通じて電位（基準電
位）固定用の電極が設けられている。
【００５３】その他の構造、すなわち ・半導体チップ１の半導体（Ｓｉ）基板２１が基準電位
に設定されるとともに、その裏面とリードフレーム（ダ
イパッド）２とが導電性接着剤３によって接着されるこ
と。 及び ・同半導体チップ１の表面に設けられた放熱パッド４と
リードフレーム（アウタリード）２とが放熱リード線５
によって電気的且つ物理的に接続されること。等は、こ
の第２の実施例の半導体装置においても同様である。
【００５４】また、その平面構造及び側面構造も、先の
図２及び図３に準じた構造になっているものとする。し
たがって、同第２の実施例の半導体装置によっても、Ｓ
ＯＩ構造にあって、絶縁膜２２上に発生した熱の同チッ
プ１裏面への放熱が該絶縁膜２２の存在によって妨げら
れる状況にあれ、その発生した熱は、この場合トレンチ
溝領域２５から直接、高い効率でアウタリード２ａ、２
ｂに放熱されるようになる。
【００５５】そして、同第２の実施例の半導体装置の上
記構成にあっても、絶縁膜２２上において基準電位に設
定されるトレンチ溝領域２５が半導体基板２１に電気的
に接続されることともなるため、該トレンチ溝領域２５
の電位固定が確実に行われ、同半導体装置としての動作
特性の更なる安定化が図られるようになる。
【００５６】同第２の実施例の半導体装置における放熱
パッド４や放熱リード線５、内部配線２７、更にはパッ
ケージＰＫＧの材料やリードフレーム２の形状等に関す
るその他の留意事項、或いは変更可能事項は、先の第１
の実施例の半導体装置に準ずるものであり、ここでの改
めての列挙は割愛する。
【００５７】（第３実施例）図５に、この発明にかかる
半導体装置の第３の実施例を示す。この第３の実施例の
半導体装置は、ＳＯＩ構造を有する半導体チップとして
同ＳＯＩ構造を有するＭＯＳデバイスを対象とし、その
チップ表面からの放熱性を改善し得るパッケージ構造を
有する装置として構成されている。
【００５８】一般にＳＯＩ構造を有する半導体チップに
あっては、その絶縁膜上のセル形成領域に形成されるセ
ル自身にも、基準電位に固定される電極がある。これら
セルは、当該半導体チップの発熱源となるものであるこ
とから、このセル自身の基準電位に固定される電極を通
じて同セル形成領域部分の放熱効率を高めることは、当
該チップの放熱性を改善する上でより効果的である。
【００５９】以下、同第３の実施例の半導体装置につい
て、その装置構造を詳述する。図５に例示する半導体チ
ップ１は、３ステート電源（−Ｖ，ＧＮＤ，＋Ｖ）に対
応したＬＤＭＯＳ（Lateral Double diffused MOS）構
造を有するＣＭＯＳ構成のパワー素子である。
【００６０】同図５に示されるように、この半導体チッ
プ１は、半導体基板３１上に絶縁膜３２が形成され、更
にこの絶縁膜３２上に、セル形成領域３４ａ、３４ｂ、
３４ｃ、及び３４ｄと、これらセル形成領域を分離する
トレンチ溝領域３５及び誘電体層３３とがそれぞれ形成
される構成となっている。そして、セル形成領域３４ａ
にはドレイン電極Ｄが−Ｖ電源に接続されたＮチャネル
トランジスタ（ＮｃｈＴｒ）が、セル形成領域３４ｂ及
び３４ｃにはそれぞれソース電極ＳがＧＮＤに接続され
たＰチャネルトランジスタ（ＰｃｈＴｒ）とＮチャネル
トランジスタ（ＮｃｈＴｒ）とが、またセル形成領域３
４ｄにはソース電極Ｓが＋Ｖ電源に接続されたＰチャネ
ルトランジスタ（ＰｃｈＴｒ）が、それぞれ形成されて
いる。
【００６１】なお、同半導体チップ１において、電極３
８ａ、３８ｂ、及び３８ｃは、上記セル形成領域３４ｃ
に形成されているＮチャネルトランジスタのそれぞれソ
ース電極、ドレイン電極、及びゲート電極であり、電極
３９ａ、３９ｂ、及び３９ｃは、上記セル形成領域３４
ｂに形成されているＰチャネルトランジスタのそれぞれ
ソース電極、ドレイン電極、及びゲート電極である。こ
れら電極のうち、セル形成領域３４ｃに形成されている
Ｎチャネルトランジスタのソース電極３８ａとセル形成
領域３４ｂに形成されているＰチャネルトランジスタの
ソース電極３９ａとが、上記ＧＮＤ電位に保たれて共通
接続されている。
【００６２】こうした構成を有する半導体チップ１に対
し、同第３の実施例の装置では、 （１）半導体チップ１の上記半導体基板３１を基準電位
（接地電位）に設定するとともに、その裏面とリードフ
レーム（ダイパッド）２とを導電性接着剤３にて接着す
る。 （２）同半導体チップ１の表面には放熱パッド４を設
け、上記基準電位（ＧＮＤ電位）に設定されて共通接続
されているＮチャネルトランジスタ及びＰチャネルトラ
ンジスタの各ソース電極３８ａ及び３９ａとこの放熱パ
ッド４とを、適宜の内部配線３７によって電気的且つ物
理的に接続する。 （３）これらソース電極３８ａ及び３９ａに電気的且つ
物理的に接続された放熱パッド４と同チップ１の裏面が
導電性を保って接着されている上記リードフレーム（ア
ウタリード）２とを更に、放熱リード線５によって電気
的且つ物理的に接続する。 といった構造を採用することによって、セル形成領域の
基準電位電極から直接、上記リードフレーム２への放熱
が図られるようにしている。
【００６３】また、この第３の実施例の半導体装置にあ
っても、その平面構造及び側面構造は、先の図２及び図
３に準じた構造になっているものとする。したがって、
同第３の実施例の半導体装置によれば、ＳＯＩ構造にあ
って、絶縁膜３２上に発生した熱の同チップ１裏面への
放熱が該絶縁膜３２の存在によって妨げられる状況にあ
っても、その発生した熱は、上記セル形成領域から直
接、高い効率でアウタリード２ａ、２ｂ（図２）に放熱
されるようになる。このセル形成領域が当該半導体チッ
プ１の発熱源となっていることは上述した通りであり、
こうして発熱源から直接、放熱路（アウタリード２ａ、
２ｂ）への放熱が図られることにより、その放熱効率
は、先の第１或いは第２の実施例の半導体装置にも増し
て、大幅に向上されるようになる。
【００６４】そして、この類の半導体装置の、更に大き
な消費電力が必要とされるパワーデバイスへの応用も可
能ともなる。また、同第３の実施例の半導体装置の上記
構成によれば、絶縁膜３２上に形成されるセルの基準電
位電極が半導体基板３１に電気的に接続されることとも
なるため、該基準電位電極の電位固定が確実に行われ、
この場合も、同半導体装置としての動作特性の更なる安
定化が図られるようになる。
【００６５】なお、同第３の実施例の半導体装置におい
ても、放熱パッド４や放熱リード線５、内部配線３７、
更にはパッケージＰＫＧの材料やリードフレーム２の形
状等に関するその他の留意事項、或いは変更可能事項
は、先の第１の実施例の半導体装置に準ずるものであ
り、ここでの改めての列挙は割愛する。
【００６６】また、同第３の実施例の半導体装置におい
て、上記各セル形成領域を分離するトレンチ溝領域３５
も、先の第２の実施例の半導体装置同様、これを基準電
位に設定することができる。
【００６７】したがって、同第３の実施例の半導体装置
としての上記構成に併せて、それらトレンチ溝領域３５
に対し先の第２の実施例の半導体装置の構成を適用する
ようにすれば、その放熱効率もより一層向上されること
となる。
【００６８】（第４実施例）図６に、この発明にかかる
半導体装置の第４の実施例を示す。この第４の実施例の
半導体装置も、先の第３の実施例の半導体装置と同様、
ＳＯＩ構造を有するＭＯＳデバイスを対象として、その
チップ表面からの放熱性を改善し得るパッケージ構造を
有する装置として構成されている。
【００６９】以下、同第４の実施例の半導体装置につい
て、その装置構造を詳述する。図６に例示する半導体チ
ップ１は、ＳＯＩ構造を有するＣＭＯＳ構成のインバー
タ回路素子である。
【００７０】同図６に示されるように、この半導体チッ
プ１は、半導体基板４１上に絶縁膜４２が形成され、更
にこの絶縁膜４２上にセル形成領域４４ａ及び４４ｂが
形成される構成となっている。そして、セル形成領域４
４ａにはＮチャネルトランジスタ（ＮｃｈＴｒ）が形成
され、セル形成領域４４ｂにはＰチャネルトランジスタ
（ＰｃｈＴｒ）が形成されている。
【００７１】また、同半導体チップ１において、電極４
８ａ、４８ｂ、及び４８ｃは、上記セル形成領域４４ａ
に形成されているＮチャネルトランジスタのそれぞれソ
ース電極、ドレイン電極、及びゲート電極であり、また
符号４９はｐウェルを示す。そして、このｐウェル４９
とＮチャネルトランジスタのソース電極４８ａとは、Ｇ
ＮＤ電位に保たれて共通接続されている。
【００７２】こうした構成を有する半導体チップ１に対
し、同第４の実施例の装置では、 （１）半導体チップ１の上記半導体基板４１を基準電位
（接地電位）に設定するとともに、その裏面とリードフ
レーム（ダイパッド）２とを導電性接着剤３にて接着す
る。 （２）同半導体チップ１の表面には放熱パッド４を設
け、上記基準電位（ＧＮＤ電位）に設定されて共通接続
されているｐウェル４９及びＮチャネルトランジスタの
ソース電極４８ａとこの放熱パッド４とを、適宜の内部
配線４７によって電気的且つ物理的に接続する。 （３）これらｐウェル４９及びソース電極４８ａに電気
的且つ物理的に接続された放熱パッド４と同チップ１の
裏面が導電性を保って接着されている上記リードフレー
ム（アウタリード）２とを更に、放熱リード線５によっ
て電気的且つ物理的に接続する。といった構造を採用す
ることによって、この場合もセル形成領域の基準電位電
極から直接、上記リードフレーム２への放熱が図られる
ようにしている。
【００７３】そして、同第４の実施例の半導体装置にあ
っても、その平面構造及び側面構造は、先の図２及び図
３に準じた構造になっているものとする。したがって、
同第４の実施例の半導体装置によっても、ＳＯＩ構造に
あって、絶縁膜４２上に発生した熱の同チップ１裏面へ
の放熱が該絶縁膜４２の存在によって妨げられる状況に
あれ、その発生した熱は、上記セル形成領域から直接、
高い効率でアウタリード２ａ、２ｂ（図２）に放熱され
るようになる。
【００７４】そしてこの場合も、発熱源から直接、放熱
路（アウタリード２ａ、２ｂ）への放熱が図られること
により、その放熱効率は、先の第１或いは第２の実施例
の半導体装置にも増して、大幅に向上されるようにな
る。
【００７５】また、同第４の実施例の半導体装置の上記
構成によっても、絶縁膜４２上に形成されるセルの基準
電位電極が半導体基板４１に電気的に接続されて、その
電位固定化が確実に行われ、同半導体装置としての動作
特性の更なる安定化が図られるようになる。
【００７６】また、同第４の実施例の半導体装置におい
ても、放熱パッド４や放熱リード線５、内部配線４７、
更にはパッケージＰＫＧの材料やリードフレーム２の形
状等に関するその他の留意事項、或いは変更可能事項
は、先の第１の実施例の半導体装置に準ずる。
【００７７】（第５実施例）図７に、この発明にかかる
半導体装置の第５の実施例を示す。この第５の実施例の
半導体装置は、部分ＳＯＩ構造を有するＭＯＳデバイス
を対象として、そのチップ表面からの放熱性を改善し得
るパッケージ構造を有する装置として構成されている。
【００７８】以下、同第５の実施例の半導体装置につい
て、その装置構造を詳述する。図７に例示する半導体チ
ップ１は、部分ＳＯＩ構造を有するインテリジェントパ
ワーＩＣである。
【００７９】同図７に示されるように、この半導体チッ
プ１は、上述したＬＤＭＯＳ構造を有するパワー素子部
とＳＯＩ構造を有する制御用素子部との大きくは２つの
部分からなっている。
【００８０】このうち、パワー素子部には、絶縁膜５２
及びトレンチ溝領域５５によって素子分離された２つの
パワートランジスタが半導体基板５１上に形成されてい
る。電極５８ａ、５８ｂ、及び５８ｃは、第１のパワー
トランジスタのそれぞれソース電極、ドレイン電極、及
びゲート電極である。また、電極５８ｄ、５８ｅ、及び
５８ｆは、第２のパワートランジスタのそれぞれソース
電極、ドレイン電極、及びゲート電極である。そして、
これらトランジスタのソース電極５８ａ及び５８ｄは、
何れもＧＮＤ電位に設定されている。
【００８１】他方、ＳＯＩ構造を有する制御用素子部
は、半導体基板５１上に絶縁膜５２が形成され、更にこ
の絶縁膜５２上に、トレンチ溝領域５５によって分離さ
れたセル形成領域５４ａ及び５４ｂが形成される構成と
なっている。そして、セル形成領域５４ａにはＰチャネ
ルトランジスタが形成され、セル形成領域５４ｂにはＮ
チャネルトランジスタが形成されている。また、同制御
用素子部において、電極５９ａ、５９ｂ、及び５９ｃ
は、上記セル形成領域５４ｂに形成されているＮチャネ
ルトランジスタのそれぞれソース電極、ドレイン電極、
及びゲート電極であり、また符号６０はｐウェルを示
す。そして、これらｐウェル６０とＮチャネルトランジ
スタのソース電極５９ａとが、ＧＮＤ電位に設定されて
共通接続されている。
【００８２】こうした構成を有する半導体チップ１に対
し、同第５の実施例の装置では、 （１）半導体チップ１の上記半導体基板５１を基準電位
（接地電位）に設定するとともに、その裏面とリードフ
レーム（ダイパッド）２とを導電性接着剤３にて接着す
る。 （２）同半導体チップ１の表面には放熱パッド４を設け
る。そして、上記基準電位（ＧＮＤ電位）に設定されて
いるパワートランジスタの各ソース電極５８ａ及び５８
ｄとこの放熱パッド４とを、また同基準電位（ＧＮＤ電
位）に設定されて共通接続されているｐウェル６０及び
Ｎチャネルトランジスタのソース電極５９ａとこの放熱
パッド４とを、適宜の内部配線５７によってそれぞれ電
気的且つ物理的に接続する。 （３）これら基準電位電極部に電気的且つ物理的に接続
された放熱パッド４と同チップ１の裏面が導電性を保っ
て接着されている上記リードフレーム（アウタリード）
２とを更に、放熱リード線５によって電気的且つ物理的
に接続する。 といった構造を採用する。
【００８３】そして、同第５の実施例の半導体装置にあ
っても、その平面構造及び側面構造は、先の図２及び図
３に準じた構造になっているものとする。上記パワー素
子部の場合、ＳＯＩ構造とはなっていないことから、当
該半導体チップ１裏面からの放熱も可能ではあるが、こ
うして放熱パッド４及び放熱リード線５を通じて同チッ
プ表面からの放熱を図ることにより、その放熱効率も更
に高まることとなる。
【００８４】また、上記制御用素子部の場合には、先の
第３或いは第４の実施例の半導体装置の場合と同様、Ｓ
ＯＩ構造にあって、絶縁膜５２上に発生した熱の同チッ
プ１裏面への放熱が該絶縁膜５２の存在によって妨げら
れる状況にあれ、その発生した熱は、上記セル形成領域
から直接、高い効率でリードフレーム（アウタリード）
２に放熱されるようになる。
【００８５】一方、同第５の実施例の半導体装置の上記
構成によっても、各セルの基準電位電極は半導体基板５
１に電気的に接続され、その電位固定化が確実に行われ
るようになる。したがってこの場合も、同半導体装置と
しての動作特性の更なる安定化が図られるようになる。
【００８６】なお、同第５の実施例の半導体装置におい
ても、放熱パッド４や放熱リード線５、内部配線５７、
更にはパッケージＰＫＧの材料やリードフレーム２の形
状等に関するその他の留意事項、或いは変更可能事項
は、先の第１の実施例の半導体装置に準ずるものであ
り、それら事項についての重複する説明は割愛する。
【００８７】また、この第５の実施例の半導体装置にお
いても、上記各トレンチ溝領域５５は、先の第２の実施
例の半導体装置同様、これを基準電位に設定することが
できる。
【００８８】したがってこの場合も、同第５の実施例の
半導体装置としての上記構成に併せて、それらトレンチ
溝領域５５に対し先の第２の実施例の半導体装置の構成
を適用するようにすれば、その放熱効率もより一層向上
されることとなる。
【００８９】ところで、先の第１の実施例では絶縁膜上
のバッファ領域を、また第２の実施例ではトレンチ溝領
域を、そして第３〜第５の実施例ではセル自身の基準電
位電極部を、それぞれ放熱パッド４に接続する構成とし
たが、これら部位は、半導体チップ内の上記絶縁膜上に
おいて基準電位に設定される部位でさえあればよく、こ
れら例示した部位には限られない。
【００９０】また、特に第５の実施例として例示したよ
うな部分ＳＯＩ構造を有するＭＯＳデバイスでは、例え
ば図８に示されるように、半導体基板５１を基準電位
（接地電位）ではなく、基板バイアス用電源６１等によ
ってある所定の電位に固定して使用することがある。そ
してこのような場合には、上述したように放熱パッド４
とリードフレーム（アウタリード）２とを放熱リード線
５によって電気的に接続することができないため、上述
した態様で放熱路を確保することはできない。
【００９１】しかしこの場合であれ、同図８に縦型のパ
ワーデバイスとして示されるトランジスタの電極（ソー
ス電極またはドレイン電極）６８や６９、或いは制御用
素子部にあるトランジスタの電極（ドレイン電極または
ソース電極）７０のように、共通の電位として用いられ
る電極は存在する。したがってこれらの電極について
は、それぞれ内部配線５７’によってチップ１の表面に
電気的に引き出し、先の図２に例示した放熱パッド６に
対応するかたちで放熱パッド６’を形成することはでき
る。そして、こうした放熱パッド６’の形成によって、
半導体チップ１の表面に発生した熱を低減させることが
可能となる。また、共通電位にある放熱パッド６’、
６’…については、更にこれら放熱パッド間を放熱リー
ド線７’によって電気的且つ物理的に接続することもで
き、その放熱効率の更なる向上を図ることもできる。
【００９２】このような構造は特に、パッケージが樹脂
モールドからなる場合、その熱抵抗の低減に効果的であ
る。なおこの場合も、上記各放熱パッド６’については
これをスペースの許す限り広い面積に形成し、上記放熱
リード線７’としても極力線径の太い線材を用いること
が、放熱効率を更に向上させる上で望ましい。
【００９３】またこの場合、上記放熱パッド６’は、前
述した半導体チップ搭載部（ダイパッド）２とは一体に
形成されない別体アウタリード８に電気的且つ物理的に
接続されることとなるため、放熱効率の点では上述した
各実施例に及ばないものの、放熱効率を高める簡便な手
法としては極めて有効である。
【００９４】
【発明の効果】以上説明したように、この発明では、半
導体チップ内の絶縁膜上において基準電位に設定される
部位を、放熱パッド及び放熱リード線を介してリードフ
レームの外部接続リード部に電気的に接続して、同部位
についての放熱路を形成、確保するようにしている。
【００９５】したがってこの発明によれば、ＳＯＩ構造
を有する半導体チップを用いた半導体装置であれ、その
パッケージサイズの増大やパッケージングコストの高揚
を何ら招くことなく、その放熱効率の大幅な向上を図る
ことができるようになる。
【００９６】またこの発明によれば、上記半導体チップ
内の絶縁膜上において基準電位に設定される部位の電位
固定も確実に行われることとなり、同半導体装置として
の動作特性もより安定したものとなる。
【図面の簡単な説明】
【図１】この発明にかかる半導体装置の第１の実施例に
ついてその装置構造を模式的に示す断面図である。
【図２】同実施例の半導体装置の平面構造を示す平面図
である。
【図３】同実施例の半導体装置の側面構造を示す側面図
である。
【図４】この発明にかかる半導体装置の第２の実施例に
ついてその装置構造を模式的に示す断面図である。
【図５】この発明にかかる半導体装置の第３の実施例に
ついてその装置構造を模式的に示す断面図である。
【図６】この発明にかかる半導体装置の第４の実施例に
ついてその装置構造を模式的に示す断面図である。
【図７】この発明にかかる半導体装置の第５の実施例に
ついてその装置構造を模式的に示す断面図である。
【図８】同第５の実施例にかかる部分ＳＯＩ構造を有す
る半導体装置に対する更に他の実施例についてその装置
構造を模式的に示す断面図である。
【符号の説明】
１…半導体チップ、２…リードフレーム（半導体チップ
搭載部若しくはダイパッド）、２ａ、２ｂ…リードフレ
ーム（外部接続リード部若しくはアウタリード）、３…
導電性接着剤、４、６、６’…放熱パッド、５、７、
７’…放熱リード線、８…リードフレーム（別体外部接
続リード部若しくは別体アウタリード）、９…電極パッ
ド、１１、２１、３１、４１、５１…半導体基板、１
２、２２、３２、４２、５２…絶縁膜（ＳｉＯ2）、１
３、２３、３３…セル分離用誘電体層（ＳｉＯ2）、１
４、２４、３４、４４、５４…セル形成領域、１５、２
５、３５、５５…トレンチ溝領域、１６…バッファ領
域、１７、２７、３７、４７、５７、５７’…放熱用内
部配線、３８、３９、４８、５８、５９、６８、６９、
７０…セル（トランジスタ）電極、４９、６０…Ｐウェ
ル（Ｐwell）、６１…基板バイアス用電源、ＰＫＧ…パ
ッケージ。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】半導体チップ搭載部と外部接続リード部と
    が一体形成されたリードフレームと、半導体基板上に絶
    縁膜が形成され、該形成された絶縁膜上に単位機能回路
    であるセルが配設される構造を有するとともに、前記半
    導体基板の裏面が基準電位に設定されて、該半導体基板
    裏面と前記リードフレームとの電気的な導通が維持され
    た状態で同リードフレームの半導体チップ搭載部に接着
    される半導体チップとを有する半導体装置であって、 前記半導体チップの、前記絶縁膜上において基準電位に
    設定される部位との電気的な導通が維持されて、同半導
    体チップの表面に配設された１乃至複数の放熱パッド
    と、 該放熱パッドと前記リードフレームの外部接続リード部
    とを電気的に接続する放熱リード線と、 を具えることを特徴とする半導体装置。
  2. 【請求項２】前記放熱パッドとの電気的導通が維持され
    る前記半導体チップの前記絶縁膜上において基準電位に
    設定される部位は、前記セルの分離とともに、それらセ
    ル間の干渉を低減するために設けられたバッファ領域で
    ある請求項１記載の半導体装置。
  3. 【請求項３】前記放熱パッドとの電気的導通が維持され
    る前記半導体チップの前記絶縁膜上において基準電位に
    設定される部位は、前記セルを分離するために設けられ
    たトレンチ溝領域である請求項１記載の半導体装置。
  4. 【請求項４】前記放熱パッドとの電気的導通が維持され
    る前記半導体チップの前記絶縁膜上において基準電位に
    設定される部位は、前記各セル自身の基準電位電極部で
    ある請求項１記載の半導体装置。
  5. 【請求項５】前記放熱パッドは、前記半導体チップの前
    記絶縁膜上において基準電位に設定される部位の複数と
    電気的に共通接続されるものである請求項１乃至４の何
    れかに記載の半導体装置。
  6. 【請求項６】前記放熱パッドは、前記半導体チップのデ
    ッドスペースに複数配設され、それら放熱パッド間が更
    に放熱リード線によって電気的に接続される請求項１乃
    至５の何れかに記載の半導体装置。
  7. 【請求項７】前記リードフレームは、前記半導体チップ
    搭載部とは別体として形成された別体外部接続リード部
    を更に有し、 前記半導体チップは、前記セルの各電極部との電気的な
    導通が維持されてその表面に配設された複数の電極パッ
    ドを更に有し、 前記半導体装置は、それら各電極パッドと前記リードフ
    レームの別体外部接続リード部とを電気的に接続するリ
    ード線を更に有し、 前記放熱パッドは、前記電極パッドよりも広い面積を有
    して形成されることを特徴とする請求項１乃至６の何れ
    かに記載の半導体装置。
  8. 【請求項８】前記リードフレームは、前記半導体チップ
    搭載部とは別体として形成された別体外部接続リード部
    を更に有し、 前記半導体チップは、前記セルの各電極部との電気的な
    導通が維持されてその表面に配設された複数の電極パッ
    ドを更に有し、 前記半導体装置は、それら各電極パッドと前記リードフ
    レームの別体外部接続リード部とを電気的に接続するリ
    ード線を更に有し、 前記放熱リード線は、前記リード線よりも太い線径を有
    する線材からなることを特徴とする請求項１乃至７の何
    れかに記載の半導体装置。
  9. 【請求項９】半導体チップ搭載部と外部接続リード部と
    が一体形成されたリードフレームと、半導体基板上の少
    なくとも一部に絶縁膜が形成され、該形成された絶縁膜
    上に単位機能回路であるセルが配設される構造を有する
    とともに、半導体基板裏面と前記リードフレームとの電
    気的な導通が維持された状態で同リードフレームの半導
    体チップ搭載部に接着される半導体チップとを有する半
    導体装置であって、 前記半導体チップ内の共通電位に設定される複数の部位
    との電気的な導通が維持されて同半導体チップの表面に
    配設された放熱パッドを具えることを特徴とする半導体
    装置。
JP12932494A 1994-06-10 1994-06-10 半導体装置 Pending JPH07335811A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12932494A JPH07335811A (ja) 1994-06-10 1994-06-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12932494A JPH07335811A (ja) 1994-06-10 1994-06-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH07335811A true JPH07335811A (ja) 1995-12-22

Family

ID=15006777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12932494A Pending JPH07335811A (ja) 1994-06-10 1994-06-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH07335811A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001037336A1 (en) * 1999-11-15 2001-05-25 Koninklijke Philips Electronics N.V. Multi-chip module for use in high-power applications
US6876067B2 (en) 2002-03-29 2005-04-05 Hitachi, Ltd. Semiconductor device
US8115267B2 (en) 2008-07-23 2012-02-14 Lapis Semiconductor Co., Ltd. Semiconductor device and fabrication method of the same
JP2012191231A (ja) * 2002-04-30 2012-10-04 Renesas Electronics Corp 半導体装置
US8796856B2 (en) 2008-11-05 2014-08-05 Lapis Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015099819A (ja) * 2013-11-18 2015-05-28 株式会社デンソー 半導体装置
JP2017112303A (ja) * 2015-12-18 2017-06-22 株式会社デンソー 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001037336A1 (en) * 1999-11-15 2001-05-25 Koninklijke Philips Electronics N.V. Multi-chip module for use in high-power applications
US6798061B2 (en) 1999-11-15 2004-09-28 Koninklijke Philips Electronics N.V. Multiple semiconductor chip (multi-chip) module for use in power applications
KR100771262B1 (ko) * 1999-11-15 2007-10-29 엔엑스피 비 브이 고전력 애플리케이션에 사용하기 위한 다중칩 모듈
US6876067B2 (en) 2002-03-29 2005-04-05 Hitachi, Ltd. Semiconductor device
JP2012191231A (ja) * 2002-04-30 2012-10-04 Renesas Electronics Corp 半導体装置
US8115267B2 (en) 2008-07-23 2012-02-14 Lapis Semiconductor Co., Ltd. Semiconductor device and fabrication method of the same
US8796856B2 (en) 2008-11-05 2014-08-05 Lapis Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015099819A (ja) * 2013-11-18 2015-05-28 株式会社デンソー 半導体装置
JP2017112303A (ja) * 2015-12-18 2017-06-22 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
US7667309B2 (en) Space-efficient package for laterally conducting device
JP3315617B2 (ja) バッファ回路用のサポート・チップを備えた半導体パッケージ
US9236321B2 (en) Semiconductor device and manufacturing method thereof
US20060086449A1 (en) Semiconductor device having element portion and control circuit portion
JP2002141463A (ja) 半導体モジュール
JP2006304591A (ja) スイッチモード電源のための一次側能動回路装置
JP4796359B2 (ja) 半導体装置
JPH07335811A (ja) 半導体装置
JP2611671B2 (ja) 半導体装置
JP5172290B2 (ja) 半導体装置
JP4292595B2 (ja) 半導体装置
JPH0637421A (ja) 混成集積回路
US6649978B2 (en) Semiconductor module having multiple semiconductor chips
KR20020039010A (ko) 방열판을 갖는 이중 칩 패키지
JP2656328B2 (ja) 半導体装置
JPH11135692A (ja) 集積回路
JP2008258578A (ja) 半導体装置
JP2000323660A (ja) 半導体装置及びその製造方法並びにウェハの製造方法
JP2737334B2 (ja) 電力集積回路用基板電力供給接点
JP2000243826A (ja) 半導体装置
JPH05109940A (ja) 混成集積回路
JP4126984B2 (ja) 半導体装置
CN116711074A (zh) 半导体装置
JPH11284113A (ja) 半導体集積デバイスの放熱機構
JP2003124333A (ja) 半導体ｉｃチップ